具有相位锁定功能的时钟电路的制作方法
具有相位锁定功能的时钟电路的制作方法
【专利摘要】本实用新型公开了具有相位锁定功能的时钟电路，包括中央处理器、锁相环芯片、电平位移电路、第一参考时钟芯片、第二参考时钟芯片和现场可编程门阵列FPGA，所述的锁相环芯片、第二参考时钟芯片和现场可编程门阵列FPGA均与中央处理器连接；所述的第一参考时钟芯片连接电平位移电路；所述的电平位移电路还连接锁相环芯片。本实用新型通过上述原理，采用锁相环芯片对时钟信号进行锁相放大，保证时钟信号的稳定性。
【专利说明】具有相位锁定功能的时钟电路
【技术领域】
[0001]本实用新型涉及时钟电路，具体涉及具有相位锁定功能的时钟电路。
【背景技术】
[0002]时钟电路一般由晶体振荡器、晶震控制芯片和电容组成。时钟电路应用十分广泛，如电脑的时钟电路、电子表的时钟电路以及MP3MP4的时钟电路。时钟电路产生象时钟一样准确的振荡电路，让任何工作都按时间顺序。用于捕获、过滤和储存FC网络数据，为实时显示、数据回放和数据分析的FC网络监控卡中也需要用到时钟电路，来实现对紧急消息、周期消息、事件消息、大数据块消息和网络管理消息的准确收集和存储。FC网络仿真卡用于模拟FC网络终端设备的网络接口，具有支持仿真终端系统设备管理、数据通信、网络管理和时钟同步的功能。双端口仿真卡具有一块板卡支持两个独立的数据通信端口，可同时模拟两个终端设备的特性。可见FC网络仿真卡的正常运行有着非常重要的意义，而FC网络仿真卡上的时钟电路存在信号微弱的情况，信号稳定性差，不利于后期的数据通信。
实用新型内容
[0003]本实用新型克服了现有技术的不足，提供具有相位锁定功能的时钟电路，采用锁相环芯片对时钟信号进行锁相放大，保证时钟信号的稳定性。
[0004]为解决上述的技术问题，本实用新型采用以下技术方案:具有相位锁定功能的时钟电路，包括中央处理器、锁相环芯片、电平位移电路、第一参考时钟芯片、第二参考时钟芯片和现场可编程门阵列FPGA，所述的锁相环芯片、第二参考时钟芯片和现场可编程门阵列FPGA均与中央处理器连接；所述的第一参考时钟芯片连接电平位移电路；所述的电平位移电路还连接锁相环芯片。
[0005]所述的现场可编程门阵列FPGA上连接数据缓冲存储器FLASH和静态随机存储器SRAM。
[0006]所述的现场可编程门阵列FPGA上连接光收发模块和PC1-EXPRESS X4接口。
[0007]所述的光收发模块的型号为FTRJ-8519-1-2.5。
[0008]所述的现场可编程门阵列FPGA的型号为XC5VLX110T。
[0009]所述的锁相环芯片的型号为CC4046。
[0010]与现有技术相比，本实用新型的有益效果是:
[0011]1、本实用新型采用锁相环芯片对时钟信号进行锁相放大，传输的时钟信号更清晰，保证时钟信号的稳定性，数据通信更准确，参考价值高。
[0012]2、本实用新型采用的锁相环芯片的型号为CC4046，能够完成对两个电信号相位的自动控制，实现电信号的稳定传输，该芯片价格便宜，实用性强。
【专利附图】
【附图说明】
[0013]图1为本实用新型的原理图。【具体实施方式】
[0014]下面结合附图对本实用新型作进一步阐述，本实用新型的实施例不限于此。
[0015]实施例:
[0016]如图1所示，本实用新型包括中央处理器、锁相环芯片、电平位移电路、第一参考时钟芯片、第二参考时钟芯片和现场可编程门阵列FPGA，现场可编程门阵列FPGA上连接数据缓冲存储器FLASH和静态随机存储器SRAM，现场可编程门阵列FPGA上连接光收发模块和PC1-EXPRESS X4接口。本实施例的锁相环芯片、第二参考时钟芯片和现场可编程门阵列FPGA均与中央处理器连接；其中的第一参考时钟芯片连接电平位移电路；其中的电平位移电路还连接锁相环芯片。本实施例的光收发模块的型号为FTRJ-8519-1-2.5，现场可编程门阵列FPGA的型号为XC5VLX110T，锁相环芯片的型号为CC4046，第一参考时钟芯片的型号为MAX DS4106，第二参考时钟芯片的型号为MAX DS4212，中央处理器的型号为ARMC0RTEX M3。
[0017]锁相环芯片对时钟信号进行锁相放大，保证时钟信号的稳定性，可以采用电平位移电路对时钟芯片的电平进行处理，以适应锁相环的输入要求，数据通信更准确。
[0018]如上所述便可实现该实用新型。
【权利要求】
1.具有相位锁定功能的时钟电路，其特征在于:包括中央处理器、锁相环芯片、电平位移电路、第一参考时钟芯片、第二参考时钟芯片和现场可编程门阵列FPGA，所述的锁相环芯片、第二参考时钟芯片和现场可编程门阵列FPGA均与中央处理器连接；所述的第一参考时钟芯片连接电平位移电路；所述的电平位移电路还连接锁相环芯片。
2.根据权利要求1所述的具有相位锁定功能的时钟电路，其特征在于:所述的现场可编程门阵列FPGA上连接数据缓冲存储器FLASH和静态随机存储器SRAM。
3.根据权利要求1所述的具有相位锁定功能的时钟电路，其特征在于:所述的现场可编程门阵列FPGA上连接光收发模块和PC1-EXPRESS X4接口。
4.根据权利要求3所述的具有相位锁定功能的时钟电路，其特征在于:所述的光收发模块的型号为FTRJ-8519-1-2.5。
5.根据权利要求1或3所述的具有相位锁定功能的时钟电路，其特征在于:所述的现场可编程门阵列FPGA的型号为XC5VLX110T。
6.根据权利要求1所述的具有相位锁定功能的时钟电路，其特征在于:所述的锁相环芯片的型号为CC4046。
【文档编号】H03L7/08GK203399084SQ201320510744
【公开日】2014年1月15日 申请日期:2013年8月21日 优先权日:2013年8月21日
【发明者】胡钢, 邱昆 申请人:成都成电光信科技有限责任公司
【专利摘要】本实用新型公开了具有相位锁定功能的时钟电路，包括中央处理器、锁相环芯片、电平位移电路、第一参考时钟芯片、第二参考时钟芯片和现场可编程门阵列FPGA，所述的锁相环芯片、第二参考时钟芯片和现场可编程门阵列FPGA均与中央处理器连接；所述的第一参考时钟芯片连接电平位移电路；所述的电平位移电路还连接锁相环芯片。本实用新型通过上述原理，采用锁相环芯片对时钟信号进行锁相放大，保证时钟信号的稳定性。
【专利说明】具有相位锁定功能的时钟电路
【技术领域】
[0001]本实用新型涉及时钟电路，具体涉及具有相位锁定功能的时钟电路。
【背景技术】
[0002]时钟电路一般由晶体振荡器、晶震控制芯片和电容组成。时钟电路应用十分广泛，如电脑的时钟电路、电子表的时钟电路以及MP3MP4的时钟电路。时钟电路产生象时钟一样准确的振荡电路，让任何工作都按时间顺序。用于捕获、过滤和储存FC网络数据，为实时显示、数据回放和数据分析的FC网络监控卡中也需要用到时钟电路，来实现对紧急消息、周期消息、事件消息、大数据块消息和网络管理消息的准确收集和存储。FC网络仿真卡用于模拟FC网络终端设备的网络接口，具有支持仿真终端系统设备管理、数据通信、网络管理和时钟同步的功能。双端口仿真卡具有一块板卡支持两个独立的数据通信端口，可同时模拟两个终端设备的特性。可见FC网络仿真卡的正常运行有着非常重要的意义，而FC网络仿真卡上的时钟电路存在信号微弱的情况，信号稳定性差，不利于后期的数据通信。
实用新型内容
[0003]本实用新型克服了现有技术的不足，提供具有相位锁定功能的时钟电路，采用锁相环芯片对时钟信号进行锁相放大，保证时钟信号的稳定性。
[0004]为解决上述的技术问题，本实用新型采用以下技术方案:具有相位锁定功能的时钟电路，包括中央处理器、锁相环芯片、电平位移电路、第一参考时钟芯片、第二参考时钟芯片和现场可编程门阵列FPGA，所述的锁相环芯片、第二参考时钟芯片和现场可编程门阵列FPGA均与中央处理器连接；所述的第一参考时钟芯片连接电平位移电路；所述的电平位移电路还连接锁相环芯片。
[0005]所述的现场可编程门阵列FPGA上连接数据缓冲存储器FLASH和静态随机存储器SRAM。
[0006]所述的现场可编程门阵列FPGA上连接光收发模块和PC1-EXPRESS X4接口。
[0007]所述的光收发模块的型号为FTRJ-8519-1-2.5。
[0008]所述的现场可编程门阵列FPGA的型号为XC5VLX110T。
[0009]所述的锁相环芯片的型号为CC4046。
[0010]与现有技术相比，本实用新型的有益效果是:
[0011]1、本实用新型采用锁相环芯片对时钟信号进行锁相放大，传输的时钟信号更清晰，保证时钟信号的稳定性，数据通信更准确，参考价值高。
[0012]2、本实用新型采用的锁相环芯片的型号为CC4046，能够完成对两个电信号相位的自动控制，实现电信号的稳定传输，该芯片价格便宜，实用性强。
【专利附图】
【附图说明】
[0013]图1为本实用新型的原理图。【具体实施方式】
[0014]下面结合附图对本实用新型作进一步阐述，本实用新型的实施例不限于此。
[0015]实施例:
[0016]如图1所示，本实用新型包括中央处理器、锁相环芯片、电平位移电路、第一参考时钟芯片、第二参考时钟芯片和现场可编程门阵列FPGA，现场可编程门阵列FPGA上连接数据缓冲存储器FLASH和静态随机存储器SRAM，现场可编程门阵列FPGA上连接光收发模块和PC1-EXPRESS X4接口。本实施例的锁相环芯片、第二参考时钟芯片和现场可编程门阵列FPGA均与中央处理器连接；其中的第一参考时钟芯片连接电平位移电路；其中的电平位移电路还连接锁相环芯片。本实施例的光收发模块的型号为FTRJ-8519-1-2.5，现场可编程门阵列FPGA的型号为XC5VLX110T，锁相环芯片的型号为CC4046，第一参考时钟芯片的型号为MAX DS4106，第二参考时钟芯片的型号为MAX DS4212，中央处理器的型号为ARMC0RTEX M3。
[0017]锁相环芯片对时钟信号进行锁相放大，保证时钟信号的稳定性，可以采用电平位移电路对时钟芯片的电平进行处理，以适应锁相环的输入要求，数据通信更准确。
[0018]如上所述便可实现该实用新型。
【权利要求】
1.具有相位锁定功能的时钟电路，其特征在于:包括中央处理器、锁相环芯片、电平位移电路、第一参考时钟芯片、第二参考时钟芯片和现场可编程门阵列FPGA，所述的锁相环芯片、第二参考时钟芯片和现场可编程门阵列FPGA均与中央处理器连接；所述的第一参考时钟芯片连接电平位移电路；所述的电平位移电路还连接锁相环芯片。
2.根据权利要求1所述的具有相位锁定功能的时钟电路，其特征在于:所述的现场可编程门阵列FPGA上连接数据缓冲存储器FLASH和静态随机存储器SRAM。
3.根据权利要求1所述的具有相位锁定功能的时钟电路，其特征在于:所述的现场可编程门阵列FPGA上连接光收发模块和PC1-EXPRESS X4接口。
4.根据权利要求3所述的具有相位锁定功能的时钟电路，其特征在于:所述的光收发模块的型号为FTRJ-8519-1-2.5。
5.根据权利要求1或3所述的具有相位锁定功能的时钟电路，其特征在于:所述的现场可编程门阵列FPGA的型号为XC5VLX110T。
6.根据权利要求1所述的具有相位锁定功能的时钟电路，其特征在于:所述的锁相环芯片的型号为CC4046。
【文档编号】H03L7/08GK203399084SQ201320510744
【公开日】2014年1月15日 申请日期:2013年8月21日 优先权日:2013年8月21日
【发明者】胡钢, 邱昆 申请人:成都成电光信科技有限责任公司
最新回复(0)