四端口差分放大电路的制作方法

xiaoxiao2020-9-10  2

【专利下载】Tel:18215660330

四端口差分放大电路的制作方法
【专利摘要】本实用新型涉及一种四端口差分放大电路,所述第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管的源极均连接直流电源VAA,第五PMOS管和第六PMOS管的源极连接输出电压VON、第七PMOS管和第八PMOS管的源极连接输出电压VOP;所述第一PMOS管和第三PMOS管的栅极分别连接输入信号VIN、VIP,第二PMOS管和第四PMOS管的栅极分别连接参考电压VRN、VRP,第五PMOS管的栅极和第六PMOS管的栅极连接,第七PMOS管的栅极和第八PMOS管的栅极连接,第五PMOS管和第八PMOS管的栅极且均连接直流电源VAA;所述第一PMOS管的漏极与第八PMOS管的漏极连接,第二PMOS管的漏极与第六PMOS管的漏极连接,第三PMOS管的漏极与第五PMOS管的漏极连接,第四PMOS管和第七PMOS管的漏极连接。这种四端口差分放大电路降低了输出电压的误差。
【专利说明】四端口差分放大电路
【技术领域】
[0001 ] 本实用新型涉及一种差分放大电路,尤其涉及一种四端口差分放大电路。
【背景技术】
[0002]四端口差分放大电路是指能对输入的两对双端口差分电压信号的差值进行放大的电路。假设一对输入为是VIP和VIN,另外一对为VRP和VRN,输出可以是单端口或双端口。如果是单端口输出,则Vout=A* ( (VIP-VIN)-(VRP-VRN)),如果输出时差分输出,则输出的两个端口的差分电压为A*( (VIP-VIN)-(VRP-VRN))。其中A为放大倍数。
[0003]为了实现双端口差分放大电路,通常使用CMOS差分对管来实现。已有的基于NMOS输入管和电阻输出的双端口差分放大电路如附图1所示,输入信号VIP和VIN在NMOS输入管Ml和M2的漏极产生不同的电流,这两个不同电流流过两个同样阻值的电阻,实现输出的电压VOP和VON的不同,实现差分信号的放大。共模信号则得到抑制,类似的采样NMOS输入管和PMOS输出管的双端口差分放大电路如附图2所示,工作原理和图1类似,只是工作在饱和区间的PMOS管起来电阻的作用。采用NMOS管输入,对输入信号的直流偏置电压有一定的要求,如果输入信号的直流偏置电压太低,则输入管不工作在放大区间,无法实现信号放大。
[0004]如附图3所示,使用已有的PMOS管输入的折叠式共源共栅电路,可以解决实际运用中输入信号的直流偏置电压可能比较低的情况。
[0005]为了实现四端口输入,可考虑使用已有的四端口 PMOS管输入的折叠式共源共栅电路,如附图4所示,但是这种四端口 PMOS管输入的折叠式共源共栅电路主要问题在于,两对差分信号的输入信号(VIP和VIN,VRP和VRN)不能太大,否则输入PMOS差分管进入非线性状态,放大值变小,导致VIP-VIN的放大倍数和VRP-VRN的放大倍数不一致,造成输出误差。实际使用中,参考电压VRP和VRN往往差了 I伏特以上,很容易使得PMOS差分管进入非线性状态,为了使差分对管不容易进入非线性区,如附图5所示,交换VIN和VRP的位置,鉴于关键的比较区间,VIP和VRP比较接近,VIN和VRN电压比较接近,差分对管不容易进入非线性区。
[0006]虽然附图5所示的方式和附图4比有很大的提高,但VIN和VRN,VIP和VRP的电压差别还是可以很大,如I伏特以上。这重差别,将影响输入管和折叠管的工作;VIN和VRN,VIP和VRP中的直流偏置比较高的那对管子将有比较小的电压空间,造成输出阻抗降低,输出增益变小。导致VIP-VIN的放大倍数和VRP-VRN的放大倍数不一致,造成输出误差。

【发明内容】

[0007]本实用新型所要解决的技术问题是,提供一种能够降低输出电压误差的四端口差分放大电路。
[0008]为了解决上述技术问题,本实用新型是通过以下技术方案实现的:一种四端口差分放大电路,包括第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管和第八PMOS管,所述第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管的源极均连接直流电源VAA,第五PMOS管和第六PMOS管的源极连接输出电压V0N、第七PMOS管和第八PMOS管的源极连接输出电压VOP ;所述第一 PMOS管和第三PMOS管的栅极分别连接输入信号VIN、VIP,第二 PMOS管和第四PMOS管的栅极分别连接参考电压VRN、VRP,第五PMOS管的栅极和第六PMOS管的栅极连接,第七PMOS管的栅极和第八PMOS管的栅极连接,且第五PMOS管和第八PMOS管的栅极且均连接直流电源VAA ;所述第一 PMOS管的漏极与第八PMOS管的漏极连接,第二 PMOS管的漏极与第六PMOS管的漏极连接,第三PMOS管的漏极与第五PMOS管的漏极连接,第四PMOS管和第七PMOS管的漏极连接。
[0009]优选的,所述输出电压VON、VOP上各串接有一电阻。
[0010]与现有技术相比,本实用新型的有益之处是:这种四端口差分放大电路采用自偏置技术,折叠管的栅极电压来自输入管的源极电压,这样,所有的差分对管都将有相同大小的电压空间,直到输出增益一致,降低了输出电压的误差。
[0011]【专利附图】

【附图说明】:
[0012]下面结合附图对本实用新型进一步说明。
[0013]图1是已有的NMOS输入管和电阻输出的双端口差分放大电路结构示意图;
[0014]图2是已有的NMOS输入管和PMOS输出的双端口差分放大电路结构示意图;
[0015]图3是已有的PMOS输入管的折叠式共源共栅双端口差分放大电路结构示意图;
[0016]图4和图5是已有的四端口 PMOS管输入的折叠式共源共栅电路结构示意图;
[0017]图6是本实用新型四端口差分放大电路结构示意图。
[0018]图中:1、第一 PMOS管;2、第二 PMOS管;3、第三PMOS管;4、第四PMOS管;5、第五PMOS管;6、第六PMOS管;7、第七PMOS管;8、第八PMOS管。
[0019]【具体实施方式】:
[0020]下面结合附图及【具体实施方式】对本实用新型进行详细描述:
[0021 ] 图6所示一种四端口差分放大电路,包括第一 PMOS管1、第二 PMOS管2、第三PMOS管3、第四PMOS管4、第五PMOS管5、第六PMOS管6、第七PMOS管7和第八PMOS管8,所述第一 PMOS管1、第二 PMOS管2、第三PMOS管3、第四PMOS管4的源极均连接直流电源VAA,第五PMOS管5和第六PMOS管6的源极连接输出电压V0N、第七PMOS管7和第八PMOS管8的源极连接输出电压VOP ;所述第一 PMOS管I和第三PMOS管3的栅极分别连接输入信号VIN、VIP,第二 PMOS管2和第四PMOS管4的栅极分别连接参考电压VRN、VRP,第五PMOS管5的栅极和第六PMOS管6的栅极连接,第七PMOS管7的栅极和第八PMOS管8的栅极连接,且第五PMOS管5和第八PMOS管8的栅极且均连接直流电源VAA ;所述第一 PMOS管I的漏极与第八PMOS管8的漏极连接,第二 PMOS管2的漏极与第六PMOS管6的漏极连接,第三PMOS管3的漏极与第五PMOS管5的漏极连接,第四PMOS管4和第七PMOS管7的漏极连接;所述输出电压V0N、V0P上各串接有一电阻。
[0022]需要强调的是:以上仅是本实用新型的较佳实施例而已,并非对本实用新型作任何形式上的限制,凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本实用新型技术方案的范围内。
【权利要求】
1.一种四端口差分放大电路,包括第一 PMOS管(I)、第二 PMOS管(2)、第三PMOS管(3)、第四PMOS管(4)、第五PMOS管(5)、第六PMOS管(6)、第七PMOS管(7)和第八PMOS管(8),其特征在于:所述第一 PMOS管(I)、第二 PMOS管(2)、第三PMOS管(3)、第四PMOS管(4)的源极均连接直流电源(VAA),第五PMOS管(5)和第六PMOS管(6)的源极连接输出电压(VON)、第七PMOS管(7)和第八PMOS管(8)的源极连接输出电压(VOP);所述第一 PMOS管(I)和第三PMOS管(3)的栅极分别连接输入信号(VIN、VIP),第二 PMOS管(2)和第四PMOS管(4)的栅极分别连接参考电压(VRN、VRP),第五PMOS管(5)的栅极和第六PMOS管(6)的栅极连接,第七PMOS管(7 )的栅极和第八PMOS管(8 )的栅极连接,且第五PMOS管(5 )和第八PMOS管(8)的栅极且均连接直流电源(VAA);所述第一 PMOS管(I)的漏极与第八PMOS管(8)的漏极连接,第二 PMOS管(2)的漏极与第六PMOS管(6)的漏极连接,第三PMOS管(3)的漏极与第五PMOS管(5)的漏极连接,第四PMOS管(4)和第七PMOS管(7)的漏极连接。
2.根据权利要求1所述的四端口差分放大电路,其特征在于:所述输出电压(V0N、V0P)上各串接有一电阻。
【文档编号】H03F3/45GK203504503SQ201320529337
【公开日】2014年3月26日 申请日期:2013年8月29日 优先权日:2013年8月29日
【发明者】刘雄 申请人:苏州苏尔达信息科技有限公司

最新回复(0)