低功耗自断电电路及其电平转换电路的制作方法
低功耗自断电电路及其电平转换电路的制作方法
【专利摘要】本实用新型提供一种低功耗自断电电路及其电平转换电路，当工作电路产生的电压关断信号从低电平到高电平跳变时，由信号经电平转换电路进行信号的电压域转换并发送至触发器的时钟端，使触发器的输出端向电源电路输出高电压，以切断电源电路向工作电路提供的电压；电压供给切断后，工作电路的电压关断信号电平缓慢归零，将电平转换电路输出信号的电平持续钳位在低电平；唤醒和上电复位信号的低电平有效信号，经由与门连接至触发器并将其清零，来控制所述电源电路正常地向工作电路提供电压。在自身电源被切断的情况下，本实用新型的电路能够保持电源切断信号电平不变来保持断电状态以减小功耗。同时，在电路正常工作时，该电路也没有静态功耗。
【专利说明】低功耗自断电电路及其电平转换电路
【技术领域】
[0001]本实用新型属于电源控制领域，具体涉及一种低功耗的电源输出断电电路及其中的电平转换电路。
【背景技术】
[0002]随着人们对移动电子设备需求和待机时间的要求，对通过控制芯片的动态功耗和待机漏电功耗来提升芯片性能的同时，对延长待机时间提出了挑战。为此，现在的SoC芯片设计采用了多项功耗控制技术，包括将芯片划分为多个电压域，在芯片某一功能模块无需工作时将其电源切断以节省功耗。
[0003]同时，SoC芯片通常包含数字电路和多个模拟电路模块。数字电路模块通常工作在较低的电压以节省功耗。数字电路的电压通常由电源电路如LDO (低压差线性稳压器)电路，DC/DC电路等来提供。为了节省功耗，在不需要数字电路工作时需要将供给数字电路的电压切断。然而，该电压切断信号也由数字电路本身产生。因此，在电压被切断时如何保证该控制信号正常工作是一个难题。
[0004]为了保证该电压切断控制信号的正常工作，一种通行的方法是将数字电路划分成两个电压域，即，一个一直供电的电压常开域，另一个可以切断电压供给的电压域。大部分电路工作在可以切断电压供给的电压域，而电压切断信号在一直供电的电压常开域内产生。然而，将数字电路进一步划分为两个电压域增加了设计难度和芯片设计面积。同时，一直供电的电压常开域，增加了芯片的功耗尤其是待机功耗。
[0005]另一种方法是电压切断信号由数字电路产生，而唤醒信号由外部信号或其他模块产生，同时使用上电复位信号产生与唤醒信号同样的功能来保证初始上电时数字电路的正常工作。然而，由于数字电路工作的电平和电源电路工作的电平不同，电压切断信号送往电源电路之前经过电平转换电路不可避免。同时，由于数字电路的电压在断电后被完全切断，采用Latch (锁存器)结构的电平转换电路，例如是图1或图2所示的类似电路，在数字电路的电源VDD2完全断电后其输出将无法预期而造成问题。因此，如何保证该电压切断信号正常工作是一个难题。
实用新型内容
[0006]为了克服上述难题，保证电源切断电路的正常工作并最大地减小电源切断电路的功耗，本实用新型提出了一种新颖的低功耗自断电电路及其中的电平转换电路。
[0007]为了达到上述目的，本实用新型的第一个技术方案是提供一种电平转换电路；
[0008]所述电平转换电路的输入信号是第二电压域的信号ro，将该信号转换后得到的输出信号是第一电压域的信号PD_0UT，其中，所述第一电压域的第一电压VDDl大于第二电压域的第二电压VDD2 ；
[0009]所述电平转换电路，包含管丽I和管丽2的两个NMOS晶体管，管MPl和管MP2的两个PMOS晶体管，以及二极管串；所述二极管串由多个二级管接法的PMOS晶体管连接组成，每个所述二级管接法的PMOS晶体管的栅极与漏极相连；所述二极管串中第一个二级管接法的PMOS晶体管的源极接第一电压VDDl ；
[0010]管丽I和管MPl组成一个反相器:使管丽I和管MPl的栅极连接至输入端来接收第二电压域的信号ro，管丽I和管MPl的漏极连接于信号端PD_，管丽I的源极接地，管MPl的源极接所述二极管串中最后一个所述二级管接法的PMOS晶体管的漏极；
[0011]管丽2和管MP2组成另一个反相器:管丽2和管MP2的栅极连接于信号端PD_，管丽2和管MP2的漏极连接至输出端来发送第一电压域的信号PD_0UT，管丽2的源极接地，管MP2的源极接第一电压VDDl ；
[0012]第二电压域的信号I3D是高电平的第二电压VDD2时，由于所述二极管串的作用，管丽I导通而管MPI关断；当所述第二电压域的信号ro为低电平时，管丽I关断而管MPi导通，从而在该电平转换电路上没有静态电流。
[0013]所述二极管串中二级管接法的PMOS晶体管的数量，由所述第一电压VDDl与第二电压VDD2的电压差及任意一个所述二级管接法的PMOS晶体管的正向导通阈值电压决定，该数量为所述电压差除以所述正向导通阈值电压的值按四舍五入得到的整数值。
[0014]本实用新型的另一个技术方案是提供一种低功耗自断电电路；
[0015]所述低功耗自断电电路包含:工作在第二电压域的第二电压VDD2下的工作电路，以及工作在第一电压域的第一电压VDDl下的电平转换电路、触发器、电源电路、与门、接高电路；
[0016]所述工作电路产生的电压关断信号ro，经过所述电平转换电路转换后，发送至所述触发器的时钟端CK ;所述触发器的输出端Q连接至所述电源电路，以便于控制该电源电路是否向工作电路提供第二电压VDD2 ;所述触发器的输入端D通过接高电路连接至高电平的第一电压VDDl ；
[0017]仅当所述电压关断信号ro出现从低电平到高电平的跳变时，所述触发器的输出端Q输出高电平，来控制所述电源电路切断其向所述工作电路提供的第二电压VDD2供给；当电压供给被切断后，所述工作电路的第二电压VDD2电平缓慢归零，使所述电压关断信号PD的电平缓慢归零，进而将通过电平转换电路转换后的信号电平持续钳位在低电平；
[0018]唤醒信号WAKEUP和上电复位信号POR分别连接至所述与门的输入端，所述与门的输出端连接至触发器的清零端RN ;通过所述唤醒信号WAKEUP和上电复位信号POR的低电平有效信号，将所述触发器清零，来控制所述电源电路正常地向工作电路提供第二电压VDD2。
[0019]在所述第一电压VDDl大于第二电压VDD2时，使用第一个技术方案中所述的电平转换电路来进行信号电压域的转换。而在所述第一电压VDDl小于第二电压VDD2时,使用了所述电平转换电路中除二极管串以外的部分来进行信号电压域的转换:即，其中，管MPl的源极直接连接所述第一电压VDD1，而其他部分的器件连接结构不变。
[0020]优选地，所述电源电路是能够通过输入第一电压VDDl来产生第二电压VDD2输出的LDO电路或DC/DC电路。
[0021]优选地，所述电平转换电路与触发器之间的电路中，以及所述唤醒信号WAKEUP和上电复位信号POR输入至与门之前的电路中，还分别设置有降噪电路。输入信号为低电平有效信号时，所述降噪电路包含滤除电压域噪声的史密斯触发电路，以及滤除时域噪声的延迟电路和或门。输入信号为高电平有效信号时，所述降噪电路包含滤除电压域噪声的史密斯触发电路，以及滤除时域噪声的延迟电路和与门。
[0022]与现有技术相比，本实用新型所述低功耗自断电电路及其中电平转换电路，其有益效果在于:本实用新型能够保证在工作电路被断电的情况下其输出的电压切断信号仍能正常工作，同时该自断电电路无静态功耗，最大程度的减小了电路的功耗。另外，采用降噪电路来滤除噪声保证了电路工作的可靠性。
【专利附图】
【附图说明】
[0023]图1是一种采用Latch结构的电平转换电路；
[0024]图2是另一种采用Latch结构的电平转换电路；
[0025]图3是采用反相器结构的电平转换电路；
[0026]图4是使用电阻的电平转换电路；
[0027]图5是本实用新型的电平转换电路；
[0028]图6是本实用新型的降噪电路(输入信号为低电平有效)；
[0029]图7是本实用新型的降噪电路(输入信号为高电平有效)；
[0030]图8是本实用新型的低功耗自断电电路。
【具体实施方式】
[0031 ] 本实用新型提供如图8所示的低功耗自断电电路，其中包含工作电路401、电平转换电路402、降噪电路403，406，407、触发器404、电源电路405、与门408、接高(Tie-high)电路409。
[0032]所述工作电路401工作在VDD2电压域，其他电路工作在VDDl电压域。工作电路401的控制电路产生电压关断信号PD，该信号ro经电平转换电路402转换为VDDl电压域的信号，然后经过降噪电路403的处理后连接至触发器404的时钟CK端。在触发器404的输出Q端控制下，电源电路405来确定是否提供电压给VDD2。电源电路405可以是LDO电路，DC/DC电路等能够从一个供给电压VDDl产生另一个电压输出VDD2的电路。唤醒信号WAKEUP和上电复位信号POR均通过相应的降噪电路406，407进行处理后连接至与门408的输入端，与门408的输出端连接至触发器404的清零端RN。触发器404的输入端D通过接高电路409连接至高电平VDDl。
[0033]本实用新型通过采用特定的电平转换电路402，来保证在工作电路401被切断的情况下电压切断信号仍正常工作同时该电路不带来静态功耗。
[0034]具体来说，在VDD1〈VDD2时，所述的电平转换电路402使用如图3所示的反相器结构，包含NMOS晶体管丽I和丽2，PMOS晶体管MPl和MP2。丽I和MPl组成反相器；丽1和MPl的栅极连接至输入信号PD，丽I和MPl的漏极连接于PD_，丽I的源极接地，MPl的源极接电源VDDl。同时丽2和MP2组成反相器；丽2和MP2的栅极连接于信号PD_，丽2和MP2的漏极连接至输出PD_0UT，丽2的源极接地，MP2的源极接电源VDDl。当电压切断信号I3D为低电平时，MPl导通而丽I关断，当I3D为高电平VDD2时，MPl关断而丽I导通。然而当VDDDVDD2时不能采用该电路来实现电平转换。因为当I3D为高电平VDD2时，由于VDDDVDD2，在MNl导通时MPl也导通会有静态电流，严重时因晶体管尺寸不当再加上工艺偏差将不能正常工作。
[0035]当VDDDVDD2时采用如图4所示的电路也能保证电平转换电路的正常工作，然而当ro信号为高电平时该电路会有静态功耗。
[0036]因此，在VDDDVDD2时，本实用新型的优选实施例中所述的电平转换电路402使用如图5所示的电路结构，其中包含NMOS晶体管丽I和丽2，PMOS晶体管MP1，MP2，MP3和MP4。丽I和MPl组成反相器；MN1和MPl的栅极连接至输入信号H)，丽I和MPl的漏极连接于PD_，丽I的源极接地，MPl的源极接MP3的漏极。同时，丽2和MP2组成反相器；丽2和MP2的栅极连接于PD_，丽2和MP2的漏极连接至输出PD_0UT，丽2的源极接地，MP2的源极接VDDl。MP3和MP4均采用二极管接法，即，其各自的栅极和漏极相连。MP3的漏极与MPl的源极相连，MP3的源极与MP4的漏极相连，MP4的源极接电源VDDl。MP3和MP4构成了二极管串。
[0037]实际电路中二极管串的数目由VDDl与VDD2的电压差和二级管接法的PMOS晶体管的正向导通阈值电压决定，为[VDD1-VDD2/ 二级管正向导通阈值电压+0.5]，S卩，为VDDl与VDD2的电压差除以二级管正向导通阈值电压的值按四舍五入得到的整数值。这样当ro为高电平VDD2时，由于二极管串的作用，MNl导通而MPl关断，保证了电路的正常工作。当PD为低电平时，丽I关断而MPl导通。这样，电路完全没有静态电流。
[0038]同时，经过电平转换电路402和降噪电路403处理后的电压切断信号被送至触发器404的时钟端CK。而触发器404的D端接高电平。这样，仅当信号出现从低电平到高电平的跳变时触发器404的输出端才输出高电平，并进而使电源电路405切断VDD2的电压供给。当VDD2的电压供给被切断后，由于漏电，VDD2上的电平会缓慢归零，而I3D上的电平也会由于漏电而缓慢归零，经电平转换电路402后的电平就会持续被钳位在低电平保证电路的正常工作。当上电复位或工作电路401需要唤醒时，POR和WAKEUP信号上的低电平有效信号会将触发器404清零使电源电路405正常供给电压给VDD2以保证工作电路401的正常工作。
[0039]为了防止ro，WAKEUP，和POR信号上的噪声使得触发器404产生误动作，本实用新型中采用如图6和如图7所示的电路结构作为所述的降噪电路403，406，407使用。在输入信号为低电平有效信号时，包含如图6所示的史密斯触发电路501，延迟电路502和或门503电路；在输入信号为高电平有效信号时，包含如图7所示的史密斯触发电路601，延迟电路602和与门603电路。史密斯触发电路501，601用来滤除电压域的噪声，而延迟电路502，602与或门503/与门603的结合则用来滤除时域的噪声。这样，低电压噪声和窄脉冲噪声均被有效滤除保证了电路工作的可靠性。
[0040]综上所述，本实用新型所述低功耗自断电电路，用于切断电路本身的电源以节省功耗。通过使用特定结构的电平转换电路和寄存器，该电路能够在自身电源被切断的情况下保持电源切断信号电平不变来保持断电状态以减小功耗。同时，在电路正常工作时，该电路也没有静态功耗。这样，该电路达到了最大程度的减小功耗以节省功耗的目的。
[0041]尽管本实用新型的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本实用新型的限制。在本领域技术人员阅读了上述内容后，对于本实用新型的多种修改和替代都将是显而易见的。因此，本实用新型的保护范围应由所附的权利要求来限定。
【权利要求】
1.一种电平转换电路，其特征在于， 所述电平转换电路的输入信号是第二电压域的信号ro，将该信号转换后得到的输出信号是第一电压域的信号PD_OUT，其中，所述第一电压域的第一电压VDDl大于第二电压域的第二电压VDD2 ； 所述电平转换电路，包含管丽I和管丽2的两个NMOS晶体管，管MPl和管MP2的两个PMOS晶体管，以及二极管串；所述二极管串由多个二级管接法的PMOS晶体管连接组成，每个所述二级管接法的PMOS晶体管的栅极与漏极相连；所述二极管串中第一个二级管接法的PMOS晶体管的源极接第一电压VDDl ； 管丽I和管MPl组成一个反相器:使管丽I和管MPl的栅极连接至输入端来接收第二电压域的信号H)，管丽I和管MPl的漏极连接于信号端PD_，管丽I的源极接地，管MPl的源极接所述二极管串中最后一个所述二级管接法的PMOS晶体管的漏极； 管丽2和管MP2组成另一个反相器:管丽2和管MP2的栅极连接于信号端PD_，管丽2和管MP2的漏极连接至输出端来发送第一电压域的信号PD_0UT，管丽2的源极接地，管MP2的源极接第一电压VDDl。
2.如权利要求1所述的电平转换电路，其特征在于， 所述二极管串中二级管接法的PMOS晶体管的数量，由所述第一电压VDDl与第二电压VDD2的电压差及任意一个所述二级管接法的PMOS晶体管的正向导通阈值电压决定，该数量为所述电压差除以所述正向导通阈值电压的值按四舍五入得到的整数值。
3.一种低功耗自断电电路，其特征在于，所述低功耗自断电电路包含: 工作在第二电压域的第二电压VDD2下的工作电路(401)，以及工作在第一电压域的第一电压VDDl下的电平转换电路(402)、触发器(404)、电源电路(405)、与门(408)、接高电路(409)； 所述工作电路(401)产生的电压关断信号H)，经过所述电平转换电路(402)转换后，发送至所述触发器(404)的时钟端CK ;所述触发器(404)的输出端Q连接至所述电源电路(405)，以便于控制该电源电路(405)是否向工作电路(401)提供第二电压VDD2 ;所述触发器(404)的输入端D通过接高电路(409)连接至高电平的第一电压VDDl ;唤醒信号WAKEUP和上电复位信号POR分别连接至所述与门(408)的输入端，所述与门(408)的输出端连接至触发器(404)的清零端RN。
4.如权利要求3所述的低功耗自断电电路，其特征在于， 所述第一电压VDDl大于第二电压VDD2时，所述电平转换电路(402)包含管丽I和管丽2的两个NMOS晶体管，管MPl和管MP2的两个PMOS晶体管，以及二极管串； 所述二极管串由多个二级管接法的PMOS晶体管连接组成，每个所述二级管接法的PMOS晶体管的栅极与漏极相连；所述二极管串中第一个二级管接法的PMOS晶体管的源极接第一电压VDDl ； 管丽I和管MPl组成一个反相器:使管丽I和管MPl的栅极连接至输入端来接收第二电压域的信号H)，管丽I和管MPl的漏极连接于信号端PD_，管丽I的源极接地，管MPl的源极接所述二极管串中最后一个所述二级管接法的PMOS晶体管的漏极； 管丽2和管MP2组成另一个反相器:管丽2和管MP2的栅极连接于信号端PD_，管丽2和管MP2的漏极连接至输出端来发送第一电压域的信号PD_0UT，管MN2的源极接地，管MP2的源极接第一电压VDDl。
5.如权利要求4所述的低功耗自断电电路，其特征在于， 所述二极管串中所述二级管接法的PMOS晶体管的数量，由所述第一电压VDDl与第二电压VDD2的电压差及任意一个所述二级管接法的PMOS晶体管的正向导通阈值电压决定，该数量为所述电压差除以所述正向导通阈值电压的值按四舍五入得到的整数值。
6.如权利要求3所述的低功耗自断电电路，其特征在于， 所述第一电压VDDl小于第二电压VDD2时，所述电平转换电路(402)包含管丽I和管MN2的两个NMOS晶体管，以及管MPl和管MP2的两个PMOS晶体管； 管MNl和管MPl组成一个反相器:使管MNl和管MPl的栅极连接至输入端来接收第二电压域的信号H)，管丽I和管MPl的漏极连接于信号端PD_，管丽I的源极接地，管MPl的源极接所述第一电压VDDl ； 管丽2和管MP2组成另一个反相器:管丽2和管MP2的栅极连接于信号端PD_，管丽2和管MP2的漏极连接至输出端来发送第一电压域的信号PD_0UT，管MN2的源极接地，管MP2的源极接第一电压VDDl。
7.如权利要求3所述的低功耗自断电电路，其特征在于， 所述电源电路(405)是能够通过输入第一电压VDDl来产生第二电压VDD2输出的LDO电路或DC/DC电路。
8.如权利要求3所述的低功耗自断电电路，其特征在于， 所述电平转换电路(402)与触发器(404)之间的电路中，以及所述唤醒信号WAKEUP和上电复位信号POR输入至与门(408)之前的电路中，还分别设置有降噪电路(403、406、407)。
9.如权利要求8所述的低功耗自断电电路，其特征在于， 输入信号为低电平有效信号时，所述降噪电路(403、406、407)包含滤除电压域噪声的史密斯触发电路(501)，以及滤除时域噪声的延迟电路(502)和或门(503)。
10.如权利要求8所述的低功耗自断电电路，其特征在于， 输入信号为高电平有效信号时，所述降噪电路(403、406、407)包含滤除电压域噪声的史密斯触发电路(601)，以及滤除时域噪声的延迟电路(602)和与门(603)。
【文档编号】H03K19/0185GK203492002SQ201320531888
【公开日】2014年3月19日 申请日期:2013年8月29日 优先权日:2013年8月29日
【发明者】戴颉, 职春星 申请人:灿芯半导体(上海)有限公司
【专利摘要】本实用新型提供一种低功耗自断电电路及其电平转换电路，当工作电路产生的电压关断信号从低电平到高电平跳变时，由信号经电平转换电路进行信号的电压域转换并发送至触发器的时钟端，使触发器的输出端向电源电路输出高电压，以切断电源电路向工作电路提供的电压；电压供给切断后，工作电路的电压关断信号电平缓慢归零，将电平转换电路输出信号的电平持续钳位在低电平；唤醒和上电复位信号的低电平有效信号，经由与门连接至触发器并将其清零，来控制所述电源电路正常地向工作电路提供电压。在自身电源被切断的情况下，本实用新型的电路能够保持电源切断信号电平不变来保持断电状态以减小功耗。同时，在电路正常工作时，该电路也没有静态功耗。
【专利说明】低功耗自断电电路及其电平转换电路
【技术领域】
[0001]本实用新型属于电源控制领域，具体涉及一种低功耗的电源输出断电电路及其中的电平转换电路。
【背景技术】
[0002]随着人们对移动电子设备需求和待机时间的要求，对通过控制芯片的动态功耗和待机漏电功耗来提升芯片性能的同时，对延长待机时间提出了挑战。为此，现在的SoC芯片设计采用了多项功耗控制技术，包括将芯片划分为多个电压域，在芯片某一功能模块无需工作时将其电源切断以节省功耗。
[0003]同时，SoC芯片通常包含数字电路和多个模拟电路模块。数字电路模块通常工作在较低的电压以节省功耗。数字电路的电压通常由电源电路如LDO (低压差线性稳压器)电路，DC/DC电路等来提供。为了节省功耗，在不需要数字电路工作时需要将供给数字电路的电压切断。然而，该电压切断信号也由数字电路本身产生。因此，在电压被切断时如何保证该控制信号正常工作是一个难题。
[0004]为了保证该电压切断控制信号的正常工作，一种通行的方法是将数字电路划分成两个电压域，即，一个一直供电的电压常开域，另一个可以切断电压供给的电压域。大部分电路工作在可以切断电压供给的电压域，而电压切断信号在一直供电的电压常开域内产生。然而，将数字电路进一步划分为两个电压域增加了设计难度和芯片设计面积。同时，一直供电的电压常开域，增加了芯片的功耗尤其是待机功耗。
[0005]另一种方法是电压切断信号由数字电路产生，而唤醒信号由外部信号或其他模块产生，同时使用上电复位信号产生与唤醒信号同样的功能来保证初始上电时数字电路的正常工作。然而，由于数字电路工作的电平和电源电路工作的电平不同，电压切断信号送往电源电路之前经过电平转换电路不可避免。同时，由于数字电路的电压在断电后被完全切断，采用Latch (锁存器)结构的电平转换电路，例如是图1或图2所示的类似电路，在数字电路的电源VDD2完全断电后其输出将无法预期而造成问题。因此，如何保证该电压切断信号正常工作是一个难题。
实用新型内容
[0006]为了克服上述难题，保证电源切断电路的正常工作并最大地减小电源切断电路的功耗，本实用新型提出了一种新颖的低功耗自断电电路及其中的电平转换电路。
[0007]为了达到上述目的，本实用新型的第一个技术方案是提供一种电平转换电路；
[0008]所述电平转换电路的输入信号是第二电压域的信号ro，将该信号转换后得到的输出信号是第一电压域的信号PD_0UT，其中，所述第一电压域的第一电压VDDl大于第二电压域的第二电压VDD2 ；
[0009]所述电平转换电路，包含管丽I和管丽2的两个NMOS晶体管，管MPl和管MP2的两个PMOS晶体管，以及二极管串；所述二极管串由多个二级管接法的PMOS晶体管连接组成，每个所述二级管接法的PMOS晶体管的栅极与漏极相连；所述二极管串中第一个二级管接法的PMOS晶体管的源极接第一电压VDDl ；
[0010]管丽I和管MPl组成一个反相器:使管丽I和管MPl的栅极连接至输入端来接收第二电压域的信号ro，管丽I和管MPl的漏极连接于信号端PD_，管丽I的源极接地，管MPl的源极接所述二极管串中最后一个所述二级管接法的PMOS晶体管的漏极；
[0011]管丽2和管MP2组成另一个反相器:管丽2和管MP2的栅极连接于信号端PD_，管丽2和管MP2的漏极连接至输出端来发送第一电压域的信号PD_0UT，管丽2的源极接地，管MP2的源极接第一电压VDDl ；
[0012]第二电压域的信号I3D是高电平的第二电压VDD2时，由于所述二极管串的作用，管丽I导通而管MPI关断；当所述第二电压域的信号ro为低电平时，管丽I关断而管MPi导通，从而在该电平转换电路上没有静态电流。
[0013]所述二极管串中二级管接法的PMOS晶体管的数量，由所述第一电压VDDl与第二电压VDD2的电压差及任意一个所述二级管接法的PMOS晶体管的正向导通阈值电压决定，该数量为所述电压差除以所述正向导通阈值电压的值按四舍五入得到的整数值。
[0014]本实用新型的另一个技术方案是提供一种低功耗自断电电路；
[0015]所述低功耗自断电电路包含:工作在第二电压域的第二电压VDD2下的工作电路，以及工作在第一电压域的第一电压VDDl下的电平转换电路、触发器、电源电路、与门、接高电路；
[0016]所述工作电路产生的电压关断信号ro，经过所述电平转换电路转换后，发送至所述触发器的时钟端CK ;所述触发器的输出端Q连接至所述电源电路，以便于控制该电源电路是否向工作电路提供第二电压VDD2 ;所述触发器的输入端D通过接高电路连接至高电平的第一电压VDDl ；
[0017]仅当所述电压关断信号ro出现从低电平到高电平的跳变时，所述触发器的输出端Q输出高电平，来控制所述电源电路切断其向所述工作电路提供的第二电压VDD2供给；当电压供给被切断后，所述工作电路的第二电压VDD2电平缓慢归零，使所述电压关断信号PD的电平缓慢归零，进而将通过电平转换电路转换后的信号电平持续钳位在低电平；
[0018]唤醒信号WAKEUP和上电复位信号POR分别连接至所述与门的输入端，所述与门的输出端连接至触发器的清零端RN ;通过所述唤醒信号WAKEUP和上电复位信号POR的低电平有效信号，将所述触发器清零，来控制所述电源电路正常地向工作电路提供第二电压VDD2。
[0019]在所述第一电压VDDl大于第二电压VDD2时，使用第一个技术方案中所述的电平转换电路来进行信号电压域的转换。而在所述第一电压VDDl小于第二电压VDD2时,使用了所述电平转换电路中除二极管串以外的部分来进行信号电压域的转换:即，其中，管MPl的源极直接连接所述第一电压VDD1，而其他部分的器件连接结构不变。
[0020]优选地，所述电源电路是能够通过输入第一电压VDDl来产生第二电压VDD2输出的LDO电路或DC/DC电路。
[0021]优选地，所述电平转换电路与触发器之间的电路中，以及所述唤醒信号WAKEUP和上电复位信号POR输入至与门之前的电路中，还分别设置有降噪电路。输入信号为低电平有效信号时，所述降噪电路包含滤除电压域噪声的史密斯触发电路，以及滤除时域噪声的延迟电路和或门。输入信号为高电平有效信号时，所述降噪电路包含滤除电压域噪声的史密斯触发电路，以及滤除时域噪声的延迟电路和与门。
[0022]与现有技术相比，本实用新型所述低功耗自断电电路及其中电平转换电路，其有益效果在于:本实用新型能够保证在工作电路被断电的情况下其输出的电压切断信号仍能正常工作，同时该自断电电路无静态功耗，最大程度的减小了电路的功耗。另外，采用降噪电路来滤除噪声保证了电路工作的可靠性。
【专利附图】
【附图说明】
[0023]图1是一种采用Latch结构的电平转换电路；
[0024]图2是另一种采用Latch结构的电平转换电路；
[0025]图3是采用反相器结构的电平转换电路；
[0026]图4是使用电阻的电平转换电路；
[0027]图5是本实用新型的电平转换电路；
[0028]图6是本实用新型的降噪电路(输入信号为低电平有效)；
[0029]图7是本实用新型的降噪电路(输入信号为高电平有效)；
[0030]图8是本实用新型的低功耗自断电电路。
【具体实施方式】
[0031 ] 本实用新型提供如图8所示的低功耗自断电电路，其中包含工作电路401、电平转换电路402、降噪电路403，406，407、触发器404、电源电路405、与门408、接高(Tie-high)电路409。
[0032]所述工作电路401工作在VDD2电压域，其他电路工作在VDDl电压域。工作电路401的控制电路产生电压关断信号PD，该信号ro经电平转换电路402转换为VDDl电压域的信号，然后经过降噪电路403的处理后连接至触发器404的时钟CK端。在触发器404的输出Q端控制下，电源电路405来确定是否提供电压给VDD2。电源电路405可以是LDO电路，DC/DC电路等能够从一个供给电压VDDl产生另一个电压输出VDD2的电路。唤醒信号WAKEUP和上电复位信号POR均通过相应的降噪电路406，407进行处理后连接至与门408的输入端，与门408的输出端连接至触发器404的清零端RN。触发器404的输入端D通过接高电路409连接至高电平VDDl。
[0033]本实用新型通过采用特定的电平转换电路402，来保证在工作电路401被切断的情况下电压切断信号仍正常工作同时该电路不带来静态功耗。
[0034]具体来说，在VDD1〈VDD2时，所述的电平转换电路402使用如图3所示的反相器结构，包含NMOS晶体管丽I和丽2，PMOS晶体管MPl和MP2。丽I和MPl组成反相器；丽1和MPl的栅极连接至输入信号PD，丽I和MPl的漏极连接于PD_，丽I的源极接地，MPl的源极接电源VDDl。同时丽2和MP2组成反相器；丽2和MP2的栅极连接于信号PD_，丽2和MP2的漏极连接至输出PD_0UT，丽2的源极接地，MP2的源极接电源VDDl。当电压切断信号I3D为低电平时，MPl导通而丽I关断，当I3D为高电平VDD2时，MPl关断而丽I导通。然而当VDDDVDD2时不能采用该电路来实现电平转换。因为当I3D为高电平VDD2时，由于VDDDVDD2，在MNl导通时MPl也导通会有静态电流，严重时因晶体管尺寸不当再加上工艺偏差将不能正常工作。
[0035]当VDDDVDD2时采用如图4所示的电路也能保证电平转换电路的正常工作，然而当ro信号为高电平时该电路会有静态功耗。
[0036]因此，在VDDDVDD2时，本实用新型的优选实施例中所述的电平转换电路402使用如图5所示的电路结构，其中包含NMOS晶体管丽I和丽2，PMOS晶体管MP1，MP2，MP3和MP4。丽I和MPl组成反相器；MN1和MPl的栅极连接至输入信号H)，丽I和MPl的漏极连接于PD_，丽I的源极接地，MPl的源极接MP3的漏极。同时，丽2和MP2组成反相器；丽2和MP2的栅极连接于PD_，丽2和MP2的漏极连接至输出PD_0UT，丽2的源极接地，MP2的源极接VDDl。MP3和MP4均采用二极管接法，即，其各自的栅极和漏极相连。MP3的漏极与MPl的源极相连，MP3的源极与MP4的漏极相连，MP4的源极接电源VDDl。MP3和MP4构成了二极管串。
[0037]实际电路中二极管串的数目由VDDl与VDD2的电压差和二级管接法的PMOS晶体管的正向导通阈值电压决定，为[VDD1-VDD2/ 二级管正向导通阈值电压+0.5]，S卩，为VDDl与VDD2的电压差除以二级管正向导通阈值电压的值按四舍五入得到的整数值。这样当ro为高电平VDD2时，由于二极管串的作用，MNl导通而MPl关断，保证了电路的正常工作。当PD为低电平时，丽I关断而MPl导通。这样，电路完全没有静态电流。
[0038]同时，经过电平转换电路402和降噪电路403处理后的电压切断信号被送至触发器404的时钟端CK。而触发器404的D端接高电平。这样，仅当信号出现从低电平到高电平的跳变时触发器404的输出端才输出高电平，并进而使电源电路405切断VDD2的电压供给。当VDD2的电压供给被切断后，由于漏电，VDD2上的电平会缓慢归零，而I3D上的电平也会由于漏电而缓慢归零，经电平转换电路402后的电平就会持续被钳位在低电平保证电路的正常工作。当上电复位或工作电路401需要唤醒时，POR和WAKEUP信号上的低电平有效信号会将触发器404清零使电源电路405正常供给电压给VDD2以保证工作电路401的正常工作。
[0039]为了防止ro，WAKEUP，和POR信号上的噪声使得触发器404产生误动作，本实用新型中采用如图6和如图7所示的电路结构作为所述的降噪电路403，406，407使用。在输入信号为低电平有效信号时，包含如图6所示的史密斯触发电路501，延迟电路502和或门503电路；在输入信号为高电平有效信号时，包含如图7所示的史密斯触发电路601，延迟电路602和与门603电路。史密斯触发电路501，601用来滤除电压域的噪声，而延迟电路502，602与或门503/与门603的结合则用来滤除时域的噪声。这样，低电压噪声和窄脉冲噪声均被有效滤除保证了电路工作的可靠性。
[0040]综上所述，本实用新型所述低功耗自断电电路，用于切断电路本身的电源以节省功耗。通过使用特定结构的电平转换电路和寄存器，该电路能够在自身电源被切断的情况下保持电源切断信号电平不变来保持断电状态以减小功耗。同时，在电路正常工作时，该电路也没有静态功耗。这样，该电路达到了最大程度的减小功耗以节省功耗的目的。
[0041]尽管本实用新型的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本实用新型的限制。在本领域技术人员阅读了上述内容后，对于本实用新型的多种修改和替代都将是显而易见的。因此，本实用新型的保护范围应由所附的权利要求来限定。
【权利要求】
1.一种电平转换电路，其特征在于， 所述电平转换电路的输入信号是第二电压域的信号ro，将该信号转换后得到的输出信号是第一电压域的信号PD_OUT，其中，所述第一电压域的第一电压VDDl大于第二电压域的第二电压VDD2 ； 所述电平转换电路，包含管丽I和管丽2的两个NMOS晶体管，管MPl和管MP2的两个PMOS晶体管，以及二极管串；所述二极管串由多个二级管接法的PMOS晶体管连接组成，每个所述二级管接法的PMOS晶体管的栅极与漏极相连；所述二极管串中第一个二级管接法的PMOS晶体管的源极接第一电压VDDl ； 管丽I和管MPl组成一个反相器:使管丽I和管MPl的栅极连接至输入端来接收第二电压域的信号H)，管丽I和管MPl的漏极连接于信号端PD_，管丽I的源极接地，管MPl的源极接所述二极管串中最后一个所述二级管接法的PMOS晶体管的漏极； 管丽2和管MP2组成另一个反相器:管丽2和管MP2的栅极连接于信号端PD_，管丽2和管MP2的漏极连接至输出端来发送第一电压域的信号PD_0UT，管丽2的源极接地，管MP2的源极接第一电压VDDl。
2.如权利要求1所述的电平转换电路，其特征在于， 所述二极管串中二级管接法的PMOS晶体管的数量，由所述第一电压VDDl与第二电压VDD2的电压差及任意一个所述二级管接法的PMOS晶体管的正向导通阈值电压决定，该数量为所述电压差除以所述正向导通阈值电压的值按四舍五入得到的整数值。
3.一种低功耗自断电电路，其特征在于，所述低功耗自断电电路包含: 工作在第二电压域的第二电压VDD2下的工作电路(401)，以及工作在第一电压域的第一电压VDDl下的电平转换电路(402)、触发器(404)、电源电路(405)、与门(408)、接高电路(409)； 所述工作电路(401)产生的电压关断信号H)，经过所述电平转换电路(402)转换后，发送至所述触发器(404)的时钟端CK ;所述触发器(404)的输出端Q连接至所述电源电路(405)，以便于控制该电源电路(405)是否向工作电路(401)提供第二电压VDD2 ;所述触发器(404)的输入端D通过接高电路(409)连接至高电平的第一电压VDDl ;唤醒信号WAKEUP和上电复位信号POR分别连接至所述与门(408)的输入端，所述与门(408)的输出端连接至触发器(404)的清零端RN。
4.如权利要求3所述的低功耗自断电电路，其特征在于， 所述第一电压VDDl大于第二电压VDD2时，所述电平转换电路(402)包含管丽I和管丽2的两个NMOS晶体管，管MPl和管MP2的两个PMOS晶体管，以及二极管串； 所述二极管串由多个二级管接法的PMOS晶体管连接组成，每个所述二级管接法的PMOS晶体管的栅极与漏极相连；所述二极管串中第一个二级管接法的PMOS晶体管的源极接第一电压VDDl ； 管丽I和管MPl组成一个反相器:使管丽I和管MPl的栅极连接至输入端来接收第二电压域的信号H)，管丽I和管MPl的漏极连接于信号端PD_，管丽I的源极接地，管MPl的源极接所述二极管串中最后一个所述二级管接法的PMOS晶体管的漏极； 管丽2和管MP2组成另一个反相器:管丽2和管MP2的栅极连接于信号端PD_，管丽2和管MP2的漏极连接至输出端来发送第一电压域的信号PD_0UT，管MN2的源极接地，管MP2的源极接第一电压VDDl。
5.如权利要求4所述的低功耗自断电电路，其特征在于， 所述二极管串中所述二级管接法的PMOS晶体管的数量，由所述第一电压VDDl与第二电压VDD2的电压差及任意一个所述二级管接法的PMOS晶体管的正向导通阈值电压决定，该数量为所述电压差除以所述正向导通阈值电压的值按四舍五入得到的整数值。
6.如权利要求3所述的低功耗自断电电路，其特征在于， 所述第一电压VDDl小于第二电压VDD2时，所述电平转换电路(402)包含管丽I和管MN2的两个NMOS晶体管，以及管MPl和管MP2的两个PMOS晶体管； 管MNl和管MPl组成一个反相器:使管MNl和管MPl的栅极连接至输入端来接收第二电压域的信号H)，管丽I和管MPl的漏极连接于信号端PD_，管丽I的源极接地，管MPl的源极接所述第一电压VDDl ； 管丽2和管MP2组成另一个反相器:管丽2和管MP2的栅极连接于信号端PD_，管丽2和管MP2的漏极连接至输出端来发送第一电压域的信号PD_0UT，管MN2的源极接地，管MP2的源极接第一电压VDDl。
7.如权利要求3所述的低功耗自断电电路，其特征在于， 所述电源电路(405)是能够通过输入第一电压VDDl来产生第二电压VDD2输出的LDO电路或DC/DC电路。
8.如权利要求3所述的低功耗自断电电路，其特征在于， 所述电平转换电路(402)与触发器(404)之间的电路中，以及所述唤醒信号WAKEUP和上电复位信号POR输入至与门(408)之前的电路中，还分别设置有降噪电路(403、406、407)。
9.如权利要求8所述的低功耗自断电电路，其特征在于， 输入信号为低电平有效信号时，所述降噪电路(403、406、407)包含滤除电压域噪声的史密斯触发电路(501)，以及滤除时域噪声的延迟电路(502)和或门(503)。
10.如权利要求8所述的低功耗自断电电路，其特征在于， 输入信号为高电平有效信号时，所述降噪电路(403、406、407)包含滤除电压域噪声的史密斯触发电路(601)，以及滤除时域噪声的延迟电路(602)和与门(603)。
【文档编号】H03K19/0185GK203492002SQ201320531888
【公开日】2014年3月19日 申请日期:2013年8月29日 优先权日:2013年8月29日
【发明者】戴颉, 职春星 申请人:灿芯半导体(上海)有限公司
最新回复(0)