一种串口收发装置制造方法
一种串口收发装置制造方法
【专利摘要】针对现有串口收发器无法与计算机连接，无法将采集到的数据转给计算机进行二次处理的弊端，本实用新型提供一种串口收发装置，包括协议逻辑管理器、数据缓存器、地址缓存器、计算机接口电路、同步RS422时钟收发电路、同步RS422数据收发电路、稳压电源电路、可改写存储器、复位电路和系统时钟电路，通过数据缓存器与地址缓存器将计算机接口电路与协议逻辑管理器连接。本实用新型的有益技术效果为：本产品能够与计算机进行通信，将本设备采集到的数据传递给计算机，借助计算机进行数据的二次处理，提高了数据的使用效率。本产品的结构简单、数据传输快、功耗低。
【专利说明】一种串口收发装置
【技术领域】
[0001]本实用新型属于数据传输【技术领域】，具体涉及一种串口收发装置。
【背景技术】
[0002]现有的串口收发器多由一对差分电平的同步时钟信号和一对差分电平的同步数据信号组成，通过时钟信号的上升沿或下降沿做为激发信号进行连续采集同步数据信号，并通过对自身系统时钟和同步时钟信号的频率进行对比来判断同步时钟信号何时结束，结构简单、实用。
[0003]但上述传统结构的串口收发装置侧重于实现单个同步串口的协议转换，无计算机接入能力，无法将采集到的数据传输给专用设备进行二次处理，导致设备使用的范围有限。
实用新型内容
[0004]针对现有串口收发器无法与计算机连接，无法将采集到的数据转给计算机进行二次处理的弊端，本实用新型提供一种串口收发装置，其具体结构如下:
[0005]一种串口收发装置，包括协议逻辑管理器1、稳压电源电路7、可改写存储器8、复位电路9和系统时钟电路10、同步RS422时钟收发电路5和同步RS422数据收发电路6，其中，稳压电源电路7与协议逻辑管理器I连接并供电；协议逻辑管理器I分别与同步RS422时钟收发电路5、同步RS422数据收发电路6和可改写存储器8连接并双向通信；协议逻辑管理器I分别与复位电路9和系统时钟电路10连接，并单向接收复位电路9的复位信号、系统时钟电路10的时钟信号，此外，还设有数据缓存器2、地址缓存器3和计算机接口电路4 ;计算机接口电路4与数据缓存器2连接并双向通信；数据缓存器2与协议逻辑管理器I连接并双向通信；计算机接口电路4与地址缓存器3连接，且由计算机接口电路4向地址缓存器3单向传输地址数据；地址缓存器3与协议逻辑管理器I连接，且由地址缓存器3向协议逻辑管理器I单向传输地址数据。
[0006]有益的技术效果
[0007]本产品能够与计算机进行通信，将本设备采集到的数据传递给计算机。
[0008]本产品的结构简单、数据传输快、功耗低。
【专利附图】
【附图说明】
[0009]图1为本实用新型的电路结构框图。
[0010]图中的序号为:协议逻辑管理器1、数据缓存器2、地址缓存器3、计算机接口电路
4、同步RS422时钟收发电路5、同步RS422数据收发电路6、稳压电源电路7、可改写存储器
8、复位电路9、系统时钟电路10。
[0011]【具体实施方式】
[0012]现结合附图详细说明本实用新型的结构特征。
[0013]参见图1，一种串口收发装置，包括协议逻辑管理器1、稳压电源电路7、可改写存储器8、复位电路9和系统时钟电路10、同步RS422时钟收发电路5和同步RS422数据收发电路6，其中，稳压电源电路7与协议逻辑管理器I连接并供电；协议逻辑管理器I分别与同步RS422时钟收发电路5、同步RS422数据收发电路6和可改写存储器8连接并双向通信；协议逻辑管理器I分别与复位电路9和系统时钟电路10连接，并单向接收复位电路9的复位信号、系统时钟电路10的时钟信号，此外，还设有数据缓存器2、地址缓存器3和计算机接口电路4 ;计算机接口电路4与数据缓存器2连接并双向通信；数据缓存器2与协议逻辑管理器I连接并双向通信；计算机接口电路4与地址缓存器3连接，且由计算机接口电路4向地址缓存器3单向传输地址数据；地址缓存器3与协议逻辑管理器I连接，且由地址缓存器3向协议逻辑管理器I单向传输地址数据。
[0014]此外，计算机接口电路4由16位的地址线与16位的数据线组成。协议逻辑管理器I为Altera公司生产的型号为EP2S60的芯片，数据缓存器2与地址缓存器3所采用的芯片均为IDT公司生产的型号为IDT74FCT164245的集成块。同步RS422时钟收发电路5采用的是NSC公司、型号为DS26LS31的芯片，同步RS422数据收发电路6采用的是NSC公司、型号为DS26LS32的芯片。稳压电源电路7采用的是LINTAR公司、型号为LTM4608A的芯片，可改写存储器8采用的是AMD公司、型号为AM29LV160的芯片。
[0015]此外,系统时钟电路10由晶体、电容构成,频率为40MHz。
【权利要求】
1.一种串口收发装置，包括协议逻辑管理器(I)、稳压电源电路(7)、可改写存储器(8)、复位电路(9)和系统时钟电路(10)、同步RS422时钟收发电路(5)和同步RS422数据收发电路(6 )，其中，稳压电源电路(7 )与协议逻辑管理器(I)连接并供电；协议逻辑管理器(I)分别与同步RS422时钟收发电路(5)、同步RS422数据收发电路(6)和可改写存储器(8)连接并双向通信；协议逻辑管理器(I)分别与复位电路(9)和系统时钟电路(10)连接，并单向接收复位电路(9)的复位信号、系统时钟电路(10)的时钟信号，其特征在于，还设有数据缓存器(2 )、地址缓存器(3 )和计算机接口电路(4 ); 计算机接口电路(4 )与数据缓存器(2 )连接并双向通信；数据缓存器(2 )与协议逻辑管理器(I)连接并双向通信； 计算机接口电路(4)与地址缓存器(3)连接，且由计算机接口电路(4)向地址缓存器(3)单向传输地址数据；地址缓存器(3)与协议逻辑管理器(I)连接，且由地址缓存器(3)向协议逻辑管理器(I)单向传输地址数据。
2.根据权利要求1所述的一种串口收发装置，其特征在于，数据缓存器(2)与地址缓存器(3)的型号均为IDT74FCT164245。
3.根据权利要求1所述的一种串口收发装置，其特征在于，协议逻辑管理器(I)采用的芯片型号为EP2S60，同步RS422时钟收发电路(5)采用的芯片型号为DS26LS31，同步RS422数据收发电路(6)采用的芯片型号为DS26LS32，稳压电源电路(7)采用的芯片型号为LTM4608A，可改写存储器(8)采用的芯片型号为AM29LV160。
【文档编号】H03K19/0175GK203520620SQ201320572162
【公开日】2014年4月2日 申请日期:2013年9月16日 优先权日:2013年9月16日
【发明者】邵威, 郭立俊, 杨志谦, 黄翌, 刘健 申请人:中国电子科技集团公司第三十八研究所
【专利摘要】针对现有串口收发器无法与计算机连接，无法将采集到的数据转给计算机进行二次处理的弊端，本实用新型提供一种串口收发装置，包括协议逻辑管理器、数据缓存器、地址缓存器、计算机接口电路、同步RS422时钟收发电路、同步RS422数据收发电路、稳压电源电路、可改写存储器、复位电路和系统时钟电路，通过数据缓存器与地址缓存器将计算机接口电路与协议逻辑管理器连接。本实用新型的有益技术效果为：本产品能够与计算机进行通信，将本设备采集到的数据传递给计算机，借助计算机进行数据的二次处理，提高了数据的使用效率。本产品的结构简单、数据传输快、功耗低。
【专利说明】一种串口收发装置
【技术领域】
[0001]本实用新型属于数据传输【技术领域】，具体涉及一种串口收发装置。
【背景技术】
[0002]现有的串口收发器多由一对差分电平的同步时钟信号和一对差分电平的同步数据信号组成，通过时钟信号的上升沿或下降沿做为激发信号进行连续采集同步数据信号，并通过对自身系统时钟和同步时钟信号的频率进行对比来判断同步时钟信号何时结束，结构简单、实用。
[0003]但上述传统结构的串口收发装置侧重于实现单个同步串口的协议转换，无计算机接入能力，无法将采集到的数据传输给专用设备进行二次处理，导致设备使用的范围有限。
实用新型内容
[0004]针对现有串口收发器无法与计算机连接，无法将采集到的数据转给计算机进行二次处理的弊端，本实用新型提供一种串口收发装置，其具体结构如下:
[0005]一种串口收发装置，包括协议逻辑管理器1、稳压电源电路7、可改写存储器8、复位电路9和系统时钟电路10、同步RS422时钟收发电路5和同步RS422数据收发电路6，其中，稳压电源电路7与协议逻辑管理器I连接并供电；协议逻辑管理器I分别与同步RS422时钟收发电路5、同步RS422数据收发电路6和可改写存储器8连接并双向通信；协议逻辑管理器I分别与复位电路9和系统时钟电路10连接，并单向接收复位电路9的复位信号、系统时钟电路10的时钟信号，此外，还设有数据缓存器2、地址缓存器3和计算机接口电路4 ;计算机接口电路4与数据缓存器2连接并双向通信；数据缓存器2与协议逻辑管理器I连接并双向通信；计算机接口电路4与地址缓存器3连接，且由计算机接口电路4向地址缓存器3单向传输地址数据；地址缓存器3与协议逻辑管理器I连接，且由地址缓存器3向协议逻辑管理器I单向传输地址数据。
[0006]有益的技术效果
[0007]本产品能够与计算机进行通信，将本设备采集到的数据传递给计算机。
[0008]本产品的结构简单、数据传输快、功耗低。
【专利附图】
【附图说明】
[0009]图1为本实用新型的电路结构框图。
[0010]图中的序号为:协议逻辑管理器1、数据缓存器2、地址缓存器3、计算机接口电路
4、同步RS422时钟收发电路5、同步RS422数据收发电路6、稳压电源电路7、可改写存储器
8、复位电路9、系统时钟电路10。
[0011]【具体实施方式】
[0012]现结合附图详细说明本实用新型的结构特征。
[0013]参见图1，一种串口收发装置，包括协议逻辑管理器1、稳压电源电路7、可改写存储器8、复位电路9和系统时钟电路10、同步RS422时钟收发电路5和同步RS422数据收发电路6，其中，稳压电源电路7与协议逻辑管理器I连接并供电；协议逻辑管理器I分别与同步RS422时钟收发电路5、同步RS422数据收发电路6和可改写存储器8连接并双向通信；协议逻辑管理器I分别与复位电路9和系统时钟电路10连接，并单向接收复位电路9的复位信号、系统时钟电路10的时钟信号，此外，还设有数据缓存器2、地址缓存器3和计算机接口电路4 ;计算机接口电路4与数据缓存器2连接并双向通信；数据缓存器2与协议逻辑管理器I连接并双向通信；计算机接口电路4与地址缓存器3连接，且由计算机接口电路4向地址缓存器3单向传输地址数据；地址缓存器3与协议逻辑管理器I连接，且由地址缓存器3向协议逻辑管理器I单向传输地址数据。
[0014]此外，计算机接口电路4由16位的地址线与16位的数据线组成。协议逻辑管理器I为Altera公司生产的型号为EP2S60的芯片，数据缓存器2与地址缓存器3所采用的芯片均为IDT公司生产的型号为IDT74FCT164245的集成块。同步RS422时钟收发电路5采用的是NSC公司、型号为DS26LS31的芯片，同步RS422数据收发电路6采用的是NSC公司、型号为DS26LS32的芯片。稳压电源电路7采用的是LINTAR公司、型号为LTM4608A的芯片，可改写存储器8采用的是AMD公司、型号为AM29LV160的芯片。
[0015]此外,系统时钟电路10由晶体、电容构成,频率为40MHz。
【权利要求】
1.一种串口收发装置，包括协议逻辑管理器(I)、稳压电源电路(7)、可改写存储器(8)、复位电路(9)和系统时钟电路(10)、同步RS422时钟收发电路(5)和同步RS422数据收发电路(6 )，其中，稳压电源电路(7 )与协议逻辑管理器(I)连接并供电；协议逻辑管理器(I)分别与同步RS422时钟收发电路(5)、同步RS422数据收发电路(6)和可改写存储器(8)连接并双向通信；协议逻辑管理器(I)分别与复位电路(9)和系统时钟电路(10)连接，并单向接收复位电路(9)的复位信号、系统时钟电路(10)的时钟信号，其特征在于，还设有数据缓存器(2 )、地址缓存器(3 )和计算机接口电路(4 ); 计算机接口电路(4 )与数据缓存器(2 )连接并双向通信；数据缓存器(2 )与协议逻辑管理器(I)连接并双向通信； 计算机接口电路(4)与地址缓存器(3)连接，且由计算机接口电路(4)向地址缓存器(3)单向传输地址数据；地址缓存器(3)与协议逻辑管理器(I)连接，且由地址缓存器(3)向协议逻辑管理器(I)单向传输地址数据。
2.根据权利要求1所述的一种串口收发装置，其特征在于，数据缓存器(2)与地址缓存器(3)的型号均为IDT74FCT164245。
3.根据权利要求1所述的一种串口收发装置，其特征在于，协议逻辑管理器(I)采用的芯片型号为EP2S60，同步RS422时钟收发电路(5)采用的芯片型号为DS26LS31，同步RS422数据收发电路(6)采用的芯片型号为DS26LS32，稳压电源电路(7)采用的芯片型号为LTM4608A，可改写存储器(8)采用的芯片型号为AM29LV160。
【文档编号】H03K19/0175GK203520620SQ201320572162
【公开日】2014年4月2日 申请日期:2013年9月16日 优先权日:2013年9月16日
【发明者】邵威, 郭立俊, 杨志谦, 黄翌, 刘健 申请人:中国电子科技集团公司第三十八研究所
最新回复(0)