一种Mbus解码电路的制作方法

xiaoxiao2020-9-10  2

【专利下载】Tel:18215660330

一种Mbus解码电路的制作方法
【专利摘要】本申请公布了一种解码电路,包括:串联在Mbus总线正端的取样电阻、动态动态差分放大单元、移位倒相放大单元、单端解码单元,取样电阻上的电压变化经过两级放大电路,将Mbus总线上的电压变化放大,避免了Mbus总线负载电流较小时,解码单元的输入端的电压接近于工作电源电压而无法解码的现象,从而提高了解码灵敏度、降低了误码率;而且,通过增加放大电路对Mbus总线上的传输信号进行放大,能够大大减小取样电阻的阻值,从而加强Mbus总线的带载能力,同时也降低了取样电阻的功耗,提高了整机的可靠性。
【专利说明】—种Mbus解码电路
【技术领域】
[0001]本申请涉及数据解码【技术领域】,特别是涉及一种解码电路。
【背景技术】
[0002]Mbus总线是一种专门为消耗测量仪器和计数器传送信息的数据总线设计的Mbus总线在上传数据时,采用电流变化方式来实现,《CJ / T188户用计量仪表数据传输技术条件》要求Mbus总线在上传数据时的电流值比无信号时增加IlmA?20mA。
[0003]请参见图1和图2,图1为传统的解码电路的电路结构示意图,图2为传统的解码电路各关键点电流电压变化波形图。
[0004]其中,当Vout端上传数据时,总线上的电流信号如图2中的1波形,此时电流1在取样电阻RO的两端产生电压降VrO,Vout端的电压变化具体参见图2中Vout。电容C2具有储能作用,由于电容C2的存在,因此,电压比较器Ul的反相输入端2脚的电压信号相对不变,具体参见图2中V2 ;而同相输入端3脚的电压信号与Mbus总线上的电压信号同步,具体的电压波形参见图2中的V3。只有Mbus总线上的电压变化超过二极管D2的电压降之后,电压比较器Ul的输出端I脚才会产生翻转变化,即当取样电阻RO上的电压降只有超过二极管D2上的电压降后才能进行有效的解码,解码出来的电压波形参见图2中的VI。
[0005]由于Mbus总线上传数据时的电流信号比无信号时增加IImA?20mA,且二极管D2采用锗二极管,管压降通常为0.2?0.3V,为了能够有效解码上传的有效信号,取样电阻RO的阻值必须不小于RO=0.3V / llmA=27欧。
[0006]根据《CJ / T188户用计量仪表数据传输技术条件》的要求,当Mbus总线上传数据时总线电压,应比无信号时总线电压高于10V,在Mbus总线空载上传数据时的总线电压为Vcc即15V,由于,取样电阻为27欧,因此,总线负载不能超过(15V-10V) / 27欧=185mA。
[0007]Mbus总线的工作电源电压为Mbus总线工作电源,其电压值Vcc,当Mbus总线上传数据时,电流流过取样电阻R0,并在其上产生压降Vw,在Vout端得到的是Vcc-Vki,如果Mbus总线的静态负载电流较小,则Vw较小,因此,Vout端的电压接近于Vcc。
[0008]传统的解码电路存在以下缺点:
[0009]在Mbus总线静态负载电流1较小时,Vout端的电压接近于Vcc,大于电压比较器Ul的共模输入电压O?(Vcc-1.5) V,因此静态负载电流1较小时,会出现无法解码或误码现象,导致传统的解码电路的误码率高。
[0010]由于取样电阻较大,严重影响了 Mbus总线负载能力。
[0011]当总线负载电流达到300mA时,取样电阻上的功率损耗为2.43W,取样电阻发热量大,浪费能源,对整机的散热要求很高,导致整机的可靠性下降。
[0012]专利内容
[0013]为解决上述技术问题,本申请实施例提供一种解码电路,解决了总线负载电流较小时,解码电路解码灵敏度差、误码率高的缺点,同时提高了总线的负载能力、降低了取样电阻的损耗,技术方案具体如下:[0014]一种Mbus解码电路,其特征在于,包括:串联在Mbus总线的取样电阻、动态差分放大单元、移位倒相放大单元及单端解码单元,其中:
[0015]所述动态差分放大单元与Mbus总线相连,用于对Mbus总线上经过所述取样电阻取样后的电压信号变化,进行动态差分放大,提供给所述移位倒相放大单元,且其基准参考电压为Mbus总线工作电源电压分压取得;
[0016]所述移位倒相放大单元与所述动态差分放大单元相连,用于将所述动态差分放大单元输出的电压信号移位倒相放大,并提供给所述解码单元;
[0017]所述解码单元与所述移位倒相放大单元相连,用于将接收到的电压信号进行单端解码处理,得到Mbus总线上传输的有效信号。
[0018]优选的,所述动态差分放大单元包括:
[0019]通过第三分压电阻和第四分压电阻接地,与所述第四分压电阻相并联的第一电容;
[0020]同相输入端连接于所述第三分压电阻与第四分压电阻的公共连接点处;输出端与反相输入端之间通过第六反馈电阻连接,正电源端接正电源,负电源端接地端的第一运算放大器;
[0021]阳极与Mbus总线连接,阴极通过第五输入电阻与所述第一运算放大器的反相输入端相连的第二二极管。
[0022]优选的,所述移位倒相放大单元包括:
[0023]第二运算放大器,其同相输入端输入预设参考电压,反相输入端通过第七输入电阻与所述第一运算放大器的输出端相连,第二运算放大器的输出端通过第八反馈电阻与所述反相输入端相连。
[0024]优选的,所述解码电路主要包括:第三电压比较器、第三二极管,以及第二电容。
[0025]所述第三二极管与第十分压电阻及第十一分压电阻构成的串联支路,其中第三二极管的阳极作为该串联支路的一端与所述第二运算放大器的输出端相连,该串联支路的另一端接地;
[0026]所述第三电压比较器的同相输入端,通过第九输入电阻与所述第二运算放大器的输出端相连,反相输入端与所述第十分压电阻及第十一分压电阻的公共点相连,输出端通过第三电容连接于反相输入端,且通过第四电容接地;
[0027]所述第二电容并联于所述第十一分压电阻的两端。
[0028]优选的,所述取样电阻的阻值不大于10欧。
[0029]优选的,所述取样电阻的阻值为3.9欧。
[0030]优选的,所述取样电阻的阻值为3欧。
[0031]优选的,所述取样电阻的阻值为2欧。
[0032]由以上本申请实施例提供的技术方案可见,该Mbus解码电路,在传统的解码电路前增加了两级放大电路,即动态差分放大单元和移位倒相放大单元,对Mbus总线上的传输信号放大,并进行信号变化匹配,避免了 Mbus总线静态负载电流较小时,单端解码单元输入端的电压接近于工作电源电压而无法解码的现象,从而提高了解码灵敏度、稳定性、降低了误码率;同时,可以大大减小取样电阻的阻值,因为放大电路可以将取样电阻上的电压信号放大到满足解码单元的解码要求,从而加强了 Mbus总线的带载能力,同时也降低了取样电阻的功耗,提高了整机的可靠性。此外,由于放大电路的放大倍数可调,使得传输给解码单兀的反映Mbus总线上的传输信号变化的电压信号,可以在不大于电源电压Vcc范围内设定,提高了解码的灵敏度和可靠性,同时,使得该解码电路能够适应更宽的上传数据时的电流变化范围。
【专利附图】

【附图说明】
[0033]为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
[0034]图1为传统的解码电路结构示意图;
[0035]图2为传统的解码电路各关键点的电信号波形图;
[0036]图3为本申请实施例的一种解码电路示意图;
[0037]图4为本申请实施例的一种解码电路的结构示意图;
[0038]图5为本申请实施例的一种解码电路各关键点的电信号波形图。
【具体实施方式】
[0039]为使本申请的上述目的、特征和优点能够更加明显易懂,下面结合附图和【具体实施方式】对本申请作进一步详细的说明。
[0040]请参见图3,图3为本申请实施例一种解码电路原理框图,该解码电路包括:Mbus总线上的取样电阻R0、动态差分放大单元1、移位倒相放大单元2,以及单端解码单元3,其中:
[0041]动态差分放大单元I的两个输入端与Mbus总线的Vout端相连,用于对Mbus总线电压经过取样电阻RO采样后的电压信号进行差分放大,并提供给所述移位倒相放大单元2,其基准参考电压为Mbus总线的工作电压Vcc。
[0042]当Mbus总线上有传输信号时,Mbus总线上会产生一个电流变化量,该电流信号变化量经取样电阻进行取样后得到Mbus总线上的电压变化量,动态差分放大单元I就是将Mbus总线上的电压变化量进行移位倒相放大。
[0043]动态差分放大单元I输出的电压与Mbus总线上的连接的静态负载大小无关,仅与Mbus总线上传输信号时的电压变化量有关,能够自动适应Mbus总线上的静态负载变化。
[0044]移位倒相放大单元2,用于将动态差分放大单元I输出的电压信号移位反相放大,并进行信号匹配后,提供给所述单端解码单元3。
[0045]由于动态差分放大单元I输出端得到的电压信号,是Mbus总线上传输的信号的反相放大信号,经过移位倒相放大单元2进行移位倒相放大与信号匹配后,得到与Mbus总线上传输的电压信号变化方向相同,幅值不同的放大信号,并将该电压信号提供给单端解码单元3。
[0046]单端解码单元3,将接收到的电压信号进行解码处理,得到Mbus总线上传输的有效信号。动态差分放大单元I将Mbus总线上传信号时产生的电压变化量反相放大,然后经过移位倒相放大单元2进行反相放大后,提供给解码单元3,进行解码处理,得到解码后的真实数据。
[0047]本实施例提供的Mbus解码电路中,由于所述动态差分放大单元I是将Mbus总线传输有效信号时产生的电压变化量反相放大,输出的电压信号不受Mbus总线上连接的静态负载大小的影响,因此本申请实施例提供的解码电路的解码效果不受Mbus总线上连接的静态负载变化大小的影响,能够自动适应Mbus总线上连接的静态负载的变化。
[0048]本实施例提供的解码电路,在解码电路前增加了两级放大电路,即动态差分放大单元和移位倒相放大单元,对Mbus总线上的传输信号进行放大与自动匹配,避免了 Mbus总线静态负载电流较小时,解码单元的输入端的电压接近于工作电源电压,避免了无法解码的现象、降低了误码率;而且,通过放大电路对Mbus总线上的传输信号进行放大后满足解码要求,大大减小了取样电阻的阻值,从而增强了 Mbus总线的带载能力,因而也降低了取样电阻的功耗,提高了整机的可靠性,节约了能源;
[0049]由于两级放大电路的放大倍数均可调,使得传输给解码单元的电压信号可以在不大于电源电压Vcc范围内设定,从而提高解码的灵敏度和可靠性,同时,该解码电路能够适应更宽的上传数据时的电流变化范围,能够适应上传数据时电流的变化范围为8mA?50mAo
[0050]请参见图4和图5,图4为本申请实施例的一种解码电路的结构示意图;图5为所述解码电路的各关键点处的波形图。
[0051]如图4所示,动态差分放大单元包括:第一运算放大器U1、第二二极管D2、第三分压电阻R3、第四分压电阻R4、第一电容Cl,第五输入电阻R5,以及第六反馈电阻R6。
[0052]第三分压电阻R3以及第四分压电阻R4构成串联支路,且第三分压电阻R3与所述Mbus总线的Vout端相连,第四分压电阻R4 —端与第三分压电阻R3相连,另一端作为该串联支路的另一端接地。第一电容Cl并联于所述第四分压电阻R4的两端。
[0053]第一运算放大器Ul的同相输入端与第三分压电阻R3和第四分压电阻R4相连的公共点相连,反相输入端通过第二二极管D2、第五输入电阻R5与Mbus总线相连,其中,第二二极管D2的阳极与Mbus总线相连,阴极通过第一输入电阻R5连接于第一运算放大器Ul的反相输入端,第六反馈电阻R6连接在输出端和反相输入端之间,形成反馈回路。第一运算放大器Ul的正电源端接连接工作电源Vcc,负电源端接地。
[0054]第一运算放大器Ul的同相输入端的电压信号是第一电容Cl上的电压,故基本不变;Mbus总线在上传信号时,电流变化如图5中的1的电压波形所示,Vout端的电压波形如图5中的Vout电压波形所示,当总线电压变化时,由于第一运算放大器Ul的同相输入端基本不变,反相输入端的电压信号随总线电压变化而变化;单总线电压变化时,第一运算放大器Ul的同相输入端与反相输入端的电压信号存在差值,第一运算放大器Ul将差值放大,其电压波形如图5中的Vl电压波形所示。
[0055]该动态差分放大单元中第一分压电阻R3与第二分压电阻R4之比,同第一输入电阻R5与第一反馈电阻R6的比例相同,即R4 / R3=R6 / R5=kl,从而保证第一运算放大器Ul线性放大。由于第二二极管D2正向导通压降Vd2大于第一二极管Dl的正向导通压降Vdl, Mbus总线上的传输信号没有发生变化时,第二二极管D2的阴极电压Vd2k=Vout-Vd2,低于第一二极管Dl的阴极电压Vdlk = Vout-Vdl,使得第一运算放大器Ul的两输入端之间存在一个固定差值,输出一个稳定的预置值。[0056]从上述可以看出,在Mbus总线上没有上传有效信号时,第一运算放大器Ul输出一个固定值,且该固定值与Mbus总线的输出端Vout端的电压Vout无关,也与Mbus总线上的静态负载在取样电阻Rl上产生的电压降无关,即Ul的输出电压不受Mbus总线上连接的静态负载大小的影响,只与第一二极管Dl和第二二极管D2的正向导通压降有关。
[0057]当Mbus总线上传有效信号产生的电压信号,存在微小的电压变化量AVo时,第一运算放大器Ul的同相输入端的电压信号为Vdlk=Vout-Vdl,反相输入端的电压信号随Vout端的电压信号变化而变化。
[0058]从以上分析可以看出,Mbus总线上上传有效信号产生的电压信号有一微小的变化Δ Vo时,第一运算放大器Ul的输出端可以将该变化有效的放大kl倍,由于第一运算放大器Ul两输入端间的差值,是Mbus总线上存在微小的电压变化和固定差值之和,这样能够有效放大Vout端变化微小的电压信号的,防止后面的解码单元误解码,提高了解码灵敏度。
[0059]移位倒相放大单元主要包括:第二运算放大器U2,其同相输入端输入有参考电压Vj,其反相输入端通过第七输入电阻R7与所述动态差分放大单元的输出端相连,输出端通过第八反馈电阻R8连接于所述反相输入端,且假设R8 / R7=k2,其正电源端与工作电源Vcc连接,负电源端接地。
[0060]具体的,所述参考电压Vj根据所述动态差分放大单元输出的电压信号以及后级的解码单元的输入电压要求进行设定。
[0061]以上看出,Mbus总线上没有信号变化时,即静态工作状态时,动态差分放大单元输出端输出一个幅值较低的电压,该电压的幅值与预设电压Vj的幅值相差较大,在第二运算放大器U2输出端输出一个幅值较高的电压;Mbus总线上传输数据时,动态差分放大单兀输出端输出一个幅值较高的电压,该电压与预设电压Vj幅值相差较小,在第二运算放大器U2的输出端输出一个幅值较低的电压,具体波形如图5中V2波形所示。
[0062]由图5可以看出,经过反相放大后,其输出的电压变化波形与Mbus总线上电压变化波形一致,但电压信号的幅值变化增大了,其输出的电压幅值可以通过调整第二运算放大器的电压放大倍数来达到解码要求。
[0063]解码单元主要包括:电压比较器U3、第三二极管D3、第二电容C2,其中:
[0064]电压比较器U3的同相输入端,通过第九输入电阻R9连接于所述移位倒相放大单元的输出端,输出端通过第二电容C2连接于同相输入端,形成正反馈回路,且该输出端与上拉电阻R12的一端相连,上拉电阻R12另一端连接直流电源Vcc,同时,该输出端通过第四电容C4接地。
[0065]第三二极管D3与第十分压电阻RlO和第十一分压电阻Rll构成的串联支路,连接在所述第二运算放大器U2的输出端和地之间,第三二极管D3的阳极作为该串联支路的一端与第二运算放大器U2的输出端相连,第三二极管D3的阴极通过第十分压电阻RlO和第十一分压电阻Rll接地。同时,电压比较器U3的反相输入端连接于第十分压电阻RlO和第十一分压电阻Rll的公共连接点处,第二电容C2并联在第十一分压电阻Rll的两端,利用第十分压电阻RlO上的电压为第二电容C2充电,使得第二电容C2上的电压基本保持不变。
[0066]由于第二电容C2的存在,电压比较器U3的反相输入端的电压信号相对稳定,如图5中V4所示的电压波形;电压比较器U3的同相输入端的电压波形如图5中V3所示的电压波形,同第二运算放大器U2的输出端的电压信号波形相同;电压比较器U3的输出端输出解码后的Mbus总线上电压信号,如图5中Vrx所示的电压波形,即将Vout的电压信号放大后得到的与Vout的电压波形方向相同、电压幅值不同的电压信号。
[0067]本申请实施例采用单端动态放大的原理,将Mbus总线传输有效信号时总线输出端的电压信号的变化量进行放大,以满足后面的解码单元的解码要求,避免了 Mbus总线上静态负载电流较小时,解码单元的输入端的电压接近Mbus总线的工作电源电压Vcc,从而避免了无法解码的现象、降低了误码率。
[0068]同时,由于放大电路的存在,使得Mbus总线上的取样电阻RO大大减小,本实施例中可以使取样电阻RO减小至2欧,以Mbus总线的工作电源电压为15V为例,Mbus总线空载上传信号时的电压信号,比Mbus总线无传输信号时的电压高10V,此时,Mbus总线的负载电流不能超过(15V-10V) / 2欧=2500mA,远远高于使用传统的解码电路时的最大负载电流185mA。
[0069]取样电阻RO的大大减小,降低了取样电阻消耗的电能,节约了能源,取样电阻上的发热量大大减小,对整机的散热性能的要求降低,从而提高了整机的可靠性。
[0070]由于该电路采用两级放大电路,将Mbus总线上传输有效信号时产生的电压变化量放大,且两级放大电路的放大倍数均可调,使得传输给解码单元的Mbus总线上的传输信号可以在不大于电源电压Vcc范围内设定,从而提高解码的灵敏度和可靠性,同时,使得该解码电路能够适应更宽的上传数据时的电流变化范围。
[0071]综上所述,本实施例提供的解码电路,采用单端动态放大原理,避免了 Mbus总线上静态负载电流较小时出现无法解码的现象,降低了误码率,大大提高了 Mbus总线的负载能力,同时降低了取样电阻的功耗,对整机的散热性能没有较高的要求,提高了整机的可靠性,而且解码效果不受Mbus总线上的静态负载电流动态变化的影响。本实施例给出了动态差分放大单元、移位倒相放大单元,以及解码单元的具体的电路结构,这并不能限制本申请的保护范围,本领域技术人员可以根据本申请的基本原理进行电路中的元件上的改变和增减。
[0072]本领域技术人员可以理解的是,本实施例中的采用的运算放大器、电容、电阻的参数值可以根据具体情况确定,本申请对此并不限定。
[0073]以上所述仅是本申请的【具体实施方式】,应当指出,对于本【技术领域】的普通技术人员来说,在不脱离本申请原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本申请的保护范围。
【权利要求】
1.一种Mbus解码电路,其特征在于,包括:串联在Mbus总线的取样电阻、动态差分放大单元、移位倒相放大单元及单端解码单元,其中: 所述动态差分放大单元与Mbus总线相连,用于对Mbus总线上经过所述取样电阻电压信号变化,进行动态差分放大,提供给所述移位倒相放大单元,且其基准参考电压为所述Mbus总线工作电源电压值; 所述移位倒相放大单元与所述动态差分放大单元相连,用于将所述动态差分放大单元输出的电压信号反相放大并移位,并提供给所述解码单元; 所述解码单元与所述移位倒相放大单元相连,用于将接收到的电压信号进行解码处理,得到Mbus总线上传输的有效信号。
2.根据权利要求1所述的Mbus解码电路,其特征在于,所述动态差分放大单元包括: 与所述第三分压电阻和第四分压电阻接地; 与所述第四分压电阻相并联的第一电容;同相输入端连接于所述第三分压电阻与第四分压电阻的公共连接点处,输出端与反相输入端之间通过第六反馈电阻连接,正电源端接正电源,负电源端接地的第一运算放大器; 阳极与Mbus总线连接,阴极通过第五输入电阻与第一运算放大器的反相输入端相连的第二二极管。
3.根据权利要求2所述的解码电路,其特征在于,所述移位倒相放大单元包括: 第二运算放大器,其同相输入端输入预设参考电压,反相输入端通过第七输入电阻与所述第一运算放大器的输出端相连,第二运算放大器的输出端通过第八反馈电阻与所述反相输入端相连。
4.根据权利要求3所述的解码电路,其特征在于,所述解码单元主要包括:第三电压比较器、第三二极管,以及第二电容; 所述第三二极管与第十分压电阻及第十一分压电阻构成的串联支路,其中第三二极管的阳极作为该串联支路的一端与所述第二运算放大器的输出端相连,该串联支路的另一端接地; 所述第三电压比较器的同相输入端,通过第九输入电阻与所述第二运算放大器的输出端相连,反相输入端与所述第十分压电阻及第十一分压电阻的公共点相连,输出端通过第三电容连接于同相输入端,且通过第四电容接地; 所述第二电容并联于所述第十一分压电阻的两端。
5.根据权利要求1-4任一项所述的解码电路,其特征在于,所述取样电阻的阻值不大于10欧。
6.根据权利要求5所述的解码电路,其特征在于,所述取样电阻的阻值为3.9欧。
7.根据权利要求5所述的解码电路,其特征在于,所述取样电阻的阻值为3欧。
8.根据权利要求5所述的解码电路,其特征在于,所述取样电阻的阻值为2欧。
【文档编号】H03F3/45GK203445844SQ201320608031
【公开日】2014年2月19日 申请日期:2013年9月29日 优先权日:2013年9月29日
【发明者】盛君伟, 蒋建樑 申请人:杭州宇控科技有限公司

最新回复(0)