低功率模数转换器的制造方法

xiaoxiao2020-9-10  3

【专利下载】Tel:18215660330

低功率模数转换器的制造方法
【专利摘要】本公开内容的实施例描述了一种低功率模数转换器,包括Σ-Δ调制器,其用于接收模拟信号,所述Σ-Δ调制器可操作地执行斩波来消除共模噪声;以及一个或多个计数器,其耦合到Σ-Δ调制器,以生成表示模拟信号的数字码。
【专利说明】低功率模数转换器
【技术领域】
[0001]本公开内容涉及一种转换器,并更具体地,涉及一种低功率模数转换器。
【背景技术】
[0002]模数转换器(ADC)用于将模拟信号转换为表示模拟信号的数字。然而,设计小型低功率、低成本和精确的ADC (例如,具有ImV精度)是个难题。
实用新型内容
[0003]根据本公开内容的实施例的一方面,提供一种装置,包括Σ-Λ调制器,其用于接收模拟信号,所述Σ-Λ调制器可操作地执行斩波以消除共模噪声;以及一个或多个计数器,其耦合到所述Σ-Λ调制器,以生成表示所述模拟信号的数字码。
[0004]根据本公开内容的实施例的另一方面,提供一种装置,包括电路,其用于生成模拟信号;以及模数转换器(ADC),其用于直接或间接地接收所述模拟信号,并且将所述模拟信号转换为数字码,所述ADC包括Σ-Λ调制器,其用于接收所述模拟信号,所述Σ-Λ调制器可操作地从所述Σ-Λ调制器的积分器的输入执行斩波;以及一个或多个计数器,其耦合到所述Σ-Λ调制器,以生成表示所述模拟信号的数字码。
[0005]根据本公开内容的实施例的另一方面,提供一种系统,包括:存储器;处理器,其耦合到所述存储器,所述处理器包括:Σ-Λ调制器,其用于接收模拟信号,所述Σ-Λ调制器可操作地执行斩波;以及一个或多个计数器,其耦合到所述Σ-Λ调制器,以生成表示所述模拟信号的数字码;以及无线接口,其用于允许所述处理器与另一个设备进行通信。
【专利附图】

【附图说明】
[0006]依据以下给出的详细说明和本实用新型的多个实施例的附图将会更充分地理解本实用新型的实施例,但不应以它们来将本实用新型局限于特定实施例,而仅是用于解释和理解。
[0007]图1是根据本实用新型的一个实施例的集成电路中的模数转换器(ADC)的高级方框图。
[0008]图2是根据本实用新型的一个实施例的具有斩波和自动调零功能的ADC的Σ - Λ调制器。
[0009]图3是根据本实用新型的一个实施例的ADC的数字部分。
[0010]图4是根据本实用新型的一个实施例的用于Σ-Λ调制器的结点泄漏容许开关。
[0011]图5是根据本实用新型的一个实施例的用于Σ-Λ调制器的结点泄漏容许开关。
[0012]图6是根据本实用新型的一个实施例的用于Σ-Λ调制器的结点泄漏容许开关。
[0013]图7是根据本实用新型的一个实施例的用于Σ-Λ调制器的基于栅阴反相器的放大器。
[0014]图8Α是根据本实用新型的一个实施例的具有斩波和自动调零功能的高级伪差分ADC。
[0015]图SB是根据本实用新型的一个实施例的具有斩波和自动调零功能的伪差分ADC的一对互补Σ-Λ调制器。
[0016]图9是根据本实用新型的一个实施例的具有斩波和自动调零功能的ADC的Σ - Λ调制器的数学模型。
[0017]图10是根据本实用新型的一个实施例的用于具有斩波和自动调零功能的ADC的测试(DFT)电路的设计。
[0018]图11是根据本实用新型的一个实施例的具有ADC的智能设备或计算机系统或SOC(片上系统)。
【具体实施方式】
[0019]实施例公开了一种模数转换器(ADC),包括Σ-Λ调制器,用于接收模拟信号,其中,Σ-Λ调制器可操作地执行斩波来消除共模噪声。在一个实施例中,ADC进一步包括一个或多个计数器,耦合到Σ-Λ调制器,以生成表示模拟信号的数字码。在一个实施例中,Σ-Δ调制器是一阶Σ-Λ调制器。在一个实施例中,ADC可操作地提供具有低带宽(例如,IKHz)的60dB的信号与量化噪声比(SQNR)(例如,10比特的分辨率),表现出低功耗(例如,22nm CMOS处理工艺上的100 μ W),并具有比传统ADC的占用面积小10到20倍的占用面积(ADC电路在管芯上的面积)。
[0020]在以下说明中 ,论述了许多细节以提供对本实用新型的实施例的更为透彻的解释。然而对于本领域技术人员,显然地,可以在无需这些特定细节的情况下实践本实用新型的实施例。在其他实例中,以方框图形式而不是详细地显示公知的结构和设备,以避免使得本实用新型的实施例模糊不清。
[0021]注意,在实施例的相应附图中,以线来表示信号。一些线可以较粗,用于指示较多的组成信号路径,和/或在一端或多个端具有箭头,用于指示主要信息流动方向。这种指示并非旨在是限制性的。相反,结合一个或多个示例性实施例来使用线,以便更易于理解电路或逻辑单元。按照设计需要或偏好所规定的任何所表示的信号实际上可以包括一个或多个信号,它们可以在任意方向上传播,并可以用任何适合类型的信号方案来实现。
[0022]在说明书通篇和权利要求书中,术语“连接的”表示在相连的事物之间的直接电连接,没有任何中间设备。术语“耦合的”表示在相连的事物之间的直接电连接,或者通过一个或多个无源或有源中间设备的间接连接。术语“电路”表示一个或多个无源和/或有源组件,布置它们相互协作以提供预期的功能。术语“信号”表示至少一个电流信号、电压信号或数据/时钟信号。“一”和“该”的含义包括复数的参考。“在……中”的含义包括“在……中”和“在……上”。
[0023]术语“缩放”通常指代将设计(原理图和布局)从一个处理工艺转换到另一个处理工艺。术语“缩放”还通常指代在相同技术节点内缩小布局和设备的尺寸。术语“基本上”、“靠近”、“近似”、“接近”、“约”通常指代在目标值的+/-20%内。
[0024]除非以其它方式指明,用于说明公共对象的序数词“第一”、“第二”和“第三”等的使用仅仅指示参考了相似对象的不同实例,并非旨在暗示如此说明的对象必须在时间上、空间上、排列上或以任何其他方式处于给定顺序。[0025]出于实施例的目的,晶体管是金属氧化物半导体(MOS)晶体管,其包括漏极、源极、栅极和体端子。晶体管还包括三栅极晶体管和FinFET。源极和漏极端子可以是相同的端子,在本文中可互换地使用。本领域技术人员会理解,在不脱离本实用新型的范围的情况下,可以使用其他晶体管,例如,双极结晶体管-BJT PNP/NPN、BiCMOS、CMOS、eFET等。术语“丽”指示η型晶体管(例如,NMOS、NPN BJT等),术语“MP ”指示ρ型晶体管(例如,PMOS、PNP BJT
O
[0026]图1是根据本实用新型的一个实施例的集成电路(IC) 100中的ADC的高级方框图。在一个实施例中,ICioo包括电路101,具有ADC102、参考发生器104和模拟电路103。
[0027]在一个实施例中,ADC102包括Σ-Λ调制器105,用于从参考发生器104接收电压参考Vref,和从模拟(或混合信号)电路103接收模拟信号Vmeas。在一个实施例中,Σ-Δ调制器105生成Σ-Λ调制比特流,它由有限状态机(FSM) 106接收。在一个实施例中,FSM106将Σ-Λ调制比特流转换为数字码,其表示模拟信号Vmeas。
[0028]模拟电路103 (或混合信号电路)可以是任何目标电路或混合信号电路。例如,模拟电路103是任意带隙电路、热传感器、锁相环(PLL)、放大器、延迟锁定环(DLL)、稳压器等。模拟信号Vmeas可以是模拟电路103的任何模拟信号,其将转换为数字表示。
[0029]在一个实施例中,Σ-Δ调制器105包括电路107,具有减法器108和斩波器109、积分器110、采样器113和多路复用器114。在一个实施例中,斩波器109的功能是允许Σ-Δ调制器105以时分多路复用的伪差分方式操作。在一个实施例中,斩波器109可操作地消除来自放大器111的共模噪声。共模噪声的实例包括直流(DC)泄漏、交流(AC)电源噪声等。在一个实施例中,Σ-Λ调制器105是单端Σ-Λ调制器。在其他实施例中,Σ-Λ调制器105是伪差分Σ- Λ调制器。
[0030]在一个实施例中,多路复用器114接收参考电压Vref,并将其提供给电路107,电路107还接收模拟信号Vmeas作为输入。在一个实施例中,积分器110和米样器113将Vmeas与Vref的比转换为用于FSM106的Σ-Λ调制比特流(或脉冲密度调制比特流)。[0031 ] 在一个实施例中,FSM106包括第一计数器,它是自由运行计数器,用于计数测量周期,和第二计数器,用于计数调制器输出例如I的已知比特的周期数量。在一个实施例中,第二计数器的输出(计数值)相对第一计数器的输出(计数值)的比是Σ-Λ调制比特流的脉冲密度(采样器113的输出),其对应于Vmeas与Vref的比。
[0032]在一个实施例中,积分器110包括放大器111和电路112,用于执行自动调零功能。术语“自动调零”通常指代消除放大器(例如,放大器111)的DC偏移的机制。由电路112执行的自动调零功能去除了放大器111的跳变点的过程、温度和电压(PVT)变化的影响。
[0033]在一个实施例中,放大器111是反相器。在一个实施例中,放大器111是栅阴反相放大器。在一个实施例中,放大器111是单级或多级运算放大器(OPAMP)。在一个实施例中,放大器111 (例如,反相器)和米样器113执行基于模拟比较器的量化器的功能。在一个实施例中,斩波器109、积分器110和放大器113使用不同(或相同)相位的时钟信号来执行它们的功能。
[0034]图2是根据本实用新型的一个实施例的具有斩波和自动调零功能的ADC (例如102)的Σ-Λ调制器200 (例如105)。应指出,图2的具有与任何其他附图的元件相同的参考标号(或名称)的那些元件可以以类似于所说明的任何方式操作或运行,但不限于此。[0035]在一个实施例中,Σ-Δ调制器200包括开关201和202,耦合到电容器Cbkt,在此,开关201和202或者将Vmeas耦合到Cbkt,或者将多路复用器114的输出耦合到Cbkt。在一个实施例中,开关201和202分别由信号CkFBEn和CkInpEn导通或断开,在此,CkFBEn和CkInpEn是从CkPhl或CkPh2时钟信号得到的时钟信号。
[0036]例如,CkPhl是时钟信号的高相位,而CkPh2是时钟信号的低相位,或者反之亦然。在一个实施例中,取决于启用还是禁用斩波功能,CkPhl或CkPh2中的一个用于CkFBEn和CklnpEn,在此,CkPhl和CkPh2是(图1的)时钟信号的相反相位。例如,如果启用斩波,那么CkInpEn 就与 CkPh2 相同,CkFBEn 就与 CkPhl 相同,否则,CkInpEn 就与 CkPhl 相同,CkFBEn就与CkPh2相同。在一个实施例中,开关201和202、多路复用器208、和反相器207构成图1的斩波功能/电路109。
[0037]在一个实施例中,电容器Cbkt在另一端耦合到积分器110。在一个实施例中,积分器110包括反相器205 (例如,放大器111),其输入节点Vcm耦合到电容器Cbkt的另一端。在一个实施例中,输入电容器Cbkt充当开关电容器减法器(例如,减法器108),用于同时实现自动调零功能。在一个实施例中,反相器205 (也称为放大器205)实现为栅阴反相器放大器,用于增大其输出阻抗,从而增大其增益。在图7中显示了反相器205 (也称为放大器205)的一个这种实施例。
[0038]回来参考图2,在一个实施例中,开关204f禹合在反相器205的输入与输出之间,在此,开关204受CkPhl控制。在这个实施例中,开关204执行图1的自动调零112的功能。
[0039]在一个实施例中,放大器205的自动调零过程发生在操作的第一相位(相位I)期间,在此,相位I对应于CkPhl。在一个实施例中,在相位I期间,开关204闭合,Cbkt存储与放大器205的跳变点有关的信息,作为共模电压Vcm。在一个实施例中,在第二相位(相位2)期间,开关203闭合,消除在Vcm上存储的跳变点信息,在此,相位2对应于CkPh2。在一个实施例中,在每一个时钟周期中都发生自动调零过程,在此,CkPhl是时钟周期的相位1,CkPh2是时钟周期的相位2。
[0040]在一个实施例中,即使在DC电源电平改变,且放大器205的跳变点移动时,放大器205也在每一个自动调零阶段跟踪跳变点。在这个实施例中,在第二相位中消除共模电压,即放大器205的跳变点。消除共模电压改善了 DC电源抑制比(PSRR)。自动调零的另一个非限制性技术效果是消除共模电压抑制了由放大器205生成的闪变噪声。
[0041]在一个实施例中,开关203在一端与电容器Ctnkf禹合,以使得开关203和电容器Ctnk串联稱合。在一个实施例中,开关203的另一端稱合到反相器205的输入,而Ctnk的一端率禹合到反相器205的输出,以使得开关203和Ctnk的组合与开关204和反相器205并联。在一个实施例中,开关203受CkPh2控制。在一个实施例中,开关203和电容器Ctnk执行以是存储节点的节点Vcm进行积分的功能。在这个实施例中,积分器110的电路拓扑可容许开关203和204的泄漏(例如,漏极到源极泄漏)。参考图4-6来说明开关201、202、203和204的多个实施例。
[0042]回来参考图2,在一个实施例中,Cbkt的尺寸影响操作余量。在一个实施例中,Cbkt是20fF。在一个实施例中,Ctnk是100 μ F。在其他实施例中,可以使用其他值的Cbkt或Ctnk。在一个实施例中,Ctnk的电容至少比Cbkt的电容大两倍。较低的Ctnk与Cbkt的电容比可以导致积分器110的内电压信号接近轨,这可以影响设备余量并使精度降级。[0043]在一个实施例中,反相器205的输出由缓冲器206缓存。在一个实施例中,缓冲器206的输出作为多路复用器208的输入被接收。在一个实施例中,多路复用器208是2:1多路复用器,其可操作地经由信号“斩波”选择缓冲器206的输出或缓冲器206的输出的反相形式(由反相器207)中的一个。在一个实施例中,多路复用器208的输出通过采样时钟CkPhl由米样器209 (与113相同)米样。在一个实施例中,米样器209是触发器。在其他实施例中,采样器209的输出是Σ调制数字比特流“Digital_out”,它由FSM106接收,并且还用作多路复用器114的选择信号。在一个实施例中,Digital_out导致多路复用器114选择Vref或逻辑O或I中的一个作为开关201的输入。
[0044]在一个实施例中,CkPhl和CkPh2是时钟信号的不重叠的相位。在一个实施例中,当“斩波”为逻辑低时,CkInpEn与CkPhl相同,而CkFBEn与CkPh2相同。如图2所示,逻辑低“斩波”导致多路复用器208选择缓冲器206的输出作为采样器209的输入。在一个实施例中,当“斩波”为逻辑高时,CkInpEn与CkPh2相同,而CkFBEn与CkPhl相同。在这个实施例中,逻辑高“斩波”导致多路复用器208选择反相器207的输出作为采样器209的输入。
[0045]下一个实施例中,通过两次执行(运行)ADC来实现Σ-Λ调制器200的伪差分操作。例如,对于“斩波”为逻辑低时和“斩波”为逻辑高时的情况,使得ADC102能够读取模拟电压Vmeas。在一个实施例中,伪差分操作是时分多路复用的伪差分操作。在一个实施例中,通过对两个执行(即,以“斩波”为逻辑低进行一个,以“斩波”为逻辑高进行另一个)的每一个求ADC102的输出的平均值,在无需具有Σ-Λ调制器200的两个副本的额外硅(或面积或功率)成本的情况下,实现了 Σ-Λ调制器200的等效时分多路复用的伪差分操作。
[0046]在一个实施例中,通过完成两个执行(S卩,以“斩波”为逻辑低进行一个,以“斩波”为逻辑高进行另一个)来确定ADC102的精度,因为在借助两个执行的ADC102的输出之间的增量(或差)与ADC102中的误差非常相关。结果,借助所述实施例可以实现模拟信号Vmeas的更准确的数字表示。
[0047]图3是根据本实用新型的一个实施例的ADC (例如ADC102)的数字部分300 (例如,FSM106)。应指出,图3的具有与任何其他附图的元件相同的参考标号(或名称)的那些元件可以以类似于所说明的任何方式操作或运行,但不限于此。
[0048]在一个实施例中,数字部分300包括第一计数器301和第二计数器302,如所示地耦合在一起。在一个实施例中,作为数字Σ-Λ调制比特流接收采样器209 (或113)的输出。可以以任何已知的计数器设计来实现计数器301和302。在一个实施例中,计数器301和302计数每一个时钟周期Clk,在此Clk与CkPhl相同。
[0049]在一个实施例中,计数器301 (也称为主计数器)是自由运行计数器,其计数测量周期,在一个实施例中,计数器302计数Digital_out信号是逻辑高的周期的数量。在一个实施例中,计数器302的计数值与计数器301的计数值的比是Σ-Λ调制比特流(也称为Digital_out)的脉冲密度,与Vmeas和Vref的比有关。
[0050]在一个实施例中,来自计数器301的进位信号303用于停止计数器302计数,指示代表模拟信号Vmeas的最终数字码(Digital_Code)。在一个实施例中,进位信号303是来自计数器301的计数值的最高有效位(MSB)。
[0051]图4是根据本实用新型的一个实施例的用于Σ-Λ调制器(例如,105和200)的结点泄漏容许开关400。应指出,图4的具有与任何其他附图的元件相同的参考标号(或名称)的那些元件可以以类似于所说明的任何方式操作或运行,但不限于此。
[0052]在一个实施例中,开关400包括两个ρ型器件MPl和MP2,串联耦合在一起,与两个η型器件MNl和ΜΝ2,串联耦合在一起。在一个实施例中,在三势阱处理中形成ρ型器件MPI和ΜΡ2与η型器件丽I和丽2。开关400可以用于任意或所有开关201、202、203和204。
[0053]在一个实施例中,MPl和ΜΡ2的体(主体)端耦合在一起,并且还耦合到MPl与ΜΡ2之间的共用节点(例如,源极或漏极)。在一个实施例中,MPl与ΜΡ2的非公共(非共用的)节点是开关输入和/或输出(分别是A和/或B)。在一个实施例中,MNl和丽2的体(主体)端耦合在一起,并且还耦合到MNl与ΜΝ2之间的共用节点(例如,源极或漏极端子)。在一个实施例中,丽I与丽2的非公共(非共用的)节点是开关输入和/或输出(分别是A和/或B)。在这个实施例中,η型器件丽I和丽2的栅极端子受使能信号(例如,CkPhl、CkPh2、CkFBEn或CkInpEn)控制。在这个实施例中,ρ型器件MPl和MP2的栅极端子受反相使能信号,SPEnabIe_b (例如,CkPhl、CkPh2、CkFBEn 或 CkInpEn 的反相形式)控制。
[0054]图5是根据本实用新型的一个实施例的用于Σ-Λ调制器的结点泄漏容许开关500。应指出,图5的具有与任何其他附图的元件相同的参考标号(或名称)的那些元件可以以类似于所说明的任何方式操作或运行,但不限于此。
[0055]在一个实施例中,开关500包括两个ρ型器件MPl和MP2,串联耦合在一起,与两个η型器件MNl和ΜΝ2,串联耦合在一起。在一个实施例中,在非三势阱处理中形成P型器件MPl和ΜΡ2与η型器件丽I和丽2。开关500可以用于任意或所有开关201、202、203和204。
[0056]在一个实施例中,MPl和ΜΡ2的体(或主体)端子耦合在一起,并且还耦合到MPl与ΜΡ2之间的共用节点(例如,源极或漏极)。在一个实施例中,MPl与ΜΡ2的非公共(非共用的)节点是开关输入和/或输出(分别是A和/或B)。在一个实施例中,MNl和丽2的体(主体)端子耦合在一起,并且接地(Vss)。在一个实施例中,MNl与MN2的非公共(非共用的)节点是开关输入和/或输出(分别是A和/或B)。在这个实施例中,η型器件丽I和丽2的栅极端子受使能信号(例如,CkPhl、CkPh2、CkFBEn或CkInpEn)控制。在这个实施例中,ρ型器件MPl和ΜΡ2的栅极端子受反相使能信号,即Enable_b (例如,CkPhU CkPh2、CkFBEn或CkInpEn的反相形式)控制。
[0057]图6是根据本实用新型的一个实施例的用于Σ-Λ调制器的结点泄漏容许开关600。应指出,图6的具有与任何其他附图的元件相同的参考标号(或名称)的那些元件可以以类似于所说明的任何方式操作或运行,但不限于此。
[0058]在一个实施例中,开关600包括两个ρ型器件MPl和MP2,串联耦合在一起。在一个实施例中,在非三势阱处理中形成P型器件MPl和MP2。开关600可以用于任意或所有开关201、202、203和204。在一个实施例中,MPl和MP2的体(主体)端子耦合在一起,并且还耦合到MPl与MP2之间的共用节点(例如,源极或漏极端子)。在一个实施例中,MPl与MP2的非公共(非共用的)节点是开关输入和/或输出(分别是A和/或B)。在这个实施例中,ρ型器件MPl和MP2的栅极端子受反相使能信号,即Enable_b (例如,CkPhU CkPh2、CkFBEn或CkInpEn的反相形式)控制。在一个实施例中,(例如,图2的节点Vcm)高于ρ型器件MPl的阈值电压。[0059]图7是根据本实用新型的一个实施例的用于Σ-Λ调制器的基于栅阴反相器700(例如,放大器111、反相器205)的放大器。在一个实施例中,栅阴反相器700包括P型器件MPin和MPcasc,与η型器件MNcasc和MNin,如所示地稱合在一起。在一个实施例中,栅阴反相器700的输入节点Vin耦合到MPin和MNin的栅极端子。在一个实施例中,MPcasc和MNcasc提供从输出节点Vout朝向放大器700内的额外的输出阻抗。在一个实施例中,MPcasc和MNcasc的栅极端子由Vpbias和Vnbias偏置,以控制MPcasc和MNcasc的电阻。在一个实施例中,即使在输入器件MPin和MNin离开它们各自的饱和区时,MPcasc和MNcasc仍继续工作在深饱和区中。在这个实施例中,不管输入电压Vin的DC电平如何,栅阴反相器700的输出阻抗保持高(从而增益保持高)。
[0060]图8Α是根据本实用新型的一个实施例的具有斩波和自动调零功能的高级伪差分ADC800。应指出,图8Α的具有与任何其他附图的元件相同的参考标号(或名称)的那些元件可以以类似于所说明的任何方式操作或运行,但不限于此。不同于参考图2论述的Σ-Λ调制器的单端实现方式,伪差分ADC800包括互补Σ-Λ调制器。在这个实施例中,互补Σ-Δ调制器中的每一个都生成Σ-Λ调制比特流,其输入到包括两个计数器的数字部分中。
[0061]在一个实施例中,ADC800包括计数器1801 (主计数器)和计数器2802 (次计数器),及互补Σ-Λ调制器805a和805b。在这个实施例中,以互补Σ-Λ调制器805a (第一 Σ-Δ调制器)和805b (第二 Σ-Λ调制器)来实现斩波的处理(如图2中以信号“斩波”所示的)。在一个实施例中,主计数器801是自由运行计数器,它计数测量周期。在一个实施例中,次计数器802依据来自Σ-Λ调制器805a和805b的两比特信息操作。信息的一比特d0来自第一 Σ-Λ调制器805a,信息的另一比特dl来自第二 Σ-Λ调制器805b。
[0062]在一个实施例中,当d0与dl都为I时,次计数器802递增2,当d0或者dl为I时,次计数器802递增1,否则次计数器802保持其数值。在一个实施例中,(次计数器值)对(主计数器值*2)的比是Σ-Λ调制比特流d0和dl的脉冲密度,其对应于Vmeas对Vref的比。
[0063]伪差分ADC800的一些非限制性技术效果包括改善的共模噪声抑制。例如,减小了源于来自电源的AC噪声和泄漏噪声的共模噪声。伪差分ADC800的另一个非限制性技术效果是数字结果的读取等待时间通过图2的实现方式减半。例如,由于在每一个周期由第一和第二 Σ-Λ调制器805a和805b生成两比特的信息(d0和dl),而不是一比特的信息(图2的Digital_out),用于得到具有相同分辨率的单个码的读取等待时间比图2的单端实现方式缩短两倍。
[0064]图SB是根据本实用新型的一个实施例的具有斩波和自动调零功能的伪差分Σ-Δ调制器820。应指出,图8B的具有与任何其他附图的元件相同的参考标号(或名称)的那些元件可以以类似于所说明的任何方式操作或运行,但不限于此。在这个实施例中,以构成伪差分Σ-Λ调制器800的互补Σ-Λ调制器来实现斩波的处理(如图2中信号“斩波”所示的)。
[0065]在一个实施例中,伪差分Σ-Λ调制器820包括第一 Σ-Λ调制器821 (例如,图8A的805a)和第二 Σ-Λ调制器822 (例如,图8B的805b)。在这个实施例中,对于第一Σ-Δ调制器821,将后缀“a”附加在图2的所有参考标号后。例如,开关202a对应于图2的开关202,开关204a对应于图2的开关204,开关203a对应于图2的开关203,多路复用器114a对应于图2的多路复用器114,采样器209a对应于图2的采样器209。
[0066]在这个实施例中,对于第二 Σ-Λ调制器822,将后缀“b”附加在图2的所有参考标号后。例如,开关202b对应于图2的开关202,开关204b对应于图2的开关204,开关203b对应于图2的开关203,多路复用器114b对应于图2的多路复用器114,采样器209b对应于图2的采样器209。为了不使得实施例模糊不清,不再详细论述图8中具有后缀“a”和“b”的图2的组件的功能和结构,因为它们具有与参考图2所述的相同的功能或结构。
[0067]在一个实施例中,第一和第二 Σ-Δ调制器821和822接收相同的模拟信号Vmeas,但分别生成伪差分Σ-Λ调制比特流d0和dl。在这个实施例中,第一 Σ-Λ调制器821的开关201a和202a分别受信号CkPh2和CkPhl控制,而第二 Σ-Λ调制器822的开关201b和202b分别受信号CkPhl和CkPh2控制。
[0068]参考图2,在将“斩波”设置为逻辑低时,Σ-Λ调制器如第一 Σ-Λ调制器821所示地操作,当将“斩波”设置为逻辑高时,Σ-Λ调制器如第二 Σ-Λ调制器822所示地操作。为了纠正输出极性,由在米样器209b的输出的反相器823来表明反相器207的功能。
[0069]在一个实施例中,第一和第二 Σ-Λ调制器821和822彼此互补,以使得第一Σ-Δ调制器821测量Vmeas,而第二 Σ-Λ调制器822测量Vref-Vmeas。在一个实施例中,最终A2D转换器输出读数是数字输出d0和dl的平均值。在一个实施例中,斩波的处理消除了由反相器205a和205b引入的偏移误差。斩波的处理还改善了对放大器205a和205b的增益变化的容限。斩波的处理改善了针对AC噪声的PSRR (电源抑制比),例如当AC噪声与操作时钟频率非常相关时。斩波的处理还通过消除泄漏效应而改善了泄漏容限。
[0070]图9是根据本实用新型的一个实施例的具有斩波和自动调零功能的ADC (例如,102)的Σ-Λ调制器的数学模型900的电路图。应指出,图9的具有与任何其他附图的元件相同的参考标号(或名称)的那些元件可以以类似于所说明的任何方式操作或运行,但不限于此。
[0071]电路数学模型900类似于图2,为了阐明Σ-Λ调制器的数学分析,放大器205由比较器900来表示,具有耦合到比较器900的正端的Vcm,积分节点Vint (在前论述为Vcm)耦合到比较器900的负端。参考两种情况来说明以下分析-第一种情况是将“斩波”设置为逻辑低时,第二种情况是将“斩波”设置为逻辑高时。
[0072]在第一种情况下,Σ-Λ调制器900使用两个阶段的时钟信号来生成输出比特“Digital_out”。在第一阶段中,在此CkPhl=I, CkPh2=0,捕获输入模拟信号电压Vmeas,在第二阶段结束时,在此CkPhl=O, CkPh2-l,生成数字输出比特,通过在第二阶段结束时的CkPhl的上升沿来采样它。
[0073]根据经验,我们导出以下公式,其表示借助于斩波补偿的改进。
[0074](在分布中+/-1Σ的)在单端操作中的误差=Cl* (在分布中+/-1 Σ的)在斩波补偿的操作中的误差(等式I)
[0075]其中,Cl约为3.6,其中,系数Cl取决于处理技术,这可以由统计分析得到。
[0076](在分布中+/-1Σ的)在单端操作中的误差=C2*对于ADC_Chop的ADC读数的增量=(在分布中+/-1 Σ的)O和I (等式I)
[0077]其中,C2约为0.52,其中,系数C2取决于处理技术,这可以由统计分析得到。[0078]在CkPhl=I且CkPh2=0的第一阶段期间,电容器Cbkt的电荷给定为:
[0079]Qbkt = ~Qbkt = ^bkt {^meas _ ).........(等式 3)
【权利要求】
1.一种装置,包括: Σ-Δ调制器,其用于接收模拟信号,所述Σ-Λ调制器可操作地执行斩波以消除共模噪声;以及 一个或多个计数器,其耦合到所述Σ-Λ调制器,以生成表示所述模拟信号的数字码。
2.根据权利要求1所述的装置,进一步包括: 另一个Σ-Λ调制器,其用于接收所述模拟信号,所述另一个Σ-Λ调制器可操作地执行斩波以消除共模噪声,所述另一个Σ-Λ调制器与所述Σ-Λ调制器用于生成对应于所述模拟信号的伪差分信号。
3.根据权利要求1所述的装置,其中,所述Σ-Λ调制器可操作地通过在用于所述Σ-Δ调制器的至少两个开关的至少两个时钟信号相位之间切换来执行斩波。
4.根据权利要求1所述的装置,其中,所述Σ-Λ调制器包括积分器,所述积分器包括栅阴反相器放大器。
5.根据权利要求4所述的装置,其中,所述Σ-Λ调制器可操作地执行自动调零操作以消除所述栅阴反相器放大器的DC偏移。
6.根据权利要求1所述的装置,其中,所述Σ-Λ调制器包括开关,所述开关包括: 至少两个P型晶体管,其串联耦合在一起并且可通过公共信号来控制,所述至少两个P型晶体管具有它们的体端 子,所述体端子耦合到所述至少两个P型晶体管的公共端子;以及 至少两个η型晶体管,其串联耦合在一起并且可通过所述公共信号的反相信号来控制,所述至少两个η型晶体管具有它们的体端子,所述体端子耦合到所述至少两个η型晶体管的非接地公共端子,其中,所述至少两个P型晶体管并联耦合到所述至少两个η型晶体管。
7.根据权利要求1所述的装置,其中,所述Σ-Λ调制器包括开关,所述开关包括: 至少两个P型晶体管,其串联耦合在一起并且可通过公共信号来控制,所述至少两个P型晶体管具有它们的体端子,所述体端子耦合到所述至少两个P型晶体管的公共端子;以及 至少两个η型晶体管,其串联耦合在一起并且可通过所述公共信号的反相信号来控制,所述至少两个η型晶体管具有它们的体端子,所述体端子耦合到所述至少两个η型晶体管的接地端子,其中,所述至少两个P型晶体管并联耦合到所述至少两个η型晶体管。
8.根据权利要求1所述的装置,其中,所述Σ-Λ调制器包括开关,所述开关包括: 至少两个P型晶体管,其串联耦合在一起并且可通过公共信号来控制,所述至少两个P型晶体管具有它们的体端子,所述体端子耦合到所述至少两个P型晶体管的公共端子。
9.根据权利要求1所述的装置,其中,所述Σ-Λ调制器包括金属电容器。
10.一种装置,包括: 电路,其用于生成模拟信号;以及 模数转换器(ADC),其用于直接或间接地接收所述模拟信号,并且将所述模拟信号转换为数字码,所述ADC包括: Σ-Δ调制器,其用于接收所述模拟信号,所述Σ-Λ调制器可操作地从所述Σ-Λ调制器的积分器的输入执行斩波;以及一个或多个计数器,其耦合到所述Σ-Λ调制器,以生成表示所述模拟信号的数字码。
11.根据权利要求10所述的装置,其中,所述Σ-Λ调制器可操作地通过在用于所述Σ-Δ调制器的至少两个开关的至少两个时钟信号相位之间切换来执行斩波。
12.根据权利要求10所述的装置,其中,所述积分器包括栅阴反相器放大器。
13.根据权利要求12所述的装置,其中,所述Σ-Λ调制器可操作地执行自动调零操作来消除所述栅阴反相器放大器的DC偏移。
14.根据权利要求10所述的装置,其中,所述Σ-Λ调制器包括开关,所述包括: 至少两个P型晶体管,其串联耦合在一起并且可通过公共信号来控制,所述至少两个P型晶体管具有它们的体端子,所述体端子耦合到所述至少两个P型晶体管的公共端子。
15.—种系统,包括: 存储器; 处理器,其耦合到所述存储器,所述处理器包括根据权利要求1至9中的任一项所述的装置;以及 无线接口,其用于允许所述处理器与另一个设备进行通信。
16.根据权利要求15所述的系统,进一步包括显示单元。
17.—种系统,包括: 存储器; 处理器,其耦合到所述存储器,所述处理器包括根据权利要求10至14中的任一项所述的装置;以及 无线接口,其用于允许所述处理器与另一个设备进行通信。
【文档编号】H03M1/12GK203747797SQ201320613473
【公开日】2014年7月30日 申请日期:2013年9月30日 优先权日:2012年12月19日
【发明者】大下孝夫, G·L·贾诺普洛斯, D·E·杜阿尔特, J·K·霍奇森, J·S·艾尔斯, A·科恩菲尔德, J·P·道格拉斯 申请人:英特尔公司

最新回复(0)