数字信号调制到射频信号的方法及数字射频转换器的制作方法

专利名称：：数字信号调制到射频信号的方法及数字射频转换器的制作方法
技术领域：
：本发明涉及射频微波通讯领域，尤其涉及用于数字射频调制系统中的数字射频转换器及将数字信号调制到射频信号的方法。
背景技术：
：无线通信的使用已经越来越普遍地应用到不同场合，包括移动电话、卫星通信等在内的无线通信得到了越来越广泛的普及和应用，并展示了广阔的市场前景，相应地对无线通信设备的费用和功耗也不断地提出了新的要求。移动通信从80年代开始到现在已经从第一代以FDMA技术为主的通信进入到了第三代以CDMA技术为主的通信。同时无线计算机网络(如MMDS/LMDS)、无线电视网络等对无线通信的技术要求也不断提高。而无线发射机和无线接收机的技术发展和完善成为了整个无线通信发展的关键，其中信号的调制解调部分在发射机或接收机系统中占有举足轻重的地位。无线发射机最初基本上采用对模拟基带信号进行调制的方法，而对模拟信号调制的方法中，主要存在两种方式，一种为超外差式结构发射机，另一种为直接变频式结构发射机。超外差式结构发射机首先对基带信号进行中频调制，再对中频信号进行放大，随后变频到RF信号，最后RF信号经过功率放大器后送到发射天线；直接变频式结构发射机在调制过程中模拟基带信号直接被上变频到RF信号。随着通信技术和工艺技术的不断发展，移动无线通信系统中的费用和功耗效率的要求需要一种新的发射结构，数字域和模拟域的接口越来越靠近天线。为了利用深亚微米数字工艺技术，发射机数模转换器的输出信号应该是中频或者射频信号。而在发射机中如果使用传统DAC去转换甚高频信号需要高采样率并且会导致功率很大，所以需要使用复杂的髙速数字接口设计具有挑战性的转换器，而且，这种转换器在采样频率处有一个很大的数字镜像成分(imagecomponent),需要截止频率处衰减迅速的高选择性滤波器PetriEloranta等人在2005年国际固态电路会议(ISSCC)第20届会议上一射频技术(RFTECHNIQUES)发表的名称为"Direct-DigitalRFModulatorICin0.13umCMOSforWide-BandMulti-RadioApplications"中披露了一种直接数字射频调制器(DDRFM,DirectDigital-RFModulator)系统。图1示出了该直接数字射频调制器的单边带正交调制系统的框图。直接数字射频调制器是一种由数字信号直接上变频为射频信号的调制转换电路，它主要包括数字射频转换器(DRFC,DigitalRFConverter),数字编码电路、本振信号的正交二分频器电路。DRFC是DDRFM系统的核心电路，它的输入包括数字信号、时钟信号和本振信号，输出信号为调制后的射频信号，IQ(同相与正交相位)两路数字信号为基带信。在PetriEloranta等人设计的系统中N=1,即该系统只需要一个时钟信号；本振信号才艮据实际应用确定相应频率，通过正交二分频器将2倍应用频率的高频信号分频产生所需的正交本振信号；编码电路中高5Bit进行5-31温度计码转换，低3Bit保持不变。在DDRFM系统中，DRFC电路完成了数字信号到射频信号的转换，如图2所示，它由38个转换单元組成的数字射频转换器结构实现，每一个转换单元的结构如困3(a)和图3(b)所示，转换单元中的"单端转换为差分数字同步电路"采用Latch电路实现。数字信号通过时钟信号控制的同步转换电路输出一对反相的数字信号，差分数字信号控制两级开关电路中的第一级开关；本振信号(LO)差分信号控制两级开关电路中的第二级开关；最下面的电流源大小和数量根据该单元在DRFC中的位置和DRFC的结构进行确定，在图2中的I和8I表示该转换单元中的电流源数量分别为1和8,在实际的使用中电流源往往采用NMOS管电流镜电路实现(单管电流镜或者共源共栅电流镜)。当Data—in=1,LO+=1,LO.=0时，偏置电流从OUT+端口流出；当Data—in=l，LO+=0,LO.=l时，偏置电流从OUT-端口流出；当Data—in=0,LO+=1,LO.=0时，偏置电流从OUT-端口流出；当Data—in=0，LO+=0,LO.=l时，偏置电流从OUT+端口流出；很显然，图3(a)中的电路结构同时实现了数模转换器(DAC)和混频器(Mixer)的功能，在该结构中我们采用上下两级开关，下面的开关由LO信号控制，上面的开关釆用Gilbert单元结构并由各个数字信号控制，最后将数字信号每个位(Bit)控制的单元输出差分电流相加作为总的输出，而传统的混频器IF或者RF信号由于大小不够无法作为开关信号，只能由足够大的LO控制Gilbert单元开关。这样分布开关的主要原因是数字信号的频率比LO频率要低很多，当数字信号保持不变的过程中，数字信号开关管工作于饱和区，可以促使LO与输出之间有更好的隔离。数据开关管在截止区和饱和区之间切换，LO开关管根据设计因素可以设计成在截止区和饱和区之间切换或者在截止区和线性区之间切换。最后将DRFC中所有单元中OUT+输出的电流相加作为总的OUT+电流输出，同样所有OUT-输出的电流相加作为总的OUT-电流输出。假设I,Q信道输入的8Bit数字信号分别为I(n),Q(n),贝'JOUTV-OUTQ.=sgn(LOQ+-LOQ.)Q(n);OUTI+-OUTI-=sgn(LOI+-LOI-)I(n);又根据周期矩形信号可以展开为三角形式的傅立叶级数，sgn(LCh+-LOi.)=Aicoscorft+A2c0s2rft+A3c0s3corft+…sgn(LOq+—LOTq.)=-(AisincoRFt+A2sin2coRFt+A3sin3<BRFt+'")总的输出OUT+-OUT.=(OUTI+-OUTV)-(OUTq+-OUTQ.)=sgn(LOI+-LOi-)I(n)-sgn(LOq+-LOQ-)Q(n)=(Aicoscorft-1(n)+Aisino>RFtQ(n))+(A2c0s2corftI(n)+A2sin2corftQ(n))+(A3c0s3corftI(n)+A3sin3corftQ(n))+"最后可以通过选频滤波网络选出A!coswRpt.I(n)+Asin(OrftQ(n)信号，显然最后的射频输出就是抑止栽波单边带调制信号。但是，由于DRFC中的各转换单元均采用同一个时钟信号控制，输出信号为零阶抽样保持信号，数字镜像成分的抑制效果不够理想，一般需要在后续的处理中另外釆用模拟滤波器；另外由于处理低3位的转换单元中电流源大小为I,而处理高5位的转换单元中电流源大小为81，而在实际的使用中电流源往往采用NMOS管电流镜电路来实现，对于电流源大小比例的精确匹配比较困难。
发明内容本发明的目的是克服现有技术的不足之处，而提供一种输出信号的波动较小，数字镜像成分得到较好抑制的电路性能更为优越的数字射频转换器。本发明是通过以下技术方案实现的一种在数字射频调制系统中将8Bit数字信号调制到射频信号的方法，所述数字射频调制系统主要包括数字射频转换器和编码转换电路；所述数字射频转换器中包括有255个转换单元，每一转换单元包含单端转差分数字同步电路、两级开关电路和多个电流源，所述每一转换单元的输入包括数字信号、时钟信号和本振信号LO,所述时钟信号为8个同周期等相位差的信号，所述相位差为27t/8;所述方法包括以下步骤(a)将待转换的8Bit数字信号经编码转换电路，其中的高5Bit被转换成31Bit温度计码，低3Bit保留原码不变，因而得到34Bit数字输入信号；(b)将高5Bit经温度计码编码转换得到的31Bit分别与8个同周期等相位差子时钟进行同步，编码输出248Bit的数字信号，将低3Bit与8个同周期等相位差的相应子时钟同步处理为7Bit数字信号，从而所迷8Bit数字信号经过所述编码转换电路处理并与8个子时钟同步后转变为255Bit;(c)用此255Bit信号控制所述255个数字射频转换单元；(d)将所述255个数字射频转换单元的输出电;iM目加作为总的电流输出。其中，所述255个数字射频转换单元采用大小完全相同的电流源。其中，8Bit数字信号为基带信号。其中，时钟信号可以通过带环振的锁相环(PLL)或延迟锁相环(DLL)提取。一种数字射频转换器，用于数字射频调制系统，所迷数字射频调制系统还包括编码转换电路，待转换的8Bit数字信号经所述编码转换电路，其中的高5Bit被转换成31Bit温度计码，低3Bit保留原码不变，因而得到34Bit数字输入信号，所述34Bit数字输入信号被输入所述数字射频转换器；所述数字射频转换器包括多个转换单元，每一转换单元包含差分数字同步电路、两级开关电路和多个电流源，所述每一转换单元的输入包括数字信号、时钟信号和本振信号LO，每个转换单元的输出信号为调制后的射频信号，这些转换单元的输出信号相加后获得所述数字射频转换器的总输出射频信号；其特征在于，所述多个转换单元的个数为255个，所述时钟信号为8个同周期等相位差的信号，所述相位差为2兀/8;将高5Bit经温度计码编码转换得到的31Bit分别与8个同周期等相位差子时钟进行同步，编码输出248Bit的数字信号，将低3Bit与8个同周期等相位差的相应子时钟同步处理为7Bit数字信号，从而所述8Bit数字信号经过所述编码转换电路处理并与8个子时钟同步后转变为255Bit;用此255Bit信号控制所述255个数字射频转换单元，最后将所述255个数字射频转换单元的输出电流相加作为总的电流输出。其中，所述255个数字射频转换单元采用大小完全相同的电流源。其中，8Bit数字信号为基带信号。其中，时钟信号可以通过带环振的锁相环(PLL)或延迟锁相环(DLL)提取。在本发明的数字射频转换方法和数字射频转换器中，采用了255个数字射频转换单元，以及采用了8个同周期等相位差的时钟信号控制，所述255个数字射频转换单元采用大小完全相同的电流源，因此，输出信号的毛刺冲击趁于更小，数字镜像成分得到更7好地抑制。图1是现有技术中的单边带正交调制系统的直接数字射频调制系统的电路框图；图2是图1中所釆用的现有技术的数字射频转换器的电路结构示意图；图3(a)是图2中所示的数字射频转换器中转换单元的具体电路图；图3(b)是图2中所示的数字射频转换器中转换单元的符号表示图；图4是本发明的采用高5Bit温度计码与8-Fold线性内插相结合的数字射频转换器的电路结构示意图；图5是原始信号、零阶保持保持信号、一阶抽样保持信号和8-Fold线性内插信号的时域曲线图；图6是零阶抽样保持信号、一阶抽样保持信号和8-Fold线性内插信号的频域衰减曲线图。具体实施方式下面结合图表进一步说明本发明。本发明仍然采用图1所示的系统结构，但是采用与
背景技术：
中完全不同的DRFC结构，并且时钟的数量N-8。图4示出了根据本发明的新型数字射频转换器中的DRFC创新结构框图，该结构中的转换单元总共有255个，转换单元采用图3(a)所示结构，采用了8个同周期等相位差的时钟信号(相位差为27t/8)对输入信号进行同步，电流源大小比例只有l种，所以电流源大小比例具有非常好的匹配性。在采用温度计码编码和8-Fold线性内插信号相结合的方法后，输出信号的毛刺冲击趋于更小，输出信号趋近一阶抽样保持信号，数字镜像成分趋向于&2(/)函数规律衰减。从图4我们可以看出，首先将高5Bit信号转换为31Bit的温度计码，然后分别与8个等间隔子时钟进行同步，编码输出248Bit的数字信号。对于低3Bit信号，由于其控制的比例电流比较小，不需要同高位一起进行温度计码编码转换，低3Bit保留原码不变，按照图4所示同相应的子时钟同步处理为7Bit信号。经过处理后数字信号由原来的犯it变为255Bit,最后用这255Bit信号控制255个直接数字射频混频器单元。图4中每一个方框代表的转换单元具体电路采用图3(a)中所示的DRFC单元电路，这255个单元电路结构相同，具体控制的电流大小和管子尺寸也完全相同.频率为相同的8个等间隔子时钟需要通过设计PLL或DLL提取。在图5中，4条曲线分别为时域的原始信号、零阶抽样保持信号、一阶抽样保持信号、8-Fold线性内插信号。在数字信号频语中，假设抽样频率为fs,那么在频谱中每隔fs的间距均会出现信号的数字镜像成分，在实际采样中，使用得最多也最容易的是零阶抽样保持信号，该抽样信号的数字镜像成分按照Sflo./rs)函数进行衰减。而我们知道，如果抽样信号是一阶抽样保持信号，那么信号的数字镜像成分将会按照&2&._/7;)函数进行衰减，显然一阶抽样保持信号的数字镜像成分衰减更为理想。但是在实际应用中实现一阶抽样保持信号是相当不容易的，所以往往采用近似的方式来实现。在图6中，我们可以发现，8-Fold线性内插信号与一阶抽样保持信号在频域上的数字镜像成分衰减曲线非常接近。表1中的数据是通过spectre软件对正弦信号进行2倍频率抽样模拟产生的数据，从表1中可以看出，8-Fold线性内插信号数字镜像衰减与一阶抽样保持信号相差不是很多。另外由于高5Bit编码为31Bit温度计码后温度计码每个Bit控制的电流为原码中最低Bit控制电流的8倍，为此我们选择8-Fold线性内插信号实现我们的电路。对于8-Fold线性内插信号的数字镜像成分衰减曲线，可以通过以下方法得出，很显然，零阶抽样保持信号的的数字镜像成分按照fe(;r.y7;)函数进行衰减。那么对于8-Fold线性内插信号的衰减曲线应该为<formula>formulaseeoriginaldocumentpage9</formula>从图6的曲线中可以看出，8-Fold线性内插信号在频域上能够很好地近似一阶抽样保持信号(在图中衰减曲线已经基本重合)。相对于
背景技术：
中的直接数字射频调制器，如果采用相同的采样频率，本发明中的输出信号可以得到更好的数字镜像成分抑制；而如果要求同等的数字镜像成分抑制，本发明可以采用更小的数字采样频率，采样频率的选取要求也更低，低采样频率同时更加有利于数字电路的设计。另外本发明中的所有数字射频转换器的单元采用大小完全相同的电流源，也是相对于
背景技术：
直接数字射频调制器的一大优点。表1N-Fold线性内插信号(linearinterpolation)1st镜像衰减spectre模拟数据<table>tableseeoriginaldocumentpage10</column></row><table>相比零阶抽样保持信号，采用8-Fold线性内插实现数字信号到射频信号的过程，除了数字镜像成分抑制性能变得更好以外，还发现，零阶抽样保持信号一个周期电流跳变一次，而采用8-Fold线性内插信号后，一个周期内跳变的电流现在就可以分成8次跳变完成，每次跳变的电流变为原先的1/8,电流跳变值大大减小，有效抑制了因为数字信号发生跳变所产生的噪声毛刺信号。采用温度计码和8-Fold线性内插信号相结合实现的直接数字射频调制器，对模拟域的滤波器要求很低，甚至可以完全不需要模拟域滤波器，更不需要其它类型的模拟放大器，很大程度上简化了设计过程。权利要求1.一种在数字射频调制系统中将8Bit数字信号调制到射频信号的方法，所述数字射频调制系统主要包括数字射频转换器和编码转换电路；所述数字射频转换器中包括有255个转换单元，每一转换单元包含单端转差分数字同步电路、两级开关电路和多个电流源，所述每一转换单元的输入包括数字数据信号、时钟信号和本振信号LO，所述时钟信号为8个同周期等相位差的信号，所述相位差为2π/8；所述方法包括以下步骤(a)将待转换的8Bit数字信号经编码转换电路，其中的高5Bit被转换成31Bit温度计码，低3Bit保留原码不变，因而得到34Bit数字数据信号；(b)将高5Bit经温度计码编码转换得到的31Bit分别与8个同周期等相位差子时钟进行同步，编码输出248Bit的数字信号，将低3Bit与8个同周期等相位差的相应子时钟同步处理为7Bit数字信号，从而所述8Bit数字信号经过所述编码转换电路处理并与8个子时钟同步后转变为255Bit；(c)用所述255Bit信号控制所述255个数字射频转换单元；(d)将所述255个数字射频转换单元的输出电流相加作为总的电流输出。2.如权利要求l所述的方法，其中，所述255个数字射频转换单元采用大小完全相同的电流源。3.如权利要求1或2所述的方法，其中，所述8Bit数字信号为基带信号。4.如权利要求1或2所述的方法，其中，所述时钟信号可以通过带环振的锁相环PLL或延迟锁相环DLL提取。5.—种数字射频转换器，用于直接数字射频调制系统，所述直接数字射频调制系统还包括编码转换电路，待转换的8Bit数字信号经所述编码转换电路，其中的高5Bit被转换成31Bit温度计码，低3Bit保留原码不变，因而得到34Bit数字数据信号，所述34Bit数字数据信号被输入所述数字射频转换器；所述数字射频转换器包括多个转换单元，每一转换单元包含单端转差分数字同步电路、两级开关电路和多个电流源，所述每一转换单元的输入包括数字数据信号、时钟信号和本振信号LO，每个转换单元的输出信号为调制后的射频信号，这些转换单元的输出信号相加后获得所述数字射频转换器的总输出射频信号；其特征在于，所迷多个转换单元的个数为255个，所述时钟信号为8个同周期等相位差的信号，所述时钟相位差为2t/8;将高5Bit经温度计码编码转换得到的31Bit分别与8个同周期等相位差子时钟进行同步，编码输出248Bit的数字信号，将低3Bit与8个同周期等相位差的相应子时钟同步处理为7Bit数字信号，从而所迷8Bit数字信号经过所述编码转换电路处理并与8个子时钟同步后转变为255Bit;用此255Bit信号控制所述255个数字射频转换单元，最后将所述255个数字射频转换单元的输出电流相加作为总的电流输出。6.如权利要求5所述的数字射频转换器，其中，所述255个数字射频转换单元采用大小完全相同的电流源。7.如权利要求5或6所述的数字射频转换器，其中，所述8Bit数字信号为基带信号。8.如权利要求5或6所述的数字射频转换器，其中，所述时钟信号可以通过带环振的锁相环PLL或延迟锁相环DLL提取。全文摘要本发明公开了一种将数字信号调制到射频信号的方法以及数字射频转换器，该数字射频转换器中包含255个数字射频转换单元，采用温度计码编码方式与8个同周期等相位差的时钟信号控制相结合，255个数字射频转换单元采用大小完全相同的电流源，从而使得输出信号的噪声波动更小、数字镜像成分得到更好的抑制。文档编号H04L27/20GK101262458SQ200710005640公开日2008年9月10日申请日期2007年3月6日优先权日2007年3月6日发明者春张,李永明,靖杨,王志华,陈永聪,马槐楠申请人:北京朗波芯微技术有限公司