专利名称：：一种发射功率的检测方法及装置的制作方法
技术领域：
：本发明涉及无线通信
技术领域：
，具体而言本发明涉及发射功率检测领域。
背景技术：
：第三代移动通信系统广泛采用了CDMA(CodeDivisionMultipleAccess,码分多址接入)为基础的接入方式，CDMA与传统的窄带通信相比具有更宽的频谱带宽，较小的发射功率，相应地其chip(码片)速率通常也是更高。TD-SCDMA(TimeDivision-SynchronizationCodeDivisionMultipleAccess,时分同步码分多址接入)除了具备一般CDMA通信的特征，还具有其特有的时分特性。TD-SCDMA物理信道中每个无线帧长10ms,每个无线帧分为两个5ms的子帧，每个子帧由长度675us的7个常规时隙和3个特殊时隙组成。3个特殊时隙分别是下行导频时隙、上行下行导频时隙和保护时隙。TD-SCDMA所有下行时隙中只有下行导频在各种状态下都存在并且功率是比较稳定的。下行导频的功率与其他时隙的功率、基站的总的发射功率存在对应关系，因此，如果能准确检测出下行导频的功率，就能确定其他时隙的功率、基站的总的发射功率。3GPP(ThirdGenerationPartnershipProject,第三代合作伙伴计划)25.142TD-SCDMA基站一致性测试规范中，对基站最大输出功率的相关规定是通常情况下，基站最大输出功率要在生产商的标称输出功率PRAT土2dB之内；极端情况下，基站最大输出功率要子生产商的标称输出功率PRAT士2.5dB之内；考虑到测试系统带来的不确定度，通常情况下，基站最大输出功率在PRAT士2.7dB之内；考虑到测试系统带来的不确定度，极端情况下，基站最大输出功率在PRAT士3.2dB之内；上述协议中的通常情况指如下表所示的环境<table>tableseeoriginaldocumentpage6</column></row><table>上述协议中的极端情况可按照3GPP25.142TD-SCDMA基站一致性测试规范中极端测试环境中的相关规定执行。TD-SCDMA通信系统中基站的发射功率由于外界环境温度的变化而变化，基站发射功率相对于预期功率的降低或升高，发射功率低于预期功率过多将影响到基站的覆盖范围，发射功率高于预期功率过多可能对其他基站造成干扰。为避免基站的发射功率的过大波动影响性能，一般的基站都会设计功率校准系统，定时监测调整射频系统的发射功率，保证基站的发射功率在预期范围之内。由于只有下行导频存在并且功率是比较稳定的，因此功率校准只能选择检测下行导频时隙的功率。下行导频时隙由32chip的保护间隔和64chip的Sync—DL(SynchronizeDownLink,下行同步)码组成。TD-SCDMA系统中共有128个小区扰码来区分不同的小区，每四个扰码组成一组，对应一个Sync—DL码，共32组Sync—DL码字。在建立不同扰码的小区时，基站所发出的Sync一DL共有32种情况。在信号发射过程中，基带数字信号经过数字中频处理过程中，Sync—DL数字基带信号经过RRC(RootRaisedCosine,根升余弦)成形滤波器后波形会变化，导致发射出的Sync一DL在时域上的波形出现波动，而且不同码字的波动规J聿不相同。现有的TD-SCDMA功率校准系统的实现是通过功率检测系统得到当前功率，与预期功率进行比较后，调整射频系统中的数控衰减器实现调节增益。目前的基站通常应用的功率^r测有以下三种方案1、快响应的单点;险测方案该方案中功率检测硬件对输入信号的响应时间较短，可以保证输出电压基本反映信号功率变化。通过遍历性实测或仿真，在下行导频时隙中寻找一个时间点，使32组Sync一DL码字的时域波形在这一时刻的功率都比较接近整个下行导频的平均功率。功率检测时，由FPGA(FieldProgrammableGateArray,现场可编程门阵列)对这个固定时刻的功率检测结果进行数据采集。通过多个子帧重复检测下行导频时最终的功率检测值，这个值即被认为是下行导频时隙功率，基站使用这个值进行功率校准。2、快响应的多点检测方案该方案与第1方案的区别就在于，FPGA在同一个子帧对下行导频的多个等间隔的固定时间点连续进行功率检测结果的数据采集，这多个点的功率检测值经平均后，得到该帧的功率检测值。与第1方案一样，系统同样通过多个子帧重复检测这些固定点的功率，然后将多个子帧的检测功率进行平均而得到最终的功率检测值，基站使用这个值进行功率校准。3、慢响应的单点检测方案该方案中功率检测硬件对输入信号的响应时间较长，输出的电压是对输入信号的在较长时间内的平均。在一个下行导频时隙周期内FPGA采集对应一个时刻功率的数字量，基站功率校准软件进行换算得到功率值，通过多个子帧重复检测下行导频时隙同一点的功率，然后将这多个子帧检测的功率值进行平均后得到最终的功率检测值，基站使用这个值进行功率校准。上述技术方案存在如下的缺点上述方案1在理论上可以通过仿真或实验测试寻找到下行导频的某一个固定的点作为功率检测点，使32个Sync—DL码字在这一点的功率都比较接近于下行导频的平均功率。但是，通过仿真发现，实际只能找到使32个Sync—DL码字全都满足检测功率处于下行导频功率士2.0dB范围内的点，而更高精度范围的点并不能找到，实验测试结果与仿真结果相似。因此这就限制了这种方案的最高功率检测精度不可能超过土2.0dB。而且，方案1对发射通道的时延要求比较严格，如果实际基站发射通道的时延与仿真条件有差异，那么得到的结果将会更差。上述方案2考虑到下行导频时隙的时域波形存在起伏波动，所以连续选取多个采样点进行平均得到一次采样结果，即一帧的功率检测值，采取多次平均后作为整个下行导频时隙的平均功率进行功率校准。但是由于受到FPGA数据处理时延的限制，这个检测点数通常都很少，一般只能有4到5个检测点。因此这种多点检测方案还是不能获得足够的功率检测精度，并且如果这些点恰好都取在了功率较高点或者较低点还有可能造成功率检测结果的较大误差。同样这种方案对发射通道的时延要求很严格，如果不同基站发射通道的时延稍有差异，检测结果就可能存在很大差异。上述方案3需要调整功率检测硬件对信号的响应时间到一个合适值，使其输出电平的某一时间段可以反映信号平均功率，然后在这个时间段内做功率检测，这个方法需要对硬件进行单板调试找到合适的响应时间。该方案会因为器件不一致性而带来较大误差，而且也不能完全消除上面提到的不同Sync_DL码字的下行导频时隙波动剧烈带来的较大误差。
发明内容本发明提出一种发射功率的检测方法及装置，目的旨在至少解决现有技术中的上述问题之一。为了到达上述目的，本发明公开了一种发射功率的检测方法，对下行导频时隙进行多点采样，使得所获得的各采样点功率的平均值接近于整个下行导频时隙的平均功率。本方法包括以下步骤选择m个子帧作为待检测子帧，所述m为大于l的整数；依次对所述待检测子帧的下行导频时隙进行n点功率采样，所述n为正整数，其中，后一下行导频时隙的采样点相对于前一下行导频时隙对应的采样点具有时间偏移△T;对上述nxm个功率采样点得到的功率采样结果进行平均，得到下行导频信号的平均功率，通过所述下行导频信号的平均功率确定发射功率。作为上述方法的实施例，对所述待检测子帧的第一个下行导频时隙进行n点间隔相等的功率采样。在上述实施例中，所述m、n和AT满足下列关系nx(mxAT)<下行导频时隙所占的时间。作为上述方法的实施例，所述时间偏移厶T依赖于基站数字中频成形滤波器的器件参数。'作为上述方法的实施例，确定所述时间偏移AT包括以下步骤确定基站数字中频RRC成形滤波器的内插倍数；确定所需的功率检测精度，通过实验仿真确定采样间隔，使得在所述采样间隔下获得的各采样点的平均功率，相对于经过所述基站数字中频RRC成形滤波器滤波的所述下行导频信号的实际功率不失真；将所述时间偏移AT取值为所述采样间隔。在上述实施例中，所述基站数字中频RRC成形滤波器的内插倍数为60。在上述实施例中，所述所需的功率检测精度为检测误差不大于0.015dB。在上述实施例中，所述采样间隔为1/8chip或1/4chip。作为上述方法的实施例，所述n依赖于基站内采样处理器处理数据的响应时间。作为上述方法的实施例，所述n点采样包括以下步骤确定基站内采样处理器处理数据的响应时间；确定一个下行导频时隙内的有效检测时间；在所述一个下行导频时隙内的有效4全测时间内进行n点采样，采样间隔不小于所述基站内采样处理器处理数据的响应时间。在上述实施例中，所述一个下行导频时隙内的有效检测时间不包括下行导频时隙开始时的头4个chip和结束前的后4个chip。本发明还公开了一种基站自适应调整发射功率的方法，包括以下步骤选择m个子帧作为待检测子帧，所述m为大于l的整数；基站依次对所述待检测子帧的下行导频时隙进行n点功率采样，所述n为正整数，其中，后一下行导频时隙的采样点相对于前一下行导频时隙对应的采样点具有时间偏移AT;所述基站对所述nxm个功率采样点的功率采样结果进行平均，得到下行导频信号的平均功率，通过所述下行导频信号的平均功率确定所述基站的发射功率；所述基站根据得到的所述下行导频信号的平均功率对所述基站的发射功率进行自适应调整。本发明还公开了一种发射功率检测装置，包括设置保存模块、采样模块和计算模块所述设置保存模块，用于保存作为待检测子帧的个数m、每个下行导频时隙的功率采样点数n、采样起始时刻和体现功率检测精度的时间偏移AT，其中，所述m为大于1的整数，所述n为正整数；所述采样模块，用于依次对所述待检测子帧的下行导频时隙进行n点功率采样，其中，后一下行导频时隙的采样点相对于前一下行导频时隙对应的采样点具有时间偏移AT;所述计算模块，用于将所述采样模块得到所述nxm个采样点的功率采样结果进行平均，得到所述下行导频信号的平均功率，通过所述下行导频信号的平均功率确定所述基站的发射功率。作为上述装置的实施例，还包括仿真模块，所述时间偏移AT通过仿真模块仿真得到，所述仿真模块根据基站数字中频RRC成形滤波器的内插倍数和所需的功率检测精度，通过实验仿真确定采样间隔，使得在所述采样间隔下获得的各采样点的平均功率，相对于经过所述基站数字中频RRC成形滤波器滤波的所述下行导频信号的实际功率不失真。作为上述装置的实施例，所述设置保存模块中设置进行功率检测的时间具体为功率采样点总数或检测下行导频时隙的个数。作为上述装置的实施例，所述采样模块为FPGA，所述n由所述FPGA处理数据的响应时间所决定。本发明的技术方案具备的优点是(1)精度高利用本发明的技术方案，通过多次多台基站的实验，功率校准后的基站功率检测值与频谱仪测量到的实际功率最大误差小于0.5dB。(2)消除了不同Sync—DL码字对功率检测值的影响实验测试表明，32个不同Sync—DL码字的功率检测误差在0.38dB以内。(3)消除了射频通道的时延对功率检测值的影响实验测试表明，对于同一个Sync一DL码字小区，设置不同射频通道时延所测得的率检测误差在0.39dB以内。(4)节省资源本发明的技术方案虽然进行高采样精度的多点功率检测，但是通过仿真实验获得合适的功率采样间隔后，可以在保证功率检测精度足够高的提前下，最大限度地节省数据存储和处理资源。图1为本发明基站功率检测实现方案示意图2为本发明每个子帧进行两点采样的功率检测实施方案示意图3为本发明不同采样间隔的功率检测仿真结果图4为本发明不同采样间隔下功率检测误差仿真结果图5为本发明每个子帧进行四点采样的功率检测实施方案示意ii图6为本发明实际测试示意图7为本发明发射功率检测装置示意图。具体实施例方式本发明主要提出一种发射功率的检测方法及装置，对m个子帧的下行导频时隙依次进行n点采样，并且后一下行导频时隙的采样点相对于前一下行导频时隙对应的采样点具有时间偏移△T;这样就使得所获得的nxm个功率采样点功率值的平均值非常接近于整个下行导频时隙的平均功率值，从而能够更加精确地对发射功率进行检测。本发明可用于对基站的发射功率进行检测，得到更精确的检测结果，使得基站对自身发射功率的调整更加有效。当然本发明提出的检测方法不仅可用于对基站的检测，还可应用到其他无线设备发射功率的检测，因此基于本领域技术人员的知识任何对本发明的专用或变化均应为本发明保护范围所涵盖。下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述如图1所示，为本发明采用的基站功率检测实现方案示意图，其中，功率耦合器耦合发射模块发射信号后送入功率检测器，功率检测器为RMS(root-mean-square,均方根)；险波方式的检波器，输入RF信号输出模拟电压值，功率与电压按照一定关系对应。功率检测器输出的电压通过AD变化为数字量，由采样处理器，如MCU或FPGA等设备，在某一时刻或某些时刻对功率检测的数字结果进行采集，并发送给相应软件模块做后续处理。本发明提出的检测实现方法包括以下步骤选择m个子帧作为待检测子帧，所述m为大于l的整数；依次对所述待检测子帧的下行导频时隙进行n点功率采样，所述n为正整数，其中，后一下行导频时隙的采样点相对于前一下行导频时隙对应的采样点具有时间偏移△T;对上述nxm个功率采样点得到的功率采样结果进行平均，得到下行导频信号的平均功率，通过所述下行导频信号的平均功率确定发射功率。作为本发明的实施例，将本发明应用于TD-SCDMA基站发射功率的4全测中。通过对具体实施例的说明，以对本发明的内涵作进一步阐述。TD-SCDMA基站下发的一个下行导频时隙由64个chip构成。显然，本发明中的下行导频时隙可以为整个下行导频时隙，也可以是下行导频时隙的部分时间段。考虑到下行导频起始和结束时候的功率可能不够稳定，优选地，在本实施例中，功率检测点只包含在一个下行导频时隙中下行导频开始4个chip后到结束前的4个chip之间的时间长度，总共56chip。根据本发明所描述的方法，nxm个功率采样点为在对基站的发射功率进行一次完整的测试中所需要采集的功率采样点。显然，采样点总数nxm以及采样间隔，也就是采样精度，体现了不同的功率检测要求。基于本领域技术人员的常识，可以对m、n的取值作出各种调整，上述各种参数的变化均应为本发明保护范围所涵盖。下面通过实施例对所述参数的含义作进一步的阐述。如图2所示，作为本发明的实施例，为本发明每子帧检测两点的功率检测实施方案示意图。在图2中，显示的是一个子帧的下行导频的时域波形，出于示意的目的，将各个采样点示意于图中。在第一个下行导频时隙的检测起始点与检测终止点之间，进行两次功率采样al、bl，第一次采样时刻为有效卩险测时间开始的时刻，二分之一有效;险测时间过后，进行第二次采样。所述两个采样点将第一个下行导频时隙内的有效检测时间等分，对待检测子帧的下行导频时隙进行两点间隔相等的功率采样。其中，a2、b2示意为下一个子帧中的2个采样点，同理，am、bm示意为第m个子帧中的2个采样点。在本实施例中，后一个下行导频时隙的采样点相对于第一个下行导频时隙对应的采样点具有时间偏移△T;时间偏移△T的大小可以根据采样精度的要求进行设定，只需要保证nx(mxAT)《检测起始点与检测终止点之间的时间。在本实施例中，n取值为2。显然，在已经确定采样点总数和每子帧采样次数的条件下，即m、n已经确定的情所检测的下行导频时隙的范围也越小。显然，基于本领域技术人员的采样形式，可以对采样方式作出各种调整，所述变化应为本发明保护范围所涵盖。时间偏移AT反映采样精度，基于本领域技术人员的常识，可以对时间偏移AT的取^直作出各种调整，例如，时间偏移AT可以相对于参考点向前偏移或向后偏移，偏移量的大小也可以作适当调整，只需要保证各个采样点落在有效检测时间之内即可，所述变化应为本发明保护范围所涵盖。下面通过具体实施例给出一种确定时间偏移AT的优选实施方式，同时对m、n的含义也作进一步阐述。在本实施例中，被测基站的数字中频RRC成形滤波器内插倍数为60。被测基站的数字中频RRC成形滤波器采用的内插倍数是60倍，也就是一个chip变成了60个符号。因此以1/60chip采样精度获得的各采样点RMS功率的平均功率可以视为整个下行导频的平均功率。虽然以1/60chip的采样间隔完全能满足功率4全测精度的要求，但是以1/60chip的采样间隔进行采样，在一个下行导频时隙的有效检测时间内，例如，功率检测点只包含在一个下行导频时隙中下行导频开始4个chip后到结束前的4个chip之间的时间长度，总共56chip,则一个下行导频时隙采样点为60x56,如果需要对m个下行导频时隙进行检测，总采样点为60x56xm,无论是测试时间、数据存储还是数据处理资源，消耗都非常巨大。优选地，本实施例通过以下方式解决上述采样点与采样精度的矛盾通过实验仿真，对各种采样精度进行比较，从中选择出合适的采样间隔，在满足采样精度的条件下，降低采样点数。如图3所示，为本发明不同采样间隔的功率检测仿真结果图；如图4所示，为本发明不同采样间隔下功率检测误差仿真结果图。对TD-SCDMA系统中32个Sync—DL码字的下行导频时隙进行功率检测仿真，通过仿真实验可以得到结果是，1/8chip和1/4chip采样精度结果均和1/60chip的采样精度结果非常接近，前两者与后者的误差均小于0.015dB;1/2chip采样精度结果和1/60chip的采样精度结果有比较明显的误差，误差接近O.ldB;而lchip采样精度结果和1/60chip的采样精度结果误差很大，误差接近ldB。优选地，在本实施例中，所要求的功率检测精度为功率检测误差不大于0.015dB,根据上述实验仿真分析，将采样精度优选为1/4chip。因此，在一个下行导频时隙内的有效检测时间内，也就是在一个下行导频时隙中下行导频起始后4chip到结束前4chip的时间长度、总共56chip内，需要的采样点数为56x4=224。作为本发明的一个具体实施例，基站内部的采样处理器为FPGA。在本实施例中，基站内部的FPGA对数据处理响应时间不能低于8.5us，即FPGA处理两次数据的间隔不能小于8.5us。每个chip为0.78125us而整个采样长度为56x0.78125-43.75us，因此对56x4点的采样显然不能在一个子帧里完成。由于下行导频波形在一个周期校准周期内的不同子帧非常稳定，因此可以考虑采用以下方式实现在一个子帧里进行11==4个点的采样，这4个点的时间间隔为10.9375us,检测这4个点的功率值；在下一帧由FPGA将这4个一全测点均向后平移1/4chip再进行检测，以此类推，直到完成所需要的56x4点的功率检测。通过上述56x4点功率采样，将上述56x4采样点的功率值平均后，即可以作为整个下行导频的平均功率。如图5所示，为本发明每子帧检测四点的功率检测实施方案示意图。作为本发明的一个具体实施例，选出基站下发的下行导频信号的连续m个下行导频时隙进行功率检测，即对连续m个下行子帧进行检测，每帧采样n个点，其中111=56,n=4。明显，也可以选择非连续的多个子帧进行检测。在图5中，显示的是一个子帧的下行导频的时域波形，al、bl、cl、dl示意为在第一个子帧中的间隔10.9375us的4个采样点，a2、b2、c2、d2示意为第二个子帧中的间隔10.9375us的4个采样点，同理，am、bm、cm、dm示意为第m个子帧中的间隔10.9375us的4个采样点。可以计算出完成一次功率检测所需的时间。例如，如果基站功率才全测以每一帧10ms进行一轮下行导频时隙内的采样，则224点功率检测时间为10x224/4=560ms。通常TD-SCDMA基站的周期校准时间一般都是至少数十秒钟进行一次。因此，这种检测速度完全能够满足基站周期校准的要求。如图6所示，为本发明实际测试示意图。作为本发明的一个具体实施例，测试中使用额定功率为2W的微基站，建立满功率小区，下行导频的功率，PCCPCH信道的功率和TS4、TS5、TS6下行业务时隙的功率均配置为33dBm，经过多次周期校准后，在基站天线口使用频谱仪测量TS4时隙的RMS功率。下表为两种不同检测方案对TS4时隙的功率检测数据，功率单位为dBm。其中现有方案为
背景技术：
中介绍的快响应的多点检测方案，具体为采用4点检测的快响应检测方案。Snyc—DL码字01234567现有方案的检测结果33.27832.12433.71632.09133.20632.09632.12833.820本发明的检测结果33.06632.78032.99032.73932.74532.96733.00233.083Snyc—DL码字89101112131415现有方案的检测结果33.63234.23332.15733.71733,14132.03933.68033.711本发明的检测结果32.89633.01733.04132.98532.91232,90232.93632.972Snyc—DL码字1617181920212223现有方案的检测结果32.14332.07534.70132.11432,10733.19232.05332.121本发明的检测结果33.01732.931」32.95232.97232.93932.92832,89832.971Snyc一DL码字2425262728293031现有方案的检测结果33.22433.21833.21732.11932.01932.10333.70632,018本发明的检测结果32.96032.94432.95032.97432.86132.94832.93832.861对检测结果进行比较，可以得到以下结论，现有方案的检测结果显示输出功率的最大正负向误差为1.701dB和-0.982dB，以本发明的技术方案进行检测，输出功率的最大正负向误差为0.083dB和-0.261dB。显然，本发明的技术方案的功率控制精度明显优于现有的方案。本发明还提出了一种基站自适应调整发射功率的方法，包括以下步骤步骤l,基站选择m个子帧作为待检测子帧，其中m至少为2;16步骤2,基站依次对待检测子帧的下行导频时隙进行n点功率采样，其中，后一下行导频时隙的采样点相对于前一下行导频时隙对应的采样点具有时间偏移AT;步骤3，基站对nxm个功率采样点的功率采样结果进行平均，得到下行导频信号的平均功率，通过下行导频信号的平均功率确定基站的发射功率；步骤4,基站根据得到的下行导频信号的平均功率对基站自身的发射功率进行自适应调整。作为本发明的实施例，将本发明应用于TD-SCDMA基站。TD-SCDMA基站由于只有下行导频存在并且功率是比较稳定的，因此在功率校准中，利用本发明，能高精度地检测下行导频时隙的功率，从导频信号的平均功率能推算基站的发射功率，并以此作出发射功率的调整，确保发射功率符合额定功率的要求。如图7所示，为本发明发射功率检测装置示意图，该发射功率检测装置包括设置保存模块11、采样模块12和计算模块13:设置保存模块11用于保存作为待检测子帧的个数m、每个下行导频时隙的功率采样点数n、采样起始时刻和体现功率检测精度的时间偏移AT;采样模块12用于依次对待检测子帧的下行导频时隙进行n点功率采样，其中，后一下行导频时隙的采样点相对于前一下行导频时隙对应的采样点具有时间偏移AT;计算模块13用于将采样模块得到的采样点的功率值进行平均，由此得到下行导频信号的平均功率。作为上述装置的一个实施例，其中还包括仿真模块14，时间偏移△T通过仿真模块仿真得到，仿真模块根据基站数字中频RRC成形滤波器的内插倍数和所需的功率检测精度，通过实验仿真确定采样间隔，使得在采样间隔下获得的各采样点的平均功率相对于所述下行导频信号的实际功率不失真，其中，时间偏移AT取值为采样间隔。作为上述装置的一个实施例，设置保存模块11中设置进行功率检测的时间具体为功率采样点总数或检测下行导频时隙的个数。例如，设置保存模块中设定的检测m个导频信号时隙，在此条件下，采样模块将对m个下行导频时隙进行功率检测，每个下行导频时隙进行n点的功率采样，其中后一个下行导频时隙的n点功率采样中的每一个采样点与前一个下行导频时隙的n点功率采样中的相对应采样点之间的时间偏移AT由仿真模块提供，使得获得的各采样点的平均功率相对于所述下行导频信号的实际功率不失真。作为上述装置的一个实施例，采样模块12为FPGA，每个下行导频时隙的功率采样点数n由FPGA处理数据的响应时间所决定。显然，采样模块12也可以是MCU等其它采样设备。本发明的技术方案的应用，具有至少以下优点之一。首先，功率检测精度高，通过多次多台基站的实验表明，功率校准后的基站功率检测值与频i普仪测量到的实际功率最大误差小于0.5dB。同时，本发明的技术方案消除了不同Sync一DL码字对导频信号功率检测值的影响，实验测试表明，32个不同Sync一DL码字的功率检测误差在0.38dB以内。而且，本发明的技术方案消除了射频通道的时延对功率检测值的影响，实验测试表明，对于同一个Sync—DL码字小区，设置不同射频通道时延所测得的功率检测误差在0.39dB以内。最后，本发明的技术方案能在提高检测精度的同时充分利用现有资源，通过仿真获得合适的功率采样间隔后，在保证功率检测精度足够高的前提下最大限度地节省数据存储和处理资源。以上所述仅是本发明的优选实施方式，应当指出，对于本
技术领域：
的普通技术人员来说，在不脱离本发明原理的前提下，可以对本发明做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。权利要求1、一种发射功率的检测方法，其特征在于，包括以下步骤选择m个子帧作为待检测子帧，所述m为大于1的整数；依次对所述待检测子帧的下行导频时隙进行n点功率采样，所述n为正整数，其中，后一下行导频时隙的采样点相对于前一下行导频时隙对应的采样点具有时间偏移ΔT；对上述n×m个功率采样点得到的功率采样结果进行平均，得到下行导频信号的平均功率，通过所述下行导频信号的平均功率确定发射功率。2、如权利要求1所述的发射功率的检测方法，其特征在于，对所述待检测子帧的第一个下行导频时隙进行n点间隔相等的功率采样。3、如权利要求2所述的发射功率的检测方法，其特征在于，所述m、n和AT满足下列关系nx(mxAT)<下行导频时隙所占的时间。4、如权利要求1或2所述的发射功率的检测方法，其特征在于，所述时间偏移AT依赖于基站数字中频成形滤波器的器件参数。5、如权利要求1或2所述的发射功率的检测方法，其特征在于，确定所述时间偏移AT包括以下步骤确定基站数字中频根升余弦RRC成形滤波器的内插倍数；确定所需的功率检测精度，通过实验仿真确定采样间隔，使得在所述采样间隔下获得的各采样点的平均功率，相对于经过所述基站数字中频RRC成形滤波器滤波的所述下行导频信号的实际功率不失真；将所述时间偏移△T取值为所述采样间隔。6、如权利要求5所述的发射功率的检测方法，其特征在于，所述基站数字中频RRC成形滤波器的内插倍数为60。7、如权利要求6所述的发射功率的检测方法，其特征在于，所述所需的功率检测精度为检测误差不大于0.015dB。8、如权利要求7所述的发射功率的检测方法，其特征在于，所述采样间隔为1/8码片chip或1/4chip。9、如权利要求1所述的基站发射功率的检测实现方法，其特征在于，所述n依赖于基站内采样处理器处理数据的响应时间。10、如权利要求1所述的发射功率的检测方法，其特征在于，所述n点采样包括以下步骤确定基站内采样处理器处理数据的响应时间；确定一个下行导频时隙内的有效;险测时间；在所述一个下行导频时隙内的有效4企测时间内进行n点采样，采样间隔不小于所述基站内采样处理器处理数据的响应时间。11、如权利要求IO所述的发射功率的检测方法，其特征在于，所头4个chip和结束前的后4个chip。12、一种基站自适应调整发射功率的方法，其特征在于，包括以下步骤选择m个子帧作为待检测子帧，所述m为大于1的整数；所述n为正整数，其中，后一下行导频时隙的采样点相对于前一下行导频时隙对应的采样点具有时间偏移△T;所述基站对所述nxm个功率采样点的功率采样结果进行平均，得到下行导频信号的平均功率，通过所述下行导频信号的平均功率确定所述基站的发射功率；所述基站根据得到的所述下行导频信号的平均功率对所述基站的发射功率进行自适应调整。13、一种发射功率检测装置，其特征在于，包括设置保存模块、采样模块和计算模块所述设置保存模块，用于保存作为待检测子帧的个数m、每个下行导频时隙的功率采样点数n、采样起始时刻和体现功率检测精度的时间偏移AT,其中，所述m为大于l的整数，所述n为正整数；n点功率采样，其中，后一下行导频时隙的采样点相对于前一下行导频时隙对应的采样点具有时间偏移△T;所述计算模块，用于将所述采样模块得到所述nxm个采样点的功率采样结果进行平均，得到所述下行导频信号的平均功率，通过所述下行导频信号的平均功率确定所述基站的发射功率。14、如权利要求13所述的发射功率检测装置，其特征在于，还包括仿真模块，所述时间偏移AT通过仿真模块仿真得到，所述仿真模块根据基站数字中频RRC成形滤波器的内插倍数和所需的功率检测精度，通过实验仿真确定采样间隔，使得在所述采样间隔下获得的各采样点的平均功率，相对于经过所述基站数字中频RRC成形滤波器滤波的所述下行导频信号的实际功率不失真。15、如权利要求13所述的发射功率检测装置，其特征在于，所述设置保存模块中设置进行功率检测的时间具体为功率采样点总数或检测下行导频时隙的个数。16、如权利要求13所述的发射功率检测装置，其特征在于，所述采样模块为现场可编程门阵列FPGA，所述n由所述FPGA处理数据的响应时间所决定。全文摘要本发明公开了一种发射功率的检测方法及装置。其中所述方法包括以下步骤选择m个子帧作为待检测子帧，所述m为大于1的整数；依次对所述待检测子帧的下行导频时隙进行n点功率采样，所述n为正整数，其中，后一下行导频时隙的采样点相对于前一下行导频时隙对应的采样点具有时间偏移ΔT；对所述n×m个功率采样点的功率采样结果进行平均，得到所述下行导频信号的平均功率，通过所述下行导频信号的平均功率确定所述发射功率。本发明还公开了一种功率检测装置。本发明技术方案的应用，能提高功率检测的精度，消除了不同码字对功率检测值的影响，消除了射频通道的时延对功率检测值的影响，并能节省资源。文档编号H04W52/18GK101577591SQ20081010578公开日2009年11月11日申请日期2008年5月5日优先权日2008年5月5日发明者张世进,卫林,军熊,蔡月民申请人:大唐移动通信设备有限公司
