一种pcie交换电路的制作方法
专利名称：一种pcie交换电路的制作方法
技术领域：
本实用新型涉及一种嵌入式计算机的交换电路，尤其涉及一种PCIE交换电路。
背景技术：
随着嵌入式系统的发展，功能越来越强大，系统内部需要处理的信息量日益增多，主频越来越高，通信系统的接口速率也将更高，需要新一代的总线技术与之相适应。PCI Express (以下简称PCIE)总线具备高带宽、高性能、低延迟、低功耗以及传输可靠等优点，应用于嵌入式计算机系统内部不仅可以和已有的PCI技术兼容还可以提供更 高的带宽；使多个PCIE设备互连成为可能，超越了传统PCI总线只能系统内部互连的瓶颈；改进了设备间的点对点传输，使系统中设备能够快速便捷的相互通信。基于PCIE总线的交换技术应用于嵌入式计算机中，可以实现系统内部多个功能单元之间的高速互连；作为单独的交换单元实现，有利于各功能单元的通用化、标准化和小型化，同时方便系统维护，提高了故障隔离率，进而改善了系统的容错能力。
实用新型内容为了解决背景技术中所存在的技术问题，本实用新型提出了一种PCIE交换电路，可以实现系统内部多个功能单元之间的高速互连，有效提高系统性能和容错能力。本实用新型的技术解决方案是一种PCIE交换电路，其特殊之处在于所述PCIE交换电路包括PCIE信号的处理器单元、PCIE信号的交换单元以及多个功能单元，所述处理器单元与交换单元的上行接口连接；所述功能单元分别与交换单元的下行接口连接。上述处理器单元包括PCIE ROOT接口电路，所述PCIE ROOT接口电路与交换单元上行接口连接。上述多个功能单元是并行方式分别与交换单元的多个下行接口连接。上述功能单元分别包括一个PCIE接口电路，所述PCIE接口电路分别与交换单元的下行接口连接。上述交换单元包括IOOMHz差分晶振、时钟驱动器、交换芯片以及存储芯片，所述时钟驱动器、交换芯片和存储芯片依次连接。上述PCIE ROOT接口电路通过32bit 66MHz PCI总线到PCIE总线的转换的桥接芯片实现。上述PCIE接口电路包括实现PCIE单通道端口的桥接器、实现LOCAL BUS到内部资源的控制数据的FPGAjf 5V电源转换成内部所需的各挡电源的电源转换电路，所述FPGA、电源转换电路分别与桥接器连接。上述交换芯片是PI7C9X20508GPANDE交换芯片。上述时钟驱动器是PIC620800AE。本发明的PCIE交换电路采用了 PCIE互连技术，将PCIE交换技术应用到嵌入式计算机中，实现系统内部多个功能单元之间的高速互连，与以往的嵌入式计算机内部互联方式相比，PCIE加快了传输速率，加强了信号质量，提高了系统性能；由交换单元提供统一系统时钟，保障了高速信号质量；PCIE交换技术作为独立交换单元实现，与原有的各单元通过PCIE桥片连接到PCIE总线相比，有利于各功能单元的通用化、标准化和小型化，同时方便系统维护，提高了故障隔离率，进而改善了系统的容错能力；本嵌入式系统内部数据传输率达到了 2. 5Gbps,实现了多通道全双工通信；通过软件扫描到PCIE总线上各个设备，控制系统内各个单元。
图I是本实用新型的交换电路结构图；图2是本实用新型交换电路的交换单元结构图；图3是本实用新型交换电路的时钟驱动器结构图； 图4是PCIE ROOT接口电路示意图；图5是PCIE接口电路示意具体实施方式
参见图I，本实用新型提出了一种PCIE交换电路，包括发送PCIE信号的处理器单元I、交换PCIE信号的交换单元2以及多个功能单元3，处理器单元I与交换单元的上行接口 21连接，功能单元3分别与交换单元的下行接口 22连接；处理器单元I包括PCIE ROOT接口电路，PCIE ROOT接口电路与交换单元上行接口 21连接；多个功能单元3是并行方式分别与交换单元的多个下行接口 22连接。功能单元3分别包括一个PCIE接口电路31，PCIE接口电路31分别与交换单元的下行接口 22连接；本实用新型的总构架的原理是通常PCIE总线多采用处理器桥方式应用于单元内部处理器之间；当系统功能趋于复杂，处理器独立成为处理器单元，各功能电路发展成为各个独立的功能单元时，桥方式的PCIE总线也将进化为交换方式扩展到嵌入式系统内部。在本例中由处理器单元实现PCIE ROOT接口功能；其他功能单元通过PCIE接口电路实现PCIE总线到LOCAL BUS总线的转换；交换单元通过一路上行接口连接到处理器单元，多路下行接口连接其他功能单元。PCIE电路设计主要包括以下三点1) PCIE交换单元2 ；2)处理器单元PCIE ROOT接口电路；各功能单元3的PCIE接口电路31。PCIE交换单元提供最多8个端口，最高4-lane的PCIE总线接口之间的数据交换，采用开关/交换芯片提供多个PCIE通道实现单元间的数据传输。参见图2，图3，交换单元2主要包括以下功能块复位电路；时钟驱动器23 ;电压转换电路；交换芯片24，存储芯片25 ;交换芯片24包括I2C串行接口、PCIE接口、JTAG接口。时钟驱动器是PIC620800AE，交换芯片24采用PERIC0M公司的PI7C9X20508GPANDE交换芯片，提供最多8个端口，最高4-lane的PCIE总线接口之间的数据交换，集成如下功能单元1) 8-lane工作方式的PCIEs开关/交换芯片；2)最多提供8路PCIE通讯通道(X1，X2，X4);3)每个端口均提供一个虚拟通道接口 ；4)每通道均提供全速率通讯传输；5)点对点的数据交换和中心主机发送；6) 3个标准热插拔控制器，支持PCI SHPC VI. O ；7)提供主机、I2C、EEPROM三种配置方式；8)提供JTAG接口，支持边界扫描技术。交换单元2上设计有存储芯片25，存储芯片25是EEPROM存储器，用于存储交换芯片配置信息。上电后单元可以直接读取存储在EEPROM中的配置信息来实现正确配置；也可以通过接收信号处理单元发出的配置信息以完成配置。时钟电路的设计是本实用新型的一个特点。IOOMHz差分晶振提供的时钟信号经由多路时钟驱动器23驱动为7路时钟信号，其中一路时钟信号供交换芯片24使用，其余6路时钟信号供PCIE总线上的功能单元3使用。这种同源时钟电路实现方式不同余以往各个功能单元使用各自差分时钟电路的方式，有效的提高了信号质量，加强了传输稳定性，简化了系统设计，巧妙的解决了高速信号传输中时钟信号统一难的问题。参见图4，图5，PCIE ROOT接口电路实现32bit 66MHz PCI总线到PCIE总线的转换，其核心电路是一片桥接芯片，电路结构如图4所示。PCIE接口电路31结构如图5所示，在本电路中，桥接器实现PCIE单通道端口(XI模式)，数据传输率为2. 5Gbps。FPGA实现LOCAL BUS到内部资源的控制。电源转换电路实现将5V电源转换成内部所需的各挡电源(I. 5V, 2. 5V, 3. 3V)。
权利要求1.一种PCIE交换电路，其特征在于所述PCIE交换电路包括发送PCIE信号的处理器单元、PCIE信号的交换单元以及多个功能单元，所述处理器单元与交换单元的上行接口连接；所述功能单元分别与交换单元的下行接口连接。
2.根据权利要求I所述的PCIE交换电路，其特征在于所述处理器单元包括PCIEROOT接口电路，所述PCIE ROOT接口电路与交换单元上行接口连接。
3.根据权利要求2所述的PCIE交换电路，其特征在于所述多个功能单元是并行方式分别与交换单元的多个下行接口连接。
4.根据权利要求3所述的PCIE交换电路，其特征在于所述功能单元分别包括一个PCIE接口电路，所述PCIE接口电路分别与交换单元的下行接口连接。
5.根据权利要求4所述的PCIE交换电路，其特征在于所述交换单元包括IOOMHz差分晶振、时钟驱动器、交换芯片以及存储芯片，所述时钟驱动器、交换芯片和存储芯片依次·连接。
6.根据权利要求5所述的PCIE交换电路，其特征在于所述PCIEROOT接口电路是实现32bit 66MHz PCI总线到PCIE总线的转换的桥接芯片。
7.根据权利要求6所述的PCIE交换电路，其特征在于所述PCIE接口电路包括实现PCIE单通道端口的桥接器、实现LOCAL BUS到内部资源的控制数据的FPGAjf 5V电源转换成内部所需的各挡电源的电源转换电路；所述FPGA、电源转换电路分别与桥接器连接。
8.根据权利要求7所述的PCIE交换电路，其特征在于所述交换芯片是PI7C9X20508GPANDE 交换芯片。
9.根据权利要求8所述的PCIE交换电路，其特征在于所述时钟驱动器是PIC620800AE。
专利摘要本实用新型提出了一种PCIE交换电路，包括PCIE信号的处理器单元、交换单元以及多个发送、接收功能单元，处理器单元与交换单元的上行接口连接；功能单元分别与交换单元的下行接口连接。本实用新型的PCIE交换电路，可以实现系统内部多个功能单元之间的高速互连，有效提高系统性能和容错能力。
文档编号H04L12/56GK202617157SQ20112048804
公开日2012年12月19日 申请日期2011年11月30日 优先权日2011年11月30日
发明者高毅, 余松涛, 麻晓博, 何立军, 吴 琳 申请人:中国航空工业集团公司第六三一研究所
技术领域：
本实用新型涉及一种嵌入式计算机的交换电路，尤其涉及一种PCIE交换电路。
背景技术：
随着嵌入式系统的发展，功能越来越强大，系统内部需要处理的信息量日益增多，主频越来越高，通信系统的接口速率也将更高，需要新一代的总线技术与之相适应。PCI Express (以下简称PCIE)总线具备高带宽、高性能、低延迟、低功耗以及传输可靠等优点，应用于嵌入式计算机系统内部不仅可以和已有的PCI技术兼容还可以提供更 高的带宽；使多个PCIE设备互连成为可能，超越了传统PCI总线只能系统内部互连的瓶颈；改进了设备间的点对点传输，使系统中设备能够快速便捷的相互通信。基于PCIE总线的交换技术应用于嵌入式计算机中，可以实现系统内部多个功能单元之间的高速互连；作为单独的交换单元实现，有利于各功能单元的通用化、标准化和小型化，同时方便系统维护，提高了故障隔离率，进而改善了系统的容错能力。
实用新型内容为了解决背景技术中所存在的技术问题，本实用新型提出了一种PCIE交换电路，可以实现系统内部多个功能单元之间的高速互连，有效提高系统性能和容错能力。本实用新型的技术解决方案是一种PCIE交换电路，其特殊之处在于所述PCIE交换电路包括PCIE信号的处理器单元、PCIE信号的交换单元以及多个功能单元，所述处理器单元与交换单元的上行接口连接；所述功能单元分别与交换单元的下行接口连接。上述处理器单元包括PCIE ROOT接口电路，所述PCIE ROOT接口电路与交换单元上行接口连接。上述多个功能单元是并行方式分别与交换单元的多个下行接口连接。上述功能单元分别包括一个PCIE接口电路，所述PCIE接口电路分别与交换单元的下行接口连接。上述交换单元包括IOOMHz差分晶振、时钟驱动器、交换芯片以及存储芯片，所述时钟驱动器、交换芯片和存储芯片依次连接。上述PCIE ROOT接口电路通过32bit 66MHz PCI总线到PCIE总线的转换的桥接芯片实现。上述PCIE接口电路包括实现PCIE单通道端口的桥接器、实现LOCAL BUS到内部资源的控制数据的FPGAjf 5V电源转换成内部所需的各挡电源的电源转换电路，所述FPGA、电源转换电路分别与桥接器连接。上述交换芯片是PI7C9X20508GPANDE交换芯片。上述时钟驱动器是PIC620800AE。本发明的PCIE交换电路采用了 PCIE互连技术，将PCIE交换技术应用到嵌入式计算机中，实现系统内部多个功能单元之间的高速互连，与以往的嵌入式计算机内部互联方式相比，PCIE加快了传输速率，加强了信号质量，提高了系统性能；由交换单元提供统一系统时钟，保障了高速信号质量；PCIE交换技术作为独立交换单元实现，与原有的各单元通过PCIE桥片连接到PCIE总线相比，有利于各功能单元的通用化、标准化和小型化，同时方便系统维护，提高了故障隔离率，进而改善了系统的容错能力；本嵌入式系统内部数据传输率达到了 2. 5Gbps,实现了多通道全双工通信；通过软件扫描到PCIE总线上各个设备，控制系统内各个单元。
图I是本实用新型的交换电路结构图；图2是本实用新型交换电路的交换单元结构图；图3是本实用新型交换电路的时钟驱动器结构图； 图4是PCIE ROOT接口电路示意图；图5是PCIE接口电路示意具体实施方式
参见图I，本实用新型提出了一种PCIE交换电路，包括发送PCIE信号的处理器单元I、交换PCIE信号的交换单元2以及多个功能单元3，处理器单元I与交换单元的上行接口 21连接，功能单元3分别与交换单元的下行接口 22连接；处理器单元I包括PCIE ROOT接口电路，PCIE ROOT接口电路与交换单元上行接口 21连接；多个功能单元3是并行方式分别与交换单元的多个下行接口 22连接。功能单元3分别包括一个PCIE接口电路31，PCIE接口电路31分别与交换单元的下行接口 22连接；本实用新型的总构架的原理是通常PCIE总线多采用处理器桥方式应用于单元内部处理器之间；当系统功能趋于复杂，处理器独立成为处理器单元，各功能电路发展成为各个独立的功能单元时，桥方式的PCIE总线也将进化为交换方式扩展到嵌入式系统内部。在本例中由处理器单元实现PCIE ROOT接口功能；其他功能单元通过PCIE接口电路实现PCIE总线到LOCAL BUS总线的转换；交换单元通过一路上行接口连接到处理器单元，多路下行接口连接其他功能单元。PCIE电路设计主要包括以下三点1) PCIE交换单元2 ；2)处理器单元PCIE ROOT接口电路；各功能单元3的PCIE接口电路31。PCIE交换单元提供最多8个端口，最高4-lane的PCIE总线接口之间的数据交换，采用开关/交换芯片提供多个PCIE通道实现单元间的数据传输。参见图2，图3，交换单元2主要包括以下功能块复位电路；时钟驱动器23 ;电压转换电路；交换芯片24，存储芯片25 ;交换芯片24包括I2C串行接口、PCIE接口、JTAG接口。时钟驱动器是PIC620800AE，交换芯片24采用PERIC0M公司的PI7C9X20508GPANDE交换芯片，提供最多8个端口，最高4-lane的PCIE总线接口之间的数据交换，集成如下功能单元1) 8-lane工作方式的PCIEs开关/交换芯片；2)最多提供8路PCIE通讯通道(X1，X2，X4);3)每个端口均提供一个虚拟通道接口 ；4)每通道均提供全速率通讯传输；5)点对点的数据交换和中心主机发送；6) 3个标准热插拔控制器，支持PCI SHPC VI. O ；7)提供主机、I2C、EEPROM三种配置方式；8)提供JTAG接口，支持边界扫描技术。交换单元2上设计有存储芯片25，存储芯片25是EEPROM存储器，用于存储交换芯片配置信息。上电后单元可以直接读取存储在EEPROM中的配置信息来实现正确配置；也可以通过接收信号处理单元发出的配置信息以完成配置。时钟电路的设计是本实用新型的一个特点。IOOMHz差分晶振提供的时钟信号经由多路时钟驱动器23驱动为7路时钟信号，其中一路时钟信号供交换芯片24使用，其余6路时钟信号供PCIE总线上的功能单元3使用。这种同源时钟电路实现方式不同余以往各个功能单元使用各自差分时钟电路的方式，有效的提高了信号质量，加强了传输稳定性，简化了系统设计，巧妙的解决了高速信号传输中时钟信号统一难的问题。参见图4，图5，PCIE ROOT接口电路实现32bit 66MHz PCI总线到PCIE总线的转换，其核心电路是一片桥接芯片，电路结构如图4所示。PCIE接口电路31结构如图5所示，在本电路中，桥接器实现PCIE单通道端口(XI模式)，数据传输率为2. 5Gbps。FPGA实现LOCAL BUS到内部资源的控制。电源转换电路实现将5V电源转换成内部所需的各挡电源(I. 5V, 2. 5V, 3. 3V)。
权利要求1.一种PCIE交换电路，其特征在于所述PCIE交换电路包括发送PCIE信号的处理器单元、PCIE信号的交换单元以及多个功能单元，所述处理器单元与交换单元的上行接口连接；所述功能单元分别与交换单元的下行接口连接。
2.根据权利要求I所述的PCIE交换电路，其特征在于所述处理器单元包括PCIEROOT接口电路，所述PCIE ROOT接口电路与交换单元上行接口连接。
3.根据权利要求2所述的PCIE交换电路，其特征在于所述多个功能单元是并行方式分别与交换单元的多个下行接口连接。
4.根据权利要求3所述的PCIE交换电路，其特征在于所述功能单元分别包括一个PCIE接口电路，所述PCIE接口电路分别与交换单元的下行接口连接。
5.根据权利要求4所述的PCIE交换电路，其特征在于所述交换单元包括IOOMHz差分晶振、时钟驱动器、交换芯片以及存储芯片，所述时钟驱动器、交换芯片和存储芯片依次·连接。
6.根据权利要求5所述的PCIE交换电路，其特征在于所述PCIEROOT接口电路是实现32bit 66MHz PCI总线到PCIE总线的转换的桥接芯片。
7.根据权利要求6所述的PCIE交换电路，其特征在于所述PCIE接口电路包括实现PCIE单通道端口的桥接器、实现LOCAL BUS到内部资源的控制数据的FPGAjf 5V电源转换成内部所需的各挡电源的电源转换电路；所述FPGA、电源转换电路分别与桥接器连接。
8.根据权利要求7所述的PCIE交换电路，其特征在于所述交换芯片是PI7C9X20508GPANDE 交换芯片。
9.根据权利要求8所述的PCIE交换电路，其特征在于所述时钟驱动器是PIC620800AE。
专利摘要本实用新型提出了一种PCIE交换电路，包括PCIE信号的处理器单元、交换单元以及多个发送、接收功能单元，处理器单元与交换单元的上行接口连接；功能单元分别与交换单元的下行接口连接。本实用新型的PCIE交换电路，可以实现系统内部多个功能单元之间的高速互连，有效提高系统性能和容错能力。
文档编号H04L12/56GK202617157SQ20112048804
公开日2012年12月19日 申请日期2011年11月30日 优先权日2011年11月30日
发明者高毅, 余松涛, 麻晓博, 何立军, 吴 琳 申请人:中国航空工业集团公司第六三一研究所
最新回复(0)