一种用于基带处理的装置和方法
专利名称：一种用于基带处理的装置和方法
技术领域：
本发明涉及通信领域，尤其涉及一种用于基带处理的装置和方法。
背景技术：
软件无线电(SDR, Software-Defined Radio)用于在无线基站中实现高效的多模式基带处理方案，然而，多天线传输技术的日渐复杂以及能源预算的紧缩正在挑战该SDR模式。
通常用于基带处理的处理部件大多基于多核DSP以及大型的FPGA。如最新的基于DSP的Turbo Nyquist (TMS320C6618)系统级芯片，其包含了 4个DSP核以及多个协同处理器，如Bitlevel处理器、FFT以及Turbo Decoder等，该芯片可处理20MHz的带宽以及四天线阵列。但是，采用通常的处理部件存在诸多问题:首先，采用当前通用的处理部件往往耗费的代价较高；其次，在极大程度上依赖于芯片供应商的产品发展路线及其产品要求；并且，当前通用的处理部件无法处理更复杂无线环境如LTE A、微波传输、多模式融合处理等的情况，亦无法适应此类更复杂的无线环境下的发展要求。发明内容
本发明的目的是提供一种用于基带处理的装置和方法。
根据本发明的一个方面，提供一种复合处理装置，其中，所述复合处理装置包括由多个处理单元构成的三维胞元阵列结构，其中，每个处理单元包括四个输入端和至少一个输出端，其中，每个处理单元至少与一个处理单元相连接。
根据本发明的一个方面，还提供了一种m-ALU部件，其中，所述m_ALU部件中包含所述的复合处理装置。
根据本发明的另一个方面，提供了一种用于基带处理的立方流处理装置，所述立方流处理装置包括内部系统时钟、总线时钟、程序计数器、指令缓存装置、寄存器阵列、数据缓存、多线程调度装置、存储/下载装置、TLB和二级缓存、DMA控制器、DDR2控制器、无线IP以及通用公共无线接口界面，其中，所述立方流处理装置还包括指令获取译码装置、指令分配装置以及特殊处理装置，其中，所述特殊处理装置包括一个或多个所述的m-ALU部件，其中:
指令获取译码装置用于由指令缓存装置中获取指令并译码以获得待处理指令；
指令分配装置用于对所述待处理指令，判断其是否为特定指令，当判断为特定指令时，将该指令发送至特殊处理装置；
特殊处理装置用于当接收到待处理指令后，由该立方流处理装置的寄存器阵列中与自身对应的数据区域中获取数据，以对该数据进行处理，并将处理结果存入至该数据区域中。
根据本发明的另一个方面，还提供了一种用于基带处理的方法，所述方法基于所述的立方流处理装置来实现，其中，所述方法包括以下步骤:
-由指令缓存装置中获取指令并译码以获得待处理指令；
-对所述待处理指令，判断其是否为特定指令，当判断为特定指令时，将该指令发送至特殊处理装置；
-当接收到待处理指令后，由该立方流处理装置的寄存器阵列中与自身对应的数据区域中获取数据，以对该数据进行处理，并将处理结果存入至该数据区域中。
与现有技术相比，本发明具有以下优点:通过采用由多个处理单元组成的三维胞元阵列结构，能够极大的提高对各个指令的处理效率，尤其是对于复杂指令的处理效率能够得到的极大的提升。同时，通过采用多个G-ALU来对普通指令操作进行并行处理，一方面避免了由特殊处理装置处理所有指令而造成特殊处理装置的处理负担过重而导致无法充分发挥特殊处理装置的处理优势的情况，另一方面也进一步提高了该处理芯片的处理效率；并且根据本发明的装置可基于已有的基本部件，如FPGA或ASIC内的DSP部件来实现，从而无需依赖于供应商的产品发展方向。
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显:
图1为本发明一个方面的一种复合处理装置中所包含的由多个处理单元构成的三维胞元阵列的结构示意图2为另一个方面的一种用于基带处理的立方流处理装置的结构示意图3为本发明另一个方面的一种用于基带处理的方法流程图。
附图中相同或相似的附图标记代表相同或相似的部件。
具体实施方式
下面结合附图对本发明作进一步详细描述。
图1示意出了本发明一个方面的一种复合处理装置中所包含的由多个处理单元构成的三维胞元阵列的结构示意图。其中，所述复合处理装置包括由多个处理单元构成的三维胞元阵列结构，其中，每个处理单元包括四个输入端和至少一个输出端，其中，每个处理单元至少与一个处理单元相连接。
具体地，如图1所示，其中，Al至A4、B I至B4、C I至C4、以及Dl至D4均为该三维胞元阵列的输入信息，01至04为该三维胞元阵列装置的输出信息。
优选地，所述复合处理装置中包括4*4*4个处理单元和一个控制单元，其中，每个处理单元包括3个DSP逻辑片，且每个DSP逻辑片包含4个输入端与I个输出端。
其中，每个DSP逻辑片至少能够处理28*18位的乘加算法。优选地，基于ASIC的DSP逻辑片还能处理32*32位的乘加算法，甚至更高位的乘加算法。因此，所述处理单元可以在2个指令周期内完成对32位数据的复杂乘法的处理(其中包括18位I和18位Q)。
基于上述结构，由4X4个处理单元组成的处理阵列可在4个指令周期内处理2*2的矩阵的转置操作，例如，在250MHz的情况下，采用所述三维胞元阵列的复合处理装置仅需48ns即可在12个指令周期内处理4*4的矩阵的转置操作，能够极大的提高处理效率。
优选地，所述处理阵列可以处理自定义特殊操作指令，例如，矩阵乘法指令MULjE阵转置指令INV、矩阵分解指令QR、矩阵求逆指令MMSE等等。
以矩阵转置指令INV为例，采用本发明中所述的复合处理装置对4*4的矩阵进行矩阵分解处理时，仅需8个指令周期即可完成处理，并且仅4次读取存储器的操作，以及4次移动数据位的操作。
优选地，所述复合处理装置可包含4个所述由4X4个处理单元组成的处理阵列，即该复合处理装置包含64*3 = 192个DSP逻辑片，基于上述结构，所述复合处理装置能同时处理三个扇区的数据。
其中，所述复合处理装置包含于m-ALU部件中，以使其可应用于多种处理芯片中。
根据本发明的复合处理装置，通过采用三维胞元阵列的结构，能够极大的提高处理效率，尤其是对于复杂的操作指令，具有非常显著的提高处理效率的效果，并且根据本发明的装置可基于已有的基本部件，FPGA或ASIC内的DSP部件来实现，从而无需依赖于供应商的产品发展方向。
图2示意出了本发明另一个方面的一种用于基带处理的立方流处理装置的结构示意图。所述立方流处理装置包括内部系统时钟(图未示)、总线时钟(图未示)、程序计数器(图未示)以及指令缓存装置、寄存器阵列、数据缓存、多线程调度装置、存储/下载装置、TLB和二级缓存、DMA控制器、DDR2控制器、无线IP以及通用公共无线接口界面，其中，所述立方流处理装置还包括指令获取译码装置、指令分配装置以及特殊处理装置。其中，所述特殊处理装置包括一个或多个m-ALU部件,其中,所述m-ALU部件包含参照前述图1所示的复合处理装置。
优选地，所述特殊处理装置与所述抖个并行的G-ALU均对应相同的指令缓存装置、寄存器阵列、指令获取译码装置以及指令分配装置。
其中，所述立方流处理装置可以为集成于FPGA或ASIC中的处理芯片。
具体地，指令获取译码装置由指令缓存中获取指令并译码以获得待处理指令。
接着，指令分配装置对译码后获得的待处理指令，判断其是否为特定指令，当判断为特定指令时，将该指令发送至特殊处理装置。优选地，所述特定指令为自定义的特殊操作指令。
具体地，立方流处理装置判断所述待处理指令是否包含于预定的特定指令列表中，当判断该待处理指令包含于预定的特定指令列表中时，将该指令发送至特殊处理装置。
例如，当指令获取译码装置获得的待处理指令为INV，且立方流处理装置判断INV为预定的特定指令，则指令分配装置确定将INV分配至特殊处理装置。
需要说明的是，上述举例仅为更好地说明本发明的技术方案，而非对本发明的限制，本领域技术人员应该理解，任何对译码后获得的待处理指令，判断其是否为特定指令，当判断为特定指令时，将该指令发送至特殊处理装置的实现方式，均应包含在本发明的范围内。
当特殊处理装置接收到待处理指令后，由该立方流处理装置的寄存器阵列中与自身对应的数据区域中获取数据，以对该数据进行处理，并将处理结果存入至该数据区域中。
具体地，当特殊处理装置接收到待处理指令后，由自身所属立方流处理装置的寄存器阵列中预定的与特殊处理装置对应的数据区域中获取与该待处理指令相应的数据，以执行所述待处理指令，并执行完成后的处理结果存回至该数据区域的可用区域中。
作为本发明的优选实施例之一，根据本发明的立方流处理装置还包括多个可并行处理的G-ALU。
其中，当指令分配装置判断指令获取译码装置所获得的指令不为特定指令时，还执行将该待处理指令进行拆分以获得多个该待处理指令的子处理指令，并将拆分后的各个子处理指令分别发送至所述多个可并行处理的G-ALU的操作。
具体地，当指令分配装置判断所获得的指令不为特定指令时，按照预订的指令处理方式对该待处理指令进行拆分，以获得多个分别对应于处理芯片中的各个G-ALU的子处理指令，并将各个子处理指令分别发送至其相应的G-ALU中。
例如，如图2所示的立方流处理装置包含4个可执行并行处理的G_ALU_1至G-ALU_4,当指令分配装置判断所获得的待处理指令instructionl不为特定指令时,将该指令进行拆分，以分别获得子处理指令instrul、instru2、inst;ru3、inst;ru4,并分别将其发送至 G-ALU1、G-ALU2、G-ALU3 和 G-ALU4。
需要说明的是，上述举例仅为更好地说明本发明的技术方案，而非对本发明的限制，本领域技术人员应该理解，任何当判断所获得的指令不为特定指令时，将该待处理指令进行拆分以获得多个该待处理指令的子处理指令，并将拆分后的各个子处理指令分别发送至所述多个可并行处理的G-ALU的实现方式，均应包含在本发明的范围内。
接着，对所述多个并行处理的G-ALU中的每个G-ALU，当接收到待处理指令后，从所述立方流处理装置的寄存器阵列的与自身所对应的数据区域处获取数据，并将处理结果存入至该数据区域中。
具体地，对所述多个并行处理的G-ALU中的每个G-ALU，当该G-ALU接收到待处理指令后，根据所接收到的指令，由立方流处理装置的寄存器阵列所中与自身对应的数据区域处获取与该子处理指令相应的数据，以执行所需的操作，以获得的与该子处理指令对应的子处理结果，并将该子处理结果仍存至寄存器阵列的该数据区域中。
例如，如图2所示的立方流处理装置中，G-ALUl由寄存器阵列的数据区域I与2中获取数据，以执行所需的操作，以获得的与该子处理指令对应的子处理结果，并将该子处理结果仍存至寄存器阵列的该数据区域中。
接着，立方流处理装置将所述多个并行处理的G-ALU的子处理结果进行合并以获得最终的处理结果。
具体的，立方流处理装置由寄存器阵列中与各个G-ALU对应的数据存储区域中获取当前各个G-ALU分别获得的子处理结果，并按照预定的合并规则，将各个子处理数据进行合并，以获得最终的处理结果。
其中，本领域技术人员应可根据实际情况和需求来确定按照预定的合并规则将各个子处理结果的数据进行合并以获得最终处理结果的方式，在此不再赘述。
作为本发明的优选实施例之一，所述特殊处理装置可将数据发送至所述各个G-ALU，或者，由所述各个G-ALU处获取数据。
根据本发明的方案，由于m-ALU中包含的三维胞元阵列能够极大的提高对各个指令的处理效率，因此通过采用由m-ALU构成的特殊处理装置来处理各类指令，尤其是自定义的特殊指令，其指令的处理效率能够得到的极大的提升。同时，通过采用多个G-ALU来对普通指令操作进行并行处理，一方面避免了由特殊处理装置处理所有指令而造成特殊处理装置的处理负担过重而导致无法充分发挥特殊处理装置的处理优势的情况，另一方面也进一步提高了该处理芯片的处理效率；并且根据本发明的装置可基于已有的基本部件，如FPGA或ASIC内的DSP部件来实现，从而无需依赖于供应商的产品发展方向。
图3示意出了本发明另一个方面的一种用于基带处理的方法流程图。所述方法基于所述立方流处理装置来实现。
其中，所述方法包括步骤S1、步骤S2以及步骤S3。
在步骤SI中，立方流处理装置由指令缓存中获取指令并译码。
在步骤S2中，立方流处理装置对译码后获得的待处理指令，判断其是否为特定指令，当判断为特定指令时，将该指令发送至特殊处理装置。优选地，所述特定指令为自定义的特殊操作指令。
具体地，立方流处理装置判断所述待处理指令是否包含于预定的特定指令列表中，当判断该待处理指令包含于预定的特定指令列表中时，将该指令发送至特殊处理装置。
例如，当立方流处理装置在步骤SI中获得的待处理指令为INV，并判断INV为预定的特定指令，则立方流处理装置确定将INV分配至特殊处理装置。
需要说明的是，上述举例仅为更好地说明本发明的技术方案，而非对本发明的限制，本领域技术人员应该理解，任何对译码后获得的待处理指令，判断其是否为特定指令，当判断为特定指令时，将该指令发送至特殊处理装置的实现方式，均应包含在本发明的范围内。
在步骤S3中，当特殊处理装置接收到待处理指令后，由寄存器阵列与其对应的数据区域中获取数据，以对该数据进行处理，并将处理结果存入至该数据区域中。
具体地，当特殊处理装置接收到待处理指令后，由该立方流处理装置的寄存器阵列中预定的与特殊处理装置对应的数据区域中获取与该待处理指令相应的数据，以执行所述待处理指令，并执行完成后的处理结果存回至该数据区域的可用区域中。
作为本发明的优选实施例之一，根据本发明的方法还包括步骤S4(图未示)、步骤S5 (图未示)和步骤S6 (图未示)。
在步骤S4中，当立方流处理装置判断在步骤S2中所获得的指令不为特定指令时，将该待处理指令进行拆分以获得多个该待处理指令的子处理指令，并将拆分后的各个子处理指令分别发送至所述多个可并行处理的G-ALU。
具体地，当立方流处理装置在步骤S2中判断所获得的指令不为特定指令时，按照预订的指令处理方式对该待处理指令进行拆分，以获得多个分别对应于立方流处理装置中的各个G-ALU的子处理指令，并将各个子处理指令分别发送至其相应的G-ALU中。
例如，立方流处理装置中包含4个可执行并行处理的G_ALU_1至G_ALU_4时，当立方流处理装置判断步骤SI中获得的待处理指令instructionl不为特定指令时，将该指令进行拆分，以分别获得子处理指令instrul、instru2、inst;ru3、inst;ru4,并分别将其发送至G-ALU_1、G-ALU_2、G_ALU_3 和 G_ALU_4。
需要说明的是，上述举例仅为更好地说明本发明的技术方案，而非对本发明的限制，本领域技术人员应该理解，任何当判断所获得的指令不为特定指令时，将该待处理指令进行拆分以获得多个该待处理指令的子处理指令，并将拆分后的各个子处理指令分别发送至所述多个可并行处理的G-ALU的实现方式，均应包含在本发明的范围内。
在步骤S5中，对所述多个并行处理的G-ALU中的每个G-ALU，当接收到待处理指令后，从所述寄存器阵列与自身所对应的数据区域中获取数据，并将处理结果存入至该数据区域中。
具体地，对所述多个并行处理的G-ALU中的每个G-ALU，当该G-ALU接收到待处理指令后，根据所接收到的指令，由立方流处理装置的寄存器阵列中，与自身对应的数据区域中获取与该子处理指令相应的数据，以执行所需的操作，以获得的与该子处理指令对应的子处理结果，并将该子处理结果仍存至寄存器阵列的该数据区域中。
接着，在步骤S6中，将所述多个并行处理的G-ALU的子处理结果进行合并以获得最终的处理结果。
具体的，立方流处理装置由寄存器阵列中与各个G-ALU对应的数据存储区域中获取当前各个G-ALU分别获得的子处理结果，并按照预定的合并规则，将各个子处理数据进行合并，以获得最终的处理结果。
其中，本领域技术人员应可根据实际情况和需求来确定按照预定的合并规则将各个子处理结果的数据进行合并以获得最终处理结果的方式，在此不再赘述。
根据本发明的方法，由于采用了由m-ALU构成的特殊处理装置来对特定指令，特别是自定义的复杂指令进行处理，提高了处理特定指令的效率；并且，对于普通指令通过多个G-ALU来进行并行处理，一方面避免了由特殊处理装置处理所有指令而造成特殊处理装置负担过重，无法充分发挥特殊处理装置的处理优势的情况，另一方面也进一步提高了该立方流处理装置的处理效率。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此夕卜，显然“包括” 一词不排除其他单元或步骤，单数不排除复数。系统权利要求中陈述的多个单元或装置也可以由一个单元或装置通过软件或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。
权利要求
1.一种复合处理装置，其中，所述复合处理装置包括由多个处理单元构成的三维胞元阵列结构，其中，每个处理单元包括四个输入端和至少一个输出端，其中，每个处理单元至少与一个处理单元相连接。
2.根据权利要求1所述的复合处理装置，其中，所述复合处理装置包括4*4*4个处理单元以及一个控制单元，其中，每个处理单元包括3个DSP逻辑片，每个DSP逻辑片均包含4个输入端与I个输出端。
3.一种m-ALU部件，其中，所述m-ALU部件中包含如权利要求1或2所述的复合处理装置。
4.一种用于基带处理的立方流处理装置，内部系统时钟、总线时钟、程序计数器、指令缓存装置、寄存器阵列、数据缓存、多线程调度装置、存储/下载装置、TLB和二级缓存、DMA控制器、DDR2控制器、无线IP以及通用公共无线接口界面，其中，所述立方流处理装置还包括指令获取译码装置、指令分配装置以及特殊处理装置，其中，所述特殊处理装置包括一个或多个如权利要求3所述的m-ALU部件，其中: 指令获取译码装置用于由指令缓存装置中获取指令并译码以获得待处理指令； 指令分配装置用于对所述待处理指令，判断其是否为特定指令，当判断为特定指令时，将该指令发送至特殊处理装置； 特殊处理装置用于当接收到待处理指令后，由该立方流处理装置的寄存器阵列中与自身对应的数据区域中获取数据，以对该数据进行处理，并将处理结果存入至该数据区域中。
5.根据权利要求5所述的立方流处理装置，其中，所述立方流处理装置还包括多个并行的G-ALU，其中: 指令分配装置还用于当判断所获得的指令不为特定指令时，将该待处理指令进行拆分以获得多个该待处理指令的子处理指令，并将拆分后的各个子处理指令分别发送至所述多个可并行处理的G-ALU ； 所述多个并行的G-ALU中的每个G-ALU用于当接收到待处理指令后，从所述立方流处理装置的寄存器阵列中与自身所对应的数据区域处获取数据，并将处理结果存入至该数据区域中。
6.根据权利要求4或5所述的立方流处理装置，其中，所述特殊处理装置可将数据发送至所述各个G-ALU，或者，由所述各个G-ALU处获取数据。
7.根据权利要求4至6中任一项所述的立方流处理装置，其中，所述特殊处理装置与所述抖个并行的G-ALU均对应相同的指令缓存装置、寄存器阵列、指令获取译码装置以及指令分配装置。
8.一种用于基带处理的方法，所述方法基于包含如权利要求4至8中任一项所述的立方流处理装置来实现，其中，所述方法包括以下步骤: -由指令缓存装置中获取指令并译码以获得待处理指令； -对所述待处理指令，判断其是否为特定指令，当判断为特定指令时，将该指令发送至特殊处理装置； -当接收到待处理指令后，由自身所属立方流处理装置的寄存器阵列中相应的数据区域中获取数据，以对该数据进行处理，并将处理结果存入至该数据区域中。
9.根据权利要求8所述的方法，其中，所述立方流处理装置还包括多个并行的G-ALU，其中，所述方法还包括以下步骤: -当判断所获得的指令不为特定指令时，将该待处理指令进行拆分以获得多个该待处理指令的子处理指令，并将拆分后的各个子处理指令分别发送至所述多个可并行处理的G-ALU ； 其中，所述多个并行处理的G-ALU中的每个G-ALU执行以下步骤: -当接收到子处理指令时，从所述寄存器阵列与自身所对应的数据区域中获取数据，并将处理结果存入至该数据区域中； 其中，所述方法还包括以下步骤: -将所述多个并行处理的 G-ALU的处理结果进行合并以获得最终的处理结果。
全文摘要
本发明的目的是提供一种用于基带处理的装置和方法。根据本发明的用于基带处理的立方流处理装置，包括指令获取译码装置、指令分配装置以及特殊处理装置，其中指令获取译码装置用于由指令缓存装置中获取指令并译码以获得待处理指令；指令分配装置用于对所述待处理指令，判断其是否为特定指令，当判断为特定指令时，将该指令发送至特殊处理装置；特殊处理装置用于当接收到待处理指令后，由该立方流处理装置的寄存器阵列中与自身对应的数据区域中获取数据，以对该数据进行处理，并将处理结果存入至该数据区域中。本发明的优点在于通过采用特殊处理装置来对特定指令，特别是自定义的复杂的指令进行处理，极大的提高了处理特定指令的效率。
文档编号H04L25/02GK103139110SQ20111039067
公开日2013年6月5日 申请日期2011年11月30日 优先权日2011年11月30日
发明者张电波, 周代彬 申请人:上海贝尔股份有限公司
技术领域：
本发明涉及通信领域，尤其涉及一种用于基带处理的装置和方法。
背景技术：
软件无线电(SDR, Software-Defined Radio)用于在无线基站中实现高效的多模式基带处理方案，然而，多天线传输技术的日渐复杂以及能源预算的紧缩正在挑战该SDR模式。
通常用于基带处理的处理部件大多基于多核DSP以及大型的FPGA。如最新的基于DSP的Turbo Nyquist (TMS320C6618)系统级芯片，其包含了 4个DSP核以及多个协同处理器，如Bitlevel处理器、FFT以及Turbo Decoder等，该芯片可处理20MHz的带宽以及四天线阵列。但是，采用通常的处理部件存在诸多问题:首先，采用当前通用的处理部件往往耗费的代价较高；其次，在极大程度上依赖于芯片供应商的产品发展路线及其产品要求；并且，当前通用的处理部件无法处理更复杂无线环境如LTE A、微波传输、多模式融合处理等的情况，亦无法适应此类更复杂的无线环境下的发展要求。发明内容
本发明的目的是提供一种用于基带处理的装置和方法。
根据本发明的一个方面，提供一种复合处理装置，其中，所述复合处理装置包括由多个处理单元构成的三维胞元阵列结构，其中，每个处理单元包括四个输入端和至少一个输出端，其中，每个处理单元至少与一个处理单元相连接。
根据本发明的一个方面，还提供了一种m-ALU部件，其中，所述m_ALU部件中包含所述的复合处理装置。
根据本发明的另一个方面，提供了一种用于基带处理的立方流处理装置，所述立方流处理装置包括内部系统时钟、总线时钟、程序计数器、指令缓存装置、寄存器阵列、数据缓存、多线程调度装置、存储/下载装置、TLB和二级缓存、DMA控制器、DDR2控制器、无线IP以及通用公共无线接口界面，其中，所述立方流处理装置还包括指令获取译码装置、指令分配装置以及特殊处理装置，其中，所述特殊处理装置包括一个或多个所述的m-ALU部件，其中:
指令获取译码装置用于由指令缓存装置中获取指令并译码以获得待处理指令；
指令分配装置用于对所述待处理指令，判断其是否为特定指令，当判断为特定指令时，将该指令发送至特殊处理装置；
特殊处理装置用于当接收到待处理指令后，由该立方流处理装置的寄存器阵列中与自身对应的数据区域中获取数据，以对该数据进行处理，并将处理结果存入至该数据区域中。
根据本发明的另一个方面，还提供了一种用于基带处理的方法，所述方法基于所述的立方流处理装置来实现，其中，所述方法包括以下步骤:
-由指令缓存装置中获取指令并译码以获得待处理指令；
-对所述待处理指令，判断其是否为特定指令，当判断为特定指令时，将该指令发送至特殊处理装置；
-当接收到待处理指令后，由该立方流处理装置的寄存器阵列中与自身对应的数据区域中获取数据，以对该数据进行处理，并将处理结果存入至该数据区域中。
与现有技术相比，本发明具有以下优点:通过采用由多个处理单元组成的三维胞元阵列结构，能够极大的提高对各个指令的处理效率，尤其是对于复杂指令的处理效率能够得到的极大的提升。同时，通过采用多个G-ALU来对普通指令操作进行并行处理，一方面避免了由特殊处理装置处理所有指令而造成特殊处理装置的处理负担过重而导致无法充分发挥特殊处理装置的处理优势的情况，另一方面也进一步提高了该处理芯片的处理效率；并且根据本发明的装置可基于已有的基本部件，如FPGA或ASIC内的DSP部件来实现，从而无需依赖于供应商的产品发展方向。
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显:
图1为本发明一个方面的一种复合处理装置中所包含的由多个处理单元构成的三维胞元阵列的结构示意图2为另一个方面的一种用于基带处理的立方流处理装置的结构示意图3为本发明另一个方面的一种用于基带处理的方法流程图。
附图中相同或相似的附图标记代表相同或相似的部件。
具体实施方式
下面结合附图对本发明作进一步详细描述。
图1示意出了本发明一个方面的一种复合处理装置中所包含的由多个处理单元构成的三维胞元阵列的结构示意图。其中，所述复合处理装置包括由多个处理单元构成的三维胞元阵列结构，其中，每个处理单元包括四个输入端和至少一个输出端，其中，每个处理单元至少与一个处理单元相连接。
具体地，如图1所示，其中，Al至A4、B I至B4、C I至C4、以及Dl至D4均为该三维胞元阵列的输入信息，01至04为该三维胞元阵列装置的输出信息。
优选地，所述复合处理装置中包括4*4*4个处理单元和一个控制单元，其中，每个处理单元包括3个DSP逻辑片，且每个DSP逻辑片包含4个输入端与I个输出端。
其中，每个DSP逻辑片至少能够处理28*18位的乘加算法。优选地，基于ASIC的DSP逻辑片还能处理32*32位的乘加算法，甚至更高位的乘加算法。因此，所述处理单元可以在2个指令周期内完成对32位数据的复杂乘法的处理(其中包括18位I和18位Q)。
基于上述结构，由4X4个处理单元组成的处理阵列可在4个指令周期内处理2*2的矩阵的转置操作，例如，在250MHz的情况下，采用所述三维胞元阵列的复合处理装置仅需48ns即可在12个指令周期内处理4*4的矩阵的转置操作，能够极大的提高处理效率。
优选地，所述处理阵列可以处理自定义特殊操作指令，例如，矩阵乘法指令MULjE阵转置指令INV、矩阵分解指令QR、矩阵求逆指令MMSE等等。
以矩阵转置指令INV为例，采用本发明中所述的复合处理装置对4*4的矩阵进行矩阵分解处理时，仅需8个指令周期即可完成处理，并且仅4次读取存储器的操作，以及4次移动数据位的操作。
优选地，所述复合处理装置可包含4个所述由4X4个处理单元组成的处理阵列，即该复合处理装置包含64*3 = 192个DSP逻辑片，基于上述结构，所述复合处理装置能同时处理三个扇区的数据。
其中，所述复合处理装置包含于m-ALU部件中，以使其可应用于多种处理芯片中。
根据本发明的复合处理装置，通过采用三维胞元阵列的结构，能够极大的提高处理效率，尤其是对于复杂的操作指令，具有非常显著的提高处理效率的效果，并且根据本发明的装置可基于已有的基本部件，FPGA或ASIC内的DSP部件来实现，从而无需依赖于供应商的产品发展方向。
图2示意出了本发明另一个方面的一种用于基带处理的立方流处理装置的结构示意图。所述立方流处理装置包括内部系统时钟(图未示)、总线时钟(图未示)、程序计数器(图未示)以及指令缓存装置、寄存器阵列、数据缓存、多线程调度装置、存储/下载装置、TLB和二级缓存、DMA控制器、DDR2控制器、无线IP以及通用公共无线接口界面，其中，所述立方流处理装置还包括指令获取译码装置、指令分配装置以及特殊处理装置。其中，所述特殊处理装置包括一个或多个m-ALU部件,其中,所述m-ALU部件包含参照前述图1所示的复合处理装置。
优选地，所述特殊处理装置与所述抖个并行的G-ALU均对应相同的指令缓存装置、寄存器阵列、指令获取译码装置以及指令分配装置。
其中，所述立方流处理装置可以为集成于FPGA或ASIC中的处理芯片。
具体地，指令获取译码装置由指令缓存中获取指令并译码以获得待处理指令。
接着，指令分配装置对译码后获得的待处理指令，判断其是否为特定指令，当判断为特定指令时，将该指令发送至特殊处理装置。优选地，所述特定指令为自定义的特殊操作指令。
具体地，立方流处理装置判断所述待处理指令是否包含于预定的特定指令列表中，当判断该待处理指令包含于预定的特定指令列表中时，将该指令发送至特殊处理装置。
例如，当指令获取译码装置获得的待处理指令为INV，且立方流处理装置判断INV为预定的特定指令，则指令分配装置确定将INV分配至特殊处理装置。
需要说明的是，上述举例仅为更好地说明本发明的技术方案，而非对本发明的限制，本领域技术人员应该理解，任何对译码后获得的待处理指令，判断其是否为特定指令，当判断为特定指令时，将该指令发送至特殊处理装置的实现方式，均应包含在本发明的范围内。
当特殊处理装置接收到待处理指令后，由该立方流处理装置的寄存器阵列中与自身对应的数据区域中获取数据，以对该数据进行处理，并将处理结果存入至该数据区域中。
具体地，当特殊处理装置接收到待处理指令后，由自身所属立方流处理装置的寄存器阵列中预定的与特殊处理装置对应的数据区域中获取与该待处理指令相应的数据，以执行所述待处理指令，并执行完成后的处理结果存回至该数据区域的可用区域中。
作为本发明的优选实施例之一，根据本发明的立方流处理装置还包括多个可并行处理的G-ALU。
其中，当指令分配装置判断指令获取译码装置所获得的指令不为特定指令时，还执行将该待处理指令进行拆分以获得多个该待处理指令的子处理指令，并将拆分后的各个子处理指令分别发送至所述多个可并行处理的G-ALU的操作。
具体地，当指令分配装置判断所获得的指令不为特定指令时，按照预订的指令处理方式对该待处理指令进行拆分，以获得多个分别对应于处理芯片中的各个G-ALU的子处理指令，并将各个子处理指令分别发送至其相应的G-ALU中。
例如，如图2所示的立方流处理装置包含4个可执行并行处理的G_ALU_1至G-ALU_4,当指令分配装置判断所获得的待处理指令instructionl不为特定指令时,将该指令进行拆分，以分别获得子处理指令instrul、instru2、inst;ru3、inst;ru4,并分别将其发送至 G-ALU1、G-ALU2、G-ALU3 和 G-ALU4。
需要说明的是，上述举例仅为更好地说明本发明的技术方案，而非对本发明的限制，本领域技术人员应该理解，任何当判断所获得的指令不为特定指令时，将该待处理指令进行拆分以获得多个该待处理指令的子处理指令，并将拆分后的各个子处理指令分别发送至所述多个可并行处理的G-ALU的实现方式，均应包含在本发明的范围内。
接着，对所述多个并行处理的G-ALU中的每个G-ALU，当接收到待处理指令后，从所述立方流处理装置的寄存器阵列的与自身所对应的数据区域处获取数据，并将处理结果存入至该数据区域中。
具体地，对所述多个并行处理的G-ALU中的每个G-ALU，当该G-ALU接收到待处理指令后，根据所接收到的指令，由立方流处理装置的寄存器阵列所中与自身对应的数据区域处获取与该子处理指令相应的数据，以执行所需的操作，以获得的与该子处理指令对应的子处理结果，并将该子处理结果仍存至寄存器阵列的该数据区域中。
例如，如图2所示的立方流处理装置中，G-ALUl由寄存器阵列的数据区域I与2中获取数据，以执行所需的操作，以获得的与该子处理指令对应的子处理结果，并将该子处理结果仍存至寄存器阵列的该数据区域中。
接着，立方流处理装置将所述多个并行处理的G-ALU的子处理结果进行合并以获得最终的处理结果。
具体的，立方流处理装置由寄存器阵列中与各个G-ALU对应的数据存储区域中获取当前各个G-ALU分别获得的子处理结果，并按照预定的合并规则，将各个子处理数据进行合并，以获得最终的处理结果。
其中，本领域技术人员应可根据实际情况和需求来确定按照预定的合并规则将各个子处理结果的数据进行合并以获得最终处理结果的方式，在此不再赘述。
作为本发明的优选实施例之一，所述特殊处理装置可将数据发送至所述各个G-ALU，或者，由所述各个G-ALU处获取数据。
根据本发明的方案，由于m-ALU中包含的三维胞元阵列能够极大的提高对各个指令的处理效率，因此通过采用由m-ALU构成的特殊处理装置来处理各类指令，尤其是自定义的特殊指令，其指令的处理效率能够得到的极大的提升。同时，通过采用多个G-ALU来对普通指令操作进行并行处理，一方面避免了由特殊处理装置处理所有指令而造成特殊处理装置的处理负担过重而导致无法充分发挥特殊处理装置的处理优势的情况，另一方面也进一步提高了该处理芯片的处理效率；并且根据本发明的装置可基于已有的基本部件，如FPGA或ASIC内的DSP部件来实现，从而无需依赖于供应商的产品发展方向。
图3示意出了本发明另一个方面的一种用于基带处理的方法流程图。所述方法基于所述立方流处理装置来实现。
其中，所述方法包括步骤S1、步骤S2以及步骤S3。
在步骤SI中，立方流处理装置由指令缓存中获取指令并译码。
在步骤S2中，立方流处理装置对译码后获得的待处理指令，判断其是否为特定指令，当判断为特定指令时，将该指令发送至特殊处理装置。优选地，所述特定指令为自定义的特殊操作指令。
具体地，立方流处理装置判断所述待处理指令是否包含于预定的特定指令列表中，当判断该待处理指令包含于预定的特定指令列表中时，将该指令发送至特殊处理装置。
例如，当立方流处理装置在步骤SI中获得的待处理指令为INV，并判断INV为预定的特定指令，则立方流处理装置确定将INV分配至特殊处理装置。
需要说明的是，上述举例仅为更好地说明本发明的技术方案，而非对本发明的限制，本领域技术人员应该理解，任何对译码后获得的待处理指令，判断其是否为特定指令，当判断为特定指令时，将该指令发送至特殊处理装置的实现方式，均应包含在本发明的范围内。
在步骤S3中，当特殊处理装置接收到待处理指令后，由寄存器阵列与其对应的数据区域中获取数据，以对该数据进行处理，并将处理结果存入至该数据区域中。
具体地，当特殊处理装置接收到待处理指令后，由该立方流处理装置的寄存器阵列中预定的与特殊处理装置对应的数据区域中获取与该待处理指令相应的数据，以执行所述待处理指令，并执行完成后的处理结果存回至该数据区域的可用区域中。
作为本发明的优选实施例之一，根据本发明的方法还包括步骤S4(图未示)、步骤S5 (图未示)和步骤S6 (图未示)。
在步骤S4中，当立方流处理装置判断在步骤S2中所获得的指令不为特定指令时，将该待处理指令进行拆分以获得多个该待处理指令的子处理指令，并将拆分后的各个子处理指令分别发送至所述多个可并行处理的G-ALU。
具体地，当立方流处理装置在步骤S2中判断所获得的指令不为特定指令时，按照预订的指令处理方式对该待处理指令进行拆分，以获得多个分别对应于立方流处理装置中的各个G-ALU的子处理指令，并将各个子处理指令分别发送至其相应的G-ALU中。
例如，立方流处理装置中包含4个可执行并行处理的G_ALU_1至G_ALU_4时，当立方流处理装置判断步骤SI中获得的待处理指令instructionl不为特定指令时，将该指令进行拆分，以分别获得子处理指令instrul、instru2、inst;ru3、inst;ru4,并分别将其发送至G-ALU_1、G-ALU_2、G_ALU_3 和 G_ALU_4。
需要说明的是，上述举例仅为更好地说明本发明的技术方案，而非对本发明的限制，本领域技术人员应该理解，任何当判断所获得的指令不为特定指令时，将该待处理指令进行拆分以获得多个该待处理指令的子处理指令，并将拆分后的各个子处理指令分别发送至所述多个可并行处理的G-ALU的实现方式，均应包含在本发明的范围内。
在步骤S5中，对所述多个并行处理的G-ALU中的每个G-ALU，当接收到待处理指令后，从所述寄存器阵列与自身所对应的数据区域中获取数据，并将处理结果存入至该数据区域中。
具体地，对所述多个并行处理的G-ALU中的每个G-ALU，当该G-ALU接收到待处理指令后，根据所接收到的指令，由立方流处理装置的寄存器阵列中，与自身对应的数据区域中获取与该子处理指令相应的数据，以执行所需的操作，以获得的与该子处理指令对应的子处理结果，并将该子处理结果仍存至寄存器阵列的该数据区域中。
接着，在步骤S6中，将所述多个并行处理的G-ALU的子处理结果进行合并以获得最终的处理结果。
具体的，立方流处理装置由寄存器阵列中与各个G-ALU对应的数据存储区域中获取当前各个G-ALU分别获得的子处理结果，并按照预定的合并规则，将各个子处理数据进行合并，以获得最终的处理结果。
其中，本领域技术人员应可根据实际情况和需求来确定按照预定的合并规则将各个子处理结果的数据进行合并以获得最终处理结果的方式，在此不再赘述。
根据本发明的方法，由于采用了由m-ALU构成的特殊处理装置来对特定指令，特别是自定义的复杂指令进行处理，提高了处理特定指令的效率；并且，对于普通指令通过多个G-ALU来进行并行处理，一方面避免了由特殊处理装置处理所有指令而造成特殊处理装置负担过重，无法充分发挥特殊处理装置的处理优势的情况，另一方面也进一步提高了该立方流处理装置的处理效率。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此夕卜，显然“包括” 一词不排除其他单元或步骤，单数不排除复数。系统权利要求中陈述的多个单元或装置也可以由一个单元或装置通过软件或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。
权利要求
1.一种复合处理装置，其中，所述复合处理装置包括由多个处理单元构成的三维胞元阵列结构，其中，每个处理单元包括四个输入端和至少一个输出端，其中，每个处理单元至少与一个处理单元相连接。
2.根据权利要求1所述的复合处理装置，其中，所述复合处理装置包括4*4*4个处理单元以及一个控制单元，其中，每个处理单元包括3个DSP逻辑片，每个DSP逻辑片均包含4个输入端与I个输出端。
3.一种m-ALU部件，其中，所述m-ALU部件中包含如权利要求1或2所述的复合处理装置。
4.一种用于基带处理的立方流处理装置，内部系统时钟、总线时钟、程序计数器、指令缓存装置、寄存器阵列、数据缓存、多线程调度装置、存储/下载装置、TLB和二级缓存、DMA控制器、DDR2控制器、无线IP以及通用公共无线接口界面，其中，所述立方流处理装置还包括指令获取译码装置、指令分配装置以及特殊处理装置，其中，所述特殊处理装置包括一个或多个如权利要求3所述的m-ALU部件，其中: 指令获取译码装置用于由指令缓存装置中获取指令并译码以获得待处理指令； 指令分配装置用于对所述待处理指令，判断其是否为特定指令，当判断为特定指令时，将该指令发送至特殊处理装置； 特殊处理装置用于当接收到待处理指令后，由该立方流处理装置的寄存器阵列中与自身对应的数据区域中获取数据，以对该数据进行处理，并将处理结果存入至该数据区域中。
5.根据权利要求5所述的立方流处理装置，其中，所述立方流处理装置还包括多个并行的G-ALU，其中: 指令分配装置还用于当判断所获得的指令不为特定指令时，将该待处理指令进行拆分以获得多个该待处理指令的子处理指令，并将拆分后的各个子处理指令分别发送至所述多个可并行处理的G-ALU ； 所述多个并行的G-ALU中的每个G-ALU用于当接收到待处理指令后，从所述立方流处理装置的寄存器阵列中与自身所对应的数据区域处获取数据，并将处理结果存入至该数据区域中。
6.根据权利要求4或5所述的立方流处理装置，其中，所述特殊处理装置可将数据发送至所述各个G-ALU，或者，由所述各个G-ALU处获取数据。
7.根据权利要求4至6中任一项所述的立方流处理装置，其中，所述特殊处理装置与所述抖个并行的G-ALU均对应相同的指令缓存装置、寄存器阵列、指令获取译码装置以及指令分配装置。
8.一种用于基带处理的方法，所述方法基于包含如权利要求4至8中任一项所述的立方流处理装置来实现，其中，所述方法包括以下步骤: -由指令缓存装置中获取指令并译码以获得待处理指令； -对所述待处理指令，判断其是否为特定指令，当判断为特定指令时，将该指令发送至特殊处理装置； -当接收到待处理指令后，由自身所属立方流处理装置的寄存器阵列中相应的数据区域中获取数据，以对该数据进行处理，并将处理结果存入至该数据区域中。
9.根据权利要求8所述的方法，其中，所述立方流处理装置还包括多个并行的G-ALU，其中，所述方法还包括以下步骤: -当判断所获得的指令不为特定指令时，将该待处理指令进行拆分以获得多个该待处理指令的子处理指令，并将拆分后的各个子处理指令分别发送至所述多个可并行处理的G-ALU ； 其中，所述多个并行处理的G-ALU中的每个G-ALU执行以下步骤: -当接收到子处理指令时，从所述寄存器阵列与自身所对应的数据区域中获取数据，并将处理结果存入至该数据区域中； 其中，所述方法还包括以下步骤: -将所述多个并行处理的 G-ALU的处理结果进行合并以获得最终的处理结果。
全文摘要
本发明的目的是提供一种用于基带处理的装置和方法。根据本发明的用于基带处理的立方流处理装置，包括指令获取译码装置、指令分配装置以及特殊处理装置，其中指令获取译码装置用于由指令缓存装置中获取指令并译码以获得待处理指令；指令分配装置用于对所述待处理指令，判断其是否为特定指令，当判断为特定指令时，将该指令发送至特殊处理装置；特殊处理装置用于当接收到待处理指令后，由该立方流处理装置的寄存器阵列中与自身对应的数据区域中获取数据，以对该数据进行处理，并将处理结果存入至该数据区域中。本发明的优点在于通过采用特殊处理装置来对特定指令，特别是自定义的复杂的指令进行处理，极大的提高了处理特定指令的效率。
文档编号H04L25/02GK103139110SQ20111039067
公开日2013年6月5日 申请日期2011年11月30日 优先权日2011年11月30日
发明者张电波, 周代彬 申请人:上海贝尔股份有限公司
最新回复(0)