在电缆通信装置的元件之间传输数据的方法、设备和系统的制作方法
在电缆通信装置的元件之间传输数据的方法、设备和系统的制作方法
【专利摘要】一些示范性实施例包含在通信装置的元件之间传输信息的装置、系统和方法。例如，装置可包含前端，用于接收包含多个下游数据信道的模拟下游输入，并且提供包含恒定大小的下游帧的至少一个连续流的数字串行下游输出，下游帧包含多个恒定大小的下游数据帧，下游数据帧包含多个下游数据信道的下游样本数据；串行接口，包含至少一个串行通道来传输数字串行下游输出的至少一个流；以及处理器，用于在串行接口上接收数字串行下游，并且处理下游数据帧。
【专利说明】[0001] 在电缆通信装置的元件之间传输数据的方法、设备和系统
【背景技术】
[0002] 电缆网络可包含电缆调制器解调器(调制解调器)，其能够将下游数据从电缆调制 解调器终端系统（CMTS)传输到一个或多个装置(订户装置)，并且将上游数据将从装置传输 到 CMTS。
【专利附图】
【附图说明】
[0003] 为了图示的简单和清楚，在附图中示出的元件不一定是按比例绘制。例如，为了呈 现的清楚，一些元件的尺寸可相对于其它元件而夸大。此外，在附图间可重复参考标号来指 示对应或类似的元件。附图如下所列。
[0004] 图1是根据一些示范性实施例的电缆通信系统的示意框图图示。
[0005] 图2是根据一些示范性实施例的下游变换器的示意图示。
[0006] 图3是根据一些示范性实施例的包含对应于16个下游信道的每个的两对I-Q数 字样本的数据帧的示意图示。
[0007] 图4是根据一些示范性实施例的在电缆通信装置的元件之间传输数据的方法的 示意图示。
【具体实施方式】
[0008] 在以下详细描述中，阐述许多具体细节以便提供本发明的透彻理解。然而本领域 的普通技术人员将理解可在没有这些具体细节的情况下实践本发明。在其它实例中，未详 细描述已知的方法、过程、部件和电路以便不模糊本发明。
[0009] 在计算机存储器内的数据位或二进制数字信号上的操作的算法和符号表示的方 面呈现后面详细描述的一些部分。这些算法的描述和表示可能是数据处理领域中的技术人 员用来将他们工作的实质传达给本领域中的其它技术人员的技术。
[0010] 除非以其它方式具体表述，如从下文的论述显而易见的，可以意识到遍及说明书 讨论利用术语(例如，"处理"、"计算"、"估计"、"确定"等）指计算机或计算系统或类似电子 计算装置的动作和/或过程，它将计算系统的寄存器和/或存储器内的表示为物理(例如， 电子)量的数据操作和/或转换成类似地表示为计算系统的存储器、寄存器或其它这样的信 息存储或传送装置内的物理量的其它数据。如本文所使用的，术语"一"定义为一个或多于 一个。
[0011] 如本文所使用的，术语"多个"定义为两个或多于两个。如本文所使用的，术语"另 一"定义为至少第二或者更多。
[0012] 如本文所使用的，术语"包含"和/或"具有"定义为(但不限于）包括。
[0013] 如本文所使用的，术语"耦合"定义为以任何所希望的形式(例如，机械地、电子地、 数字地、直接、由软件、由硬件等）可操作地连接。
[0014] 一些实施例可结合各种装置和系统(例如，通信系统、通信装置、调制解调器、网 关、电缆网络、电缆调制解调器、电缆网关、个人计算机（PC)、服务器、连网装置、无论有线或 无线等）使用。本领域技术人员将理解这是所公开的实施例可在其中使用或与其一起使用 的很多很多装置的非常简短的列表。
[0015] 虽然在这方面不限制，但是如本文所使用的术语"集成电路"（1C)指任何合适的 微电路、微芯片、混合集成电路、数字集成电路和/或任何其它合适的电子电路，例如，其包 含薄衬底的表面中制造的多个电子装置。
[0016] 虽然在这方面不限制，但是如本文所使用的术语"片上系统"（SoC)指包含系统 的多个模块和/或部件的单个1C。SoC包含数字、模拟、混合信号、射频（RF)和/或任何其 它合适的功能。在一个实施例中，SoC可包含一个或多个控制器、处理器、微控制器、微处理 器、数字信号处理（DSP)核；一个或多个存储器；一个或多个定时源(例如，振荡器和/或锁 相环）；一个或多个外围设备(例如，计数器定时器或上电复位发生器）；一个或多个外部接 口（例如，通用串行总线（USB)、以太网接口、通用异步接收器传送器（UART)、串行外围接口 (SPI)等);一个或多个数字接口；一个或多个模拟接口；和/或任何其它合适的模块。例如， 装置(例如，电缆调制器解调器(调制解调器）或电缆网关）可包含能够处理对应于电缆通信 系统的下游和/或上游RF信道的下游和/或上游数字样本的SoC。
[0017] 现在参考图1，它示意性地图示根据一些示范性实施例的电缆通信系统100。
[0018] 在一些示范性实施例中，系统100可包含电缆通信装置102来将下游（DS)数据信 号108从电缆调制解调器终端系统（CMTS)104传输到一个或多个装置118 (也被称作"订户 装置"或"客户端装置")，并且将上游（US)数据信号110从订户装置118传输到CMTS 104。
[0019] 在一些示范性实施例中，电缆通信装置102可包含(或可以是部分）电缆调制解调 器、电缆网关等。
[0020] 在一些示范性实施例中，装置102可经由电缆网络106与CMTS 104通信。
[0021] 在一些示范性实施例中，系统100可包含能够经由通过网络106传送的RF信号 在CMTS 104与客户端装置118之间传递数据的有线电视（CATV)通信系统。例如，网络106 可包含同轴电缆以及(可选地）光纤的网络，例如，如果网络106包含光纤同轴电缆混合网 (HFC)基础设施。例如，在CMTS 104与客户端装置118之间传递的数据可包含电视数据、视 频数据、音频数据、因特网数据、电话数据等。
[0022] 在一些示范性实施例中，系统100的一个或多个元件可配置为根据电缆数据服务 接口规范（DOCSIS)(例如，DOCSIS 3. 0)和/或任何其它电缆通信标准和/或规范来通信。
[0023] 例如，在一些示范性实施例中，客户端装置118可包含以下中的至少一个：能够经 由装置102从CMTS 104接收电视数据的电视装置、能够经由装置102与CMTS 104交换电 话信号的电话装置、能够经由装置102从CMTS 104接收视频数据的视频装置、能够经由装 置102从CMTS 104接收音频数据的音频装置、能够经由装置102与CMTS 104交换IP信号 的因特网协议（IP)装置、能够经由装置102存储和/或处理从CMTS 104接收的数据的存 储装置、能够经由WLAN向/从CMTS 104传递数据的无线局域网（WLAN)装置等。
[0024] 在一些示范性实施例中，装置102可包含经由接口 114连接到处理器116的前端 (FE) 112,例如，如以下详细描述的。
[0025] 在一些示范性实施例中，接口 114可包含配置为在FE 112与处理器116之间串行 传输DS和/或US信息的串行接口，例如，如以下详细描述的。例如，接口 114可包含一个 或多个串行通道，例如，如以下描述的。例如，接口 114可包含高速串行接口，例如，串行高 级技术附件（SATA)接口，例如，根据5--展本0馇气游適;李·五万，外围部件互连 (PCI)的接口，例如，根据0馇气森懷的接口等。
[0026] 在一些示范性实施例中，DS信号108和US信号110可包含配置为在电缆网络106 上传输的模拟信号。
[0027] 例如，FE 112可配置为以包含多个下游数据信道的模拟输入的形式从电缆网络 106接收DS数据信号108。在一个非限制性示例中，FE 112可配置为以在RF DS频带(例 如，54-1002兆赫兹（MHz)的RF频带或任何其它RF频带)上调制的模拟RF信号的形式接收 DS数据信号108。在一个非限制性示例中，DS数据信号108可包含至少十六个DS信道，例 如，至少32个DS信道。在其它实施例中，DS数据信号108可在任何其它RF频带上调制和 /或可包含任何其它数量的DS信道。
[0028] 例如，FE 112可配置为以包含上游数据信道的模拟输出的形式在电缆网络106上 传输US数据信号110。在一个非限制性示例中，FE 112可配置为以在RF DS频带(例如， 5-85 MHz的RF频带，或任何其它RF频带）上调制的模拟RF信号的形式提供US数据信号 110。在其它实施例中，US数据信号110可在任何其它RF频带上调制和/或可包含两个或 者更多US信道。
[0029] 在一些示范性实施例中，FE 112可配置为将DS数据信号108变换成数字DS数据 信号。DS数据信号108可具有相对宽的带宽(例如，大约1千兆赫（GHz)的带宽)，例如，如 果DS数据信号108是在54-1002 MHz的RF频带上调制。
[0030] 在一些示范性实施例中，处理器116可配置为经由接口 114从FE 112接收数字DS 信号，并且(例如，数字地）解调并且处理DS信号。
[0031] 在一些示范性实施例中，处理器116可包含(或可实现为）部分SoC。例如，处理器 116可包含能够处理对应于系统100的下游和/或上游RF信道的下游和/或上游数字样本 的SoC，例如，根据DOCSIS和/或任何其它标准。
[0032] 在一些示范性实施例中，FE 112可经由DS数据帧的流(其可根据预定的数据链路 协议来配置）将DS数字信号传输到处理器116,例如，如以下详细描述的。
[0033] 在一些示范性实施例中，数据链路协议可包含高速协议，它可配置为在低引脚计 数上和/或以功率有效和/或可靠的方式来实现传输对应于DS信号108的数字样本。 [0034] 在一些示范性实施例中，数据链路协议可支持多个(例如，大量）电缆下游信道的 传送，例如，至少八个电缆下游信道，例如，至少十六个电缆下游信道，例如，32个电缆下游 信道或者更多。
[0035] 在一些示范性实施例中，数据链路协议可配置为支持经由接口 114从处理器116 到FE 102的数字化上游信号的传输，例如，如以下详细描述的。例如，数字化上游信号可包 含从客户端装置118接收的US数据。
[0036] 在一些示范性实施例中，FE 112可配置为以包含多个下游数据信道的模拟下游输 入的形式来接收DS数据信号108。FE 112可配置为提供包含恒定大小的下游帧的至少一 个连续流的数字串行下游输出130。下游帧可包含多个恒定大小的下游数据帧。例如，多个 下游数据帧的下游数据帧可包含下游有效载荷字段，它包含对应于DS输入信号108的两个 或者更多下游信道的每个信道的一个更多下游样本的下游样本数据。例如，帧的有效载荷 字段可包含对应于包含预定数量的多个下游数据信道的信道集的每个信道的一个更多下 游样本的下游样本数据，例如，如以下详细描述的。
[0037] 在一些示范性实施例中，处理器116可配置为在串行接口 114上接收数字串行下 游输出130、处理下游数据帧以及基于下游数据信道的下游样本将下游输出（例如）输出到 客户端装置118,例如，如以下详细描述的。
[0038] 在一些示范性实施例中，FE 112的数字串行下游输出可包含在串行接口 114的相 应多个串行通道上传输的多个串行流。根据这些实施例，串行流的流可包含多个下游数据 信道的预定数量的信道的下游数据。
[0039] 在一个示例中，流可包含多个下游数据信道的十六个信道的下游数据，并且有效 载荷字段可包含对应于十六个信道的每个信道的两个或者更多下游样本的下游样本数据， 例如，如以下关于表2描述的。
[0040] 在另一示例中，流可包含多个下游数据信道的八个信道的下游数据，并且有效载 荷字段可包含对应于八个信道的每个信道的四个或者更多下游样本的下游样本数据，例 如，如以下参考表4描述的。
[0041] 在一些示范性实施例中，下游样本数据可包含一个或多个下游样本的每个的同相 (I)分量和正交（Q)分量，例如，如以下详细描述的。
[0042] 在一些示范性实施例中，下游有效载荷字段可包含两个或者更多下游样本的下游 样本数据。在一个示例中，有效载荷字段可包含分别对应于两个或者更多下游样本的两个 或者更多部分。例如，对应于特定下游样本的特定部分可包含对应于两个或者更多信道的 每个的特定样本的下游样本数据。例如，下游样本数据可根据两个或者更多信道的次序而 布置在特定部分内，例如，如以下描述的。
[0043] 在一些示范性实施例中，下游帧的流还可包含一个或多个状态帧，例如，不包含下 游样本数据的帧。FE 112可传送状态帧(例如，作为"填充物"帧)，例如，以便在接口 114上 维持帧的连续流，如以下描述的。
[0044] 在一些示范性实施例中，FE 112可包含DS变换器120来将模拟DS数据信号108 变换成多个数字样本122。例如，数字样本122可包含DS数据信号108的多个DS信道的数 字样本。例如，数字样本122可包含用于每个样本的"I"分量和"Q"分量。例如，每个数字 样本122可由预定数量的位(例如，12个位）来表示。
[0045] 在一个非限制性示例中，DS数据信号108可包含至少16个信道的DS数据。根据 此示例，数字样本122可布置在多个位流中，例如，包含至少16组位流。位流的每个组可对 应于16个信道的特定信道。例如，位流的每个组可包含表示对应于特定信道的样本流的位 流。例如，位流的每个组可包含表示样本的"I"分量的12个位流和表示样本的"Q"分量的 12个位流。根据此示例，数字样本122可布置在16*12*2=384个位流中。在其它实施例中， 数字位122可布置在任何其它合适数量的组和/或流中。
[0046] 参考图2,它示意性地图示根据一些示范性实施例的DS变换器200。例如，DS变 换器200可执行DS变换器120 (图1)的功能性。
[0047] 在一些不范性实施例中，变换器200可配置为将模拟输入信号202 (例如，包含DS 数据信号108 (图1))变换成多个数字样本216 (例如，包含数字样本122 (图1))。
[0048] 在一些示范性实施例中，变换器200可包含模拟低噪声放大器（LNA)204来放大输 入信号202,模拟抗混叠过滤器（AAF)206来过滤LNA 204的输出，以及模数变换器（ADC)来 将模拟输入信号202变换成包含多个数字样本的数字信号210。例如，ADC 208可以用预定 采样率将模拟输入信号202变换成预定位大小的样本。在一个示例中，ADC 208可以用每 秒2. 7千兆个样本（GSPS)的采样率将模拟输入信号202变换成12位样本。例如，ADC 208 可受控于锁相环（PLL) 214。
[0049] 在一些示范性实施例中，变换器200还可包含多个数字下变换器（DDC)212来将样 本210下变换成对应于多个DS信道的复合基带信号216。例如，如果输入信号202包含16 个DS信道的数据，则变换器200可包含16个DDC 212来将样本210变换成对应于16个DS 信道的16组位流。例如，如上所述，每组位流可包含表示样本的"I"分量的12个位流和表 示样本的"Q"分量的12个位流。
[0050] 参考回图1，在一些示范性实施例中，FE 112可包含DS成帧器124,其配置为在将 在接口 114上传输的多个帧126 (例如，作为到处理器116的流)中布置多个数字样本122， 如以下详细描述的。
[0051] 在一些示范性实施例中，成帧器124可支持对应于两个相应波特率的两个成帧模 式，例如，如以下详细描述的。在其它实施例中，成巾贞器124可只支持一个成巾贞模式和/或 任何其它成帧模式。例如，成帧器124可支持对应于预定波特率的全模式（FM)，以及具有FM 的波特率的一半的波特率的半模式（HM)。例如，HM可实现后备选项，例如，用于降低速率的 数据传输，例如，在不可能达到具有充分的位错误率（BER)的FM速率的情况下。备选地，在 HM满足数据传输要求的情况下可实现附加的鲁棒性。
[0052] 在一些示范性实施例中，成帧器124可支持任何具体信息速率和/或串行速率，例 如，以使串行速率等于或高于信息速率(例如，包含成帧冗余)。
[0053] 在一些示范性实施例中，接口 114可包含一个或多个DS串行通道来传输由成帧器 124生成的帧126。
[0054] 在一些示范性实施例中，由成帧器124生成的帧126可具有恒定的、预定的帧大 小，例如，如以下描述的。
[0055] 在一些示范性实施例中，成帧器124和/或接口 114可配置为支持各种串行链路 速率、DS信道的各种数量、FE 112的各种采样率和/或任何其它参数，同时维持恒定的帧 大小。例如，可根据串行链路速率、DS信道的数量、FE 112的采样率(例如，DDC 212 (图2) 的采样率)和/或任何其它参数来配置接口 114的每个DS通道传输的信道的数量和/或接 口 114中的DS通道的数量的一个或多个。
[0056] 例如，在一些示范性实施例中，可基于由FE 112利用的具体信道采样率和接口 114的链路速率来确定接口 114的每个DS通道传输的信道的数量，例如使得由成帧器124 生成的数据帧126的总信息速率可等于或者低于接口 114的链路速率。
[0057] 例如，在一些不范性实施例中，可基于包含在DS输入信号108中的DS信道的数量 以及每个DS通道使用的信道的数量来配置接口 114的DS通道的数量。
[0058] 在一些示范性实施例中，用于HM成帧模式的每个DS通道传送的信道的数量可以 是用于FM成帧模式的每个DS通道传送的信道的数量的一半。
[0059] 在一些示范性实施例中，在接口 114的下游通道之间可能没有时间依赖，例如，如 果DS输入108包含DOCSIS下游信道，例如，因为DOCSIS下游信道可能不是相关的。
[0060] 在一些示范性实施例中，成帧器124可在包含多个恒定大小的下游数据帧（以及， 可选地，多个状态帧)的恒定大小的下游帧126的至少一个连续流中布置数字样本122。成 帧器124可生成包含下游有效载荷字段的每个下游数据帧。例如，有效载荷字段可包含对 应于DS数据108的特定数量的下游数据信道的每个的一个更多下游样本的下游样本数据。
[0061] 在一个非限制性示例中，接口 114的每个串行通道可传输16个信道，并且成帧器 124可生成包含多个恒定大小的下游数据帧的下游帧126的连续流，每个下游数据帧包含 一对或多对样本，例如，对应于16个信道的每个的两对I-Q样本，例如，如以下详细描述的。
[0062] 在另一非限制性示例中，接口 114的每个串行通道可传输8个信道，并且成帧器 124可生成包含多个恒定大小的下游数据帧的下游帧126的连续流，每个下游数据帧包含 一对或多对样本，例如，对应于8个信道的每个的四对I-Q样本，例如，如以下详细描述的。
[0063] 在其它实施例中，帧126可包含数据帧，包含数字数据样本的任何其它数量和/或 布置。
[0064] 在一些示范性实施例中，成帧器124可生成将在接口 114上连续传送的帧126的 连续流，例如，如以下详细描述的。
[0065] 在一些示范性实施例中，成帧器124可生成包含下游数据帧和下游状态帧的帧 126。数据帧可包含携带数字样本122的数据的数据有效载荷字段，例如，如以下描述的。 状态帧可不包含数字样本122的数据。替代地，状态帧可用于将任何预定状态信息传递到 处理器116,和/或作为"填充物"巾贞来在接口 114上维持帧126的连续传送。例如，成帧器 124可将状态帧插入到帧126的流(例如，异步地)，例如，以便匹配数字样本122的数据率与 接口 114的串行速率。例如，当没有可用的数据帧准备用于传送时，成帧器124可将状态帧 插入到帧126。状态帧作为填充物的使用可允许将数字样本122的实际数据率调整成接口 114所要求的串行速率，例如，假设串行速率等于或高于包含数据帧冗余的数据率。
[0066] 在一些示范性实施例中，帧126的帧可包含由有效载荷字段跟随的同步（Sync)字 段，例如，10位同步字，例如，K. 28逗号同步字。例如，不同的同步字可用来区分数据帧与状 态帧。例如，第一同步字(例如，K28. 5同步字）可包含在数据帧中，以及第二不同的同步字 (例如，K28. 1同步字）可包含在状态帧中。
[0067] 在一些不范性实施例中，可利用10/8位编码或任何其它编码来编码有效载荷字 段。例如，如果使用10/8位编码，则帧126的帧的总位长度可以是10的倍数(在编码之前 是8)。
[0068] 在一些不范性实施例中，成巾贞器124可输出巾贞126以使首先输出最低有效位 (LSB)，并且最后输出最高有效位（MSB)。LSB位可表示为"0"。
[0069] 在一些不范性实施例中，巾贞还可包含报头字段，报头字段包含与巾贞相关的一个或 多个参数。例如，报头字段可包含指示帧是状态帧还是数据帧的值、指示帧的有效性的值 等。
[0070] 在一些示范性实施例中，帧还可包含检错和/或纠错字段，例如，包含校验值来验 证至少有效载荷字段以及(可选地）报头字段的完整性的校验字段("奇偶校验字段")。例 如，校验字段可包含循环冗余校验（CRC )值、Reed-So 1 omon (RS )前向纠错（FEC )值等。
[0071] 在一个非限制性示例中，校验字段可包含CRC值，例如，它可根据生成多项式(例 如，CRC-16生成多项式(例如，如美国国家标准协会（ANSI)定义的x16+x15+x 2+l生成多项 式)）来生成。
[0072] 在另一非限制性示例中，RS码可包含在Galois字段（GF) [28]的GF上定义的RS 码，例如，使用多项式。
[0073] 在一些示范性实施例中，帧126的帧可具有以下帧结构：
【权利要求】
1. 一种装置，包括： 处理器，用于通过串行接口接收包含恒定大小的下游帧的至少一个连续流的数字串行 下游输入，所述下游帧包含多个恒定大小的下游数据帧，所述下游数据帧的每个下游数据 帧包含下游有效载荷字段，所述下游有效载荷字段包含对应于多个下游数据信道的每个信 道的一个更多下游样本的下游样本数据，其中所述处理器将基于所述下游数据信道的所述 下游样本来处理所述下游数据帧并且输出下游输出。
2. 如权利要求1所述的装置，其中所述处理器将接收包含对应于上游数据信道的样本 的上游输入，并且生成包含恒定大小的上游帧的连续流的数字串行上游输出，所述上游帧 包含多个上游数据帧，所述上游数据帧的每个上游数据帧包含上游有效载荷字段，所述上 游有效载荷字段包含所述上游样本的上游样本数据。
3. 如权利要求1所述的装置，其中所述下游样本数据包括所述一个或多个下游样本中 的每个的同相（I)分量和正交（Q)分量。
4. 如权利要求1所述的装置，其中所述一个或多个下游样本包括两个或者更多下游样 本。
5. 如权利要求4所述的装置，其中所述有效载荷字段包括分别对应于所述两个或者更 多下游样本的两个或者更多部分，所述部分中的每个部分包含根据所述下游信道排序的相 应下游符号的下游样本数据。
6. 如权利要求1所述的装置，其中所述数字串行下游输入包含在相应多个串行通道 上传输的多个流，其中所述流的流包含所述多个下游数据信道的预定数量的信道的下游数 据，并且其中所述有效载荷字段包含对应于所述预定数量的信道中的每个信道的一个更多 下游样本的下游样本数据。
7. 如权利要求6所述的装置，其中所述流包含所述多个下游数据信道的十六个信道的 下游数据，并且其中所述有效载荷字段包含对应于所述十六个信道的每个信道的两个或者 更多下游样本的下游样本数据。
8. 如权利要求6所述的装置，其中所述流包含所述多个下游数据信道的八个信道的下 游数据，并且其中所述有效载荷字段包含对应于所述八个信道的每个信道的四个或者更多 下游样本的下游样本数据。
9. 如权利要求1所述的装置，其中下游帧的所述流包括不包含所述下游样本数据的一 个或多个状态帧。
10. 如权利要求1所述的装置，其中所述处理器包括片上系统（SoC)。
11. 一种装置，包括： 前端，用于接收包含多个下游数据信道的模拟下游输入，并且提供包含要在至少一个 相应串行通道上传送的恒定大小的下游帧的至少一个连续流的数字串行下游输出，所述下 游帧包含多个恒定大小的下游数据帧，所述下游数据帧的每个下游数据帧包含下游有效载 荷字段，所述下游有效载荷字段包含对应于所述多个下游数据信道的两个或者更多信道的 每个的一个更多下游样本的下游样本数据。
12. 如权利要求11所述的装置，其中所述前端将接收包含恒定大小的上游帧的连续流 的数字串行上游输入，所述上游帧包含多个上游数据帧，所述上游数据帧的每个上游数据 帧包含上游有效载荷字段，所述上游有效载荷字段包含对应于上游数据信道的一个或多个 上游样本的上游样本数据，并且生成包含所述上游数据信道的模拟上游输出。
13. 如权利要求11所述的装置，其中所述下游样本数据包括所述一个或多个下游样本 中的每个的同相（I)分量和正交（Q)分量。
14. 如权利要求11所述的装置，其中所述一个或多个下游样本包括两个或者更多下游 样本。
15. 如权利要求11所述的装置，其中所述数字串行下游输出包含在相应多个串行通道 上传输的多个流，其中所述流的流包含所述多个下游数据信道的预定数量的信道的下游数 据，并且其中所述有效载荷字段包含对应于所述预定数量的信道的每个信道的一个更多下 游样本的下游样本数据。
16. 如权利要求15所述的装置，其中所述流包含所述多个下游数据信道的十六个信道 的下游数据，并且其中所述有效载荷字段包含对应于所述十六个信道的每个信道的两个或 者更多下游样本的下游样本数据。
17. 如权利要求15所述的装置，其中所述流包含所述多个下游数据信道的八个信道的 下游数据，并且其中所述有效载荷字段包含对应于所述八个信道的每个信道的四个或者更 多下游样本的下游样本数据。
18. 如权利要求11所述的装置，其中下游帧的所述流包括不包含所述下游样本数据的 一个或多个状态帧。
19. 一种电缆通信系统，包括： 电缆通信装置，包括： 前端，用于接收包含多个下游数据信道的模拟下游输入，并且提供包含恒定大小的下 游帧的至少一个连续流的数字串行下游输出，所述下游帧包含多个恒定大小的下游数据 帧，所述下游数据帧包含所述多个下游数据信道的下游样本数据； 串行接口，包含至少一个串行通道来传输所述数字串行下游输出的所述至少一个流； 以及 处理器，用于在所述串行接口上接收所述数字串行下游、基于所述下游数据信道的所 述下游样本来处理所述下游数据帧并且输出下游输出。
20. 如权利要求19所述的系统，其中所述下游数据帧的每个下游数据帧包含下游有效 载荷字段，所述下游有效载荷字段包含对应所述多个下游数据信道的两个或者更多信道的 每个的一个更多下游样本的下游样本数据。
21. 如权利要求20所述的系统，其中所述下游样本数据包括所述一个或多个下游样本 中的每个的同相（I)分量和正交（Q)分量。
22. 如权利要求20所述的系统，其中所述一个或多个下游样本包括两个或者更多下游 样本。
23. 如权利要求20所述的系统，其中所述串行接口包括多个串行通道，所述数字串行 下游输出包含分别在所述多个串行通道上传输的多个流，其中所述流的流包含所述多个下 游数据信道的预定数量的信道的下游数据，并且其中所述有效载荷字段包含对应于所述预 定数量的信道中的每个信道的一个更多下游样本的下游样本数据。
24. 如权利要求19所述的系统，其中所述处理器将接收包含对应于上游数据信道的样 本的上游输入，并且经由所述接口将包含恒定大小的上游帧的连续流的数字串行上游输出 传输到所述前端，所述上游帧包括多个上游数据帧，所述上游数据帧的每个上游数据帧包 含上游有效载荷字段，所述上游有效载荷字段包含所述上游样本的上游样本数据。
25. 如权利要求19所述的系统，其中所述电缆通信装置包括电缆网关。
26. -种方法，包括： 在前端与处理器之间的串行接口上传输恒定大小的下游帧的至少一个连续流，所述下 游帧包含多个恒定大小的下游数据帧，所述下游数据帧的每个下游数据帧包含下游有效载 荷字段，所述下游有效载荷字段包含对应于多个下游数据信道的每个信道的一个更多下游 样本的下游样本数据。
27. 如权利要求26所述的方法，包括： 在所述串行接口上传输恒定大小的上游帧的连续流，所述上游帧包含多个上游数据 帧，所述上游数据帧的每个上游数据帧包含上游有效载荷字段，所述上游有效载荷字段包 含上游数据信道的上游样本数据。
28. 如权利要求26所述的方法，其中所述下游样本数据包括所述一个或多个下游样本 中的每个的同相（I)分量和正交（Q)分量。
29. 如权利要求26所述的方法，其中所述一个或多个下游样本包括两个或者更多下游 样本。
【文档编号】H04L29/12GK104094579SQ201280069660
【公开日】2014年10月8日 申请日期:2012年3月28日 优先权日:2012年2月13日
【发明者】S.舒尔曼, D.劳基亚诺夫, N.戈尔德曼, B.阿兰贝波拉 申请人:英特尔公司
【专利摘要】一些示范性实施例包含在通信装置的元件之间传输信息的装置、系统和方法。例如，装置可包含前端，用于接收包含多个下游数据信道的模拟下游输入，并且提供包含恒定大小的下游帧的至少一个连续流的数字串行下游输出，下游帧包含多个恒定大小的下游数据帧，下游数据帧包含多个下游数据信道的下游样本数据；串行接口，包含至少一个串行通道来传输数字串行下游输出的至少一个流；以及处理器，用于在串行接口上接收数字串行下游，并且处理下游数据帧。
【专利说明】[0001] 在电缆通信装置的元件之间传输数据的方法、设备和系统
【背景技术】
[0002] 电缆网络可包含电缆调制器解调器(调制解调器)，其能够将下游数据从电缆调制 解调器终端系统（CMTS)传输到一个或多个装置(订户装置)，并且将上游数据将从装置传输 到 CMTS。
【专利附图】
【附图说明】
[0003] 为了图示的简单和清楚，在附图中示出的元件不一定是按比例绘制。例如，为了呈 现的清楚，一些元件的尺寸可相对于其它元件而夸大。此外，在附图间可重复参考标号来指 示对应或类似的元件。附图如下所列。
[0004] 图1是根据一些示范性实施例的电缆通信系统的示意框图图示。
[0005] 图2是根据一些示范性实施例的下游变换器的示意图示。
[0006] 图3是根据一些示范性实施例的包含对应于16个下游信道的每个的两对I-Q数 字样本的数据帧的示意图示。
[0007] 图4是根据一些示范性实施例的在电缆通信装置的元件之间传输数据的方法的 示意图示。
【具体实施方式】
[0008] 在以下详细描述中，阐述许多具体细节以便提供本发明的透彻理解。然而本领域 的普通技术人员将理解可在没有这些具体细节的情况下实践本发明。在其它实例中，未详 细描述已知的方法、过程、部件和电路以便不模糊本发明。
[0009] 在计算机存储器内的数据位或二进制数字信号上的操作的算法和符号表示的方 面呈现后面详细描述的一些部分。这些算法的描述和表示可能是数据处理领域中的技术人 员用来将他们工作的实质传达给本领域中的其它技术人员的技术。
[0010] 除非以其它方式具体表述，如从下文的论述显而易见的，可以意识到遍及说明书 讨论利用术语(例如，"处理"、"计算"、"估计"、"确定"等）指计算机或计算系统或类似电子 计算装置的动作和/或过程，它将计算系统的寄存器和/或存储器内的表示为物理(例如， 电子)量的数据操作和/或转换成类似地表示为计算系统的存储器、寄存器或其它这样的信 息存储或传送装置内的物理量的其它数据。如本文所使用的，术语"一"定义为一个或多于 一个。
[0011] 如本文所使用的，术语"多个"定义为两个或多于两个。如本文所使用的，术语"另 一"定义为至少第二或者更多。
[0012] 如本文所使用的，术语"包含"和/或"具有"定义为(但不限于）包括。
[0013] 如本文所使用的，术语"耦合"定义为以任何所希望的形式(例如，机械地、电子地、 数字地、直接、由软件、由硬件等）可操作地连接。
[0014] 一些实施例可结合各种装置和系统(例如，通信系统、通信装置、调制解调器、网 关、电缆网络、电缆调制解调器、电缆网关、个人计算机（PC)、服务器、连网装置、无论有线或 无线等）使用。本领域技术人员将理解这是所公开的实施例可在其中使用或与其一起使用 的很多很多装置的非常简短的列表。
[0015] 虽然在这方面不限制，但是如本文所使用的术语"集成电路"（1C)指任何合适的 微电路、微芯片、混合集成电路、数字集成电路和/或任何其它合适的电子电路，例如，其包 含薄衬底的表面中制造的多个电子装置。
[0016] 虽然在这方面不限制，但是如本文所使用的术语"片上系统"（SoC)指包含系统 的多个模块和/或部件的单个1C。SoC包含数字、模拟、混合信号、射频（RF)和/或任何其 它合适的功能。在一个实施例中，SoC可包含一个或多个控制器、处理器、微控制器、微处理 器、数字信号处理（DSP)核；一个或多个存储器；一个或多个定时源(例如，振荡器和/或锁 相环）；一个或多个外围设备(例如，计数器定时器或上电复位发生器）；一个或多个外部接 口（例如，通用串行总线（USB)、以太网接口、通用异步接收器传送器（UART)、串行外围接口 (SPI)等);一个或多个数字接口；一个或多个模拟接口；和/或任何其它合适的模块。例如， 装置(例如，电缆调制器解调器(调制解调器）或电缆网关）可包含能够处理对应于电缆通信 系统的下游和/或上游RF信道的下游和/或上游数字样本的SoC。
[0017] 现在参考图1，它示意性地图示根据一些示范性实施例的电缆通信系统100。
[0018] 在一些示范性实施例中，系统100可包含电缆通信装置102来将下游（DS)数据信 号108从电缆调制解调器终端系统（CMTS)104传输到一个或多个装置118 (也被称作"订户 装置"或"客户端装置")，并且将上游（US)数据信号110从订户装置118传输到CMTS 104。
[0019] 在一些示范性实施例中，电缆通信装置102可包含(或可以是部分）电缆调制解调 器、电缆网关等。
[0020] 在一些示范性实施例中，装置102可经由电缆网络106与CMTS 104通信。
[0021] 在一些示范性实施例中，系统100可包含能够经由通过网络106传送的RF信号 在CMTS 104与客户端装置118之间传递数据的有线电视（CATV)通信系统。例如，网络106 可包含同轴电缆以及(可选地）光纤的网络，例如，如果网络106包含光纤同轴电缆混合网 (HFC)基础设施。例如，在CMTS 104与客户端装置118之间传递的数据可包含电视数据、视 频数据、音频数据、因特网数据、电话数据等。
[0022] 在一些示范性实施例中，系统100的一个或多个元件可配置为根据电缆数据服务 接口规范（DOCSIS)(例如，DOCSIS 3. 0)和/或任何其它电缆通信标准和/或规范来通信。
[0023] 例如，在一些示范性实施例中，客户端装置118可包含以下中的至少一个：能够经 由装置102从CMTS 104接收电视数据的电视装置、能够经由装置102与CMTS 104交换电 话信号的电话装置、能够经由装置102从CMTS 104接收视频数据的视频装置、能够经由装 置102从CMTS 104接收音频数据的音频装置、能够经由装置102与CMTS 104交换IP信号 的因特网协议（IP)装置、能够经由装置102存储和/或处理从CMTS 104接收的数据的存 储装置、能够经由WLAN向/从CMTS 104传递数据的无线局域网（WLAN)装置等。
[0024] 在一些示范性实施例中，装置102可包含经由接口 114连接到处理器116的前端 (FE) 112,例如，如以下详细描述的。
[0025] 在一些示范性实施例中，接口 114可包含配置为在FE 112与处理器116之间串行 传输DS和/或US信息的串行接口，例如，如以下详细描述的。例如，接口 114可包含一个 或多个串行通道，例如，如以下描述的。例如，接口 114可包含高速串行接口，例如，串行高 级技术附件（SATA)接口，例如，根据5--展本0馇气游適;李·五万，外围部件互连 (PCI)的接口，例如，根据0馇气森懷的接口等。
[0026] 在一些示范性实施例中，DS信号108和US信号110可包含配置为在电缆网络106 上传输的模拟信号。
[0027] 例如，FE 112可配置为以包含多个下游数据信道的模拟输入的形式从电缆网络 106接收DS数据信号108。在一个非限制性示例中，FE 112可配置为以在RF DS频带(例 如，54-1002兆赫兹（MHz)的RF频带或任何其它RF频带)上调制的模拟RF信号的形式接收 DS数据信号108。在一个非限制性示例中，DS数据信号108可包含至少十六个DS信道，例 如，至少32个DS信道。在其它实施例中，DS数据信号108可在任何其它RF频带上调制和 /或可包含任何其它数量的DS信道。
[0028] 例如，FE 112可配置为以包含上游数据信道的模拟输出的形式在电缆网络106上 传输US数据信号110。在一个非限制性示例中，FE 112可配置为以在RF DS频带(例如， 5-85 MHz的RF频带，或任何其它RF频带）上调制的模拟RF信号的形式提供US数据信号 110。在其它实施例中，US数据信号110可在任何其它RF频带上调制和/或可包含两个或 者更多US信道。
[0029] 在一些示范性实施例中，FE 112可配置为将DS数据信号108变换成数字DS数据 信号。DS数据信号108可具有相对宽的带宽(例如，大约1千兆赫（GHz)的带宽)，例如，如 果DS数据信号108是在54-1002 MHz的RF频带上调制。
[0030] 在一些示范性实施例中，处理器116可配置为经由接口 114从FE 112接收数字DS 信号，并且(例如，数字地）解调并且处理DS信号。
[0031] 在一些示范性实施例中，处理器116可包含(或可实现为）部分SoC。例如，处理器 116可包含能够处理对应于系统100的下游和/或上游RF信道的下游和/或上游数字样本 的SoC，例如，根据DOCSIS和/或任何其它标准。
[0032] 在一些示范性实施例中，FE 112可经由DS数据帧的流(其可根据预定的数据链路 协议来配置）将DS数字信号传输到处理器116,例如，如以下详细描述的。
[0033] 在一些示范性实施例中，数据链路协议可包含高速协议，它可配置为在低引脚计 数上和/或以功率有效和/或可靠的方式来实现传输对应于DS信号108的数字样本。 [0034] 在一些示范性实施例中，数据链路协议可支持多个(例如，大量）电缆下游信道的 传送，例如，至少八个电缆下游信道，例如，至少十六个电缆下游信道，例如，32个电缆下游 信道或者更多。
[0035] 在一些示范性实施例中，数据链路协议可配置为支持经由接口 114从处理器116 到FE 102的数字化上游信号的传输，例如，如以下详细描述的。例如，数字化上游信号可包 含从客户端装置118接收的US数据。
[0036] 在一些示范性实施例中，FE 112可配置为以包含多个下游数据信道的模拟下游输 入的形式来接收DS数据信号108。FE 112可配置为提供包含恒定大小的下游帧的至少一 个连续流的数字串行下游输出130。下游帧可包含多个恒定大小的下游数据帧。例如，多个 下游数据帧的下游数据帧可包含下游有效载荷字段，它包含对应于DS输入信号108的两个 或者更多下游信道的每个信道的一个更多下游样本的下游样本数据。例如，帧的有效载荷 字段可包含对应于包含预定数量的多个下游数据信道的信道集的每个信道的一个更多下 游样本的下游样本数据，例如，如以下详细描述的。
[0037] 在一些示范性实施例中，处理器116可配置为在串行接口 114上接收数字串行下 游输出130、处理下游数据帧以及基于下游数据信道的下游样本将下游输出（例如）输出到 客户端装置118,例如，如以下详细描述的。
[0038] 在一些示范性实施例中，FE 112的数字串行下游输出可包含在串行接口 114的相 应多个串行通道上传输的多个串行流。根据这些实施例，串行流的流可包含多个下游数据 信道的预定数量的信道的下游数据。
[0039] 在一个示例中，流可包含多个下游数据信道的十六个信道的下游数据，并且有效 载荷字段可包含对应于十六个信道的每个信道的两个或者更多下游样本的下游样本数据， 例如，如以下关于表2描述的。
[0040] 在另一示例中，流可包含多个下游数据信道的八个信道的下游数据，并且有效载 荷字段可包含对应于八个信道的每个信道的四个或者更多下游样本的下游样本数据，例 如，如以下参考表4描述的。
[0041] 在一些示范性实施例中，下游样本数据可包含一个或多个下游样本的每个的同相 (I)分量和正交（Q)分量，例如，如以下详细描述的。
[0042] 在一些示范性实施例中，下游有效载荷字段可包含两个或者更多下游样本的下游 样本数据。在一个示例中，有效载荷字段可包含分别对应于两个或者更多下游样本的两个 或者更多部分。例如，对应于特定下游样本的特定部分可包含对应于两个或者更多信道的 每个的特定样本的下游样本数据。例如，下游样本数据可根据两个或者更多信道的次序而 布置在特定部分内，例如，如以下描述的。
[0043] 在一些示范性实施例中，下游帧的流还可包含一个或多个状态帧，例如，不包含下 游样本数据的帧。FE 112可传送状态帧(例如，作为"填充物"帧)，例如，以便在接口 114上 维持帧的连续流，如以下描述的。
[0044] 在一些示范性实施例中，FE 112可包含DS变换器120来将模拟DS数据信号108 变换成多个数字样本122。例如，数字样本122可包含DS数据信号108的多个DS信道的数 字样本。例如，数字样本122可包含用于每个样本的"I"分量和"Q"分量。例如，每个数字 样本122可由预定数量的位(例如，12个位）来表示。
[0045] 在一个非限制性示例中，DS数据信号108可包含至少16个信道的DS数据。根据 此示例，数字样本122可布置在多个位流中，例如，包含至少16组位流。位流的每个组可对 应于16个信道的特定信道。例如，位流的每个组可包含表示对应于特定信道的样本流的位 流。例如，位流的每个组可包含表示样本的"I"分量的12个位流和表示样本的"Q"分量的 12个位流。根据此示例，数字样本122可布置在16*12*2=384个位流中。在其它实施例中， 数字位122可布置在任何其它合适数量的组和/或流中。
[0046] 参考图2,它示意性地图示根据一些示范性实施例的DS变换器200。例如，DS变 换器200可执行DS变换器120 (图1)的功能性。
[0047] 在一些不范性实施例中，变换器200可配置为将模拟输入信号202 (例如，包含DS 数据信号108 (图1))变换成多个数字样本216 (例如，包含数字样本122 (图1))。
[0048] 在一些示范性实施例中，变换器200可包含模拟低噪声放大器（LNA)204来放大输 入信号202,模拟抗混叠过滤器（AAF)206来过滤LNA 204的输出，以及模数变换器（ADC)来 将模拟输入信号202变换成包含多个数字样本的数字信号210。例如，ADC 208可以用预定 采样率将模拟输入信号202变换成预定位大小的样本。在一个示例中，ADC 208可以用每 秒2. 7千兆个样本（GSPS)的采样率将模拟输入信号202变换成12位样本。例如，ADC 208 可受控于锁相环（PLL) 214。
[0049] 在一些示范性实施例中，变换器200还可包含多个数字下变换器（DDC)212来将样 本210下变换成对应于多个DS信道的复合基带信号216。例如，如果输入信号202包含16 个DS信道的数据，则变换器200可包含16个DDC 212来将样本210变换成对应于16个DS 信道的16组位流。例如，如上所述，每组位流可包含表示样本的"I"分量的12个位流和表 示样本的"Q"分量的12个位流。
[0050] 参考回图1，在一些示范性实施例中，FE 112可包含DS成帧器124,其配置为在将 在接口 114上传输的多个帧126 (例如，作为到处理器116的流)中布置多个数字样本122， 如以下详细描述的。
[0051] 在一些示范性实施例中，成帧器124可支持对应于两个相应波特率的两个成帧模 式，例如，如以下详细描述的。在其它实施例中，成巾贞器124可只支持一个成巾贞模式和/或 任何其它成帧模式。例如，成帧器124可支持对应于预定波特率的全模式（FM)，以及具有FM 的波特率的一半的波特率的半模式（HM)。例如，HM可实现后备选项，例如，用于降低速率的 数据传输，例如，在不可能达到具有充分的位错误率（BER)的FM速率的情况下。备选地，在 HM满足数据传输要求的情况下可实现附加的鲁棒性。
[0052] 在一些示范性实施例中，成帧器124可支持任何具体信息速率和/或串行速率，例 如，以使串行速率等于或高于信息速率(例如，包含成帧冗余)。
[0053] 在一些示范性实施例中，接口 114可包含一个或多个DS串行通道来传输由成帧器 124生成的帧126。
[0054] 在一些示范性实施例中，由成帧器124生成的帧126可具有恒定的、预定的帧大 小，例如，如以下描述的。
[0055] 在一些示范性实施例中，成帧器124和/或接口 114可配置为支持各种串行链路 速率、DS信道的各种数量、FE 112的各种采样率和/或任何其它参数，同时维持恒定的帧 大小。例如，可根据串行链路速率、DS信道的数量、FE 112的采样率(例如，DDC 212 (图2) 的采样率)和/或任何其它参数来配置接口 114的每个DS通道传输的信道的数量和/或接 口 114中的DS通道的数量的一个或多个。
[0056] 例如，在一些示范性实施例中，可基于由FE 112利用的具体信道采样率和接口 114的链路速率来确定接口 114的每个DS通道传输的信道的数量，例如使得由成帧器124 生成的数据帧126的总信息速率可等于或者低于接口 114的链路速率。
[0057] 例如，在一些不范性实施例中，可基于包含在DS输入信号108中的DS信道的数量 以及每个DS通道使用的信道的数量来配置接口 114的DS通道的数量。
[0058] 在一些示范性实施例中，用于HM成帧模式的每个DS通道传送的信道的数量可以 是用于FM成帧模式的每个DS通道传送的信道的数量的一半。
[0059] 在一些示范性实施例中，在接口 114的下游通道之间可能没有时间依赖，例如，如 果DS输入108包含DOCSIS下游信道，例如，因为DOCSIS下游信道可能不是相关的。
[0060] 在一些示范性实施例中，成帧器124可在包含多个恒定大小的下游数据帧（以及， 可选地，多个状态帧)的恒定大小的下游帧126的至少一个连续流中布置数字样本122。成 帧器124可生成包含下游有效载荷字段的每个下游数据帧。例如，有效载荷字段可包含对 应于DS数据108的特定数量的下游数据信道的每个的一个更多下游样本的下游样本数据。
[0061] 在一个非限制性示例中，接口 114的每个串行通道可传输16个信道，并且成帧器 124可生成包含多个恒定大小的下游数据帧的下游帧126的连续流，每个下游数据帧包含 一对或多对样本，例如，对应于16个信道的每个的两对I-Q样本，例如，如以下详细描述的。
[0062] 在另一非限制性示例中，接口 114的每个串行通道可传输8个信道，并且成帧器 124可生成包含多个恒定大小的下游数据帧的下游帧126的连续流，每个下游数据帧包含 一对或多对样本，例如，对应于8个信道的每个的四对I-Q样本，例如，如以下详细描述的。
[0063] 在其它实施例中，帧126可包含数据帧，包含数字数据样本的任何其它数量和/或 布置。
[0064] 在一些示范性实施例中，成帧器124可生成将在接口 114上连续传送的帧126的 连续流，例如，如以下详细描述的。
[0065] 在一些示范性实施例中，成帧器124可生成包含下游数据帧和下游状态帧的帧 126。数据帧可包含携带数字样本122的数据的数据有效载荷字段，例如，如以下描述的。 状态帧可不包含数字样本122的数据。替代地，状态帧可用于将任何预定状态信息传递到 处理器116,和/或作为"填充物"巾贞来在接口 114上维持帧126的连续传送。例如，成帧器 124可将状态帧插入到帧126的流(例如，异步地)，例如，以便匹配数字样本122的数据率与 接口 114的串行速率。例如，当没有可用的数据帧准备用于传送时，成帧器124可将状态帧 插入到帧126。状态帧作为填充物的使用可允许将数字样本122的实际数据率调整成接口 114所要求的串行速率，例如，假设串行速率等于或高于包含数据帧冗余的数据率。
[0066] 在一些示范性实施例中，帧126的帧可包含由有效载荷字段跟随的同步（Sync)字 段，例如，10位同步字，例如，K. 28逗号同步字。例如，不同的同步字可用来区分数据帧与状 态帧。例如，第一同步字(例如，K28. 5同步字）可包含在数据帧中，以及第二不同的同步字 (例如，K28. 1同步字）可包含在状态帧中。
[0067] 在一些不范性实施例中，可利用10/8位编码或任何其它编码来编码有效载荷字 段。例如，如果使用10/8位编码，则帧126的帧的总位长度可以是10的倍数(在编码之前 是8)。
[0068] 在一些不范性实施例中，成巾贞器124可输出巾贞126以使首先输出最低有效位 (LSB)，并且最后输出最高有效位（MSB)。LSB位可表示为"0"。
[0069] 在一些不范性实施例中，巾贞还可包含报头字段，报头字段包含与巾贞相关的一个或 多个参数。例如，报头字段可包含指示帧是状态帧还是数据帧的值、指示帧的有效性的值 等。
[0070] 在一些示范性实施例中，帧还可包含检错和/或纠错字段，例如，包含校验值来验 证至少有效载荷字段以及(可选地）报头字段的完整性的校验字段("奇偶校验字段")。例 如，校验字段可包含循环冗余校验（CRC )值、Reed-So 1 omon (RS )前向纠错（FEC )值等。
[0071] 在一个非限制性示例中，校验字段可包含CRC值，例如，它可根据生成多项式(例 如，CRC-16生成多项式(例如，如美国国家标准协会（ANSI)定义的x16+x15+x 2+l生成多项 式)）来生成。
[0072] 在另一非限制性示例中，RS码可包含在Galois字段（GF) [28]的GF上定义的RS 码，例如，使用多项式。
[0073] 在一些示范性实施例中，帧126的帧可具有以下帧结构：
【权利要求】
1. 一种装置，包括： 处理器，用于通过串行接口接收包含恒定大小的下游帧的至少一个连续流的数字串行 下游输入，所述下游帧包含多个恒定大小的下游数据帧，所述下游数据帧的每个下游数据 帧包含下游有效载荷字段，所述下游有效载荷字段包含对应于多个下游数据信道的每个信 道的一个更多下游样本的下游样本数据，其中所述处理器将基于所述下游数据信道的所述 下游样本来处理所述下游数据帧并且输出下游输出。
2. 如权利要求1所述的装置，其中所述处理器将接收包含对应于上游数据信道的样本 的上游输入，并且生成包含恒定大小的上游帧的连续流的数字串行上游输出，所述上游帧 包含多个上游数据帧，所述上游数据帧的每个上游数据帧包含上游有效载荷字段，所述上 游有效载荷字段包含所述上游样本的上游样本数据。
3. 如权利要求1所述的装置，其中所述下游样本数据包括所述一个或多个下游样本中 的每个的同相（I)分量和正交（Q)分量。
4. 如权利要求1所述的装置，其中所述一个或多个下游样本包括两个或者更多下游样 本。
5. 如权利要求4所述的装置，其中所述有效载荷字段包括分别对应于所述两个或者更 多下游样本的两个或者更多部分，所述部分中的每个部分包含根据所述下游信道排序的相 应下游符号的下游样本数据。
6. 如权利要求1所述的装置，其中所述数字串行下游输入包含在相应多个串行通道 上传输的多个流，其中所述流的流包含所述多个下游数据信道的预定数量的信道的下游数 据，并且其中所述有效载荷字段包含对应于所述预定数量的信道中的每个信道的一个更多 下游样本的下游样本数据。
7. 如权利要求6所述的装置，其中所述流包含所述多个下游数据信道的十六个信道的 下游数据，并且其中所述有效载荷字段包含对应于所述十六个信道的每个信道的两个或者 更多下游样本的下游样本数据。
8. 如权利要求6所述的装置，其中所述流包含所述多个下游数据信道的八个信道的下 游数据，并且其中所述有效载荷字段包含对应于所述八个信道的每个信道的四个或者更多 下游样本的下游样本数据。
9. 如权利要求1所述的装置，其中下游帧的所述流包括不包含所述下游样本数据的一 个或多个状态帧。
10. 如权利要求1所述的装置，其中所述处理器包括片上系统（SoC)。
11. 一种装置，包括： 前端，用于接收包含多个下游数据信道的模拟下游输入，并且提供包含要在至少一个 相应串行通道上传送的恒定大小的下游帧的至少一个连续流的数字串行下游输出，所述下 游帧包含多个恒定大小的下游数据帧，所述下游数据帧的每个下游数据帧包含下游有效载 荷字段，所述下游有效载荷字段包含对应于所述多个下游数据信道的两个或者更多信道的 每个的一个更多下游样本的下游样本数据。
12. 如权利要求11所述的装置，其中所述前端将接收包含恒定大小的上游帧的连续流 的数字串行上游输入，所述上游帧包含多个上游数据帧，所述上游数据帧的每个上游数据 帧包含上游有效载荷字段，所述上游有效载荷字段包含对应于上游数据信道的一个或多个 上游样本的上游样本数据，并且生成包含所述上游数据信道的模拟上游输出。
13. 如权利要求11所述的装置，其中所述下游样本数据包括所述一个或多个下游样本 中的每个的同相（I)分量和正交（Q)分量。
14. 如权利要求11所述的装置，其中所述一个或多个下游样本包括两个或者更多下游 样本。
15. 如权利要求11所述的装置，其中所述数字串行下游输出包含在相应多个串行通道 上传输的多个流，其中所述流的流包含所述多个下游数据信道的预定数量的信道的下游数 据，并且其中所述有效载荷字段包含对应于所述预定数量的信道的每个信道的一个更多下 游样本的下游样本数据。
16. 如权利要求15所述的装置，其中所述流包含所述多个下游数据信道的十六个信道 的下游数据，并且其中所述有效载荷字段包含对应于所述十六个信道的每个信道的两个或 者更多下游样本的下游样本数据。
17. 如权利要求15所述的装置，其中所述流包含所述多个下游数据信道的八个信道的 下游数据，并且其中所述有效载荷字段包含对应于所述八个信道的每个信道的四个或者更 多下游样本的下游样本数据。
18. 如权利要求11所述的装置，其中下游帧的所述流包括不包含所述下游样本数据的 一个或多个状态帧。
19. 一种电缆通信系统，包括： 电缆通信装置，包括： 前端，用于接收包含多个下游数据信道的模拟下游输入，并且提供包含恒定大小的下 游帧的至少一个连续流的数字串行下游输出，所述下游帧包含多个恒定大小的下游数据 帧，所述下游数据帧包含所述多个下游数据信道的下游样本数据； 串行接口，包含至少一个串行通道来传输所述数字串行下游输出的所述至少一个流； 以及 处理器，用于在所述串行接口上接收所述数字串行下游、基于所述下游数据信道的所 述下游样本来处理所述下游数据帧并且输出下游输出。
20. 如权利要求19所述的系统，其中所述下游数据帧的每个下游数据帧包含下游有效 载荷字段，所述下游有效载荷字段包含对应所述多个下游数据信道的两个或者更多信道的 每个的一个更多下游样本的下游样本数据。
21. 如权利要求20所述的系统，其中所述下游样本数据包括所述一个或多个下游样本 中的每个的同相（I)分量和正交（Q)分量。
22. 如权利要求20所述的系统，其中所述一个或多个下游样本包括两个或者更多下游 样本。
23. 如权利要求20所述的系统，其中所述串行接口包括多个串行通道，所述数字串行 下游输出包含分别在所述多个串行通道上传输的多个流，其中所述流的流包含所述多个下 游数据信道的预定数量的信道的下游数据，并且其中所述有效载荷字段包含对应于所述预 定数量的信道中的每个信道的一个更多下游样本的下游样本数据。
24. 如权利要求19所述的系统，其中所述处理器将接收包含对应于上游数据信道的样 本的上游输入，并且经由所述接口将包含恒定大小的上游帧的连续流的数字串行上游输出 传输到所述前端，所述上游帧包括多个上游数据帧，所述上游数据帧的每个上游数据帧包 含上游有效载荷字段，所述上游有效载荷字段包含所述上游样本的上游样本数据。
25. 如权利要求19所述的系统，其中所述电缆通信装置包括电缆网关。
26. -种方法，包括： 在前端与处理器之间的串行接口上传输恒定大小的下游帧的至少一个连续流，所述下 游帧包含多个恒定大小的下游数据帧，所述下游数据帧的每个下游数据帧包含下游有效载 荷字段，所述下游有效载荷字段包含对应于多个下游数据信道的每个信道的一个更多下游 样本的下游样本数据。
27. 如权利要求26所述的方法，包括： 在所述串行接口上传输恒定大小的上游帧的连续流，所述上游帧包含多个上游数据 帧，所述上游数据帧的每个上游数据帧包含上游有效载荷字段，所述上游有效载荷字段包 含上游数据信道的上游样本数据。
28. 如权利要求26所述的方法，其中所述下游样本数据包括所述一个或多个下游样本 中的每个的同相（I)分量和正交（Q)分量。
29. 如权利要求26所述的方法，其中所述一个或多个下游样本包括两个或者更多下游 样本。
【文档编号】H04L29/12GK104094579SQ201280069660
【公开日】2014年10月8日 申请日期:2012年3月28日 优先权日:2012年2月13日
【发明者】S.舒尔曼, D.劳基亚诺夫, N.戈尔德曼, B.阿兰贝波拉 申请人:英特尔公司
最新回复(0)