制造电路板的方法

xiaoxiao2020-9-9  6

【知识产权代理】【专利服务】Tel:18215660330

专利名称:制造电路板的方法
技术领域
本发明涉及一种制造电路板的方法,特别涉及可以高度集中地形成布线图案的薄电路板。
背景技术
下面将参照图8A-9D说明制造一个印刷电路板的常规方法,其中通过构建处理在一个核心基片的两侧上形成多层布线图案。
图8A-8F示出形成一个核心部分的步骤,其中布线图案被叠加在两个表面上。在图8A中,铜膜11被附着在核心基片10上。该核心基片10包括一个核心部件10a,其由包含玻璃纤维的环氧树脂和分别覆盖该核心部件10a的一个上表面和一个下表面的铜膜11所制成。
在图8B中,通过钻孔,在该核心基片10中形成一个通孔12。每个通孔12的内径大约为250μm。在图8C中,通过镀覆,该通孔12的内表面被铜层14所覆盖,使得在该核心基片10的上表面和下表面上的布线图案可以被电连接。
在图8D中,通孔12被填充有树脂16,以在该核心基片10的上表面和下表面上形成布线图案。在图8E中,铜层18形成在核心基片10的两个表面上,作为盖层(lid layer)。通过形成该盖层,包括该树脂16的端面的该核心基片10的整个表面被该铜盖层18所覆盖。
在图8F中,通过蚀刻该铜层14和18以及铜膜11,在核心基片10的两个表面上形成布线图案20,以形成核心部分22。请注意,在本例中,布线图案20通过消减处理而形成布线图案20,从而布线图案20的密度受到限制。
图9A-9D示出形成一个印刷电路板的步骤,其中布线图案形成在核心部分22的两个表面上。
在图9A中,通过构建处理(buildup process),布线图案24形成在核心部分22的两个表面上。符号26表示绝缘层。在不同层中的布线图案24被通道(via)28电连接。在图9B中,形成有布线图案24的基片的表面被光敏阻焊剂30所覆盖,然后它们被曝光和显影,从而该基片的表面的规定部分被阻焊剂30所覆盖。在图9C中,通过无电镀镍和无电镀金方法,覆盖布线图案24的表面。另外,通过镀覆,该布线图案的暴露表面被保护层32所覆盖。在图9D中,焊锡块34形成在布线图案24的电极处。通过上述步骤,完成该印刷电路板36。
目前,需要薄和紧凑的半导体器件,从而需要将安装半导体器件的具有高密度布线图案的薄电路板。但是,通过钻孔在该基片中钻出该通孔,从而每个通孔12的内径必须大约为250μm。即,不可能以更窄的间距钻出该通孔12,从而必须限制布线图案的密度。在具有核心基片的常规印刷电路板中,在要被安装半导体芯片的电极之间的间距例如为200μm,但是用于与外部器件相连接的电极之间的间距例如为200μm,因此在布线图案之间的间距必须向着用于与外部设备相连接的而加宽。在该印刷电路板中的布线图案的密度受到进一步的限制。
该薄电路板的核心基片10必须较薄。但是,需要一个特定的生产线,其可以传送和处理薄的核心基片。该薄的基片容易受到在形成该绝缘层和镀层的步骤中产生的应力的形变。因此,难以控制该薄电路板的尺寸,使得将形成高密度布线图案的薄电路板的精度必须被降低。

发明内容
本发明要解决上述问题。
本发明的一个目的是提供一种制造薄电路板的方法,其能够避免核心基片的形变,保证其尺寸和高密度的布线图案,从而实现紧凑和高性能的半导体器件。
为了实现该目的,本发明具有如下构造。
即,本发明的制造电路板的方法包括如下步骤通过构建处理在一个核心基片上形成一个多层体,其中被一个绝缘层所绝缘的不同层上的布线图案被电连接;以及把该多层体与该核心基片相分离,其中一个金属层被真空附着在该半导体基片上,通过构建处理把该多层体形成在该金属层上,并且通过破坏在该核心基片与该金属层之间的真空状态,把该多层体与该金属层一同从该核心基片上分离。请注意,具有足够的韧性的各种板,例如塑料板、其两个表面被铜层所覆盖的板、金属板,可以被用作为该核心基片。例如可以通过用负压吸住该核心基片的表面上的金属层并且用粘合剂气密密封该核心基片的外边缘而执行该真空附着。可以通过切割该基片和气密密封部分而破坏该真空状态。
并且,制造本发明的一个电路板的方法包括如下步骤通过构建处理在一个核心基片上形成一个多层体,其中由一个绝缘层所绝缘的不同层上的布线图案被电连接;以及把该多层体与该核心基片相分离,其中一个第一金属层被附着在该核心基片上、一个第二金属层被真空附着在第一金属层上,通过该构建处理,该多层体被形成在第二金属层上,并且通过破坏该第一金属层和第二金属层之间的真空状态而使得该多层体和第二金属层一同与该核心基片相分离。
在该方法中,该第二金属层可以比第一金属层更宽,被真空附着在该第一金属层上的第二金属层的外边缘可以被附着在该核心基片上,并且该多层体和核心基片可以在稍微从该第一金属层的外边缘向内偏移的位置处被切割,从而破坏该第一金属层和第二金属层之间的真空状态,从而该多层体和第二金属层一同与该核心基片相分离。
请注意,通过例如用一种粘合剂气密密封该真空附着部分的外边缘,当第一金属层和第二金属层被真空附着时,可以保持该气密密封部分的真空状态。通过真空附着该第一金属层和第二金属层并且例如通过一种粘合剂把第二金属层的外边缘附着到该核心基片的表面上,可以保持在第一金属层和第二金属层之间的真空状态。
另外,本发明的制造电路板的方法包括如下步骤通过构建处理在一个核心基片上形成一个多层体,其中由一个绝缘层所绝缘的不同层上的布线图案被电连接;把该多层体与该核心基片相分离;以及对已经被分离的多层体应用一个规定处理。
在本发明的该方法中,通过构建处理,该多层体形成在作为基底的核心基片上,从而可以避免例如收缩、翘曲这样的多层体的缺陷。因此,可以正确地控制该电路板的尺寸。另外,通过构建处理在该多层体中形成该布线图案,使得包括该多层体的电路板较薄和紧凑,并且该布线图案是高密度的。


下面将通过例子并且参照附图描述本发明的实施例,其中图1A-1C为示出在一个核心基片的两个表面上形成布线图案的步骤的示意图;图2为一个被粘合部分的放大视图,其中一个粘合层、一个第一金属层和一个第二金属层被粘合;图3A-3C为示出把多层体与该核心基片相分离的步骤的示意图;图4A-4D为示出形成其表面被阻焊剂所覆盖的一个电路板的步骤的示意图;图5A-5C为示出形成其表面被没有阻焊剂所覆盖的电路板的步骤的示意图;图6A-6D为示出形成另一个例子的布线图案的步骤的示意图;图7A-7F为示出另一个例子的形成其表面被阻焊剂所覆盖的电路板的步骤的示意图;图8A-8F和9A-9D为示出制造该印刷电路板的常规方法的示意图。
具体实施例方式
下面将参照附图详细描述本发明的优选实施例。
图1A-1C为示出本发明的制造电路板的方法的示意图。图1A示出本发明的特征步骤,其中第一金属层41和第二金属层42被附着在核心基片10的两个表面上,其包括核心部件10a和通过胶膜40附着在核心部件10a的两个表面上的铜膜11。
为了确保处理和传送该核心基片10,该核心基片10具有足够的坚固性。另外,该核心基片10具有足够的韧性,以避免由于在该核心基片10上形成绝缘层和镀层时产生的应力所造成的变形。在本实施例中,该核心部件10a是一个环氧树脂片,其厚度为0.3-0.4mm,并且其包括玻璃纤维。另外,具有9μm的厚度的铜膜被附着在核心基片10的核心部件10a的两个表面上。请注意,该核心基片10可以由除了包含玻璃纤维的环氧树脂之外的具有足够的韧性其他材料所制成。坚韧的塑料、金属片等等可以被用作为该核心基片。
在本实施例中,多个核心基片10被形成在一个大的基片上。因此,绝缘层和镀层被形成在该大基片上,以在该大基片上制造多个电路板。
在本实施例中,胶膜40由例如环氧树脂这样的热固树脂所制成;第一金属层41由具有18μm的厚度的铜膜所制成;以及该第二金属层42由具有35μm的厚度的铜膜所制成。
该胶膜40把第一金属层41粘合和固定在核心基片10的表面上,并且把第二金属层42的外边缘粘合在核心基片10上。因此,胶膜40分别覆盖核心基片10的整个表面,并且第一金属层41的外边缘被设置为相对该第二金属层42的外边缘稍微靠内侧。即,第二金属层42被设计为比第一金属层41更宽。
在图1B中,通过真空热压机,第一金属层41和第二金属层42与胶膜40一同被压在核心基片10的两个表面上。在该真空热压机的处理中,图1A中所示的整个核心基片10被真空或负压所吸引,然后叠加的第一金属层41和第二金属层42与胶膜40一同被加热和加压。通过该真空热压机,用胶膜40a把第一金属层41固定在核心基片10的两个表面的铜膜11上;用胶膜40a把第二金属层42的外边缘固定在核心基片10的两个表面的铜膜11上。
图2为一个被粘合部分的放大视图,其中用胶膜40a把第一金属层41和第二金属层42粘合在核心基片10上。该第一金属层41和第二金属层42沿着粗实线“A”被粘合在胶膜40a上。该第一金属层41被沿着点线“B”粘合在第二金属层42上,两个金属层41和42被真空或负压相互吸附。即,如果破坏两个金属层41和42的真空附着部分的真空状态,则第一金属层41可以从第二金属层42上分离。
在图1C中,通过构建处理,布线图案44形成在已经附着于核心基片10的两个表面上的第二金属层42的表面上。符号46表示绝缘层。在不同层中的布线图案44被通道48电连接。
在本实施例中,通道48是填充的通道,其类似于如图1C中所示的柱子被垂直连接。请注意,该布线图案44被随意地设计在任何层中。
图3A-3C为示出从核心基片10分离多层体50a和50b的步骤的示意图,该多层体是包含通过构建处理形成在核心基片10的两侧上的布线图案44、绝缘层46和通道48。
在图3A中,第三金属层43形成在多层体50a和50b的外表面上,并且其厚度等于第二金属层42的厚度。当多层体50a和50b被从核心基片10上分离时,该第三金属层43被形成以避免包含布线图案44、绝缘层46和通道48的多层体50a和50b的翘曲。
该多层体50a和50b的厚度为300-400μm,并且多层体50a和50b可以被在下列过程中安全地处理和传送。但是,有时该多层体被其两个表面中的不平衡应力而导致翘曲。该第三金属层43平衡在每个多层体的两个表面中的应力,使得当多层体50a和50b与核心基片10相分离时,可以避免多层体50a和50b的翘曲。在本实施例中,第二金属层42是铜膜;第三金属层43是镀金属层,其厚度等于第二金属层42的厚度。
请注意,在本实施例中,每个多层体的布线图案44和五个绝缘层46被在垂直方向上对称地形成。利用该结构,在多层体的上表面和下表面中的应力可以被平衡,以避免翘曲。
在图3B中,核心基片10和构建层被沿着核心基片10等等的外边缘而切割,使得包含布线图案44的多层体50a与核心基片10相分离。该核心基片10等等被沿着图2中所示的线“C”而切割,即切割它们的位置被从第一金属层41的剖面线稍微向内偏移。通过沿着切割线“C”切割该构建层和核心基片10,该第二金属层42被分别从如图3B中所示的第一金属层41上分离,从而可以容易地使得多层体50a和50b与核心基片10相分离。
在本实施例中,通过旋转切割器,核心基片10被沿着该切割线而切割。因此,其表面被第二金属层42和第三金属层43所覆盖的大多层体50a和50b与核心基片10相分离。由于第二金属层的厚度和第三金属层的厚度相等,因此多层体50a和50b不翘曲,即可以制造平整的多层体50a和50b。该第一金属层41仅仅被真空附着到第三金属层43上,从而通过沿着第一金属层41的外边缘切割两个层41和42,可以容易地破坏两个层41和42之间的真空状态。因此,第一金属层41可以容易地与第二金属层42相分离。
当布线图案44被形成在不同层中时,执行真空处理,以形成该绝缘层46。该核心基片10的表面在该真空处理中与绝缘膜真空叠加。在真空处理步骤中的第一金属层41和第二金属层42之间的真空度高于其他步骤中的真空度,从而确保第一金属层41真空附着到第二金属层42上。
在本实施例的方法中,通过构建处理在核心基片10的两侧上形成布线图案44、绝缘层46和通道48,直到图3A中所示的状态。由于该构建层被形成在具有足够的韧性的核心基片10上,因此,核心基片10的尺寸等等可以被安全地控制,并且布线图案44等等可以具有高密度。这些优点是非常有效的。
请注意,用于在核心基片10的两侧上形成构建层的构建处理是已知的处理方法,从而可以使用常规的设备。
在图3C中,多层体50a的第二金属层42和第三金属层43被通过腐蚀从其两侧上除去。该金属层42和43可以被同时在相同的腐蚀溶液中除去,因此没有金属层42和43的多层体50a不会发生翘曲。图3C中所示的多层体50a具有适当厚度的多个绝缘层46,从而其可以在一个普通生产线上传送和处理。该多层体50b以及多层体50a也可以被处理。
图4A-4D为示出形成一个电路板的步骤的示意图,其中图3C中所示的多层体50a的外表面被阻焊剂所覆盖。
在图4A中,布线图案44a和44b被分别形成在多层体50a和50b的最外绝缘层46上并且通过通道48电连接到在相邻层中的布线图案44。通过如下步骤形成布线图案44a和44b通过激光装置在绝缘层46中形成通孔;执行去污处理;执行无电镀铜处理;与干膜相叠加;形成光刻胶图案以及使对应于布线图案44a和44b的部分曝光;通过电解电镀形成将作为布线图案44a和44b的铜层,其中通过无电镀形成的铜层被用作为用于提供电能的电极;除去该光刻胶图案;以及除去通过无电镀和在该多层体50a的外表面上曝光的铜部分。
在图4B中,光敏阻焊剂52被施加到多层体50a的两个外表面上,并且它们被曝光和显影用于构图。在图4C中,通过无电镀,该布线图案44a和44b的表面被镍和金所覆盖,从而在布线图案44a和44b上形成保护层54。
在图4D中,焊锡被印刷在布线图案44a上,以形成焊锡块56。一个半导体芯片将被安装在多层体50a的形成该焊锡块56的上表面上,从而焊锡块56被设置为对应该半导体芯片的电极。
下面将参照图5A-5C描述制造其表面不被阻焊剂所覆盖的电路板的另一个方法。
在图5A中,通过激光束使得通孔46形成在图3C中所示的多层体50a的最外绝缘层46上。请注意,在本实施例中,在下表面中的布线图案44b已经被预先形成为规定的图案,以连接另一个电路板。
在图5B中,通过无电镀,该布线图案44a和44b的表面被镍和金所覆盖,以在该布线图案44a和44b上形成保护层54。
在图5C中,焊锡被印刷在布线图案44上,以形成焊锡块56。完成该电路板。
在图4D和5C中所示的每个电路板中,该半导体芯片安装在包含焊锡块56的表面上,使得焊锡块56被设置为对应于该半导体芯片的电极。可以通过构建处理容易地形成精细布线图案,并且可以在正确的位置容易地形成用于与该半导体芯片的电极相连接的电极。如图4D和5C中所示,通过本发明的方法所制造的电路板仅仅具有构建层,从而不通过钻孔在该核心基片10中形成通孔。因此,布线图案的设计和布置不受到限制,从而随意地在任何层中设计和构图该布线图案、如图4D中所示的电路板具有五个绝缘层46,并且图5C中所示的电路板具有四个绝缘层46。在上述实施例的方法中,构建层(多层体50a和50b)被按次序形成在核心基片10的两侧上,然后多层体50a和50b与核心基片10相分离。在多层体中的层数目可以随意选择。在通过常规方法所制造的电路板中,在核心基片的一侧上的构建层的层数与在另一侧上的层数相等,从而该电路板的构建层的总数为偶数。
另一方面,在上述实施例中,该多层体的层数可以被随意选择。可以制造具有偶数和奇数层的多层体。即,与上述实施例不同,该多层体50a的层数与多层体50b的层数不同。另外,在该多层体50a中的布线图案的设计不同于,在多层体50b的设计。因此,可以用一个核心基片10制造用于不同产品的电路板(多层体50a和50b)。
图6A-6D和7A-7F为示出另一个实施例的步骤的示意图。在本实施例中,多个外金属层42a被分别形成在分别形成于核心基片10的两侧上的第二金属层42的表面上。这是本实施例的唯一点。该外金属层42a由不被用于除去第二金属层42的腐蚀溶液所腐蚀的金属所制成。例如,如果第二金属层42由铜所制成,则外金属层42a可以由Cr、Ti、Ni等等所制成。、在图6A中,被外金属层42a所覆盖的胶膜40、第一金属层41和第二金属层42被提供在核心基片10的两侧上。在图6B中,通过真空热压机,用胶膜40把第一金属层41和第二金属层42压在核心基片10上。
在图6C中,通过构建处理,布线图案41形成在核心基片10的两侧上。在本实施例中,外金属层42a被形成在第二金属层42上,从而铜膜可以被直接形成在外金属层42a的表面上,从而形成布线图案44。最好,在最外层中的外金属层42a和布线图案44覆盖多层体50a和50b的整个表面,以避免多层体50a和50b的翘曲。
在图6D中,在形成多层体50a和50b之后,核心基片10等等的外边缘被切割,从而多层体50a和50b与核心基片10相分离。与上述实施例相同,通过破坏真空状态,该第一金属层41被与第二金属层42相分离。
下面将参照图7A-7F描述从多层体50a形成电路板的步骤。在图7A中,仅仅通过腐蚀有选择地从多层体50a上除去第二金属层42。在不腐蚀外金属层42a的腐蚀溶液中执行用于除去第二金属层42的腐蚀。接着,在图7B中,仅仅外金属层42a被有选择地腐蚀。在不腐蚀布线图案44和通道48的腐蚀溶液中执行该腐蚀。
在图7C中,多层体50a被倒置。图7B中所示的多层体50a的下表面的表面状况不受到布线图案44的厚度的影响,从而焊锡块56将形成在该平整的下表面上。另外,可以提高将覆盖多层体50a的表面的阻焊剂52的表面的平整性。
在图7D中,该多层体50a和50b的表面被阻焊剂52所覆盖。在图7E中,布线图案44的表面被保护层54所覆盖。在图7F中,焊锡块56形成在多层体50a上。通过形成焊锡块56,完成该电路板。
在本实施例中,多层体50a和50b也通过构建处理形成在核心基片10上,因此可以制造具有高度精确密集的布线图案电路板。
该发明可以体现在其他具体形式中而不脱离其精神实质。因此,本实施例在所有方面中是说明性而非限制性的,本发明的范围由所附权利要求所表示,而不是由上文描述表示,并且包括在权利要求的等价含义和范围内的所有改变。
权利要求
1.一种制造电路板的方法,其中包括如下步骤通过构建处理在一个核心基片上形成一个多层体,其中被一个绝缘层所绝缘的不同层上的布线图案被电连接;以及把所述多层体与所述核心基片相分离,其中一个金属层被真空附着在所述半导体基片上,通过构建处理把所述多层体形成在所述金属层上,以及通过破坏在所述核心基片与所述金属层之间的真空状态,把所述多层体与所述金属层一同从所述核心基片上分离。
2.一种制造电路板的方法,其中包括如下步骤通过构建处理在一个核心基片上形成一个多层体,其中由一个绝缘层所绝缘的不同层上的布线图案被电连接;以及把该多层体与所述核心基片相分离,其中一个第一金属层被附着在所述核心基片上,一个第二金属层被真空附着在所述第一金属层上,通过该构建处理,所述多层体被形成在所述第二金属层上,以及通过破坏所述第一金属层和所述第二金属层之间的真空状态而使得所述多层体和所述第二金属层一同与所述核心基片相分离。
3.根据权利要求2所述的方法,其中所述第二金属层可以比所述第一金属层更宽,被真空附着在所述第一金属层上的所述第二金属层的外边缘被附着在所述核心基片上,以及所述多层体和所述核心基片在稍微从所述第一金属层的外边缘向内偏移的位置处被切割,从而破坏所述第一金属层和所述第二金属层之间的真空状态,从而所述多层体和所述第二金属层一同与所述核心基片相分离。
4.一种制造电路板的方法,其中包括如下步骤通过构建处理在一个核心基片上形成一个多层体,其中由一个绝缘层所绝缘的不同层面上的布线图案被电连接;把所述多层体与所述核心基片相分离;以及对已经被分离的多层体应用一个规定的处理。
全文摘要
一种制造电路板的方法,其能够避免核心基片的形变,保证其尺寸和高密度的布线图案,从而实现紧凑和高性能的半导体器件。本发明的制造电路板的方法包括如下步骤通过构建处理在一个核心基片上形成一个多层体,其中被一个绝缘层所绝缘的不同层上的布线图案被电连接;以及把该多层体与该核心基片相分离。一个金属层被真空附着在该半导体基片上。通过构建处理把该多层体形成在该金属层上,并且通过破坏在该核心基片与该金属层之间的真空状态,把该多层体与该金属层一同从该核心基片上分离。
文档编号H05K3/46GK1525806SQ200410001999
公开日2004年9月1日 申请日期2004年1月18日 优先权日2003年1月29日
发明者首藤贵志, 柏武文, 高野宪治, 饭田宪司, 阿部健一郎, 一郎, 司, 治 申请人:富士通株式会社

最新回复(0)