非易失性半导体存储器件中的自动编程电路的制作方法
专利名称：非易失性半导体存储器件中的自动编程电路的制作方法
技术领域：
本发明涉及非易失性半导体存储器件，特别地涉及在非易失性半导体存储器件中的自动编程电路。
带NAND结构化单元的存储器单元阵列有许多排列成行和列的矩阵的NAND单元组件。图9是表示普通的与非结构化单元的存储单元阵列的一部分的等效电路图。参看该图，从NU1至NUm的每一个与非单元组件有一其漏极与相应的位线连接的第一选择晶体管120和其源极与公共电源线CSL连接的第二选择晶体管121。存储单元晶体管(以下称为“存储器单元”)M1-M8的漏极——源极沟道串联在第一选择晶体管120的源极和第二选择晶体管121的漏极之间。第一选择晶体管120的栅极，存储器单元M1-M8的控制栅极和第二选择晶体管121的栅极分别地与第一选择线SL1，字线WL1-WL8和第二选择线SL2相连。第一和第二选择晶体管120和121和存储单元M1-M8等构造在在半导体基片的主平面上形成的P型阱中。在第一选择晶体管120的源极和存储单元M1的漏极之间的源极——漏极公共区域，存储单元M1-M8的源极——漏极公共区域，和在第二选择晶体管121的漏极和存储单元M8的源极之间的漏极——源极公共区域等形成在P型阱中。用多晶硅制成的浮栅，通过隧道氧化层，构造在存储器单元M1-M8的每一沟道上，并且用多晶硅或者有高熔点的金属硅化物制成的浮栅，通过中间绝缘层，构造在其上。在P型阱中形成的第一选择晶体管120的漏极区域分别地通过开口连到用高熔点金属硅化物或者金属制成的相应的位线上，在P型阱中形成的第二选择晶体管121的源区皆连到用高熔点金属硅化物或者金属制成的公共电源线CSL上。在编程，即写数据之前，完成存储单元的擦除操作。
将约20伏的擦除电压加到P型阱区域和将参考电压，即地电压，加到字线WL1-WL8上的方法，实现存储单元的擦除操作。随着贮存在浮栅上的电子穿过隧道氧化层发射到P型阱区域，存储器单元皆变为增强型晶体管。可以假设所擦除的存储单元存储着数据“1”。
与所选字线连接的存储器单元的编程操作，即数据“0”的写入操作，是采用将约18伏的编程电压加到所选择的字线，和将参考电压，即地电压Vss，加到在其上写入数据“0”的存储器单元的源极和漏极上的方法实现的。其后，被编程的存储单元的浮栅，通过隧道氧化层，积聚电子，这些存储器单元就变为耗尽型晶体管。
在编程之后，检验所选择的存储器单元，是否成功地被编程为有预定不变的门限电压值，以实现程序验证操作。这些擦除，编程和程序验证技术披露在1994年8月19日出版的，授予本发明人的94-18870号韩国专利文件中。
当EEPROM的容量变为高度集成时，存储器单元的尺寸，例如栅氧化层的宽度和厚度和沟道区域的宽度和长度，就会减小。然而，制造工艺的偏差不能保证栅氧化层，中间绝缘层和沟道区域的宽度和厚度的均匀性。这就使得编程存储器单元的门限电压值不等。如果至少一个编程存储器单元未达到所希望的门限电压，那末就读出错误数据。为了解决类似这样的问题，已经提出用于检验所选择存储单元是否成功地编程的程序检验器件。例如，象这样的程序验证技术披露在前面提到的94-18870号韩国专利文件中。但是，当在编程验证操作之后用恒定电平的编程电压进行再编程操作时，编程存储器单元的门限电压的是不相等的。环境条件，例如电源电压或者工作温度的变化，可使EEPROM的可靠性降低。
所以本发明的目的在于提供一种与工作温度和电源电压的变化无关，能保持所编程的存储器单元的均匀门限电压的非易失性半导体存储器。
本发明的另一目的在于提供一种与工艺过程的改变无关，能提高其可靠性的非易失性半导体存储器。
为了达到本发明的以上目的，提供一种非易失性的半导体存储器的自动编程电压发生器，所述存储器有许多浮动栅型存储器单元；用于对所选择的存储器单元编程的编电路；和用于检验所选择的存储器单元是否成功地编程的程序验证电路；所述自动动电压发光器包括用于产生编程电压的高压发生器；用于检测编程电压电平，以便每当所选择的存储单元未成功地编程时，顺序地在预定的电压范围内增加编程电压的微调电路；用于将所检测的电压电平与参考电压比较，然后产生比较信号的比较电路；和用于响应比较信号，起动高压发生器的高压发生控制电路。
在下面所提出的本发明的优选实施例的详细说明中，请参考以下附图
图1是说明按照本发明的优选实施例的编程电压发生器的电路图；图2是说明按照本发明的优选实施例的微调信号发生器的电路图；图3A是说明按照本发明的优选实施例的二进制计数器的电路图；图3B是说明在图3A的二进制计数器中的每一级的电路图；图4是说明用于产生驱动图3A的二进制计数器的时钟信号的时钟信号发生器；图5是说明按照本发明的优选实施例的控制信号发生器的电路图；图6是说明按照本发明的优选实施例的循环计数器的电路图；图7是表示关于按照本发明的优选实施例的编程电压发生器的电路的每一部分工作的定时图；图8是表示在按照本发明的优选实施例的编程循环和编程电压之间关系的图形；图9是表示有普通NAND结构化存储器单元的存储器单元阵列的一部分的等效电路图；图10是表示按照本发明的优选实施例的通路电压发生器的原理电路图；图11是表示与按照本发明的优选实施例的通路电压发生器有关的电路的每一部分的工作定时图；和图12是表示按照本发明的优选实施例的编程循环和编程电压之间关系的图形。
在本发明中使用的有-1.8伏门限电压的耗尽型N沟道晶体管(下文称为“D型晶体管”)，有0.7伏门限电压的增强型N沟道MOS晶体管(下文称为“N型晶体管”)，和有-0.9伏门限电压的P沟道MOS晶体管(下文称为“P型晶体管”)。
图1是编程电压发生器200的电路图。在该图中，高压发生器10用于产生编程电压Vpgm，以响应从高压发生控制电路20输出的电荷泵激信号φpp和其互补信号φpp。高压发生器10是公知电路，用于利用电荷激励法产生高于电源电压Vcc的编程电压Vpgm。该高压发生器10包括用于将初始电压Vcc-Vth提供给节点1的N型晶体管17，其自身沟道串连在节点1和输出节点2之间的N型晶体管11-16，和分别地与N型晶体管11-16的栅极连接的MOS电容器3-8。N型晶体管11-16的栅极分别地与它们的漏极相连，并且奇数MOS电容器3，5，和7的漏极—源极公共节点，和偶数MOS电容器4，6和8的漏极—源极公共节点分别地与电荷激励信号φpp及其互补信号φpp相连。
D型晶体管18和19的沟道串连在高压发生器10的输出节点2和电源电压Vcc之间，并且其栅极分别地与编程控制信号PGM和电源电压Vcc相连。在结束编程操作时，D型晶体管18和19起将编程电压Vpgm向电源电压Vcc放电的作用。
用于在编程操作期间顺序地增加编程电压Vpgm的微调电路30连接到输出节点2上。连接在地电压Vss和输出节点2之间的微调电路30中，N型晶体管31的沟道和电阻R1-R10，Rn和Rm彼此串连，并且N型晶体管31的栅极经倒相器32与编程控制信号PGM相连。在电阻Rn和R10之间的连接节点37，经N型晶体管33的沟道，连接到在电阻R1和N型晶体管31的漏极之间的连接节点38上。在电阻R10-R1之间的连接节点，经晶体管34和35的沟道，分别地连到连接节点38上。晶体管33-35的栅极分别地连到微调信号TRMP1-TRMP10上。晶体管33-35是旁路装置，用于顺序地旁路电阻R1-R10。
比较电路40起作将参考电压Vpref与在电阻Rm和Rn之间的连接节点36的电压V36比较的作用。在该比较电路40中，晶体管41的沟道连接在地电压Vss和公共节点46之间，而其栅极经倒相器47与编程控制信号PGM相连。P型晶体管44和N型晶体管42的沟道串连的第一支路和P型晶体管45和N型晶体管43串连的第二支路，并联在电源电压Vcc和公共节点46之间。P型晶体管44和45的栅极通常相互地连在一起，并且还与在P型晶体管45和N型晶体管43之间的连接节点48相连。参考电压Vpref，即约1.67伏加到N型晶体管43的栅极上。N型晶体管42的栅极连到公共节点36上。在P型晶体管44和N型晶体管42之间的连接节点49用作该比较电路40的输出端。当电压V36＞参考电压Vprer时，比较电路40输出逻辑“低”状态，当V36＜Vpref时，输出逻辑“高”状态。
高压发生控制电路20接在比较电路40和高压发生器10之间，并且作控制编程电压Vpgm以保持预定不变的电压电平。该高压发生控制电路20包括与非门22，它有一输入端连到连接节点49，另一端经倒相器21连到编程控制信号PGM上。在门24和25的第一输入端，经倒相器23接收与非门22的输出，而其第二输入端分别地接收来自振铃振荡器(未画出)的时钟脉冲φp和φp。其时，时钟脉冲φp和φp有约8兆赫的频率。与非门24和25，经倒相器26和27输出电荷泵激信号φpp和φpp。
若V36＞Vpref，高压发生控制电路20不起动，而当V36＜Vpref时，这就起动。因此，如果编程电压Vpgm增加，电压V36也增加。所以，高压发生控制电路20不起动，因此高压发生器10减小编程电压Vpgm。相反，如果编程电压Vpgm减小，高压发生器10增加编程电压Vpgm。因此，由于高压发生控制电路20的控制，编程电压Vpgm保持恒定的电压电平。
在晶体管33-35的截止状态，在输出节点2上的初始编程电压Vpgmin可以表示如下Vpgmin=Vpref(1+RmR1+R2+…+R10+Rn+Rm)…(1)]]>。
在晶体管35的导通状态，在输出节点25的编程电压Vpgm1可以表示如下Vpgm1=Vpref(1+RmR2+...+R10+Rn+Rm)...(2)]]>。
在晶体管34的导通状态，在输出节点2上的编程电压Vpgm2可以表示如下Vpgm2=Vpref(1+RmR3+…+R10+Rn+Rm)…(3)]]>。
从上面的等式可以看出，当晶体管35-33顺序地导通时，在输出节点2上的编程电压顺序地增加。因此由随着在预定的电压范围内，即从15伏到19.5伏，顺序地增加编程电压来顺序地执行编程和编程验证操作，能够实现与各种变化，例如工艺过程的变化和环境条件的变化无关的有恒定门限电压的存储单元。
图2是用于产生微调信号的微调信号发生器300的电路图，随着图1中晶体管35-33顺序地导通，该微调信号顺序地增加编程电压Vpgm。该微调信号发生器300有许多或非门51-55，用于接收二进制计数器的输出信号LP1-LP4和它们的互补信号LP1-LP4的组合信号。或非门55的输出耦连到触发器中的或非门56的输出端。或非门56的输出，经倒相器58，加到或非门(NOR)51-55上，并且还加到或非门57的一个输入端上。触发器中的或非门57的另一输入端连到编程控制信号PGM上，其输出接到微调信号TRMP10上，并且还接到或非门56的另一输入端上。在编程操作期间，如果或非门55被选，即，或非门55输出逻辑“高”状态，则由或非门56和57组成的触发器将微调信号TRMP10锁在逻辑“高”状态。倒相器58提供或非门56的输出作为反馈信号。于是，或非门56和57和倒相器58是将微调信号TRMP1-TRMP10锁在逻辑“低”状态的锁存装置。所以，如果甚至在完成第十次编程验证操作后所选择的存储单元未成功地编程，则按照本发明的优选实施例，编程操作此后保持所增加的最大编程电压Vpgmmax电平，即19.5伏。由于所选择的最大编程电压Vpgmmax的数值能防止结击穿和存储器单元的栅极氧化层的击穿，应该注意到本发明不限于19.5伏的最大编程电压。此外，本发明使用10个微调信号，但是也不限于此。然而希望每个编程操作所增加的编程电压△V应在1伏以下，最好在0.5伏以下。
图3A表示二进制计数器，图3B为图3A的二进制计数器的每一级的原理电路图。
参看图3B，N型晶体管65-68的沟道是串连在输出端Oi+1和其互补输出端Oi+1之间的，晶体管66和67的栅极共连到互补时钟输入端Oi上，晶体管65和68的栅极共连到时钟输入端Oi上。反相器64连接在输出端Oi+1和其互补输出端Oi+1之间，与非门61的第二输入端连到晶体管65和66之间的连接节点上，其输出端经反相器63连到晶体管66和67之间的连接节点上。与非门62的第二输入端耦连到晶体管67和68之间的连接节点上，其输出端连到互补输出端Qi+1上。因此，如果逻辑“低’’状态的复位信号加到复位端R上，则输出端Qi+1变成逻辑“低”状态，其互补输出端Oi+1变成逻辑“高”状态。此外，每当输入端Oi的输入从逻辑“高"状态变到逻辑“低”状态时，输出端Oi+1的输出状态就变化。
图3A的二进制计数器400由互相串连的七级组成。复位端R耦连到复位信号RST，在第一级上的时钟输入端Oi和其互补时钟输入端Oi分别地接有时钟信号CK和其互补时钟信号CK，七级71-77输出互补计数信号 ，四级71-74输出计数信号LP1-LP4。每当时钟信号CK进入逻辑“低”状态，计算信号LP1-LP4向上计数，互补计数信号 向下计数。
图4是表示用于产生提供给图3A的二进制计数器400的时钟信号的时钟信号发生器的电路图。在该图中，编程和验证信号PGMs是由响应编程控制信号PGM的定时器产生的。该时钟信号发生器包括由反相器81-83和与非门84组成的短脉冲发生器80，反相器85-88，和或非门89和90。该或非门89和90被包括在触发器之中。该短脉冲发生器80，在编程和验证信号PGMs变为逻辑“高”状态时，产生逻辑“低”状态的短脉冲。
图5是用于产生复位信号RST和编程控制信号PGM的控制信号发生器的原理电路图。该图5的控制信号发生器，经由短脉冲发生器91和反相器92和93，产生复位信号RST，以响应由指令寄存器(未画出)输出的自动编程表征信号Sapgm。该自动编程表征信号Sapgm，经反相器94，加到或非门95的第一输入端上，程序检测信号PDS加到其第二输入端上，循环计数信号PCout加到其第三输入端上。或非门95经反相器96输出编程控制信号PGM。按照编程验操作产生程序检测信号PDS。如果全部所选择的存储器单元成功地被编程，则程序检测信号PDS变成逻辑“高”状态。反之，如果所选择的存储器单元的至少一个没有成功地被编程，则程序检测信号PDS变成逻辑“低”状态。这样的编程验证技术披露在前面所得到的94-18890号韩国专利文件中。
图6表示用于产生循环计数信号PCout的循环计数电路500。该循环计数电路500是由与非门101-110和或非门111组成的逻辑电路。来自二进制计数器400的互补计数信号 分别地加到与非门101-107上。端子N0-N6，按照循环计数频率，连到地电压Vss或电源电压Vcc上。由于按照本发明的优选实施例的循环计算频率被规定为20，端子N2和N5连于电源电压Vcc上，而其余端子N0，N1，N3，N4和N6连于地电压Vss上。
下面参见图7的定时图，说明按照优选实施例的自动编程电路。
如图7所示，自动编程操作开始于自动编程表征信号sapgm逻辑“低”状态转变到逻辑“高”状态时。在自动编程操作开始点，程序检测信号PDS和循环计数信号PCout是处于逻辑“低”状态，控制信号发生器，为响应自动编程表征信号Sapgm从逻辑“低”状态转变到逻辑“高”状态，产生逻辑“低”状态的编程控制信号PGM。此外，为响应变成逻辑“高”状态的自动编程表征信号Sapgm，短脉冲发生器91产生逻辑“低”状态的短脉冲，并由此使图3A的二进制计数器400复位。如图7中所示，定时器(未画出)为响应编程控制信号从逻辑“高”状态转变到逻辑“低”状态产生编程和验证信号PGMs。编程和验证信号PGMs是时钟脉冲，当编程控制信号PGM处于逻辑“低”状态时，它有30微秒的逻辑“低”状态和10微秒的逻辑“高”状态。在编程控制信号保持逻辑“低”状态的期间用于编程操作，而在编程控制信号保持逻辑“高”状态的期间用于编程验证操作。
在图7的t1时刻，为响应编程控制信号PGM从逻辑“高”状态转变到逻辑“低”状态，图1的编程电压发生器200恢复正常操作。也就是说，晶体管41导通，从而使比较电路40起作用，并且晶体管31导通，从而微调电路30起作用。在操作开始时，当Vpref＞V36，比较电路40输出逻辑“高”状态。因此，反相器23输出逻辑“高”状态，由此高压发生控制电路20产生电荷激励信号φpp及其互补信号φpp。于是，高压发生器10靠信号φpp和φpp产生逐渐增加的高压。编程电压Vpgm增加到在连接节点36上的电压V36达到参考电压Vpref为止。因此，编程电压Vpgm保持在上述公式(1)中所示的初始编程电压VPgmin。用编程电压Vpgm对所选择的存储器单元进行编程的技术披露在94-18870号韩国专利文件中。
在t2时刻，编程和验证信号PGMs进到逻辑“高”状态，编程过的存储器单元的程序验证操作在t1和t2之间的时间内执行。为响应在t2时刻处转到逻辑“高”状态的编程和验证信号PGMs，图4的短脉冲发生器80产生短脉冲，反相器86产生逻辑“低”状态的短脉冲信号φsp。按照与短脉冲信号φsp相同的信号产生时钟信号CK。此后，图3A的二进制计数器400使得计数信号LP1变为如图7所示的逻辑“高”状态。由此，图2的或非门51产生逻辑“高”状态的微调信号TRMP1。因此，由于图1的晶体管35的导通状态，电阻R1被旁路，在连接节点36上的电压V36变得小于参考电压Vpref。结果，高压发生控制电路20被起动，高压发生器10产生如以上公式(2)所示的增加了的编程电压Vpgm1。
如果在时间t2和t3之间，即持续期为10微秒的编程验证操作期间，所选择的存储器单元未成功地被编程，则在时刻t3和t4之间的时间内，随增加了的编程电压Vpgm1，自动地执行再编程操作。
在t4时刻，如编程和验证信号PGMs转到逻辑“高”状态，则图4的短脉冲发生80产生逻辑“低”状态的短脉冲，并且反相器输出如图7所示的逻辑“低”状态的短脉冲φsp。时钟信号CK变成逻辑“低”状态的短脉冲，二进制计数器400的计数信号LP1和LP2分别地变成逻辑“低”状态和逻辑“高‘状态。因此，图2的或非门52产生转到逻辑“高”状态的微调信号TRMP2。为响应逻辑“高”状态的微调信号TRMP2，图1的电阻R1和R2被旁路，在连接节点36上的电压V36变成小于参考电压Vpref。因此，高压发生控制电路20被起动，由此，高压发生器10产生如以上公式(3)所示的编程电压Vpgm2。
如果所选择的存储单元不顾再编程操作未成功地被编程，则在t5和t6之间的时间内执行编程操作。以相同方式，随着编程电压的顺序增加，编程和编程验证操作自动地被执行，直到全部所选择的存储器单元成功地被编程为止。
图7的定时图表示在第五编程操作中所选择的存储器单元成功地被编程的情况。在结束第五编程操作之后，指示所选择的存储器单元已成功地被编程的程序检测信号PDS，在时间t10和t11之间的编程验证操作中，转到逻辑“高”状态。由此，图5的控制信号发生器使得编程控制信号PGM为逻辑“高”状态，并且象环形计数器(未画出)那样的与编程有关的电路未被起动。在编程控制信号PGM转到逻辑“高”状态之后的约2.5微秒后，自动编程表征信号Sapgm变成逻辑“低”状态。借助从二进制计数器400输出的互补计数信号LP1-LP7，能检测在2.5微秒期间，发生多少编程循环。
图8是表示在按照本发明的优选实施例的编程循环和编程电压之间关系的图形。参见图8，所选择的存储器单元的编程操作能够执行20次之多。编程电压Vpgm从15伏至19.5伏顺序地增加0.5伏直到第十编程操作为止。在第十一至第二十编程操作期间，编程电压Vpgm，靠由或非门56和57组成的触发器的锁存操作，保持19.5伏的最大恒定电压电平Vpgmmax。如果在第二十编程操作之后，所选择的存储单元未成功地编程，则图6的循环计数电路500产生转到逻辑“高”状态的循环计数信号PCout，并且由此图5的控制信号发生器产生转到逻辑“高”状态的编程控制信号PGM，从而停止发生编程电压Vpgm。
如上所述，按照本发明，自动编程电压发生器产生的编程电压随编程循环在预定的电压范围内顺序地增加。该编程电压加到所选择的字线上。因此，防止了门限电压的变化和在连接到所选择的字线上的存储器单元之中未被编程的存储器单元的应力。
在常规技术的编程操作中，通路电压Vpass，即10伏恒定电压加到未被选择的字线上。例如，假设字线WL2被选，按照编程循环增加的最大编程电压Vpgmmax，即19.5伏加到所选择的字线WL2上，在与非单元组件NU2内的存储单元M2被编程为数据“0”，在与非单元组件NU1内的存储单元M2保持着擦除状态，即数据“1”，5伏的电源电压Vcc加到第一选择线SL1上，10伏的恒定通路电压Vpass加到未被选择的字线WL1和WL3-WL8上，并且在编程操作期间地电压Vss加到第二选择线SL2上。同时，地电压Vss加到与在与非单元组件NU2内被编程为数据“0”的存储单元M2有关的位线BL2上，并且5伏电源电压Vcc加到与在与非单元组件NU1内被保持擦除状态，即数据“1”的存储单元M2有关的位线BL1上。此后，在与非单元组件NU2内的第一选择晶体管120导通，由此，在与非单元组件NU2内的存储单元M2被编程为数据“0”。但是，5伏的电源电压加到连接到与非单元组件NU1的位线BL1和加到在与非单元组件NU1内的第一选择晶体管120的栅极上，并且10伏的通路电压Vpass加到与非单元组件NU1内的存储单元M1的控制栅上，第一选择晶体管120的源极由该通路电压Vpass充电，由此，第一选择晶体管120被截止。因此，在与非单元组件NU1内的存储单元M2的源极和漏极由通路电压Vpass(＝10伏)充电，19.5伏的增加了的编程电压突然地加到存储单元M2的控制栅上。所以，在与非单元组件NU1内的存储单元M2受到9.5伏的电压应力，并由于制造工艺过程或者中间绝缘层的变化使薄的隧道氧化层被击穿。同时，在单元组件NU2内的存储器单元M2的门限电压被改变。为此，恒定的通路电压Vpass加到未被选择的字线上，降低了EEPROM的可靠性。为了解决这样的问题，参见图10-12说明本发明的优选实施例。
图10表示用于产生加到未被选择的字线上的通路电压的通路电压发生器。参见该图，通路电压发生器600有与图1的编程电压发生器200相同的结构，只是在通路电压发生器600中的电阻R1′-R10′，Rn′和Rm′的电阻值不同于编程电压发生器200中的电阻R1-R10，Rn和Rm的电阻值，并且从输出节点2输出的是通路电压Vpass而不是编程电压Vpgm。在图2-6中所示的控制信号发生器也被用来控制通路电压发生器600。该通路电压发生器600产生从8伏初始通路电压Vpassmin到12.5伏的最大通路电压Vpassmax的，按照编程循环顺序地增加的通路电压Vpass。由于采用适当电阻值的电阻器R1′-R10′，Rn和Rm，能够发生增加了的通路电压Vpass。通路电压发生器600的工作是与编程电压发生器20的工作一样的，只是通路电压Vpass的数值不同，这将不再说明。在图10的通路电压发生器600中，采用了图2-6中所示的控制信号发生器，这也不再说明。
图11是用于说明图10的通路电压发生器的工作的定时图。图11与图7是一样的，只是发生的是通路电压Vpass，而不是编程电压Vpgm。
图12是表示随编程循环在编程电压Vpgm和通路电压Vpass之间的关系图。正如在该图中可见的那样，在编程电压Vpgm和通路电压Vpass之间的电压差维持着5伏直到第十编程操作。象这样的电压差根据存储单元的结构和特性，能够适当地设定，以防止未被编程的存储器单元的门限电压变化或者绝缘被击穿。
如上所述，由于按照本发明的自动编程电压发生器和通路电压发生器产生在预定电压范围内顺序地增加的编程电压和通路电压，因此在没有被编程的存储器单元的绝缘层击穿或门限电压变化的情况下，可提高芯片的可靠性。此外，与工艺过程和环境条件的变化无关，可得到均匀的门限电压，并且提高芯片的性能。
权利要求
1.在非易失性半导体存储器中的自动编程电压发生器，有许多浮动栅型存储器单元，用于对所选择的存储单元进行编程的编程装置，和用于检验所述的被选择的存储单元是否成功地被编程的程序验证装置，所述自动编程电压发生器包括高压发生器，用于产生编程电压；微调电路，用于检测所述编程电压，以便每当所述的被选择的存储单元未成功地被编程时，在预定的电压范围内顺序地增加所述编程电压，比较电路，用于把所述的被检测电压电平与参考电压进行比较，然后产生比较信号；和高压发生控制电路，用于起动所述高压发生器，以响应所述比较信号。
2.按照权利要求1所述的自动编程电压发生器，其特征在于所述微调电路包括连在所述高压发生器的编程电压发生端和参考电压之间的许多电阻器，和用于分别旁路所述许多电阻器以便顺序地增加所述编程电压的许多晶体管。
3.按照权利要求1所述的自动编程电压发生器，其特征在于所述微调电路包括许多旁路装置，以便顺序地增加所述编程电压。
4.按照权利要求3所述自动编程电压发生器，其特征在于，进一步包括连接到所述许多旁路装置的微调信号发生器，用于顺序地增加所述编程电压。
5.按照权利要求4所述自动编程电压发生器，其特征在于所述微调信号发生器包括锁存装置，用于在所述编程电压顺序地增加这后产生恒定电压。
6.按照权利要求4所述自动编程电压发生器，其特征在于进一步包括连接到所述微调信号发生器的二进制计数器，用于顺序地起动所述许多旁路装置。
7.按照权利要求5所述自动编程电压发生器，其特征在于进一步包括连接到所述微调信号发生器的二进制计数器，用于顺序地起动所述许多旁路装置。
8.按照权利要求7所述自动编程电压发生器，其特征在于进一步包括循环计数电路，用于停止所述编程电压的发生，以响应由所述二进制计数器输出的计数信号。
9.非易失性半导体存储器的自动编程电压产生的方法，该方法顺序地执行编程和编程验证操作，其特征在于编程电压在预定的电压范围内顺序地增加，然后保持恒定的电压电平。
10.按照权利要求9所述方法，其特征在于设定所述恒定电压电平以防止存储器单元的结击穿和栅氧化层的击穿。
11.按照权利要求9所述方法，其特征在于所述预定的电压范围是15伏-19.5伏。
12.有存储器单元阵列的非易失性半导体存储器，包括许多按行和列矩阵排列的与非单元组件，每一个与非单元组件有许多其沟道相互串连的存储器单元，每一个存储器单元是有浮动栅极和控制栅极的浮栅型晶体管，并且包括许多连接到排列在相同行中的所述多个存储器单元的所述控制栅极上的字线，有用于对连接到所选择的字线上的所述存储器单元的预定存储器单元进行编程的编程装置，和用于检验所述预定存储器单元是否成功地被编程的程序验证装置，所述非易失性半导体存储器包括编程电压发生器，用于每当所述预定的存储器单元未成功地被编程时，对所述的被选择的字线产生编程电压；和通路电压发生器，用于对未被选择的字线提供通路电压它随与所述顺序增加的编程电压进行比较而维持的预定电压差顺序增加。
全文摘要
在非易失性半导体存储器中的自动编程电压发生器，包括产生编程电压的高压发生器，用于检测每当所选择的存储器单元未被成功地编程时，在预定的电压范围内，顺序地增加编程电压的电平的微调电路，用于将所检测的电压电平与参考电平比较，然后产生比较信号的比较电路，和用于响应比较信号起动高压发生器的高压发生控制电路。
文档编号G11C16/06GK1139276SQ9511715
公开日1997年1月1日 申请日期1995年9月8日 优先权日1994年9月9日
发明者金镇棋, 林亨圭, 李城秀 申请人:三星电子株式会社
技术领域：
本发明涉及非易失性半导体存储器件，特别地涉及在非易失性半导体存储器件中的自动编程电路。
带NAND结构化单元的存储器单元阵列有许多排列成行和列的矩阵的NAND单元组件。图9是表示普通的与非结构化单元的存储单元阵列的一部分的等效电路图。参看该图，从NU1至NUm的每一个与非单元组件有一其漏极与相应的位线连接的第一选择晶体管120和其源极与公共电源线CSL连接的第二选择晶体管121。存储单元晶体管(以下称为“存储器单元”)M1-M8的漏极——源极沟道串联在第一选择晶体管120的源极和第二选择晶体管121的漏极之间。第一选择晶体管120的栅极，存储器单元M1-M8的控制栅极和第二选择晶体管121的栅极分别地与第一选择线SL1，字线WL1-WL8和第二选择线SL2相连。第一和第二选择晶体管120和121和存储单元M1-M8等构造在在半导体基片的主平面上形成的P型阱中。在第一选择晶体管120的源极和存储单元M1的漏极之间的源极——漏极公共区域，存储单元M1-M8的源极——漏极公共区域，和在第二选择晶体管121的漏极和存储单元M8的源极之间的漏极——源极公共区域等形成在P型阱中。用多晶硅制成的浮栅，通过隧道氧化层，构造在存储器单元M1-M8的每一沟道上，并且用多晶硅或者有高熔点的金属硅化物制成的浮栅，通过中间绝缘层，构造在其上。在P型阱中形成的第一选择晶体管120的漏极区域分别地通过开口连到用高熔点金属硅化物或者金属制成的相应的位线上，在P型阱中形成的第二选择晶体管121的源区皆连到用高熔点金属硅化物或者金属制成的公共电源线CSL上。在编程，即写数据之前，完成存储单元的擦除操作。
将约20伏的擦除电压加到P型阱区域和将参考电压，即地电压，加到字线WL1-WL8上的方法，实现存储单元的擦除操作。随着贮存在浮栅上的电子穿过隧道氧化层发射到P型阱区域，存储器单元皆变为增强型晶体管。可以假设所擦除的存储单元存储着数据“1”。
与所选字线连接的存储器单元的编程操作，即数据“0”的写入操作，是采用将约18伏的编程电压加到所选择的字线，和将参考电压，即地电压Vss，加到在其上写入数据“0”的存储器单元的源极和漏极上的方法实现的。其后，被编程的存储单元的浮栅，通过隧道氧化层，积聚电子，这些存储器单元就变为耗尽型晶体管。
在编程之后，检验所选择的存储器单元，是否成功地被编程为有预定不变的门限电压值，以实现程序验证操作。这些擦除，编程和程序验证技术披露在1994年8月19日出版的，授予本发明人的94-18870号韩国专利文件中。
当EEPROM的容量变为高度集成时，存储器单元的尺寸，例如栅氧化层的宽度和厚度和沟道区域的宽度和长度，就会减小。然而，制造工艺的偏差不能保证栅氧化层，中间绝缘层和沟道区域的宽度和厚度的均匀性。这就使得编程存储器单元的门限电压值不等。如果至少一个编程存储器单元未达到所希望的门限电压，那末就读出错误数据。为了解决类似这样的问题，已经提出用于检验所选择存储单元是否成功地编程的程序检验器件。例如，象这样的程序验证技术披露在前面提到的94-18870号韩国专利文件中。但是，当在编程验证操作之后用恒定电平的编程电压进行再编程操作时，编程存储器单元的门限电压的是不相等的。环境条件，例如电源电压或者工作温度的变化，可使EEPROM的可靠性降低。
所以本发明的目的在于提供一种与工作温度和电源电压的变化无关，能保持所编程的存储器单元的均匀门限电压的非易失性半导体存储器。
本发明的另一目的在于提供一种与工艺过程的改变无关，能提高其可靠性的非易失性半导体存储器。
为了达到本发明的以上目的，提供一种非易失性的半导体存储器的自动编程电压发生器，所述存储器有许多浮动栅型存储器单元；用于对所选择的存储器单元编程的编电路；和用于检验所选择的存储器单元是否成功地编程的程序验证电路；所述自动动电压发光器包括用于产生编程电压的高压发生器；用于检测编程电压电平，以便每当所选择的存储单元未成功地编程时，顺序地在预定的电压范围内增加编程电压的微调电路；用于将所检测的电压电平与参考电压比较，然后产生比较信号的比较电路；和用于响应比较信号，起动高压发生器的高压发生控制电路。
在下面所提出的本发明的优选实施例的详细说明中，请参考以下附图
图1是说明按照本发明的优选实施例的编程电压发生器的电路图；图2是说明按照本发明的优选实施例的微调信号发生器的电路图；图3A是说明按照本发明的优选实施例的二进制计数器的电路图；图3B是说明在图3A的二进制计数器中的每一级的电路图；图4是说明用于产生驱动图3A的二进制计数器的时钟信号的时钟信号发生器；图5是说明按照本发明的优选实施例的控制信号发生器的电路图；图6是说明按照本发明的优选实施例的循环计数器的电路图；图7是表示关于按照本发明的优选实施例的编程电压发生器的电路的每一部分工作的定时图；图8是表示在按照本发明的优选实施例的编程循环和编程电压之间关系的图形；图9是表示有普通NAND结构化存储器单元的存储器单元阵列的一部分的等效电路图；图10是表示按照本发明的优选实施例的通路电压发生器的原理电路图；图11是表示与按照本发明的优选实施例的通路电压发生器有关的电路的每一部分的工作定时图；和图12是表示按照本发明的优选实施例的编程循环和编程电压之间关系的图形。
在本发明中使用的有-1.8伏门限电压的耗尽型N沟道晶体管(下文称为“D型晶体管”)，有0.7伏门限电压的增强型N沟道MOS晶体管(下文称为“N型晶体管”)，和有-0.9伏门限电压的P沟道MOS晶体管(下文称为“P型晶体管”)。
图1是编程电压发生器200的电路图。在该图中，高压发生器10用于产生编程电压Vpgm，以响应从高压发生控制电路20输出的电荷泵激信号φpp和其互补信号φpp。高压发生器10是公知电路，用于利用电荷激励法产生高于电源电压Vcc的编程电压Vpgm。该高压发生器10包括用于将初始电压Vcc-Vth提供给节点1的N型晶体管17，其自身沟道串连在节点1和输出节点2之间的N型晶体管11-16，和分别地与N型晶体管11-16的栅极连接的MOS电容器3-8。N型晶体管11-16的栅极分别地与它们的漏极相连，并且奇数MOS电容器3，5，和7的漏极—源极公共节点，和偶数MOS电容器4，6和8的漏极—源极公共节点分别地与电荷激励信号φpp及其互补信号φpp相连。
D型晶体管18和19的沟道串连在高压发生器10的输出节点2和电源电压Vcc之间，并且其栅极分别地与编程控制信号PGM和电源电压Vcc相连。在结束编程操作时，D型晶体管18和19起将编程电压Vpgm向电源电压Vcc放电的作用。
用于在编程操作期间顺序地增加编程电压Vpgm的微调电路30连接到输出节点2上。连接在地电压Vss和输出节点2之间的微调电路30中，N型晶体管31的沟道和电阻R1-R10，Rn和Rm彼此串连，并且N型晶体管31的栅极经倒相器32与编程控制信号PGM相连。在电阻Rn和R10之间的连接节点37，经N型晶体管33的沟道，连接到在电阻R1和N型晶体管31的漏极之间的连接节点38上。在电阻R10-R1之间的连接节点，经晶体管34和35的沟道，分别地连到连接节点38上。晶体管33-35的栅极分别地连到微调信号TRMP1-TRMP10上。晶体管33-35是旁路装置，用于顺序地旁路电阻R1-R10。
比较电路40起作将参考电压Vpref与在电阻Rm和Rn之间的连接节点36的电压V36比较的作用。在该比较电路40中，晶体管41的沟道连接在地电压Vss和公共节点46之间，而其栅极经倒相器47与编程控制信号PGM相连。P型晶体管44和N型晶体管42的沟道串连的第一支路和P型晶体管45和N型晶体管43串连的第二支路，并联在电源电压Vcc和公共节点46之间。P型晶体管44和45的栅极通常相互地连在一起，并且还与在P型晶体管45和N型晶体管43之间的连接节点48相连。参考电压Vpref，即约1.67伏加到N型晶体管43的栅极上。N型晶体管42的栅极连到公共节点36上。在P型晶体管44和N型晶体管42之间的连接节点49用作该比较电路40的输出端。当电压V36＞参考电压Vprer时，比较电路40输出逻辑“低”状态，当V36＜Vpref时，输出逻辑“高”状态。
高压发生控制电路20接在比较电路40和高压发生器10之间，并且作控制编程电压Vpgm以保持预定不变的电压电平。该高压发生控制电路20包括与非门22，它有一输入端连到连接节点49，另一端经倒相器21连到编程控制信号PGM上。在门24和25的第一输入端，经倒相器23接收与非门22的输出，而其第二输入端分别地接收来自振铃振荡器(未画出)的时钟脉冲φp和φp。其时，时钟脉冲φp和φp有约8兆赫的频率。与非门24和25，经倒相器26和27输出电荷泵激信号φpp和φpp。
若V36＞Vpref，高压发生控制电路20不起动，而当V36＜Vpref时，这就起动。因此，如果编程电压Vpgm增加，电压V36也增加。所以，高压发生控制电路20不起动，因此高压发生器10减小编程电压Vpgm。相反，如果编程电压Vpgm减小，高压发生器10增加编程电压Vpgm。因此，由于高压发生控制电路20的控制，编程电压Vpgm保持恒定的电压电平。
在晶体管33-35的截止状态，在输出节点2上的初始编程电压Vpgmin可以表示如下Vpgmin=Vpref(1+RmR1+R2+…+R10+Rn+Rm)…(1)]]>。
在晶体管35的导通状态，在输出节点25的编程电压Vpgm1可以表示如下Vpgm1=Vpref(1+RmR2+...+R10+Rn+Rm)...(2)]]>。
在晶体管34的导通状态，在输出节点2上的编程电压Vpgm2可以表示如下Vpgm2=Vpref(1+RmR3+…+R10+Rn+Rm)…(3)]]>。
从上面的等式可以看出，当晶体管35-33顺序地导通时，在输出节点2上的编程电压顺序地增加。因此由随着在预定的电压范围内，即从15伏到19.5伏，顺序地增加编程电压来顺序地执行编程和编程验证操作，能够实现与各种变化，例如工艺过程的变化和环境条件的变化无关的有恒定门限电压的存储单元。
图2是用于产生微调信号的微调信号发生器300的电路图，随着图1中晶体管35-33顺序地导通，该微调信号顺序地增加编程电压Vpgm。该微调信号发生器300有许多或非门51-55，用于接收二进制计数器的输出信号LP1-LP4和它们的互补信号LP1-LP4的组合信号。或非门55的输出耦连到触发器中的或非门56的输出端。或非门56的输出，经倒相器58，加到或非门(NOR)51-55上，并且还加到或非门57的一个输入端上。触发器中的或非门57的另一输入端连到编程控制信号PGM上，其输出接到微调信号TRMP10上，并且还接到或非门56的另一输入端上。在编程操作期间，如果或非门55被选，即，或非门55输出逻辑“高”状态，则由或非门56和57组成的触发器将微调信号TRMP10锁在逻辑“高”状态。倒相器58提供或非门56的输出作为反馈信号。于是，或非门56和57和倒相器58是将微调信号TRMP1-TRMP10锁在逻辑“低”状态的锁存装置。所以，如果甚至在完成第十次编程验证操作后所选择的存储单元未成功地编程，则按照本发明的优选实施例，编程操作此后保持所增加的最大编程电压Vpgmmax电平，即19.5伏。由于所选择的最大编程电压Vpgmmax的数值能防止结击穿和存储器单元的栅极氧化层的击穿，应该注意到本发明不限于19.5伏的最大编程电压。此外，本发明使用10个微调信号，但是也不限于此。然而希望每个编程操作所增加的编程电压△V应在1伏以下，最好在0.5伏以下。
图3A表示二进制计数器，图3B为图3A的二进制计数器的每一级的原理电路图。
参看图3B，N型晶体管65-68的沟道是串连在输出端Oi+1和其互补输出端Oi+1之间的，晶体管66和67的栅极共连到互补时钟输入端Oi上，晶体管65和68的栅极共连到时钟输入端Oi上。反相器64连接在输出端Oi+1和其互补输出端Oi+1之间，与非门61的第二输入端连到晶体管65和66之间的连接节点上，其输出端经反相器63连到晶体管66和67之间的连接节点上。与非门62的第二输入端耦连到晶体管67和68之间的连接节点上，其输出端连到互补输出端Qi+1上。因此，如果逻辑“低’’状态的复位信号加到复位端R上，则输出端Qi+1变成逻辑“低”状态，其互补输出端Oi+1变成逻辑“高”状态。此外，每当输入端Oi的输入从逻辑“高"状态变到逻辑“低”状态时，输出端Oi+1的输出状态就变化。
图3A的二进制计数器400由互相串连的七级组成。复位端R耦连到复位信号RST，在第一级上的时钟输入端Oi和其互补时钟输入端Oi分别地接有时钟信号CK和其互补时钟信号CK，七级71-77输出互补计数信号 ，四级71-74输出计数信号LP1-LP4。每当时钟信号CK进入逻辑“低”状态，计算信号LP1-LP4向上计数，互补计数信号 向下计数。
图4是表示用于产生提供给图3A的二进制计数器400的时钟信号的时钟信号发生器的电路图。在该图中，编程和验证信号PGMs是由响应编程控制信号PGM的定时器产生的。该时钟信号发生器包括由反相器81-83和与非门84组成的短脉冲发生器80，反相器85-88，和或非门89和90。该或非门89和90被包括在触发器之中。该短脉冲发生器80，在编程和验证信号PGMs变为逻辑“高”状态时，产生逻辑“低”状态的短脉冲。
图5是用于产生复位信号RST和编程控制信号PGM的控制信号发生器的原理电路图。该图5的控制信号发生器，经由短脉冲发生器91和反相器92和93，产生复位信号RST，以响应由指令寄存器(未画出)输出的自动编程表征信号Sapgm。该自动编程表征信号Sapgm，经反相器94，加到或非门95的第一输入端上，程序检测信号PDS加到其第二输入端上，循环计数信号PCout加到其第三输入端上。或非门95经反相器96输出编程控制信号PGM。按照编程验操作产生程序检测信号PDS。如果全部所选择的存储器单元成功地被编程，则程序检测信号PDS变成逻辑“高”状态。反之，如果所选择的存储器单元的至少一个没有成功地被编程，则程序检测信号PDS变成逻辑“低”状态。这样的编程验证技术披露在前面所得到的94-18890号韩国专利文件中。
图6表示用于产生循环计数信号PCout的循环计数电路500。该循环计数电路500是由与非门101-110和或非门111组成的逻辑电路。来自二进制计数器400的互补计数信号 分别地加到与非门101-107上。端子N0-N6，按照循环计数频率，连到地电压Vss或电源电压Vcc上。由于按照本发明的优选实施例的循环计算频率被规定为20，端子N2和N5连于电源电压Vcc上，而其余端子N0，N1，N3，N4和N6连于地电压Vss上。
下面参见图7的定时图，说明按照优选实施例的自动编程电路。
如图7所示，自动编程操作开始于自动编程表征信号sapgm逻辑“低”状态转变到逻辑“高”状态时。在自动编程操作开始点，程序检测信号PDS和循环计数信号PCout是处于逻辑“低”状态，控制信号发生器，为响应自动编程表征信号Sapgm从逻辑“低”状态转变到逻辑“高”状态，产生逻辑“低”状态的编程控制信号PGM。此外，为响应变成逻辑“高”状态的自动编程表征信号Sapgm，短脉冲发生器91产生逻辑“低”状态的短脉冲，并由此使图3A的二进制计数器400复位。如图7中所示，定时器(未画出)为响应编程控制信号从逻辑“高”状态转变到逻辑“低”状态产生编程和验证信号PGMs。编程和验证信号PGMs是时钟脉冲，当编程控制信号PGM处于逻辑“低”状态时，它有30微秒的逻辑“低”状态和10微秒的逻辑“高”状态。在编程控制信号保持逻辑“低”状态的期间用于编程操作，而在编程控制信号保持逻辑“高”状态的期间用于编程验证操作。
在图7的t1时刻，为响应编程控制信号PGM从逻辑“高”状态转变到逻辑“低”状态，图1的编程电压发生器200恢复正常操作。也就是说，晶体管41导通，从而使比较电路40起作用，并且晶体管31导通，从而微调电路30起作用。在操作开始时，当Vpref＞V36，比较电路40输出逻辑“高”状态。因此，反相器23输出逻辑“高”状态，由此高压发生控制电路20产生电荷激励信号φpp及其互补信号φpp。于是，高压发生器10靠信号φpp和φpp产生逐渐增加的高压。编程电压Vpgm增加到在连接节点36上的电压V36达到参考电压Vpref为止。因此，编程电压Vpgm保持在上述公式(1)中所示的初始编程电压VPgmin。用编程电压Vpgm对所选择的存储器单元进行编程的技术披露在94-18870号韩国专利文件中。
在t2时刻，编程和验证信号PGMs进到逻辑“高”状态，编程过的存储器单元的程序验证操作在t1和t2之间的时间内执行。为响应在t2时刻处转到逻辑“高”状态的编程和验证信号PGMs，图4的短脉冲发生器80产生短脉冲，反相器86产生逻辑“低”状态的短脉冲信号φsp。按照与短脉冲信号φsp相同的信号产生时钟信号CK。此后，图3A的二进制计数器400使得计数信号LP1变为如图7所示的逻辑“高”状态。由此，图2的或非门51产生逻辑“高”状态的微调信号TRMP1。因此，由于图1的晶体管35的导通状态，电阻R1被旁路，在连接节点36上的电压V36变得小于参考电压Vpref。结果，高压发生控制电路20被起动，高压发生器10产生如以上公式(2)所示的增加了的编程电压Vpgm1。
如果在时间t2和t3之间，即持续期为10微秒的编程验证操作期间，所选择的存储器单元未成功地被编程，则在时刻t3和t4之间的时间内，随增加了的编程电压Vpgm1，自动地执行再编程操作。
在t4时刻，如编程和验证信号PGMs转到逻辑“高”状态，则图4的短脉冲发生80产生逻辑“低”状态的短脉冲，并且反相器输出如图7所示的逻辑“低”状态的短脉冲φsp。时钟信号CK变成逻辑“低”状态的短脉冲，二进制计数器400的计数信号LP1和LP2分别地变成逻辑“低”状态和逻辑“高‘状态。因此，图2的或非门52产生转到逻辑“高”状态的微调信号TRMP2。为响应逻辑“高”状态的微调信号TRMP2，图1的电阻R1和R2被旁路，在连接节点36上的电压V36变成小于参考电压Vpref。因此，高压发生控制电路20被起动，由此，高压发生器10产生如以上公式(3)所示的编程电压Vpgm2。
如果所选择的存储单元不顾再编程操作未成功地被编程，则在t5和t6之间的时间内执行编程操作。以相同方式，随着编程电压的顺序增加，编程和编程验证操作自动地被执行，直到全部所选择的存储器单元成功地被编程为止。
图7的定时图表示在第五编程操作中所选择的存储器单元成功地被编程的情况。在结束第五编程操作之后，指示所选择的存储器单元已成功地被编程的程序检测信号PDS，在时间t10和t11之间的编程验证操作中，转到逻辑“高”状态。由此，图5的控制信号发生器使得编程控制信号PGM为逻辑“高”状态，并且象环形计数器(未画出)那样的与编程有关的电路未被起动。在编程控制信号PGM转到逻辑“高”状态之后的约2.5微秒后，自动编程表征信号Sapgm变成逻辑“低”状态。借助从二进制计数器400输出的互补计数信号LP1-LP7，能检测在2.5微秒期间，发生多少编程循环。
图8是表示在按照本发明的优选实施例的编程循环和编程电压之间关系的图形。参见图8，所选择的存储器单元的编程操作能够执行20次之多。编程电压Vpgm从15伏至19.5伏顺序地增加0.5伏直到第十编程操作为止。在第十一至第二十编程操作期间，编程电压Vpgm，靠由或非门56和57组成的触发器的锁存操作，保持19.5伏的最大恒定电压电平Vpgmmax。如果在第二十编程操作之后，所选择的存储单元未成功地编程，则图6的循环计数电路500产生转到逻辑“高”状态的循环计数信号PCout，并且由此图5的控制信号发生器产生转到逻辑“高”状态的编程控制信号PGM，从而停止发生编程电压Vpgm。
如上所述，按照本发明，自动编程电压发生器产生的编程电压随编程循环在预定的电压范围内顺序地增加。该编程电压加到所选择的字线上。因此，防止了门限电压的变化和在连接到所选择的字线上的存储器单元之中未被编程的存储器单元的应力。
在常规技术的编程操作中，通路电压Vpass，即10伏恒定电压加到未被选择的字线上。例如，假设字线WL2被选，按照编程循环增加的最大编程电压Vpgmmax，即19.5伏加到所选择的字线WL2上，在与非单元组件NU2内的存储单元M2被编程为数据“0”，在与非单元组件NU1内的存储单元M2保持着擦除状态，即数据“1”，5伏的电源电压Vcc加到第一选择线SL1上，10伏的恒定通路电压Vpass加到未被选择的字线WL1和WL3-WL8上，并且在编程操作期间地电压Vss加到第二选择线SL2上。同时，地电压Vss加到与在与非单元组件NU2内被编程为数据“0”的存储单元M2有关的位线BL2上，并且5伏电源电压Vcc加到与在与非单元组件NU1内被保持擦除状态，即数据“1”的存储单元M2有关的位线BL1上。此后，在与非单元组件NU2内的第一选择晶体管120导通，由此，在与非单元组件NU2内的存储单元M2被编程为数据“0”。但是，5伏的电源电压加到连接到与非单元组件NU1的位线BL1和加到在与非单元组件NU1内的第一选择晶体管120的栅极上，并且10伏的通路电压Vpass加到与非单元组件NU1内的存储单元M1的控制栅上，第一选择晶体管120的源极由该通路电压Vpass充电，由此，第一选择晶体管120被截止。因此，在与非单元组件NU1内的存储单元M2的源极和漏极由通路电压Vpass(＝10伏)充电，19.5伏的增加了的编程电压突然地加到存储单元M2的控制栅上。所以，在与非单元组件NU1内的存储单元M2受到9.5伏的电压应力，并由于制造工艺过程或者中间绝缘层的变化使薄的隧道氧化层被击穿。同时，在单元组件NU2内的存储器单元M2的门限电压被改变。为此，恒定的通路电压Vpass加到未被选择的字线上，降低了EEPROM的可靠性。为了解决这样的问题，参见图10-12说明本发明的优选实施例。
图10表示用于产生加到未被选择的字线上的通路电压的通路电压发生器。参见该图，通路电压发生器600有与图1的编程电压发生器200相同的结构，只是在通路电压发生器600中的电阻R1′-R10′，Rn′和Rm′的电阻值不同于编程电压发生器200中的电阻R1-R10，Rn和Rm的电阻值，并且从输出节点2输出的是通路电压Vpass而不是编程电压Vpgm。在图2-6中所示的控制信号发生器也被用来控制通路电压发生器600。该通路电压发生器600产生从8伏初始通路电压Vpassmin到12.5伏的最大通路电压Vpassmax的，按照编程循环顺序地增加的通路电压Vpass。由于采用适当电阻值的电阻器R1′-R10′，Rn和Rm，能够发生增加了的通路电压Vpass。通路电压发生器600的工作是与编程电压发生器20的工作一样的，只是通路电压Vpass的数值不同，这将不再说明。在图10的通路电压发生器600中，采用了图2-6中所示的控制信号发生器，这也不再说明。
图11是用于说明图10的通路电压发生器的工作的定时图。图11与图7是一样的，只是发生的是通路电压Vpass，而不是编程电压Vpgm。
图12是表示随编程循环在编程电压Vpgm和通路电压Vpass之间的关系图。正如在该图中可见的那样，在编程电压Vpgm和通路电压Vpass之间的电压差维持着5伏直到第十编程操作。象这样的电压差根据存储单元的结构和特性，能够适当地设定，以防止未被编程的存储器单元的门限电压变化或者绝缘被击穿。
如上所述，由于按照本发明的自动编程电压发生器和通路电压发生器产生在预定电压范围内顺序地增加的编程电压和通路电压，因此在没有被编程的存储器单元的绝缘层击穿或门限电压变化的情况下，可提高芯片的可靠性。此外，与工艺过程和环境条件的变化无关，可得到均匀的门限电压，并且提高芯片的性能。
权利要求
1.在非易失性半导体存储器中的自动编程电压发生器，有许多浮动栅型存储器单元，用于对所选择的存储单元进行编程的编程装置，和用于检验所述的被选择的存储单元是否成功地被编程的程序验证装置，所述自动编程电压发生器包括高压发生器，用于产生编程电压；微调电路，用于检测所述编程电压，以便每当所述的被选择的存储单元未成功地被编程时，在预定的电压范围内顺序地增加所述编程电压，比较电路，用于把所述的被检测电压电平与参考电压进行比较，然后产生比较信号；和高压发生控制电路，用于起动所述高压发生器，以响应所述比较信号。
2.按照权利要求1所述的自动编程电压发生器，其特征在于所述微调电路包括连在所述高压发生器的编程电压发生端和参考电压之间的许多电阻器，和用于分别旁路所述许多电阻器以便顺序地增加所述编程电压的许多晶体管。
3.按照权利要求1所述的自动编程电压发生器，其特征在于所述微调电路包括许多旁路装置，以便顺序地增加所述编程电压。
4.按照权利要求3所述自动编程电压发生器，其特征在于，进一步包括连接到所述许多旁路装置的微调信号发生器，用于顺序地增加所述编程电压。
5.按照权利要求4所述自动编程电压发生器，其特征在于所述微调信号发生器包括锁存装置，用于在所述编程电压顺序地增加这后产生恒定电压。
6.按照权利要求4所述自动编程电压发生器，其特征在于进一步包括连接到所述微调信号发生器的二进制计数器，用于顺序地起动所述许多旁路装置。
7.按照权利要求5所述自动编程电压发生器，其特征在于进一步包括连接到所述微调信号发生器的二进制计数器，用于顺序地起动所述许多旁路装置。
8.按照权利要求7所述自动编程电压发生器，其特征在于进一步包括循环计数电路，用于停止所述编程电压的发生，以响应由所述二进制计数器输出的计数信号。
9.非易失性半导体存储器的自动编程电压产生的方法，该方法顺序地执行编程和编程验证操作，其特征在于编程电压在预定的电压范围内顺序地增加，然后保持恒定的电压电平。
10.按照权利要求9所述方法，其特征在于设定所述恒定电压电平以防止存储器单元的结击穿和栅氧化层的击穿。
11.按照权利要求9所述方法，其特征在于所述预定的电压范围是15伏-19.5伏。
12.有存储器单元阵列的非易失性半导体存储器，包括许多按行和列矩阵排列的与非单元组件，每一个与非单元组件有许多其沟道相互串连的存储器单元，每一个存储器单元是有浮动栅极和控制栅极的浮栅型晶体管，并且包括许多连接到排列在相同行中的所述多个存储器单元的所述控制栅极上的字线，有用于对连接到所选择的字线上的所述存储器单元的预定存储器单元进行编程的编程装置，和用于检验所述预定存储器单元是否成功地被编程的程序验证装置，所述非易失性半导体存储器包括编程电压发生器，用于每当所述预定的存储器单元未成功地被编程时，对所述的被选择的字线产生编程电压；和通路电压发生器，用于对未被选择的字线提供通路电压它随与所述顺序增加的编程电压进行比较而维持的预定电压差顺序增加。
全文摘要
在非易失性半导体存储器中的自动编程电压发生器，包括产生编程电压的高压发生器，用于检测每当所选择的存储器单元未被成功地编程时，在预定的电压范围内，顺序地增加编程电压的电平的微调电路，用于将所检测的电压电平与参考电平比较，然后产生比较信号的比较电路，和用于响应比较信号起动高压发生器的高压发生控制电路。
文档编号G11C16/06GK1139276SQ9511715
公开日1997年1月1日 申请日期1995年9月8日 优先权日1994年9月9日
发明者金镇棋, 林亨圭, 李城秀 申请人:三星电子株式会社
最新回复(0)