具有用以减少电流镜负载中的电容失配的若干个级的读出放大器的制作方法

xiaoxiao2020-8-1  1

【专利下载】Tel:18215660330

专利名称:具有用以减少电流镜负载中的电容失配的若干个级的读出放大器的制作方法
技术领域
本发明涉及从存储器读取数据,且更明确地说,涉及用于存储器单元的读取电路, 在其中对单元电流与参考电流进行比较。
背景技水
读出放大器是通常包含于电子装置中的存储器组件中且完成存储器中的存储器单 元的状态的读取的电子电路。此读取过程取决于在明确界定的偏置条件下存储器单元吸 收多少电流。读出放大器的任务是将此电流信息变换成适于用作内部数字存储器数据的 二进制信息。在最简单的情况下,二进制信息由两个逻辑电平("1"或"0")组成,所
述逻辑电平分别对应于其中在明确界定的偏置条件下单元吸收电流或不吸收电流的存 储器单元状态。
读取单元状态的一种方法是将单元电流(Ieell)与通常由另一单元提供的参考电流
(Uf)进行比较,且跟踪存储器单元的过程特性。参考单元通常吸收具有位于逻辑状态 'M"下的单元电流与逻辑状态"0"下的单元电流之间的值的电流。举例来说,如果处 于状态"0"的存储器单元不吸收电流,那么参考单元可吸收逻辑状态"1"下的单元电 流的一半。读出放大器读取单元电流与参考电流之间的差,将所述差变换成适合由其它 存储器芯片电路使用的二进制信息。举例来说,如果单元状态为"1"或"0",那么电 流差可分别为正或负,使得读出放大器分别产生二进制信号"1"或"o"。
图1说明用于读出放大器系统10的常规方案。元件500、 600、 530和630并非读 出放火器自身的部分,但这些元件示意性地描绘单元存储器阵列。存储器单元500是想 要知晓其状态的单元,且提供参考单元600作为参考。这些单元通常分别通过位线530 和630而链接到读出放大器电路。为了允许单元500和600传导其电流,必须使栅极510 和610以及漏极520和620的电压达到适宜的电压值。明确地说,漏极电压是由读出放 大器电路使用由反相器310和410构成的反馈配置来设置的。在其它实施例中,可使用 其它方法来确保漏极电压的正确极化。反相器确保适宜的电压值(例如,约1 V)被设 置于分别位于位线530和630的末端处的节点540和640上以及节点520和620上。由启用信号710控制的传递栅极700仅在被称为"均衡阶段"的初始瞬变周期内使节点800 和900保持在同一电压值。在此阶段期间,晶体管200设置节点900的电压,且经由传 递栅极700使用晶体管100,还设置节点800的电压。实际上,由于晶体管200处于二 极管配置,所以其栅极到源极电压与漏极电流之间存在明确界定的关系
2 Z/ g'v
其中Ids是漏极到源极电流,p是载流子迁移率,C。x是每单位面积的栅极氧化物电
容,W和L分别是晶体管的宽度和长度,Vgs是栅极到源极电压,且Vth是阈值电压。 对于给定Ids,节点卯0的电压值是确定的,因为其值与如出现在等式(1)中的晶体管 200的Vgs相符。
现在针对"稳定状态"条件而呈现对电路的第一简化分析,其中所有电流和电压都 是固定的。 一旦达到此状态,晶体管300和400就分别吸收单元电流和参考电流。晶体 管100和200构成众所周知的镜像配置,即,穿过晶体管200的所有电流全部被转移到 晶休管100。 一旦传递栅极700断开,晶体管200就供应参考单元电流经过晶体管400。 品体管200又通过品体管IOO将参考单元电流转移到电路的另一侧。节点800接收来自 晶体管100的参考电流和来自晶体管300的单元电流。因此,从在均衡阶段期间由晶体 管200固定的电压开始,节点800逐渐演变为由电流差(Iret-Ieell)驱动,遵循此简单定 律
<formula>formula see original document page 6</formula>(2
其中AV犯o是由电流差(IreHcell)对节点800的寄生电容(称为C80Q)进行充电或 放电经过时问AT后时得到的电压差。Cs。Q是耦合到节点800的晶体管的寄生电容加上 组件连接的互连金属的寄生电容的和。值得注窓的是,在等式(2)屮,对于此简化分 析,假定Iw和IeeM是不随时间时变化的,冈为推测已达到稳定状态条件。节点卯O的电 J上电平准确地表示参考电流,因为根据等式(1),节点的值直接取决于Uf值,而节点 800的电压电平准确地表示单元电流,因为取决于单元电流值,节点800相对于其起始 值而被充电或放电。如果为简单起见而将C,称为C。ut,那么用于V。ut的等式变为7 = < (3)。 、"/
如果电路正感测"o",那么v。ut具有正号,如果正感测"r,那么v。ut具有负号, 且v。ut的量值随时间而增长。此电压差适合用作比较器iooo的输入,比较器iooo将此
电压差放大,以便具有满幅信号(即,GND或Vdd)。信号的经放大形式提供所需的二 进制信息,且适合用于内部二进制数据交换;按照惯例,处于Vdd或GND的满幅信号 分别对应于逻辑电平"1"或"0"。
上述分析是针对其中仅稳定状态电流经过晶体管的简单情况。遗憾的是,稳定状态 条件可能要花费较长时间才能达到,尤其是在高电容性位线将单元链接到读出放大器电 路且单元电流非常低的情况下。在被称为"预充电阶段"(其在来自主路径晶体管的电 流开始对位线进行充电时开始,且一旦预充电电流变为相对于单元电流来说为可忽略时 就结束)的瞬变周期期间,电流穿过位线,以将单元的漏极提升到所要的电压电平(约 1V)。此阶段必须花费尽可能短的时间;因此,晶体管100、 200、 300和400的宽度必 须足够大,以从Vdd供应所有所需的预充电电流。在所述阶段开始时,此电流达到与位 线电容值成正比例的峰值,且接着所述电流降落到零,且仅稳态电流穿过晶体管300和 400。 一旦传递栅极700断开,节点800就以与QQQ的值成反比的速度改变(如等式(2) 所描绘)。由于晶体管100和300可能相当大,所以C8oo也Rj能相当大,且节点800可 能无法足够快地改变而允许系统的所要读取性能。此外,电流差(UHed,)可能非常小,
从而以非常低的强度来驱动节点800。总之,这种简单的读出放大器方案可能不适合于 以快速方式来读取数据,尤其是在其屮较长的位线将单元链接到读出放大器电路且电流 差(WW非常小的情况下。
图2 'l'展示用于读出放大器系统20的另-^方法。将折叠级添加到图1的系统,以 改进在均衡阶段后输出节点的演变速度。晶体管100和110与晶体管200和210成镜像 配置,其中穿过晶体管100和200的电流分别由晶体管110和210转移到折叠级。在均 衡阶段期间,晶体管220根据等式(1)来设置节点910的电压值,且经由传递栅极700, 连同晶体管120—起,还设置节点810的电压。 一旦达到稳定状态,晶体管210和110 就分别向折叠级供应参考电流和单元电流。当传递栅极700断开时,节点810经由晶体 管10接收单元电流,且由于晶体管220和120成镜像配置,而经由晶体管120接收参 考电流。节点810因此逐渐演变为由如由以下等式描绘的电流差(LHcen)驱动
7<formula>formula see original document page 8</formula>
节点810的演变速度取决于其电容QK)的值。等式(4)类似于描绘图1中的方案的行为的等式(2);因此,为获得相对于先前方案的改进,C譜必须比等式(2)中出现的C犯o小得多。不管互连金属,Cwo的主要分量是由于与节点810耦合的晶体管IIO和120的寄生电容而引起的。这些晶体管越小,节点的电容性就越小。因为晶体管110转移折叠级中的单元电流,所以过多地减小晶体管IIO的大小是不合宜的如果(例如)110比100小n倍,那么折叠级中所转移的电流将小n倍,因为IIO和IOO是两个镜像
连接晶体管。这是不可取的,因为IeeH的值可能非常小。代替地,有可能提供较小的晶
体管120,因为其不必供应如由主电路路径中的晶体管供应的预充电电流。节点810接着可在电容方面比节点800低很多,且当传递栅极700断开时,节点810可比图1中的电路的节点800更快地演变。如果为简单起见将C譜称为Cf,。ut,那么用于V础的等式变为
— 广 、7
其中Cf,。ut比等式(3)中出现的C。ut小很多。如果电路感测"1",那么V邮具有正号,如果电路感测"0",那么V。ut具有负号。
然而,图2的方案具有涉及其自身的折叠级的瞬变行为的其它问题。在位线预充电阶段期间,晶体管100和200分别向晶体管10和210供应单元电流和参考电流(Icell和Uf),加上对应的位线预充电电流或(在更一般的情况下)任何其它瞬变电流。即使在传递栅极700断开时,来自主电路的单元侧和参考侧的总电流也可能由于所有上文所提及的瞬变电流而随时间改变。因此,晶体管220必须不断地调适其偏置条件以引导所供应的电流,从而将所供应的电流转移到镜像连接晶体管120。根据等式(1),晶体管220的栅极到源极电压必须适应从晶体管210注入的电流。因此,节点910的寄生电容(称为C91Q)必须被充电或放电,以便达到正确的偏置条件。这产生与节点910上的电荷转移有关的杂散电流分量(称为Ic则)。由于晶体管220和120成镜像配置,所以电流Icwo被供应到节点810,节点810逐渐演变为也由此电流分量驱动。将分别从主电路
的单元侧和参考侧供应的总电流称为Icell,side (Un加上任何瞬变电流)和喊s,de (Iref加上任何瞬变电流),用于节点810的等式变为
△ ^。 = 氛'"油(,)-7 w W - L。(咖 (6 )
值得注意的是,因为等式(6)中的所有项都随时间而变化(为简单起见,忽略电 容Q!o由于晶体管110和120的不同偏置条件而也随时间变化的事实),所以需要所述 等式中的积分形式。还应指出,来自主电路(包含晶体管100或200)的任何瞬变电流 的确切行为以及其对读取性能的影响不在此分析的范围内。从上述等式开始,有可能将
分析集中在电容性电流分量IC9H)的影响下的折叠电路行为。如等式(6)所示,后一项
是可能引起不正确数据读取的唯一电流分量(取决于折叠级自身)。此电流是由某一瞬 变行为产生的,且接着在稳定状态下所述电流减小到零。此杂散电流分量可破坏从单元 获取的正确数据信息。在下文的分析中,将电路的稳定状态行为(由等式(4)描绘, 且被陈述为目标行为)与由等式(6)描绘的行为进行比较。
取决于节点910的充电或放电,可分析两种情况。然而,为了简单且不失一般性起 见,此处仅分析其屮节点910正在放电的情况。执行放电所需的额外电流由晶体管220 供应,且接着由镜像连接晶体管120转移到节点810。因此,等式(6)中的项",o为正, 从而具有使节点810放电的效应。当读取"0" (Iedl<Iref)时,处于稳定状态的电路行为 将是使节点810放电,如等式4所描绘。在等式(6)中,其展示电流lwo有助于使此 节点放电。因此,在读取"0"时,此电流不引起任何危险效应,确切地说,读取操作
受益于此杂散电流。相反,当读取"1" UeeH〉In:f)时,稳定状态行为(仍由等式(4)
描述)是使节点810充电,此由正电流差(Ieell-Iref)驱动。代替于此,如等式(6)所示, 节点810可由电流Ic,放电;如果此电流的值相对于电流差(Icell-Iref)来说为不可忽略,
那么这种情况发生。因此,项Icw。可改变电路的正确行为当Ic,大于差(Uu-Uf)时, 开始使节点810放电,且只有在节点910差不多要达到其稳定状态值(即,Ic9,Q〈(IceH-Iref))
时,节点810的电荷才可能正确地开始增多。因此,当读取"l"时,V咖信号在瞬变行 为开始时可能是不正确的且指示"o"状态,且只有在杂散电流几乎消失时才变为正确。
因此,杂散电流的问题变得重要,尤其是在读出放大器被设计成读取单元电流与参
考电流之间的非常低的电流差时。实际上,在此情况下,电容性电流Ic,相对于此差来 说为不可忽略,从而导致不正确的数据采集,直到电容性电流IC9K)几乎达到零值为止。
明确地说,所述问题涉及其中单元电流绝对值非常小的情况;作为直接结果,参考电流
9也将非常小,且因而所述两个电流的差将非常小。
避免单元状态的不正确读取的一种方法是等待直到杂散电容性电流达到零值或几乎零值为止。然而,等待此效应所需的时间对于许多系统的所要读取性能来说可能太长。
因此,在许多应用中,将需要一种可减少或抵消杂散电容性电流对读取存储器单元的状态的危险效应(即使在此电流尚不可忽略或尚不为零时)的读出放大器电路。

发明内容
本申请案的本发明涉及用于读取存储器单元的状态的读取电路,其中将单元电流与参考电流进行比较。在本发明的一个方面中,用于读取存储器单元的状态的读出放大器电路包含接收从存储器单元得到的单元电流和从参考单元得到的参考电流的第一级,以及接收所述单元电流和所述参考电流的第二级。耦合到第一级和第二级的比较器提供输出,所述输出基于由第一级和第二级提供的电压的差来指示存储器单元的状态,其中比较器所指示的状态大体上不受第一级和第二级的瞬变行为所提供的电容性电流分量影响。
在本发明的另 一 方面中, 一 种用于读取存储器的电路包含具有状态的存储器单元、参考单元以及主电路,所述主电路耦合到所述存储器单元和所述参考单元,并提供从存储器单元得到的单元电流和从参考单元得到的参考电流。读出放大器电路耦合到主电路,且提供指示存储器单元的状态的输出,其中比较器所指示的状态大体上不受读出放大器电路的电路的瞬变行为所提供的电容性电流分量影响。
在本发明的另一方而中,提供一种用于使用读出放大器电路来读取存储器单元的状态的方法,所述方法包括提供接收从存储器单元得到的单元电流和从参考单元得到的参考电流的第一级;以及提供接收所述单元电流和所述参考电流的第二级。提供来自比
较器的输出,所述输出基于由第 一 级和第二级提供的电压的差来指示存储器单元的状态。比较器所指示的状态大体上不受第一级和第二级的瞬变行为所提供的电容性电流分
量影响。
本发明提供 一 种用于读取存储器的读出放大器电路,且所述读出放大器电路通过甚至在瞬变/杂散电流尚不可忽略或尚不为零时抵消此电流对电路的影响,来允许甚至在瞬变和杂散电流对电路有影响的周期期间,也能快速且准确地读取存储器单元的状态。


图1是现有技术的读出放大器电路的示意图;图2是现有技术读出放大器电路的另一实施例的示意图;以及图3是本发明的读出放大器电路的示意图。
具体实施例方式
本发明涉及从存储器读取数据,且更明确地说,涉及一种用于存储器单元的读取电路,其中将单元电流与参考电流进行比较。呈现以下描述是为了使所属领域的技术人员能够制作和使用本发明,且以下描述是在专利申请案及其要求的上下文中提供的。对本文中所描述的优选实施例以及一般原理和特征的各种修改对于所属领域的技术人员来说将是显而易见的。因此,本发明无意限于所展示的实施例,而是被赋予与本文中所描述的原理和特征一致的最宽范围。
主要依据特定实施方案中所提供的特定电路来描述本发明。然而,所属领域的技术人员将容易认识到,此电路将在其它实施方案和应用中有效地运作。
为了更明确地描述本发明的特征,请结合下文的论述来参看图3。
图3是本发明的读出放大器系统30的示意图。所述读出放大器系统包含于用于读取存储器(例如非易失性存储器)的电路结构中;明确地说,将单元电流与参考电流进行比较,以读取存储器单元的状态。本发明描述一种用T读出放大器的方案,其避免与现有技术实施方案的折叠级中的电容性电流分量有关的问题。所描述的晶体管是如图3的实例中所示的p沟道或n沟道。
读出放大器系统30包含单元存储器阵列40和读出放大器电路42。单元存储器阵列40包含存储器单元500和参考单元600。存储器单元500存储预期由读出放大器电路42读取的信息。存储器单元500的漏极520通过位线530耦合到读出放大器电路42。类似地,参考单元600的漏极620通过位线630耦合到读出放大器电路。为了使单元500和600传导其电流,必须使栅极510和610以及漏极520和620的电压达到适宜的电压值。明确地说,漏极电压是由读出放大器电路42使用由反相器310和410构成的反馈配置来设置的。在替代实施例中,可使用其它方法来确保漏极电压的正确极化。晶体管300具有在节点540处耦合到位线530的源极,且反相器310耦合到晶体管300的栅极。类似地,晶体管400具有在节点640处耦合到位线630的源极,且反相器410耦合到晶体管400的栅极。反相器310和410确保适宜的电压值(例如,约l V)被设置于分别位于位线530和630的末端处的节点540和640上以及节点520和620上。
晶体管100具有连接到晶体管300的漏极的漏极,且晶体管100的源极连接到Vdd。类似地,晶体管200具有连接到晶体管400的漏极的漏极,且晶体管200的源极连接到Vdd。在本文中,读出放大器电路42的"主电路"包含位于单元侧的组件(从晶体管 100到晶体管300),以及位于参考侧的组件(从晶体管200到晶体管400)。
读出放大器电路42具有两个并联折叠级,其中所述级彼此类似。晶体管IOO和200 用于向所述级提供电流。晶体管IOO与晶体管130和150成镜像配置,使得晶体管100 的栅极连接到晶体管130和150的栅极。晶体管130是第一折叠级(或图3的配置实例 中的"左边级")的一部分,而晶体管150是第二折叠级(或图3的配置实例中的"右 边级")的一部分。类似地,晶体管200与晶体管230和250成镜像配置,使得晶体管 200的栅极连接到晶体管230和250的栅极。晶体管230是第一级的一部分,而晶体管 250是第二折叠级的一部分。单元电流由晶体管130和150转移到两个折叠级,而参考 电流由晶体管230和250转移到两个折叠级。(左边级和右边级也可被视为整个单折叠 级的部分)。
在左边级中,晶体管130的漏极耦合到以二极管配置连接的晶体管140的漏极。晶 体管140的栅极耦合到晶体管240的栅极,且晶体管240的漏极耦合到晶体管230的漏 极。传递栅极720 (具有选择线710)耦合在节点820与830之间,所述节点分别提供 于晶体管130与140之间以及晶体管230与240之间。晶体管130和230的源极耦合到 Vdd ,而晶体管140和240的源极耦合到接地。
类似地,在电路的右边级中,晶体管250的漏极耦合到以二极管配置连接的晶体管 260的漏极。晶体管260的栅极耦合到晶体管160的栅极,且晶体管160的漏极耦合到 晶体管150的漏极。传递栅极730 (具有选择线710)耦合在节点930与920之间,所 述节点分别提供于晶体管150与160之问以及晶体管250与260之问。晶体管150和250 的源极耦合到Vdd ,而晶体管160和260的源极耦合到接地。
传递栅极700 (具有选择线710)耦合在节点830与930之间。比较器1000使其输 入端耦合于传递栅极700的任一侧上(即耦合于节点830和930处)。比较器1000的输 出提供满幅信号,所述满幅信号用于提供呈"1"或"0"形式的数字信息。举例来说, 传递栅极可包含甶互补输入连接的互补晶体管对,例如, 一个n沟道晶体管,其栅极作 为启用信号710,且其漏极耦合到节点830且其源极耦合到节点930;以及一 p沟道晶 体管,其栅极作为启用信号710的互补信号,且其漏极耦合到节点830且其源极耦合到 节点930。
在替代实施例中,可在电路中使用其它类型的晶体管。举例来说,可使用PNP晶体 管来代替PMOS,且使用NPN来代替NMOS。在其它实施例中,在对电路连接作适当 修改的情况下,可将n沟道品体管用于p沟道品体管,且反之亦然。
12说明书第9/10页
在图3中,将折叠方案加倍成两个并联级。电路的右边折叠级(晶体管150、 160、 250和260)等效于图2中所示的折叠级镜像配置。因此,所述折叠级的瞬变行为仍由 等式(6)来描绘,且所述折叠级遭受针对图2的方案而描述的相同问题。当采用等式 (6)并代入正确的电流和电容时,用于节点930的等式变为
△4。 = +w(0-/re,,,J,)-/C92。 W]^ (7)
假设节点920在瞬变周期期间放电,那么当从存储器单元500读取"0"状态时, 图3的电路的右边级得益于杂散电流IC92Q。为了从存储器单元正确地读取"1"状态, 电容性电流分量IC920应相对于差(Ieell-Iref)来说为可忽略。
除来自主电路的连接被调换(即,提供于级的相对"侧"上)以外,电路的并联左 边折叠级与右边级相同。举例来说,二极管连接式晶体管(左边级中的晶体管140)接 收来自主电路的存储器单元侧的电流,而右边级中的二极管连接式晶体管260接收来自 主电路的参考侧的电流。当代入正确的项时,可从等式(6)获得用于输出节点830的 等式,从而产生以下等式
类似于对图2中的电路的分析,可分析折叠电路的左边部分在其瞬变周期期间的行 为。为了简单起见,仅在当电容性分量IC82。为正时节点820正在放电的情况下提供此分 析。当读取"l"状态(Icell>Iref)时,电流IC820与单元电流具有相同的符号,因此有助
于使节点830放电,直到电流Ic82o相对于电流差(UH"n)来说为不可忽略为止。最初, 可使节点830放电;在放电后,节点830可由电流差(Iret、Icell)正确地充电。类似于对 图2的电路的阐释,V。ut信号符号在左边折叠级的瞬变行为开始时可能是不正确的,只 有在电容性电流分量Ic則小于电流差(WW时才变为正确。
值得注意的是,折叠电路的两个并联级具有相反的行为例如,左边级感测"1"
而无任何问题,而右边级读取"o"而无问题。本发明的电路将两个折叠级合并在一起,
以利用其相反行为。这样做时,整个电路的功能性从所述两个级获得最佳性能,从而抵消所述两个级的缺陷。通过检查用于V。ut的等式来展示此结果 1
C830 ( 9)
在此等式中,两个项IC820和IC92Q表示对读取操作的潜在干扰。如果两个项IC820和 IC920以及两个寄生电容值Q30和C93Q具有相同的值,那么两个杂散电流分量将自行抵消。
因为两个电容性电流分量仅取决于与节点820和920耦合的寄生电容值,所以通过本发
明的布局设计不难实现此目标。如果左边级与右边级中的晶体管具有相同(或大体上相 同)的物理尺寸,且将电路布局实施为使得互连金属包含相同(或大体上相同)的寄生
电容,那么两个杂散电流IC82。和IC92。的值将相同(或大体上相同),寄生电容C咖和 C咖的值也将相同。当令C83fC93fC。ut时,用于V。ut的等式因此变为
(10)
等式(10)展/下仅单元侧电流和参考侧电流留下以确定V。ut电压值和符号。因此,
输出电压不再取决于折叠级中的二极管连接式晶体管的瞬变行为所产生的电容性电流。 对于正确且准确的读取操作,不必等待此分量衰减到几乎为零。代替地,甚至在折叠级 瞬变阶段期间,也有可能执行准确的读取操作。这与现有技术方案所需的时间相比,允 许电路以非常快的方式执行读取操作。此外,由于所述电路结构,输出信号相对于先前 方案而加倍。因此,相同电压差较早地出现在比较器输入处,其也允许比现有技术实施 方案快的读取时间。
通过甚至在瞬变/杂散电流尚不可忽略或尚不为零时抵消此电流对电路的效应,本发 明允许甚至在瞬变电流和杂散电流对电路有影响的周期期间,快速且准确地读取存储器 单元的状态。
尽管已根据所示的实施例而描述了本发明,但所属领域的技术人员将容易认识到, 可存在所述实施例的变化,且那些变化将在本发明的精祌和范围内。因此,所属领域的 技术人员可在不脱离所附权利要求书的精神和范围的情况下,作出许多修改。
权利要求
1.一种用于读取存储器单元状态的读出放大器电路,所述电路包括第一级,其接收从所述存储器单元得到的单元电流和从参考单元得到的参考电流;第二级,其接收所述单元电流和所述参考电流;以及比较器,其耦合到所述第一级和所述第二级,所述比较器提供基于由所述第一级和所述第二级提供的电压的差来指示所述存储器单元状态的输出,其中所述比较器所指示的状态大体上不受所述第一和第二级的瞬变行为所提供的电容性电流分量影响。
2. 根据权利要求1所述的读出放大器电路,其中所述第一级和所述第二级关于所述电 容性电流分量而具有相反的行为,使得所述电容性电流分量在由所述比较器提供的 所述输出中被抵消。
3. 根据权利要求1所述的读出放大器电路,其中所述第二级以与所述第一级并联的方 式而提供。
4. 根据权利要求1所述的读出放大器电路,其中当感测所述存储器单元的第一状态 时,所述第 一 级所提供的所述电压不受所述电容性电流分量影响,且其中当感测所 述存储器单元的第二状态时,所述第二级所提供的所述电压不受所述电容性电流分 量影响,所述第二状态不同于所述第一状态。
5. 根据权利耍求1所述的读出放大器电路,其进一步包括主电路,所述主电路耦合到 所述存储器单元且耦合到所述参考单元,且向所述第一和第二级提供所述单元电流 和所述参考电流。
6. 根据权利要求5所述的读出放大器电路,其中所述第一级具有已相对于所述第二级 到所述主电路的连接而调换的到所述主电路的连接。
7. 根据权利要求6所述的读出放大器电路,其中所述第一级包含接收来自所述主电路 的单元侧的电流的二极管连接式晶体管,且所述第二级包含接收来自所述主电路的 参考侧的电流的二极管连接式晶体管。
8. 根据权利要求5所述的读出放大器电路,其中所述主电路的提供所述单元电流的晶 体管与所述第一级的第一晶体管和所述第二级的第一晶体管成镜像配置,且其中所 述主电路的提供所述参考电流的晶体管与所述第一级的第二晶体管和所述第二级 的第二晶体管成镜像配置。
9. 根据权利要求1所述的读出放大器电路,其中所述电容性电流分量至少部分地由所 述第一级中的晶体管之间的节点的寄生电容且由所述第二级中的晶体管之间的节 点的寄生电容提供。
10. 根据权利要求1所述的读出放大器电路,其中所述第一级的不同部分之间提供有传 递栅极,所述第二级的不同部分之间提供有传递栅极,且传递栅极连接所述第一级 与所述第二级。
11. 根据权利要求2所述的读出放大器电路,其中所述第一级中的所述晶体管与所述第 二级中的晶体管具有大体上相同的物理尺寸。
12. 根据权利要求2所述的读出放大器电路,其中所述第一级中的组件之间和所述第二 级中的组件之间的所述寄生电容大体上相同。
13. —种用于读取存储器的电路,所述电路包括具有状态的存储器单元; 参考单元;主电路,其耦合到所述存储器单元和所述参考单元,所述主电路提供从所述存储 器单元得到的单元电流和从所述参考单元得到的参考电流;以及读出放大器电路,其耦合到所述主电路,且提供指示所述存储器单元的所述状态 的输出,其屮比较器所指示的所述状态大体上不受所述读出放大器电路的电路的瞬 变行为所提供的电容性电流分量影响。
14. 根据权利要求13所述的电路,其中所述读出放大器电路包含接收从所述存储器单 元得到的单元电流和从参考单元得到的参考电流的第 一 级,以及接收所述单元电流 和所述参考电流的第二级。
15. 根据权利要求14所述的电路,其中所述读出放大器电路包含比较器,所述比较器 提供基于由所述第 一 级和所述第二级提供的电压的差来指示所述存储器单元的所 述状态的输山,其中所述读出放大器的输出是基于由所述第一级和所述第二级提供 的所述电压的差。
16. 根据权利要求15所述的电路,其中所述第一级和所述第二级相对于所述屯容性电 流分量而具有相反的行为,使得所述电容性电流分量在由所述比较器提供的所述输 出中被抵消。
17. 根据权利要求14所述的电路,其中当感测所述存储器单元的第一状态时,所述第 一级所提供的所述电压不受电容性电流分量影响,且其中当感测所述存储器单元的 第二状态时,所述第二级所提供的所述电压不受电容性电流分量影响,所述第二状态不同于所述第一状态。
18. 根据权利要求14所述的电路,其中所述第一级具有已相对于所述第二级到所述主 电路的连接而调换的到所述主电路的连接。
19. 根据权利要求14所述的电路,其中所述主电路的提供所述单元电流的晶体管与所 述第一级的第一晶体管和所述第二级的第一晶体管成镜像配置,且其中所述主电路 的提供所述参考电流的晶体管与所述第一级的第二晶体管和所述第二级的第二晶 体管成镜像配置。
20. 根据权利要求13所述的电路,其中所述电容性电流分量至少部分地由所述第一级 中的晶体管之间的节点的寄生电容且由所述第二级中的晶体管之间的节点的寄生 电容提供。
21. —种用于使用读出放大器电路来读取存储器单元的状态的方法,所述方法包括-提供接收从所述存储器单元得到的单元电流和从参考单元得到的参考电流的第 一级;提供接收所述单元电流和所述参考电流的第二级以及提供来自比较器的输出,所述输出基于由所述第一级和所述第二级提供的电压的 差来指示所述存储器单元的所述状态,其屮所述比较器所指示的所述状态大体上不 受所述第-和第二级的瞬变行为所提供的电容性电流分量影响。
22. 根据权利要求21所述的方法,其中所述第一级和所述第二级相对于所述电容性电 流分量而具有相反的行为,使得所述电容性电流分量在由所述比较器提供的所述输 出中被抵消。
23. 根据权利要求21所述的方法,其中当感测所述存储器单元的第一状态时,所述第 一级所提供的电压不受电容性电流分量影响,且其中感测所述存储器单元的第二 状态时,所述第二级所提供的电压不受电容性电流分量影响,所述第二状态不问于 所述第一状态。
24. 根据权利要求21所述的方法,其进一步包括提供耦合到所述存储器单元且耦合到所述参考单元的主电路,所述主电路向所述第一和第二级提供所述单元电流和所述 参考电流,其中所述第 一 级具有已相对于所述第二级到所述主电路的连接而调换的到所述主电路的连接。
25. 根据权利要求21所述的方法,其中所述电容性电流分量至少部分地由所述第一级 中的晶体管之间的节点的寄生电容且由所述第二级中的品体管之间的节点的寄生 电容提供。
全文摘要
本发明提供一种用于读取存储器单元的状态的读出放大器电路。在本发明的一个方面中,所述读出放大器电路包含接收从所述存储器单元得到的单元电流和从参考单元得到的参考电流的第一级,以及接收所述单元电流和所述参考电流的第二级。耦合到所述第一级和所述第二级的比较器提供基于由所述第一级和所述第二级提供的电压的差来指示所述存储器单元状态的输出,其中所述比较器所指示的状态大体上不受所述第一和第二级的瞬变行为所提供的电容性电流分量影响。
文档编号G11C7/06GK101681667SQ200880002070
公开日2010年3月24日 申请日期2008年1月15日 优先权日2007年1月12日
发明者加布里埃莱·佩利, 洛伦佐·贝达里达, 达维德·曼弗雷, 马西米利亚诺·弗鲁利奥 申请人:爱特梅尔公司

最新回复(0)