读出架构的制作方法
专利名称：读出架构的制作方法
技术领域：
本发明涉及计算机系统，且更明确地说，涉及存储器系统。
背景技术：
例如快闪存储器系统等存储器系统在读取操作中利用读出放大器来从存储器单元 读取数据，其中给定存储器单元的状态由所述存储器单元在明确界定的偏置条件下所吸 收的电流的量决定。在最简单的情况下，存储元件可处于两种状态"0"状态或"I" 状态。在"0"状态下，存储元件不吸收电流，且在"1"状态下，存储元件吸收电流。 存储元件可为(例如)单个快闪存储器单元(如在"或非"快闪存储器中)或串(如在
"与非"快闪存储器中)。串通常是具有一连串单个快闪存储器单元(例如，8个、16个 或更多快闪存储器单元)的存储元件。
一些快闪存储器系统的问题在于它们可能由于读出放大器处的低电流电平而不允 许快速随机存取时间。利用"与非"架构的快闪存储器尤其如此。由于与将存储元件连 接到读出放大器的存储器矩阵位线相关联的瞬变电流而出现另一问题。"与非"架构对 于此问题来说再次是尤其严重的，因为"与非"结构通常是以非常大的存储器矩阵建置 而成，且因此具有非常长的位线。瞬变电流是有问题的，因为瞬变电流被加到用于确定 存储器单元状态的存储器单元电流和参考电流。错误的存储器单元电流和参考电流读数 可因此导致错误的读取操作。
因此，需要一种经改进的存储器系统。本发明解决此需要。
发明内容
本发明揭示一种存储器系统。在一个实施例中，所述存储器系统包含第一位线，其 中所述第一位线产生第一瞬变电流。所述存储器系统还包含耦合到所述第一位线的读出 放大器。存储器系统还包含耦合到读出放大器的第二位线，其中所述第二位线产生第二 瞬变电流，所述第二瞬变电流等于所述第一瞬变电流。读出放大器使所述第一和第二瞬 变电流能够抵消。
根据本文所揭示的系统，可在不受瞬变电流不利地影响的情况下，确定存储器单元 的状态。
图1是根据一个实施例的快闪存储器电路的示意图。 图2是展示根据一个实施例的存储器系统的框图。 图3是根据另一实施例的存储器系统的框图。 图4A说明根据一个实施例的图3的存储器系统的操作。 图4B说明根据另一实施例的图3的存储器系统的操作。 图5A说明根据一个实施例的图3的存储器系统的操作。 图5B说明根据另一实施例的图3的存储器系统的操作。
具体实施例方式
本发明涉及计算机系统，且更明确地说，涉及存储器系统。呈现以下描述内容以使 所属领域的技术人员能够制作和使用本发明，且以下描述内容是在专利申请案及其要求 的上下文中提供的。对本文所描述的优选实施例以及一般原理和特征的各种修改对所属 领域的技术人员来说将是显而易见的。因此，本发明无意限于所展示的实施例，而是将 被赋予与本文所描述的原理和特征一致的最宽范围。
揭示一种存储器系统。在一个实施例中，所述存储器系统利用虚拟存储器位线来产 生瞬变电流，所述瞬变电流抵消与所寻址的存储器位线相关联的任何瞬变电流。类似地， 存储器系统利用虚拟参考位线来产生瞬变电流，所述瞬变电流抵消与所寻址的参考位线 相关联的任何瞬变电流。虚拟存储器位线、所寻址的存储器位线、虚拟参考位线和所寻 址的参考位线耦合到同一读出放大器，以使瞬变电流能够被抵消。因此，可基于存储器 位线电流与参考位线电流之间的差异确定与所寻址的存储器位线相关联的给定存储器 单元的状态，而不会受瞬变电流不利地影响。为了更明确地描述本发明的特征，现在结 合附图而参考以下描述。
尽管在"与非"快闪存储器的上下文中描述本文所揭示的本发明，但本发明可应用 于其它类型的存储器，例如"或非"存储器和存储器架构，且仍在本发明的精神和范围 内。
图1是根据一个实施例的快闪存储器电路100的示意图。快闪存储器电路包含晶体 管102、反相器104和106以及"与非"串108，"与非"串108是--连串快闪存储器单 元。如图l展示，在"与非"快闪存储器中，通常通过将串108链接到双稳态锁存电路 (即，反相器104和106)的输入节点，来执行读取操作。
在读取操作开始之前，控制信号PRESET一N将快闪存储器电路IOO的输出电平OUT 预设为两个稳定状态中的一者(例如，"0"或"1")。 一旦读取操作开始，如果串电流
6为零，那么锁存输出OUT保持在预设值。如果串电流为正，那么串电流将锁存输入IN 处的电压至少放电到反相器104的触发电平，使得锁存输出可切换到相反状态。由于串 所包含的一系列快闪存储器单元的缘故，串电流可能非常低。因此，锁存输入节点无法 被非常快速地放电。由于此缘故，"与非"架构通常不允许快速随机存取时间。相反， 单个读出放大器仅具有简单的锁存电路。因此，有可能设计非常高密度的读出放大器来 在非常高数目的串上同时执行读取操作，从而在初始等待时间后获得非常高的数据通过 量。
用于提供较快读取操作的一种方法是使用更复杂且因此通常更大的读出放大器。举 例来说，在电流比较读出放大器中，通过将给定存储元件处的电流(或存储器单元电流 与参考电流(Uf)进行比较，来执行读取操作，所述参考电流具有通常位于逻辑 状态"1"下的存储器单元电流值与逻辑状态"0"下的存储器单元电流值之间的值。读 出放大器通常读取所述两个电流之间的差，且接着将所述差转换成电压信号。
图2是展示根据一个实施例的存储器系统200的框图。存储器系统200包含具有存 储器位线204的矩阵202、列解码器206、读出放大器208和参考产生器210。参考产生 器210产生参考电流。或者，参考电流可能由另一快闪存储器单元产生，以便跟踪存储 器单元的过程特性。参考产生器210可相对于读出放大器208位于各种位置中。存储器 位线204为物理列，其将属于其的单元的漏极连接在一起。为便于说明，仅展示一个存 储器位线204。每一位线204耦合到列解码器206，列解码器206将所寻址的位线(即， 所寻址的存储器单元)耦合到读出放大器208。
一旦读取操作开始，读取路径的节点处的电压电平就调节到适当的偏置条件，以便 允许给定存储器单元传导其合适的电流。举例来说，读出放大器可使所寻址的单元偏置， 以使其漏极升高到所要的电压值。在一个实施例中，将存储器单元的漏极耦合到读出放 大器的对应位线可被视为RC网络，其应升高到同一电压电平。所需的电流可由读出放 大器供应，且电流穿过存储器单元电流所来自的同一路径。
在初始瞬变周期期间，读出放大器读取存储器单元处的电流(Icell)，以及被称为存 储器位线预充电电流的瞬变电流。在此瞬变周期期间，存储器位线预充电电流通常达到 峰值(通常大于存储器单元电流)，且接着一旦存储器单元被合适地偏置，就降到零。 预充电电流只是可影响存储器路径和参考路径两者的可能瞬变电流的一个实例。另一瞬 变行为可(例如)与用以使所寻址的单元的栅极极化的时间等有关。因此，瞬变电流可 包含来自存储器单元的任何可能的瞬变电流Itran,eell和/或来自参考位线的瞬变电流
Itran,ref 。在瞬变周期期间，读出放大器不仅可读取差(例如，I"H-Iref)，而且可读取所有电 流贡献的和(例如，Icdl + Ifeell-Iref-I涵,ref)。所述两个瞬变分量可大于存储器单元电 流和参考电流两者。此外，由于参考电流路径相对于存储器电流路径可非常不同，因此 两个分量1^U和It^,w相对于彼此可非常不同。这可能使读取操作的性能显著恶化， 因为正确地读取数据的唯一方式是等待，直到两个瞬变电流相对于差(Ieell-Iref)为可忽 略为止。遗憾的是，等待可能花费太多时间，从而危及性能，尤其是在单元电流非常小 且较长的位线将存储器单元连接到列解码器的情况下。
另一重要问题与参考电流的静态值(即，最终值)有关。无论参考块放置在什么地 方，均应将参考电流从参考块供应到读出放大器。这意味着一些电路(例如镜像连接的 晶体管)需要将参考电流转移到读出放大器电池。遗憾的是，此操作可能受由镜像电路 晶体管中的失配和通道长度调制误差导致的误差影响。在存储器单元电流和参考电流非 常小的情况下，此问题尤其重要。事实上，电流误差不可相对于绝对参考电流值而忽略， 因而严重地影响供应到读出放大器的参考电流的最终值。因此，合适的数据读取所依赖 的静态电流差(IcelI-.Iref)可能非常不同，从而导致错误的读取。
最后，此架构具有涉及静态(最终参考电流值)和动态(参考和存储器瞬变电流) 行为两者的一些问题。关于动态行为，避免瞬变电流的问题的唯--方式是等待，直到它 们相对于电流差(Ieell-Iref)变为可忽略为止。遗憾的是，这相对于电流目标读取性能可 能花费太多时间。关于静态误差，其可能改变数据获取所依赖的电流差值(Ieell-Iref)。
在一个实施例中，图2的存储器系统200可用于获得对"与非"存储器的快速随机 存取时间。然而，此架构应适合于"与非"存储器情形，其中存储器串电流包含于读出 放大器操作中。首先，为了执行电流比较，需要用于"与非"情况的参考电流。在一个
实施例中，参考产生器210可用于产生参考电流。然而，通过此途径，参考电流具有相
对于存储器串电流完全独立的一些特性。
存储器系统200可能具有次最佳的静态和动态行为，且在存储元件电流为低且其相
关联的存储器位线较长时可能欠佳地执行。"与非"存储器通常被设计有非常大的阵列 尺寸，且因此具有非常长的存储器位线。
优选途径是产生更适合所述实施例的目的的参考电流。首先，具有可跟踪存储器串
的过程特性的参考电流是重要的。因此，如下文结合图3更详细地描述，参考串可用于 产生参考电流。在一个实施例中，特殊参考串可操作以吸收具有在存储器串处于"1" 状态和"0"状态时的存储器串电流的值之间的值的电流。举例来说，如果存储器串处 于"0"状态，且因此不吸收电流，那么参考串可吸收"l"状态下的存储器串电流值的一半。因此，在一个实施例中，参考串可具有相对于存储器串中的存储器单元的数目为 两倍的数目的存储器单元。或者，参考串可与存储器串具有相同数目的存储器单元，其 中具有一些过编程的单元。
在一个实施例中，参考串可产生参考电流，其中将一个或一个以上存储器单元的参 数设置为使得所述参数使参考串能够传导所要电流。在一个实施例中，可用多个特殊串 的任何组合来建构参考串。由此，在一个实施例中，所有所得参考串可包含于一与存储 器串矩阵分离的特殊"参考矩阵"块中。
图3是根据另一实施例的存储器系统300的框图。存储器系统300包含存储器矩阵， 所述存储器矩阵具有分别通过两个列解码器310和312链接到读出放大器308的两个相 同存储器子阵列304和306。存储器系统300还包含分别耦合在存储器矩阵304与306 之间的参考矩阵314和316。在一个实施例中，参考矩阵314和316每一者具有其自己 的列解码器。参考矩阵314和316可被称为"局部参考"架构，因为其定位于靠近读出 放大器308处。而且，存储器系统300可以操作方式耦合到处理器和/或存储器控制器。
在一个实施例中，存储器子阵列304包含存储器位线320，且参考矩阵314包含参 考位线322。类似地，存储器子阵列306包含存储器位线324，且参考矩阵316包含参 考位线326。
在一个实施例中，单个参考串(例如， 一连串存储器单元)可与每一读出放大器相 关联(或更一般地说，可与每一存储器位线相关联)。在一个实施例中，参考矩阵314 和316可向每一读出放大器提供参考电流。在一个实施例中，参考矩阵314和316可在 不使用任何转移电路(例如镜像连接的晶体管)的情况下直接提供参考电流。因此，参 考矩阵314和316避免了由于晶体管失配或通道长度调制误差而导致的误差。参考矩阵 314和316还在无任何静态误差的情况下向每一读出放大器合适地供应参考电流。换句
话说，合适的读取操作所依赖的静态电流差(Istr-Uf)不被可能影响参考电流值的某种
误差(即，由于晶体管失配或通道长度调制误差而导致的误差)修改。
在一个实施例中，存储器系统300具有对称结构，其中存储器位线320可与存储器 位线324相同，且其中参考位线322可与参考位线326相同。在一个实施例中，将任何 给定位线连接到读出放大器的列解码器310和312的晶体管的数目、类型和尺寸可与连 接对应的对称位线的晶体管的数目、类型和尺寸相同。举例来说，如果三个晶体管将存 储器位线320连接到给定读出放大器，那么相同类型和尺寸的三个晶体管也可将存储器 位线324 (其与存储器位线320对称)连接到同一读出放大器。
在一个实施例中，将给定存储器串或参考串连接到读出放大器的每一存储器路径(即，位线)对应于将相应的对称存储器串或参考串连接到同一读出放大器的相同存储 器路径。
在一个实施例中，存储器系统300在读取操作期间不受存储器瞬变电流和参考瞬变 电流影响。为便于说明，通过位线关联的子阵列304和参考矩阵314被称为"上侧" 的元件。类似地，通过位线关联的子阵列306和参考矩阵316被称为位于"下侧"的元 件。每一读出放大器308可操作以确定电流差(Iup-Id。wn)，其中Iup是来自上侧的总电 流，且Id。wn是来自下侧的总电流。
图4A说明根据一个实施例的图3的存储器系统300的操作，且图4B说明根据另一 实施例的图3的存储器系统300的操作。
参看图4A，在一种情境下，如果寻址上部存储器串(例如，存储器位线320)，那 么参考电流可由链接到同一读出放大器308的下部局部参考串(例如，所寻址的参考位 线326)供应。在一个实施例中，参考电流可来自参考位线322。
在一个实施例中，存储器位线324 (与所寻址的存储器位线320对称)可被称为虚 拟存储器位线，且参考位线322 (与所寻址的参考位线326对称)可被称为虚拟参考位 线。可激活存储器位线324和参考位线322，从而将它们连接到同一读出放大器308。 读出放大器308可耦合虚拟存储器位线324和虚拟参考位线322，并将它们预充电到适 当的偏置电压以进行读取操作。因此，每一位线对应于一预充电电流(例如，瞬变电流 Un,"U和Itran，W)。在一个实施例中，位线320、 322、 3 24和326具有相关联的瞬变电流 1320、 1322、 1324禾口1326。在一个实施例中，瞬变电流之间的差按如下出现在读出放大器308
的输入处
(I叩-Idown) = (Istr + 1320 +工322) - (W+ 1324 +326)。
在一个实施例中，可将读出放大器308设计为使得一旦读取操作开始，所寻址的存 储器位线与虚拟存储器位线的每一耦合均通过相同的控制信号达到相同的偏置条件。
在一个实施例中，给定位线的瞬变电流可等于其对应的对称(或虚拟)位线的瞬变 电流，如下
1320 = 1324 = Itran,str且！322 = !326 = Itran,ref。 这产生以下情况
(Iup ■ Idown) = (Istr + Itran,str + !tran,ref) (W + Itran，str + Itran，ref)。 这产生以下情况 (I叩- Idown) — Istr - Irefo
因此，存储器位线324产生瞬变电流，其抵消与存储器位线320相关联的瞬变电流。 类似地，参考位线322产生瞬变电流，其抵消与参考位线326相关联的瞬变电流。因此， 读出放大器架构不受存储器瞬变电流和参考瞬变电流分量影响。事实上，当确定存储器
10单元状态(其在一个实施例中仅取决于串电流与参考电流之间的差(例如，Istr - Iref)) 时，瞬变电流不出现。此外，即使在电路的瞬变周期期间，读取正确的数据也是合适的， 因为电流差(Iup-Id。wn)从一开始就是正确的。这显著加快了存储器的存取时间，因为 将没有必要等待瞬变周期结束以读取数据。
参看图4B,在另一情境(相反的情况)下，所寻址的存储器位线是存储器位线324， 且所寻址的参考位线是所寻址的参考位线322。存储器位线320和参考位线326是对称 的位线，且因此充当虚拟位线，从而仅将其瞬变电流供应到读出放大器308。这产生以 下情况
(I叩-Idown) = (W + 1320 +工322) _ (Istr +乙24 +1326)。
因此，位线的瞬变电流与对称位线相等，如下
1320 = 1324 = Itran,str且1322 = "26 = Itran,ref。这产生以下情况
(I叩 Idown) = (Iref + Itran,str + Itran,ref) _ (Istr + Itran,str + Itran,ref)。
这产生以下情况 (Iup - IdowtO — Iref -Istr。
因此，存储器位线320产生瞬变电流，其抵消与存储器位线324相关联的瞬变电流。 类似地，参考位线326产生瞬变电流，其抵消与参考位线322相关联的瞬变电流。此情 境的最终结果是与先前情境具有相同的量值，但具有相反的正负号。而且，所述结果不 受任何瞬变电流分量影响。
如上文在两种情境中所示，用作虚拟位线的位线是存储器阵列和参考阵列/矩阵的实 际存储器和参考位线。因此，不需要额外位线来利用其瞬变电流，且实施中不需要额外 存储器芯片面积。
以下结合图5A和图5B的两种情境说明列解码器可如何使存储器电流和参考串电流 能够单独地供应到每一读出放大器。
图5A说明根据一个实施例的图3的存储器系统300的操作，且图5B说明根据另一 实施例的图3的存储器系统300的操作。
参看图5A，展示一种情境，其中串电流和参考电流两者均来自上侧，且由所寻址 的存储器位线320和所寻址的参考位线322供应。在此情况下，存储器位线324和参考 位线326充当虚拟位线以产生瞬变电流，用以抵消与所寻址的存储器位线320和所寻址 的参考位线322相关联的任何瞬变电流。所述电流可表达如下
(I叩 Idown) = (Istr + Itran,str + Iref + Itran,ref) ■ (Itran,str + Itran,ref)。
这产生以下个青况 (I叩_ Idown) -Istr - Iref0
因此，存储器位线324产生瞬变电流，其抵消与存储器位线320相关联的瞬变电流。类似地，参考位线326产生瞬变电流，其抵消与参考位线322相关联的瞬变电流。
参看图5B，展示一种情境，其中串电流和参考电流两者均来自下侧，且分别由所 寻址的存储器位线324和所寻址的参考位线326供应。在一个实施例中，存储器位线320 和参考位线322充当虚拟位线。这产生以下情况
(I叩 Idown) = (Itran，str + Itran'ref) (Istr + Itran'str + W + Itran,ref)。 这产生以下情况 (I叩- IdowrO — Iref - 1st"
因此，存储器位线320产生瞬变电流，其抵消与存储器位线324相关联的瞬变电流。 类似地，参考位线322产生瞬变电流，其抵消与参考位线326相关联的瞬变电流。如上 文所示，实施例通过在不必添加任何额外位线的情况下利用实际位线的瞬变电流来改进 读取操作的性能。
根据本文所揭示的系统和方法，本发明提供大量益处。举例来说，实施例显著加快 了存储器存取时间，因为实施例可在瞬变周期期间执行读取操作，而无需等待瞬变周期 结束。这在存储器矩阵较大且具有较长位线并且预充电阶段可能花费总读取存取时间的 大部分的存储器系统中，尤其是个优点。实施例也适合于任何存储器架构，例如"与非" 和"或非"快闪存储器架构。
已揭示了一种存储器系统。在一个实施例中，存储器系统利用虚拟存储器位线来产 生瞬变电流，其抵消与所寻址的存储器位线相关联的任何瞬变电流。类似地，存储器系 统利用虚拟参考位线来产生瞬变电流，其抵消与所寻址的参考位线相关联的任何瞬变电 流。因此，可在不受瞬变电流不利地影响的情况下，确定给定存储器单元的状态。
已根据所示的实施例而描述了本发明。所属领域的技术人员将容易认识到，可能存 在对实施例的改变，且任何改变都将在本发明的精神和范围内。因此，所属领域的技术 人员可在不脱离所附权利要求书的精神和范围的情况下做出许多修改。
权利要求
1.一种存储器系统，其包括第一位线，其中所述第一位线产生第一瞬变电流；读出放大器，其耦合到所述第一位线；以及第二位线，其耦合到所述读出放大器，其中所述第二位线产生第二瞬变电流，所述第二瞬变电流等于所述第一瞬变电流，所述读出放大器使所述第一和第二瞬变电流能够被抵消。
2. 根据权利要求1所述的系统，其中所述第一和第二位线是存储器位线。
3. 根据权利要求1所述的系统，其中所述第一位线与所述第二位线相同。
4. 根据权利要求1所述的系统，其进一步包括第三位线，其中所述第三位线产生第三瞬变电流； 读出放大器，其耦合到所述第三位线；以及第四位线，其耦合到所述读出放大器，其中所述第四位线产生第四瞬变电流，所 述第四瞬变电流等于所述第三瞬变电流，所述读出放大器使所述第三和第四瞬变电 流能够被抵消。
5. 根据权利要求4所述的系统，其中所述第三和第四位线是参考位线。
6. 根据权利要求4所述的系统，其中所述第三位线与所述第四位线相同。
7. 根据权利要求1所述的系统，其进一步包括第一存储器阵列，其中所述第一位线是来自所述第一阵列的位线； 第一参考阵列，其耦合到所述第一存储器阵列；第二参考阵列，其经由所述读出放大器耦合到所述第一参考阵列；以及 第二存储器阵列，其耦合到所述第二参考阵列，其中所述第二位线是来自所述第 二存储器阵列的位线。
8. 根据权利要求1所述的系统，其中所述存储器系统使得能够在瞬变周期期间执行读 取操作而不必等待所述瞬变周期结束。
9. 一种系统，其包括处理器；以及存储器系统，其耦合到所述处理器，所述存储器系统包括 第一位线，其中所述第一位线产生第一瞬变电流； 读出放大器，其耦合到所述第一位线；以及第二位线，其耦合到所述读出放大器，其中所述第二位线产生第二瞬变电流， 所述第二瞬变电流等于所述第一瞬变电流，所述读出放大器使所述第一和第二瞬 变电流能够被抵消。
10. 根据权利要求9所述的系统，其中所述第一和第二位线是存储器位线。
11. 根据权利要求9所述的系统，其中所述第一位线与所述第二位线相同。
12. 根据权利要求9所述的系统，其进一步包括第三位线，其中所述第三位线产生第三瞬变电流； 读出放大器，其耦合到所述第三位线；以及第四位线，其耦合到所述读出放大器，其中所述第四位线产生第四瞬变电流，所 述第四瞬变电流等于所述第三瞬变电流，所述读出放大器使所述第三和第四瞬变电 流能够被抵消。
13. 根据权利要求12所述的系统，其中所述第三和第四位线是参考位线。
14. 根据权利要求12所述的系统，其中所述第三位线与所述第四位线相同。
15. 根据权利要求9所述的系统，其进一步包括第一存储器阵列，其中所述第一位线是来自所述第一阵列的位线； 第一参考阵列，其耦合到所述第一存储器阵列；第二参考阵列，其经由所述读出放大器耦合到所述第一参考阵列；以及 第二存储器阵列，其耦合到所述第二参考阵列，其中所述第二位线是来自所述第 二存储器阵列的位线。
16. 根据权利要求9所述的系统，其中所述存储器系统使得能够在瞬变周期期间执行读 取操作而不必等待所述瞬变周期结束。
17. —种用于处理读取操作的方法，所述方法包括以参考或存储元件与读出放大器之间的任何可能的连接产生第一瞬变电流； 以任何其它可能的连接产生第二瞬变电流，使得所述第二瞬变电流等于所述第一 瞬变电流；以及使用读出放大器使所述第一和第二瞬变电流能够被抵消。
18. 根据权利要求17所述的方法，其进一步包括在瞬变周期期间执行读取操作而不必 等待所述瞬变周期结束。
19. 根据权利要求17所述的方法，其进一步包括以参考串来产生所述第一和第二瞬变 电流中的至少一者。
20. 根据权利要求17所述的方法，进一步其中所述参考串包括存储器单元，所述存储器单元具有使所述参考串能够产生所要电流的参数。
21.根据权利要求17所述的方法，进一步其中以多个特殊串的任何组合来建构所述参 考串。
全文摘要
本发明揭示一种存储器系统。在一个实施例中，所述存储器系统包含第一位线，其中所述第一位线产生第一瞬变电流。所述存储器系统还包含耦合到所述第一位线的读出放大器。所述存储器系统还包含耦合到所述读出放大器的第二位线，其中所述第二位线产生第二瞬变电流，所述第二瞬变电流等于所述第一瞬变电流。所述读出放大器使所述第一和第二瞬变电流能够被抵消。根据本文所揭示的所述系统，可在不受瞬变电流不利影响的情况下确定存储器单元的状态。
文档编号G11C11/34GK101584002SQ200880002092
公开日2009年11月18日 申请日期2008年1月15日 优先权日2007年1月12日
发明者乔治·博西西奥, 加布里埃莱·佩利, 洛伦佐·贝达里达, 西莫内·巴托里 申请人:爱特梅尔公司
技术领域：
本发明涉及计算机系统，且更明确地说，涉及存储器系统。
背景技术：
例如快闪存储器系统等存储器系统在读取操作中利用读出放大器来从存储器单元 读取数据，其中给定存储器单元的状态由所述存储器单元在明确界定的偏置条件下所吸 收的电流的量决定。在最简单的情况下，存储元件可处于两种状态"0"状态或"I" 状态。在"0"状态下，存储元件不吸收电流，且在"1"状态下，存储元件吸收电流。 存储元件可为(例如)单个快闪存储器单元(如在"或非"快闪存储器中)或串(如在
"与非"快闪存储器中)。串通常是具有一连串单个快闪存储器单元(例如，8个、16个 或更多快闪存储器单元)的存储元件。
一些快闪存储器系统的问题在于它们可能由于读出放大器处的低电流电平而不允 许快速随机存取时间。利用"与非"架构的快闪存储器尤其如此。由于与将存储元件连 接到读出放大器的存储器矩阵位线相关联的瞬变电流而出现另一问题。"与非"架构对 于此问题来说再次是尤其严重的，因为"与非"结构通常是以非常大的存储器矩阵建置 而成，且因此具有非常长的位线。瞬变电流是有问题的，因为瞬变电流被加到用于确定 存储器单元状态的存储器单元电流和参考电流。错误的存储器单元电流和参考电流读数 可因此导致错误的读取操作。
因此，需要一种经改进的存储器系统。本发明解决此需要。
发明内容
本发明揭示一种存储器系统。在一个实施例中，所述存储器系统包含第一位线，其 中所述第一位线产生第一瞬变电流。所述存储器系统还包含耦合到所述第一位线的读出 放大器。存储器系统还包含耦合到读出放大器的第二位线，其中所述第二位线产生第二 瞬变电流，所述第二瞬变电流等于所述第一瞬变电流。读出放大器使所述第一和第二瞬 变电流能够抵消。
根据本文所揭示的系统，可在不受瞬变电流不利地影响的情况下，确定存储器单元 的状态。
图1是根据一个实施例的快闪存储器电路的示意图。 图2是展示根据一个实施例的存储器系统的框图。 图3是根据另一实施例的存储器系统的框图。 图4A说明根据一个实施例的图3的存储器系统的操作。 图4B说明根据另一实施例的图3的存储器系统的操作。 图5A说明根据一个实施例的图3的存储器系统的操作。 图5B说明根据另一实施例的图3的存储器系统的操作。
具体实施例方式
本发明涉及计算机系统，且更明确地说，涉及存储器系统。呈现以下描述内容以使 所属领域的技术人员能够制作和使用本发明，且以下描述内容是在专利申请案及其要求 的上下文中提供的。对本文所描述的优选实施例以及一般原理和特征的各种修改对所属 领域的技术人员来说将是显而易见的。因此，本发明无意限于所展示的实施例，而是将 被赋予与本文所描述的原理和特征一致的最宽范围。
揭示一种存储器系统。在一个实施例中，所述存储器系统利用虚拟存储器位线来产 生瞬变电流，所述瞬变电流抵消与所寻址的存储器位线相关联的任何瞬变电流。类似地， 存储器系统利用虚拟参考位线来产生瞬变电流，所述瞬变电流抵消与所寻址的参考位线 相关联的任何瞬变电流。虚拟存储器位线、所寻址的存储器位线、虚拟参考位线和所寻 址的参考位线耦合到同一读出放大器，以使瞬变电流能够被抵消。因此，可基于存储器 位线电流与参考位线电流之间的差异确定与所寻址的存储器位线相关联的给定存储器 单元的状态，而不会受瞬变电流不利地影响。为了更明确地描述本发明的特征，现在结 合附图而参考以下描述。
尽管在"与非"快闪存储器的上下文中描述本文所揭示的本发明，但本发明可应用 于其它类型的存储器，例如"或非"存储器和存储器架构，且仍在本发明的精神和范围 内。
图1是根据一个实施例的快闪存储器电路100的示意图。快闪存储器电路包含晶体 管102、反相器104和106以及"与非"串108，"与非"串108是--连串快闪存储器单 元。如图l展示，在"与非"快闪存储器中，通常通过将串108链接到双稳态锁存电路 (即，反相器104和106)的输入节点，来执行读取操作。
在读取操作开始之前，控制信号PRESET一N将快闪存储器电路IOO的输出电平OUT 预设为两个稳定状态中的一者(例如，"0"或"1")。 一旦读取操作开始，如果串电流
6为零，那么锁存输出OUT保持在预设值。如果串电流为正，那么串电流将锁存输入IN 处的电压至少放电到反相器104的触发电平，使得锁存输出可切换到相反状态。由于串 所包含的一系列快闪存储器单元的缘故，串电流可能非常低。因此，锁存输入节点无法 被非常快速地放电。由于此缘故，"与非"架构通常不允许快速随机存取时间。相反， 单个读出放大器仅具有简单的锁存电路。因此，有可能设计非常高密度的读出放大器来 在非常高数目的串上同时执行读取操作，从而在初始等待时间后获得非常高的数据通过 量。
用于提供较快读取操作的一种方法是使用更复杂且因此通常更大的读出放大器。举 例来说，在电流比较读出放大器中，通过将给定存储元件处的电流(或存储器单元电流 与参考电流(Uf)进行比较，来执行读取操作，所述参考电流具有通常位于逻辑 状态"1"下的存储器单元电流值与逻辑状态"0"下的存储器单元电流值之间的值。读 出放大器通常读取所述两个电流之间的差，且接着将所述差转换成电压信号。
图2是展示根据一个实施例的存储器系统200的框图。存储器系统200包含具有存 储器位线204的矩阵202、列解码器206、读出放大器208和参考产生器210。参考产生 器210产生参考电流。或者，参考电流可能由另一快闪存储器单元产生，以便跟踪存储 器单元的过程特性。参考产生器210可相对于读出放大器208位于各种位置中。存储器 位线204为物理列，其将属于其的单元的漏极连接在一起。为便于说明，仅展示一个存 储器位线204。每一位线204耦合到列解码器206，列解码器206将所寻址的位线(即， 所寻址的存储器单元)耦合到读出放大器208。
一旦读取操作开始，读取路径的节点处的电压电平就调节到适当的偏置条件，以便 允许给定存储器单元传导其合适的电流。举例来说，读出放大器可使所寻址的单元偏置， 以使其漏极升高到所要的电压值。在一个实施例中，将存储器单元的漏极耦合到读出放 大器的对应位线可被视为RC网络，其应升高到同一电压电平。所需的电流可由读出放 大器供应，且电流穿过存储器单元电流所来自的同一路径。
在初始瞬变周期期间，读出放大器读取存储器单元处的电流(Icell)，以及被称为存 储器位线预充电电流的瞬变电流。在此瞬变周期期间，存储器位线预充电电流通常达到 峰值(通常大于存储器单元电流)，且接着一旦存储器单元被合适地偏置，就降到零。 预充电电流只是可影响存储器路径和参考路径两者的可能瞬变电流的一个实例。另一瞬 变行为可(例如)与用以使所寻址的单元的栅极极化的时间等有关。因此，瞬变电流可 包含来自存储器单元的任何可能的瞬变电流Itran,eell和/或来自参考位线的瞬变电流
Itran,ref 。在瞬变周期期间，读出放大器不仅可读取差(例如，I"H-Iref)，而且可读取所有电 流贡献的和(例如，Icdl + Ifeell-Iref-I涵,ref)。所述两个瞬变分量可大于存储器单元电 流和参考电流两者。此外，由于参考电流路径相对于存储器电流路径可非常不同，因此 两个分量1^U和It^,w相对于彼此可非常不同。这可能使读取操作的性能显著恶化， 因为正确地读取数据的唯一方式是等待，直到两个瞬变电流相对于差(Ieell-Iref)为可忽 略为止。遗憾的是，等待可能花费太多时间，从而危及性能，尤其是在单元电流非常小 且较长的位线将存储器单元连接到列解码器的情况下。
另一重要问题与参考电流的静态值(即，最终值)有关。无论参考块放置在什么地 方，均应将参考电流从参考块供应到读出放大器。这意味着一些电路(例如镜像连接的 晶体管)需要将参考电流转移到读出放大器电池。遗憾的是，此操作可能受由镜像电路 晶体管中的失配和通道长度调制误差导致的误差影响。在存储器单元电流和参考电流非 常小的情况下，此问题尤其重要。事实上，电流误差不可相对于绝对参考电流值而忽略， 因而严重地影响供应到读出放大器的参考电流的最终值。因此，合适的数据读取所依赖 的静态电流差(IcelI-.Iref)可能非常不同，从而导致错误的读取。
最后，此架构具有涉及静态(最终参考电流值)和动态(参考和存储器瞬变电流) 行为两者的一些问题。关于动态行为，避免瞬变电流的问题的唯--方式是等待，直到它 们相对于电流差(Ieell-Iref)变为可忽略为止。遗憾的是，这相对于电流目标读取性能可 能花费太多时间。关于静态误差，其可能改变数据获取所依赖的电流差值(Ieell-Iref)。
在一个实施例中，图2的存储器系统200可用于获得对"与非"存储器的快速随机 存取时间。然而，此架构应适合于"与非"存储器情形，其中存储器串电流包含于读出 放大器操作中。首先，为了执行电流比较，需要用于"与非"情况的参考电流。在一个
实施例中，参考产生器210可用于产生参考电流。然而，通过此途径，参考电流具有相
对于存储器串电流完全独立的一些特性。
存储器系统200可能具有次最佳的静态和动态行为，且在存储元件电流为低且其相
关联的存储器位线较长时可能欠佳地执行。"与非"存储器通常被设计有非常大的阵列 尺寸，且因此具有非常长的存储器位线。
优选途径是产生更适合所述实施例的目的的参考电流。首先，具有可跟踪存储器串
的过程特性的参考电流是重要的。因此，如下文结合图3更详细地描述，参考串可用于 产生参考电流。在一个实施例中，特殊参考串可操作以吸收具有在存储器串处于"1" 状态和"0"状态时的存储器串电流的值之间的值的电流。举例来说，如果存储器串处 于"0"状态，且因此不吸收电流，那么参考串可吸收"l"状态下的存储器串电流值的一半。因此，在一个实施例中，参考串可具有相对于存储器串中的存储器单元的数目为 两倍的数目的存储器单元。或者，参考串可与存储器串具有相同数目的存储器单元，其 中具有一些过编程的单元。
在一个实施例中，参考串可产生参考电流，其中将一个或一个以上存储器单元的参 数设置为使得所述参数使参考串能够传导所要电流。在一个实施例中，可用多个特殊串 的任何组合来建构参考串。由此，在一个实施例中，所有所得参考串可包含于一与存储 器串矩阵分离的特殊"参考矩阵"块中。
图3是根据另一实施例的存储器系统300的框图。存储器系统300包含存储器矩阵， 所述存储器矩阵具有分别通过两个列解码器310和312链接到读出放大器308的两个相 同存储器子阵列304和306。存储器系统300还包含分别耦合在存储器矩阵304与306 之间的参考矩阵314和316。在一个实施例中，参考矩阵314和316每一者具有其自己 的列解码器。参考矩阵314和316可被称为"局部参考"架构，因为其定位于靠近读出 放大器308处。而且，存储器系统300可以操作方式耦合到处理器和/或存储器控制器。
在一个实施例中，存储器子阵列304包含存储器位线320，且参考矩阵314包含参 考位线322。类似地，存储器子阵列306包含存储器位线324，且参考矩阵316包含参 考位线326。
在一个实施例中，单个参考串(例如， 一连串存储器单元)可与每一读出放大器相 关联(或更一般地说，可与每一存储器位线相关联)。在一个实施例中，参考矩阵314 和316可向每一读出放大器提供参考电流。在一个实施例中，参考矩阵314和316可在 不使用任何转移电路(例如镜像连接的晶体管)的情况下直接提供参考电流。因此，参 考矩阵314和316避免了由于晶体管失配或通道长度调制误差而导致的误差。参考矩阵 314和316还在无任何静态误差的情况下向每一读出放大器合适地供应参考电流。换句
话说，合适的读取操作所依赖的静态电流差(Istr-Uf)不被可能影响参考电流值的某种
误差(即，由于晶体管失配或通道长度调制误差而导致的误差)修改。
在一个实施例中，存储器系统300具有对称结构，其中存储器位线320可与存储器 位线324相同，且其中参考位线322可与参考位线326相同。在一个实施例中，将任何 给定位线连接到读出放大器的列解码器310和312的晶体管的数目、类型和尺寸可与连 接对应的对称位线的晶体管的数目、类型和尺寸相同。举例来说，如果三个晶体管将存 储器位线320连接到给定读出放大器，那么相同类型和尺寸的三个晶体管也可将存储器 位线324 (其与存储器位线320对称)连接到同一读出放大器。
在一个实施例中，将给定存储器串或参考串连接到读出放大器的每一存储器路径(即，位线)对应于将相应的对称存储器串或参考串连接到同一读出放大器的相同存储 器路径。
在一个实施例中，存储器系统300在读取操作期间不受存储器瞬变电流和参考瞬变 电流影响。为便于说明，通过位线关联的子阵列304和参考矩阵314被称为"上侧" 的元件。类似地，通过位线关联的子阵列306和参考矩阵316被称为位于"下侧"的元 件。每一读出放大器308可操作以确定电流差(Iup-Id。wn)，其中Iup是来自上侧的总电 流，且Id。wn是来自下侧的总电流。
图4A说明根据一个实施例的图3的存储器系统300的操作，且图4B说明根据另一 实施例的图3的存储器系统300的操作。
参看图4A，在一种情境下，如果寻址上部存储器串(例如，存储器位线320)，那 么参考电流可由链接到同一读出放大器308的下部局部参考串(例如，所寻址的参考位 线326)供应。在一个实施例中，参考电流可来自参考位线322。
在一个实施例中，存储器位线324 (与所寻址的存储器位线320对称)可被称为虚 拟存储器位线，且参考位线322 (与所寻址的参考位线326对称)可被称为虚拟参考位 线。可激活存储器位线324和参考位线322，从而将它们连接到同一读出放大器308。 读出放大器308可耦合虚拟存储器位线324和虚拟参考位线322，并将它们预充电到适 当的偏置电压以进行读取操作。因此，每一位线对应于一预充电电流(例如，瞬变电流 Un,"U和Itran，W)。在一个实施例中，位线320、 322、 3 24和326具有相关联的瞬变电流 1320、 1322、 1324禾口1326。在一个实施例中，瞬变电流之间的差按如下出现在读出放大器308
的输入处
(I叩-Idown) = (Istr + 1320 +工322) - (W+ 1324 +326)。
在一个实施例中，可将读出放大器308设计为使得一旦读取操作开始，所寻址的存 储器位线与虚拟存储器位线的每一耦合均通过相同的控制信号达到相同的偏置条件。
在一个实施例中，给定位线的瞬变电流可等于其对应的对称(或虚拟)位线的瞬变 电流，如下
1320 = 1324 = Itran,str且！322 = !326 = Itran,ref。 这产生以下情况
(Iup ■ Idown) = (Istr + Itran,str + !tran,ref) (W + Itran，str + Itran，ref)。 这产生以下情况 (I叩- Idown) — Istr - Irefo
因此，存储器位线324产生瞬变电流，其抵消与存储器位线320相关联的瞬变电流。 类似地，参考位线322产生瞬变电流，其抵消与参考位线326相关联的瞬变电流。因此， 读出放大器架构不受存储器瞬变电流和参考瞬变电流分量影响。事实上，当确定存储器
10单元状态(其在一个实施例中仅取决于串电流与参考电流之间的差(例如，Istr - Iref)) 时，瞬变电流不出现。此外，即使在电路的瞬变周期期间，读取正确的数据也是合适的， 因为电流差(Iup-Id。wn)从一开始就是正确的。这显著加快了存储器的存取时间，因为 将没有必要等待瞬变周期结束以读取数据。
参看图4B,在另一情境(相反的情况)下，所寻址的存储器位线是存储器位线324， 且所寻址的参考位线是所寻址的参考位线322。存储器位线320和参考位线326是对称 的位线，且因此充当虚拟位线，从而仅将其瞬变电流供应到读出放大器308。这产生以 下情况
(I叩-Idown) = (W + 1320 +工322) _ (Istr +乙24 +1326)。
因此，位线的瞬变电流与对称位线相等，如下
1320 = 1324 = Itran,str且1322 = "26 = Itran,ref。这产生以下情况
(I叩 Idown) = (Iref + Itran,str + Itran,ref) _ (Istr + Itran,str + Itran,ref)。
这产生以下情况 (Iup - IdowtO — Iref -Istr。
因此，存储器位线320产生瞬变电流，其抵消与存储器位线324相关联的瞬变电流。 类似地，参考位线326产生瞬变电流，其抵消与参考位线322相关联的瞬变电流。此情 境的最终结果是与先前情境具有相同的量值，但具有相反的正负号。而且，所述结果不 受任何瞬变电流分量影响。
如上文在两种情境中所示，用作虚拟位线的位线是存储器阵列和参考阵列/矩阵的实 际存储器和参考位线。因此，不需要额外位线来利用其瞬变电流，且实施中不需要额外 存储器芯片面积。
以下结合图5A和图5B的两种情境说明列解码器可如何使存储器电流和参考串电流 能够单独地供应到每一读出放大器。
图5A说明根据一个实施例的图3的存储器系统300的操作，且图5B说明根据另一 实施例的图3的存储器系统300的操作。
参看图5A，展示一种情境，其中串电流和参考电流两者均来自上侧，且由所寻址 的存储器位线320和所寻址的参考位线322供应。在此情况下，存储器位线324和参考 位线326充当虚拟位线以产生瞬变电流，用以抵消与所寻址的存储器位线320和所寻址 的参考位线322相关联的任何瞬变电流。所述电流可表达如下
(I叩 Idown) = (Istr + Itran,str + Iref + Itran,ref) ■ (Itran,str + Itran,ref)。
这产生以下个青况 (I叩_ Idown) -Istr - Iref0
因此，存储器位线324产生瞬变电流，其抵消与存储器位线320相关联的瞬变电流。类似地，参考位线326产生瞬变电流，其抵消与参考位线322相关联的瞬变电流。
参看图5B，展示一种情境，其中串电流和参考电流两者均来自下侧，且分别由所 寻址的存储器位线324和所寻址的参考位线326供应。在一个实施例中，存储器位线320 和参考位线322充当虚拟位线。这产生以下情况
(I叩 Idown) = (Itran，str + Itran'ref) (Istr + Itran'str + W + Itran,ref)。 这产生以下情况 (I叩- IdowrO — Iref - 1st"
因此，存储器位线320产生瞬变电流，其抵消与存储器位线324相关联的瞬变电流。 类似地，参考位线322产生瞬变电流，其抵消与参考位线326相关联的瞬变电流。如上 文所示，实施例通过在不必添加任何额外位线的情况下利用实际位线的瞬变电流来改进 读取操作的性能。
根据本文所揭示的系统和方法，本发明提供大量益处。举例来说，实施例显著加快 了存储器存取时间，因为实施例可在瞬变周期期间执行读取操作，而无需等待瞬变周期 结束。这在存储器矩阵较大且具有较长位线并且预充电阶段可能花费总读取存取时间的 大部分的存储器系统中，尤其是个优点。实施例也适合于任何存储器架构，例如"与非" 和"或非"快闪存储器架构。
已揭示了一种存储器系统。在一个实施例中，存储器系统利用虚拟存储器位线来产 生瞬变电流，其抵消与所寻址的存储器位线相关联的任何瞬变电流。类似地，存储器系 统利用虚拟参考位线来产生瞬变电流，其抵消与所寻址的参考位线相关联的任何瞬变电 流。因此，可在不受瞬变电流不利地影响的情况下，确定给定存储器单元的状态。
已根据所示的实施例而描述了本发明。所属领域的技术人员将容易认识到，可能存 在对实施例的改变，且任何改变都将在本发明的精神和范围内。因此，所属领域的技术 人员可在不脱离所附权利要求书的精神和范围的情况下做出许多修改。
权利要求
1.一种存储器系统，其包括第一位线，其中所述第一位线产生第一瞬变电流；读出放大器，其耦合到所述第一位线；以及第二位线，其耦合到所述读出放大器，其中所述第二位线产生第二瞬变电流，所述第二瞬变电流等于所述第一瞬变电流，所述读出放大器使所述第一和第二瞬变电流能够被抵消。
2. 根据权利要求1所述的系统，其中所述第一和第二位线是存储器位线。
3. 根据权利要求1所述的系统，其中所述第一位线与所述第二位线相同。
4. 根据权利要求1所述的系统，其进一步包括第三位线，其中所述第三位线产生第三瞬变电流； 读出放大器，其耦合到所述第三位线；以及第四位线，其耦合到所述读出放大器，其中所述第四位线产生第四瞬变电流，所 述第四瞬变电流等于所述第三瞬变电流，所述读出放大器使所述第三和第四瞬变电 流能够被抵消。
5. 根据权利要求4所述的系统，其中所述第三和第四位线是参考位线。
6. 根据权利要求4所述的系统，其中所述第三位线与所述第四位线相同。
7. 根据权利要求1所述的系统，其进一步包括第一存储器阵列，其中所述第一位线是来自所述第一阵列的位线； 第一参考阵列，其耦合到所述第一存储器阵列；第二参考阵列，其经由所述读出放大器耦合到所述第一参考阵列；以及 第二存储器阵列，其耦合到所述第二参考阵列，其中所述第二位线是来自所述第 二存储器阵列的位线。
8. 根据权利要求1所述的系统，其中所述存储器系统使得能够在瞬变周期期间执行读 取操作而不必等待所述瞬变周期结束。
9. 一种系统，其包括处理器；以及存储器系统，其耦合到所述处理器，所述存储器系统包括 第一位线，其中所述第一位线产生第一瞬变电流； 读出放大器，其耦合到所述第一位线；以及第二位线，其耦合到所述读出放大器，其中所述第二位线产生第二瞬变电流， 所述第二瞬变电流等于所述第一瞬变电流，所述读出放大器使所述第一和第二瞬 变电流能够被抵消。
10. 根据权利要求9所述的系统，其中所述第一和第二位线是存储器位线。
11. 根据权利要求9所述的系统，其中所述第一位线与所述第二位线相同。
12. 根据权利要求9所述的系统，其进一步包括第三位线，其中所述第三位线产生第三瞬变电流； 读出放大器，其耦合到所述第三位线；以及第四位线，其耦合到所述读出放大器，其中所述第四位线产生第四瞬变电流，所 述第四瞬变电流等于所述第三瞬变电流，所述读出放大器使所述第三和第四瞬变电 流能够被抵消。
13. 根据权利要求12所述的系统，其中所述第三和第四位线是参考位线。
14. 根据权利要求12所述的系统，其中所述第三位线与所述第四位线相同。
15. 根据权利要求9所述的系统，其进一步包括第一存储器阵列，其中所述第一位线是来自所述第一阵列的位线； 第一参考阵列，其耦合到所述第一存储器阵列；第二参考阵列，其经由所述读出放大器耦合到所述第一参考阵列；以及 第二存储器阵列，其耦合到所述第二参考阵列，其中所述第二位线是来自所述第 二存储器阵列的位线。
16. 根据权利要求9所述的系统，其中所述存储器系统使得能够在瞬变周期期间执行读 取操作而不必等待所述瞬变周期结束。
17. —种用于处理读取操作的方法，所述方法包括以参考或存储元件与读出放大器之间的任何可能的连接产生第一瞬变电流； 以任何其它可能的连接产生第二瞬变电流，使得所述第二瞬变电流等于所述第一 瞬变电流；以及使用读出放大器使所述第一和第二瞬变电流能够被抵消。
18. 根据权利要求17所述的方法，其进一步包括在瞬变周期期间执行读取操作而不必 等待所述瞬变周期结束。
19. 根据权利要求17所述的方法，其进一步包括以参考串来产生所述第一和第二瞬变 电流中的至少一者。
20. 根据权利要求17所述的方法，进一步其中所述参考串包括存储器单元，所述存储器单元具有使所述参考串能够产生所要电流的参数。
21.根据权利要求17所述的方法，进一步其中以多个特殊串的任何组合来建构所述参 考串。
全文摘要
本发明揭示一种存储器系统。在一个实施例中，所述存储器系统包含第一位线，其中所述第一位线产生第一瞬变电流。所述存储器系统还包含耦合到所述第一位线的读出放大器。所述存储器系统还包含耦合到所述读出放大器的第二位线，其中所述第二位线产生第二瞬变电流，所述第二瞬变电流等于所述第一瞬变电流。所述读出放大器使所述第一和第二瞬变电流能够被抵消。根据本文所揭示的所述系统，可在不受瞬变电流不利影响的情况下确定存储器单元的状态。
文档编号G11C11/34GK101584002SQ200880002092
公开日2009年11月18日 申请日期2008年1月15日 优先权日2007年1月12日
发明者乔治·博西西奥, 加布里埃莱·佩利, 洛伦佐·贝达里达, 西莫内·巴托里 申请人:爱特梅尔公司
最新回复(0)