半导体制造技术中的软钝化层的制作方法
专利名称：半导体制造技术中的软钝化层的制作方法
技术领域：
本发明总体上涉及半导体的制造技术，具体地涉及软钝化层。
在半导体器件制造工艺中，常常需要在一个基片上形成绝缘层、半导体层和导电层。对这些层进行构图以形成一些图形(feature)和间隔(space)。这些图形和间隔的最小尺寸或特征尺寸(feature size)(F)取决于所用的材料和光刻系统的分辨率。构图这些图形和间隔以形成器件，如晶体管、电容器以及电阻器。然后连接这些器件以产生所需的电学功能，生产出集成电路(IC)或芯片。
在完成标准工艺后用熔丝来改变IC的内联接。改变IC内联接的能力，给予IC制造商一个能够适应制造标准IC设计的灵活性，以满足用户的特殊需要。熔丝还用于提供与冗余电路的联接，从而取代缺陷电路以改进产额。例如，熔丝用在随机存贮器(RAM)IC中，可以用冗余线(redundancy line)代替有缺陷的字线和/或位线。
有一种熔丝，称为激光熔断熔丝，典型地形成于IC的表面或临近表面。一束激光轰击熔丝材料使熔丝区不导电，从而阻止电流通过。激光熔断熔丝由于制造容易而得到广泛应用。
熔丝通常形成于IC的表面。然后用一个硬的和软的钝化层覆盖IC和熔丝以保护器件使其免受环境影响。提供一个阻挡层，使熔丝和软钝化层隔离。该软钝化层包括，例如光敏聚酰亚胺(PSPI)。在该PSPI上形成一个通至熔丝的孔。这个孔叫做终端贯穿孔(terminal via opening，以下简称TV孔)。
该TV孔的形成是通过光刻工艺实现的。这种工艺包括用一个曝光源和掩模选择性地暴露上述光敏聚酰亚胺。其中掩模包括一个相应于TV孔的构图。然后固化该光敏聚酰亚胺，使其具有热稳定性。固化之后进行反应离子蚀刻(RIE)。反应离子蚀刻去除曝光区域的硬钝化层和其它绝缘层，产生通至熔丝的TV孔。
光敏聚酰亚胺的光刻分辨率决定了终端贯穿孔的最小图形尺寸，此光刻分辨率取决于目前可获得的光敏聚合物。目前可获得的光敏聚合物能够可靠地限定小至约10μm的TV孔。
在未来的IC设计中，提供更小的TV孔以使芯片尺寸进一步微型化非常重要。然而现有的光敏聚酰亚胺不能适应占空间更小的先进熔丝的设计。
根据上述讨论可以清楚地了解到，非常需要更小的TV孔以适应占空间更小的先进熔丝设计。
本发明涉及比现行聚酰亚胺层分辨率更小的TV孔的制造。根据本发明的一个实施例，在一个器件图形(device feature)之上提供一个蚀刻阻挡层，接着覆盖一层光敏软钝化层。对该蚀刻阻挡层构图，以提供一个足以通至器件图形的孔。施加该蚀刻阻挡层以后，用于通至器件结构的孔的尺寸就与光敏软钝化层的光刻分辨率无关，而是取决于构图该蚀刻阻挡层的光刻工艺。这样，用于通至器件图形的孔尺寸就明显地小于形成于光敏软钝化层的孔。
为了更好地理解本发明，请参考下面的详述及其附图，其中
图1-2显示了一个提供其尺寸小于光敏聚酰亚胺分辨率能力的TV孔的实施例。
本发明涉及光敏聚酰亚胺上TV孔的形成。图1显示了一个半导体集成电路(IC)的一部分的横截面。该IC例如是存贮电路如随机存贮器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存贮器(ROM)。另外，该IC还可以是逻辑器件如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、嵌入式DRAM逻辑集成电路(嵌入式DRAM)、或任何其它电路器件。
典型地，在一个半导体晶片如硅晶片上同时形成许多集成电路。工艺完成之后，切割该晶片以把IC分成单个的芯片。然后把这些芯片封装起来作为最终产品，用作消费性产品如计算机装置、蜂窝电话、个人数字助理(PDA)、以及其它产品。
如图所示，该IC包括形成于基片如硅晶片101上的多个器件105。也可以选用其它基片，例如绝缘体上的硅(SOI)、蓝宝石上的硅(SOS)、锗、砷化镓、和Ⅲ-Ⅴ族化合物。各器件105没有在图中详示。在一个实施例中，该IC包括多个存贮单元，例如用于DRAM集成电路的存贮单元。
典型地，在上述器件上形成一些器件层。这些器件层包括导电层和绝缘层，它们被构图以形成构成集成电路的器件。
示例性地，在器件上形成一个被一个介电层125隔离的器件图形120。该介电层材料包括，例如二氧化硅(SiO2)、氮化硅(Si3N4)、或其它介电材料。上述器件图形，例如，代表一个用于给下面的器件提供内联接以在形成IC之后达到所需电学功能的熔丝。
在一个说明性实施例中，在上述器件图形120上形成一个介电层126。该介电层使器件图形120与覆在其上面的例如用于形成焊盘(bond pad)的导电层隔离，该焊盘在后端线(BEOL,back-end-of-line)工艺中提供与引线框架的终端连接。
根据本发明，在上述介电层126上形成一个蚀刻阻挡层130。在一个实施例中，该蚀刻阻挡层优选地包括一个用于形成焊盘连接的导电层。这就使得在不增加任何附加工艺步骤的情况下提供该蚀刻阻挡层，从而不增加原始工艺时间(RPT,raw processtime)。
但是，如果这种导电层不是正常处理工艺的部件，那么就在介电层126上沉积一个蚀刻阻挡层。该蚀刻阻挡层包括例如，Al、Cu、W、Mo的导电材料或其它导电材料。也可以采用其它材料，其中在蚀刻阻挡层之上和之下的材料可以被对蚀刻阻挡层材料具有选择性的蚀刻剂去除。典型地，这意味着，蚀刻阻挡层包括一种不同于介电层126和覆盖于其上的材料的材料。例如，如果上覆层为氧化硅且介电层包括氧化硅，则可用氮化硅蚀刻阻挡层，反之亦可。
对该蚀刻阻挡层构图，以提供一个位于上述器件图形120之上的孔。如图所示，该孔足以通至器件图形120。例如，如果该器件图形是一个激光熔丝，则该孔足以通过激光，以切断连接。典型地，该器件图形120小于用现行的光敏聚酰亚胺可能形成的最小的孔。因此，在上述蚀刻阻挡层上构图的孔小于用现行光敏聚酰亚胺可能形成的最小的孔。
对上述蚀刻阻挡层的构图是通过现有的光刻和腐蚀技术实现的。这种蚀刻技术包括在蚀刻阻挡层上沉积一层光致抗蚀剂层和用一个曝光源和掩模选择性地暴露之。根据选用的是正性还是负性光致抗蚀剂，在显影过程中去除光致抗蚀剂层的曝光部分或未曝光部分，以便选择性地暴露蚀刻阻挡层的一个区域。然后，通过例如反应离子蚀刻(RIE)去除光致抗蚀剂层的未保护区域，以形成孔132。
在IC表面沉积一个硅氧化物层140和氮化硅层142，覆盖蚀刻阻挡层。层140和142用作硬钝化层。典型地，该氧化物层和氮化物层各约为50～800nm。另一种可替代的方式，如果该硬钝化层和介电层包括，例如，硅氧化物，则该蚀刻阻挡层可由氮化硅形成。另外，如果上述介电层和硬钝化层包括氮化硅，该蚀刻阻挡层可由硅氧化物形成。
在上述IC上沉积一个软钝化层150。该软钝化层用于保护上述IC使其免受环境污染。在一个实施例中，该软钝化层包括光敏聚酰亚胺。该光敏聚酰亚胺包括例如奥林微电子材料公司(Olin Microelectronic Materials)生产的Probimide 7000系列材料。也可以选用其它非光敏聚合物，如Dupont 5878材料，但是这得需要增加一个光刻构图步骤。
上述光敏聚酰亚胺可以通过各种方法沉积，如旋涂(spin-coating)或帘涂(curtain coating)。典型地，最终固化后光敏聚酰亚胺的目标厚度约为6μm。
沉积光敏聚酰亚胺之后，再用一个曝光源和掩模选择性地曝光。由曝光源暴露的部分成为交互联接(cross-linked)并在显影之后保留下来。其它未被曝光部分在显影过程中被冲洗掉，剩下所需的TV孔。这是一个负性光敏聚酰亚胺。也可以选用正性光敏聚酰亚胺，这时曝光部分在显影过程中被去除。结果，该光敏聚酰亚胺用作后序反应离子蚀刻的蚀刻掩模，以形成一个通向器件图形120的TV孔。
根据上述讨论，现有光敏聚酰亚胺的分辨率约为10μm。这将在光敏聚酰亚胺内产生一个比理想值大得多的通向器件图形120的孔。反应离子蚀刻去除光敏聚酰亚胺的暴露部分和其下面的各种器件层。
随着反应离子蚀刻的继续，上述蚀刻阻挡层被暴露。该蚀刻阻挡层保护其下面的材料使之不被反应离子蚀刻去除。但是，孔132内不被蚀刻阻挡层保护的材料却被反应离子蚀刻去除，暴露器件图形120。可以看到，由蚀刻阻挡层产生的孔小于在PSPI层的孔。
根据本发明提供的蚀刻阻挡层允许TV孔132不受光敏聚酰亚胺分辨率的影响。这就可使TV孔很小，以适应很小的熔丝组，例如，先进的熔丝设计。
尽管本发明已经参照各种实施例进行了详细描述和图示，然而本领域的技术人员将会明白，在不背离本发明范围的情况下可以对其进行修改和变更。因此本发明不应该由上述描述限定，而应该由所附的权利要求书及其等同物限定。
权利要求
1．一种集成电路，包括一个器件图形；一个覆盖器件图形的介电图形；一个形成于所述介电图形层之上的光敏软钝化层；一个形成于覆盖所述器件的介电图形之上的蚀刻阻挡层，该蚀刻阻挡层由介电层与所述器件图形隔离，该蚀刻阻挡层包括允许所述介电材料被选择性去除的材料。
2．根据权利要求1所述的集成电路，其中，所述蚀刻阻挡层上的孔小于所述软钝化层上的孔。
全文摘要
利用一个蚀刻阻挡层在形成一个光敏软钝化层后限定一个通向器件结构的终端贯穿孔。该蚀刻阻挡层允许上述终端贯穿孔的尺寸不受现有光敏软钝化层的分辨率的影响。
文档编号H01L23/31GK1213162SQ9812072
公开日1999年4月7日 申请日期1998年9月25日 优先权日1997年9月30日
发明者钱德拉塞克哈·纳拉扬, 贝蒂纳·丁克尔 申请人:西门子公司, 国际商业机器公司
技术领域：
本发明总体上涉及半导体的制造技术，具体地涉及软钝化层。
在半导体器件制造工艺中，常常需要在一个基片上形成绝缘层、半导体层和导电层。对这些层进行构图以形成一些图形(feature)和间隔(space)。这些图形和间隔的最小尺寸或特征尺寸(feature size)(F)取决于所用的材料和光刻系统的分辨率。构图这些图形和间隔以形成器件，如晶体管、电容器以及电阻器。然后连接这些器件以产生所需的电学功能，生产出集成电路(IC)或芯片。
在完成标准工艺后用熔丝来改变IC的内联接。改变IC内联接的能力，给予IC制造商一个能够适应制造标准IC设计的灵活性，以满足用户的特殊需要。熔丝还用于提供与冗余电路的联接，从而取代缺陷电路以改进产额。例如，熔丝用在随机存贮器(RAM)IC中，可以用冗余线(redundancy line)代替有缺陷的字线和/或位线。
有一种熔丝，称为激光熔断熔丝，典型地形成于IC的表面或临近表面。一束激光轰击熔丝材料使熔丝区不导电，从而阻止电流通过。激光熔断熔丝由于制造容易而得到广泛应用。
熔丝通常形成于IC的表面。然后用一个硬的和软的钝化层覆盖IC和熔丝以保护器件使其免受环境影响。提供一个阻挡层，使熔丝和软钝化层隔离。该软钝化层包括，例如光敏聚酰亚胺(PSPI)。在该PSPI上形成一个通至熔丝的孔。这个孔叫做终端贯穿孔(terminal via opening，以下简称TV孔)。
该TV孔的形成是通过光刻工艺实现的。这种工艺包括用一个曝光源和掩模选择性地暴露上述光敏聚酰亚胺。其中掩模包括一个相应于TV孔的构图。然后固化该光敏聚酰亚胺，使其具有热稳定性。固化之后进行反应离子蚀刻(RIE)。反应离子蚀刻去除曝光区域的硬钝化层和其它绝缘层，产生通至熔丝的TV孔。
光敏聚酰亚胺的光刻分辨率决定了终端贯穿孔的最小图形尺寸，此光刻分辨率取决于目前可获得的光敏聚合物。目前可获得的光敏聚合物能够可靠地限定小至约10μm的TV孔。
在未来的IC设计中，提供更小的TV孔以使芯片尺寸进一步微型化非常重要。然而现有的光敏聚酰亚胺不能适应占空间更小的先进熔丝的设计。
根据上述讨论可以清楚地了解到，非常需要更小的TV孔以适应占空间更小的先进熔丝设计。
本发明涉及比现行聚酰亚胺层分辨率更小的TV孔的制造。根据本发明的一个实施例，在一个器件图形(device feature)之上提供一个蚀刻阻挡层，接着覆盖一层光敏软钝化层。对该蚀刻阻挡层构图，以提供一个足以通至器件图形的孔。施加该蚀刻阻挡层以后，用于通至器件结构的孔的尺寸就与光敏软钝化层的光刻分辨率无关，而是取决于构图该蚀刻阻挡层的光刻工艺。这样，用于通至器件图形的孔尺寸就明显地小于形成于光敏软钝化层的孔。
为了更好地理解本发明，请参考下面的详述及其附图，其中
图1-2显示了一个提供其尺寸小于光敏聚酰亚胺分辨率能力的TV孔的实施例。
本发明涉及光敏聚酰亚胺上TV孔的形成。图1显示了一个半导体集成电路(IC)的一部分的横截面。该IC例如是存贮电路如随机存贮器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存贮器(ROM)。另外，该IC还可以是逻辑器件如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、嵌入式DRAM逻辑集成电路(嵌入式DRAM)、或任何其它电路器件。
典型地，在一个半导体晶片如硅晶片上同时形成许多集成电路。工艺完成之后，切割该晶片以把IC分成单个的芯片。然后把这些芯片封装起来作为最终产品，用作消费性产品如计算机装置、蜂窝电话、个人数字助理(PDA)、以及其它产品。
如图所示，该IC包括形成于基片如硅晶片101上的多个器件105。也可以选用其它基片，例如绝缘体上的硅(SOI)、蓝宝石上的硅(SOS)、锗、砷化镓、和Ⅲ-Ⅴ族化合物。各器件105没有在图中详示。在一个实施例中，该IC包括多个存贮单元，例如用于DRAM集成电路的存贮单元。
典型地，在上述器件上形成一些器件层。这些器件层包括导电层和绝缘层，它们被构图以形成构成集成电路的器件。
示例性地，在器件上形成一个被一个介电层125隔离的器件图形120。该介电层材料包括，例如二氧化硅(SiO2)、氮化硅(Si3N4)、或其它介电材料。上述器件图形，例如，代表一个用于给下面的器件提供内联接以在形成IC之后达到所需电学功能的熔丝。
在一个说明性实施例中，在上述器件图形120上形成一个介电层126。该介电层使器件图形120与覆在其上面的例如用于形成焊盘(bond pad)的导电层隔离，该焊盘在后端线(BEOL,back-end-of-line)工艺中提供与引线框架的终端连接。
根据本发明，在上述介电层126上形成一个蚀刻阻挡层130。在一个实施例中，该蚀刻阻挡层优选地包括一个用于形成焊盘连接的导电层。这就使得在不增加任何附加工艺步骤的情况下提供该蚀刻阻挡层，从而不增加原始工艺时间(RPT,raw processtime)。
但是，如果这种导电层不是正常处理工艺的部件，那么就在介电层126上沉积一个蚀刻阻挡层。该蚀刻阻挡层包括例如，Al、Cu、W、Mo的导电材料或其它导电材料。也可以采用其它材料，其中在蚀刻阻挡层之上和之下的材料可以被对蚀刻阻挡层材料具有选择性的蚀刻剂去除。典型地，这意味着，蚀刻阻挡层包括一种不同于介电层126和覆盖于其上的材料的材料。例如，如果上覆层为氧化硅且介电层包括氧化硅，则可用氮化硅蚀刻阻挡层，反之亦可。
对该蚀刻阻挡层构图，以提供一个位于上述器件图形120之上的孔。如图所示，该孔足以通至器件图形120。例如，如果该器件图形是一个激光熔丝，则该孔足以通过激光，以切断连接。典型地，该器件图形120小于用现行的光敏聚酰亚胺可能形成的最小的孔。因此，在上述蚀刻阻挡层上构图的孔小于用现行光敏聚酰亚胺可能形成的最小的孔。
对上述蚀刻阻挡层的构图是通过现有的光刻和腐蚀技术实现的。这种蚀刻技术包括在蚀刻阻挡层上沉积一层光致抗蚀剂层和用一个曝光源和掩模选择性地暴露之。根据选用的是正性还是负性光致抗蚀剂，在显影过程中去除光致抗蚀剂层的曝光部分或未曝光部分，以便选择性地暴露蚀刻阻挡层的一个区域。然后，通过例如反应离子蚀刻(RIE)去除光致抗蚀剂层的未保护区域，以形成孔132。
在IC表面沉积一个硅氧化物层140和氮化硅层142，覆盖蚀刻阻挡层。层140和142用作硬钝化层。典型地，该氧化物层和氮化物层各约为50～800nm。另一种可替代的方式，如果该硬钝化层和介电层包括，例如，硅氧化物，则该蚀刻阻挡层可由氮化硅形成。另外，如果上述介电层和硬钝化层包括氮化硅，该蚀刻阻挡层可由硅氧化物形成。
在上述IC上沉积一个软钝化层150。该软钝化层用于保护上述IC使其免受环境污染。在一个实施例中，该软钝化层包括光敏聚酰亚胺。该光敏聚酰亚胺包括例如奥林微电子材料公司(Olin Microelectronic Materials)生产的Probimide 7000系列材料。也可以选用其它非光敏聚合物，如Dupont 5878材料，但是这得需要增加一个光刻构图步骤。
上述光敏聚酰亚胺可以通过各种方法沉积，如旋涂(spin-coating)或帘涂(curtain coating)。典型地，最终固化后光敏聚酰亚胺的目标厚度约为6μm。
沉积光敏聚酰亚胺之后，再用一个曝光源和掩模选择性地曝光。由曝光源暴露的部分成为交互联接(cross-linked)并在显影之后保留下来。其它未被曝光部分在显影过程中被冲洗掉，剩下所需的TV孔。这是一个负性光敏聚酰亚胺。也可以选用正性光敏聚酰亚胺，这时曝光部分在显影过程中被去除。结果，该光敏聚酰亚胺用作后序反应离子蚀刻的蚀刻掩模，以形成一个通向器件图形120的TV孔。
根据上述讨论，现有光敏聚酰亚胺的分辨率约为10μm。这将在光敏聚酰亚胺内产生一个比理想值大得多的通向器件图形120的孔。反应离子蚀刻去除光敏聚酰亚胺的暴露部分和其下面的各种器件层。
随着反应离子蚀刻的继续，上述蚀刻阻挡层被暴露。该蚀刻阻挡层保护其下面的材料使之不被反应离子蚀刻去除。但是，孔132内不被蚀刻阻挡层保护的材料却被反应离子蚀刻去除，暴露器件图形120。可以看到，由蚀刻阻挡层产生的孔小于在PSPI层的孔。
根据本发明提供的蚀刻阻挡层允许TV孔132不受光敏聚酰亚胺分辨率的影响。这就可使TV孔很小，以适应很小的熔丝组，例如，先进的熔丝设计。
尽管本发明已经参照各种实施例进行了详细描述和图示，然而本领域的技术人员将会明白，在不背离本发明范围的情况下可以对其进行修改和变更。因此本发明不应该由上述描述限定，而应该由所附的权利要求书及其等同物限定。
权利要求
1．一种集成电路，包括一个器件图形；一个覆盖器件图形的介电图形；一个形成于所述介电图形层之上的光敏软钝化层；一个形成于覆盖所述器件的介电图形之上的蚀刻阻挡层，该蚀刻阻挡层由介电层与所述器件图形隔离，该蚀刻阻挡层包括允许所述介电材料被选择性去除的材料。
2．根据权利要求1所述的集成电路，其中，所述蚀刻阻挡层上的孔小于所述软钝化层上的孔。
全文摘要
利用一个蚀刻阻挡层在形成一个光敏软钝化层后限定一个通向器件结构的终端贯穿孔。该蚀刻阻挡层允许上述终端贯穿孔的尺寸不受现有光敏软钝化层的分辨率的影响。
文档编号H01L23/31GK1213162SQ9812072
公开日1999年4月7日 申请日期1998年9月25日 优先权日1997年9月30日
发明者钱德拉塞克哈·纳拉扬, 贝蒂纳·丁克尔 申请人:西门子公司, 国际商业机器公司
最新回复(0)