电阻式随机存取存储器及其制造方法
专利名称：电阻式随机存取存储器及其制造方法
技术领域：
本发明涉及一种电阻式随机存取存储器及其制造方法，且特别涉及一种 不需光掩模即可减少存储单元宽度以提高电阻值的电阻式随机存取存储器 及其制造方法。
背景技术：
随着半导体技术的进步，电子元件的微缩能力不断提高，使得电子产品 能够在维持固定大小，甚至更小的体积之下，能够拥有更多的功能。而随着 数据的处理量愈来愈高，对于大容量、小体积的存储器需求也日益殷切。
目前的可读写存储器为以晶体管结构配合存储单元作数据的存储，但是
此种存储器架构随着制造技术的进步，可微缩性(scalability)已经达到 一个瓶 颈。因此先进的存储器架构不断地被提出，例如相变化随机存取存储器(phase change random access memory, PCRAM)、 磁性随机存取存储器(magnetic random access memory, MRAM)、 电阻式随机存取存储器(resistive random access memory, RRAM)。其中RRAM具有读写速度快、非破坏性读取、对于 极端温度的耐受性强，并可与现有CMOS(complementary metal oxide semiconductor, CMOS)工艺整合等优点，被视为具有能够取代现今所有存储 介质潜力的新兴存储器技术。
然而，目前对于RRAM的量产能力提升仍有改进的空间，且目前的 RRAM结构仍有漏电流、消耗功率过高等问题，距离商业化应用仍有许多待 克服的问题。
发明内容
本发明涉及一种电阻式随机存取存储器及其制造方法，不需使用光掩模 工艺即可突破光刻技术的极限而制造出更小面积的存储单元，可以提高电阻 值而降低操作功率。
根据本发明，提出一种电阻式随机存取存储器，包括一下电极、 一绝缘
层、 一存储单元及一上电极。绝缘层设置于下电极上。绝缘层具有一开口， 开口具有一第一宽度。存储单元具有有源区，有源区位于开口内且露出的部 分具有一第二宽度，且第二宽度小于第一宽度。上电极耦接存储单元。
根据本发明，提出一种电阻式随机存取存储器的制造方法，包括下列步
骤。首先，形成一下电极；接着，形成一绝缘层于下电极之上，绝缘层具有 一开口，开口具有一第一宽度；然后，形成一具有一第一开孔之间隔物于开 口内，第一开孔具有一第二宽度，第二宽度小于第一宽度；接着，形成一存 储单元，该存储单元具有一有源区，有源区位于开口内且露出的部分具有第 二宽度；然后，形成一上电极耦接存储单元。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所 附图示，作详细说明如下。
图1A-1G绘示依照本发明实施例一的电阻式随机存取存储器的制造流 程示意图2绘示依照本发明实施例一的电阻式随机存取存储器的制造步骤流程
图3A-3H绘示依照本发明实施例二的一种电阻式随机存取存储器的制 造流程示意图3I绘示图3G的电阻式随机存取存储器的半成品的俯视图； 图4绘示依照本发明实施例二的一种电阻式随机存取存储器的制造步骤 流程图5绘示依照本发明实施例二的另一种电阻式随机存取存储器的示意
图6A-6E绘示依照本发明实施例三的一种电阻式随机存取存储器的制 造流程示意图6F绘示图6D的电阻式随机存取存储器的半成品的俯视图； 图7绘示依照本发明实施例三的一种电阻式随机存取存储器的制造步骤 流程图；以及
图8绘示依照本发明实施例三的另一种电阻式随机存取存储器的示意图。
附图标记说明
10、 20、 30、 40、 50:电阻式随才几存取存储器
100、300、600:基板
110、H0a、310、 610、 610a、 610b:下电才及
112、334、614:存储单元
120、120a:氮化物层
122、142、342、 632:开孔
130、130a、320、 320a、 620、 620a:绝纟彖层
132、322、622:开口
140、340、630:间隔物
150、350、640:上电招_
330、330a、330b、 330c、 330d:导电层
332、612:有源区
具体实施方式
实施例一
请参照图1A-1G，其绘示依照本发明实施例一的电阻式随机存取存储器 的制造流程示意图。并请同时参照图2，其绘示依照本发明实施例一的电阻 式随机存取存储器的制造步骤流程图。请参照图1A，首先，如步骤201所 示，形成下电极110于基板100上，基板100例如为硅晶片。下电极110的 材料例如为铝铜合金或者是鴒。接着，如步骤202所示，形成氮化物层120 于下电极110上，本实施例中采用氮化硅(siliconnitride)。然后，如步骤203 所示，形成一绝缘层130于氮化物层120上。此一步骤可以使用等离子体辅 助化学气相沉积法(plasma enhanced chemical vapor deposition, PECVD)沉积 氧化硅或四乙氧基硅烷(tetraethoxysilane, TEOS)，或以低压化学气相沉积法 (low pressure chemical vapor deposition, LPCVD)沉积氧化硅。优选地，纟色缘 层130沉积完成后可以化学机械抛光(chemical mechanical polishing, CMP)法 进行平坦化。
请参照图1B。如步骤204所示，蚀刻绝缘层130为绝缘层130a以形成 一开口 132，开口 132具有宽度W1。此一步骤可以采用光掩模工艺，配合反应离子蚀刻(reactive ion etching, RIE)形成开口 132。此处氮化物层120可 4乍为々虫刻纟冬止层(etching stopper layer)。
请参照图1C。如步骤205所示，首先沉积间隔物(spacer)材料层(未绘 示)，可以采用氧化硅(silicon oxide)材料。此一步骤可以用热蒸镀(thermal evaporation)、 电子束蒸镀(e-beam evaporation), 或是分子束夕卜延(molecular beam epitaxy, MBE)系统来形成间隔物材料层。接着，蚀刻间隔物材料层，形 成底部具有开孔142的间隔物140于开口 132内。间隔物材料层的蚀刻可以 采用RIE法进行。开孔142具有宽度W3,宽度W3小于开口 132的宽度 Wl,宽度W3约为100nm。间隔物140的宽度W2的范围在60-100 nm之 间，与间隔物材料层的沉积厚度实质上相等。蚀刻步骤可以采用反应离子蚀 刻(reactive ion etching, RIE)才吝配氟属化合物(F-based chemistries),例如CF4 、 C4F8、 CHF3或CH3F来进行。
请参照图1D。如步骤206所示，蚀刻从开孔142露出的氮化物层120, 以形成具有开孔122的氮化物层120a。同样的，开孔120a实质上具有宽度 W3。
请参照图1E。如步骤207所示，去除间隔物140，以利于后续填充材料 进入开口 132。
请参照图1F。如步骤208所示，氧化下电极110成为下电极110a，以 形成存储单元112。由于氮化物层120a为一硬掩模层，并可以作为有效的氧 化隔绝层(anti-oxidationbarrier),因此氧化所形成的存储单元112整体皆为有 源区并位于开孔122露出的范围内，所以存储单元112也具有宽度W3。此 一步骤可以使用炉管(fUrnace)或快速热处理(rapid thermal processing, RTP)系 统，温度控制在200。C-300。C的范围间，在氧气或氧氮混合气体的环境下， 压力维持数毫托(mtorr)到1大气压(atm)进行几分钟到数小时。或是以等离子 体在纯氧或氧气/氩气(02/Ar)混合，或是氩气/氧气/氮气(Ar/02/N2)混合的环境 下，压力维持1毫托到到100毫托来氧化下电极110的表面，温度范围则控 制在室温到30(TC之间。
请参照图1G。如步骤209所示，形成上电极150耦接存储单元112，完 成电阻式随机存取存储器10。电阻式随机存取存储器10包括基板100、下 电极110a、氮化物层120a、绝血彖层130a、存储单元112及上电极150。下电 极110a设置于基板IOO上，氮化物层120a设置于下电极110a及绝缘层130a 之间，存储单元112作为有源区并由开孔122露出的部分的宽度W3小于宽 度Wl并位于下电极110a内。绝缘层130a设置于氮化物层120a上，绝缘层 130a具有宽度为Wl的开口 132。上电极150设置于绝缘层130a上并耦接 存储单元112。
由于上电极150及下电极110a之间仅能透过存储单元112耦接。因此 利用本实施例所制造的存储单元112,不需使用额外的光掩模即可减少存储 单元112的面积，使得上电极150及下电极110a之间的电阻值提高。因此， 在相同的操作电压下，可以产生较少的电流，使得整体的操作功耗(power consumption)减少，也可减少对存储单元的伤害而提升整体元件的可靠度。 另外，用以改变存储单元112的位状态的电阻值所需的临界电压(threshold voltage),可以降低到约3.4V左右，使得电阻式存储器的可利用性大为提高。
实施例二
请参照图3A-3H，其绘示依照本发明实施例二的一种电阻式随机存取存 储器的制造流程示意图。并请同时参照图4，其绘示依照本发明实施例二的 一种电阻式随机存取存储器的制造步骤流程图。本实施例与实施例一相同的 步骤说明及元件特征，不再重复叙述。请参照图3A，如步骤401所示。首 先，形成下电极310于基板300上。接着，如步骤402所示，形成绝缘层320 于下电极310上。
请参照图3B。如步骤403所示，蚀刻绝缘层320成为绝缘层320a,以 形成具有宽度W4的开口 322。
请参照图3C。如步骤404所示，形成导电层330于开口 322内，本实 施例中导电层330的材料为鴒(tungsten)。
请参照图3D。如步骤405所示，平坦化导电层330成为导电层330a。 此一步骤可以使用CMP完成。
请参照图3E。如步骤406所示，蚀刻导电层330a,使导电层330b的表 面与绝缘层320a的表面间具有一距离。
请参照图3F。如步骤407所示，形成间隔物340于开口 322内，间隔 物340具有开孔342。间隔物340底部内缘与绝^>层320a间的宽度W5范围 位于60-100 nm之间，与间隔物材料层的沉积厚度实质上相等。开孔342具 有宽度W6,且宽度W6小于宽度W4。本实施例中间隔物340的材料为氧
化硅。
请参照图3G。如步骤408所示，氧化导电层330b,以形成导电层330c 及存储单元332。请参照图31，其绘示图3G的电阻式P遺机存取存储器的半 成品的俯一见图。如图31所示，位于开口 322内之间隔物340具有开孔342 以露出存储单元332。
请参照图3H。如步骤409所示，形成上电极350耦接存储单元332,至 此完成电阻式随机存取存储器20。电阻式随机存取存储器20包括基板300、 下电极310、绝缘层320a、导电层330b、存储单元332、间隔物340及上电 极350。下电极31(H殳置于基板300上，绝缘层320a设置于下电极310上， 绝缘层320a具有开口 322。开口 322具有宽度W4，导电层330c设置于开 口 322内。 一硬掩模层例如间隔物340设置于下电极310之上，也就是设置 于导电层330c上，导电层330c并位于间隔物340与下电极310之间。存储 单元332位于导电层330c上，由开口 322露出。间隔物340设置于开口 322 内并具有开孔342,存储单元332整体皆为有源区并由开孔342露出的部分 具有宽度W6，开孔342与存储单元332露出的宽度实质上相等。宽度W6 小于宽度W4,上电极350设置于绝缘层320a上并耦接存储单元332。
请参照图5，其绘示依照本发明实施例二的另一种电阻式随机存取存储 器的示意图。电阻式随机存取存储器30与电阻式随才几存取存储器20的不同 之处在于，电阻式随机存取存储器30具有设置于导电层330d上的一存储单 元334，有源区332为与上电极350接触的部分存储单元334。电阻式随机 存取存储器30的制造步骤与电阻式随机存取存储器20的制造步骤的差异之 处在于，步骤406之后，先执行步骤408,再执行步骤407。也就是说，先 氧化导电层330b，以形成导电层330d及存储单元334，存储单元334为所 形成的位于上电极350及下电极310间的氧化物层的一部分，再形成间隔物 340于开口 322内。如此一来，上电极350与下电才及310之间，仍然只能透 过宽度为W6的有源区332导通，同样具有提高电阻值的功效。
实施例三
请参照图6A-6E，其绘示依照本发明实施例三的一种电阻式随机存取存 储器的制造流程示意图。并请同时参照图7，其绘示依照本发明实施例三的 一种电阻式随机存取存储器的制造步骤流程图。本实施例与实施例一、二相
同的步骤说明及元件特征，不再重复^l述。请参照图6A,如步骤701所示。 首先，形成下电极610于基板600上。接着，如步骤702所示，形成绝缘层 620于下电4及610上。
请参照图6B。如步骤703所示，蚀刻绝缘层620成为绝缘层620a，以 形成开口 622。开口 622具有宽度W7。
请参照图6C。如步骤704所示，形成间隔物630。间隔物630具有宽度 为W9的开孔632，且宽度W9小于宽度W7。同样的，间隔物630底部内 缘与绝缘层620间的宽度W8的范围位于60-100nm之间，与间隔物材料层 的沉积厚度实质上相等。本实施例中间隔物的材料为氧化硅。
请参照图6D。如步骤705所示，氧化下电极610,以形成下电极610a 及存储单元612。请参照图6F,其绘示图6D的电阻式随机存取存储器的半 成品的俯^L图。如图6F所示，位于开口 622内之间隔物630具有开孔632 以露出存储单元612。
请参照图6E。如步骤706所示，形成上电极640耦接存储单元612,以 完成电阻式随机存取存储器40。电阻式随机存取存储器包括基板600、下电 极610a、绝缘层620a、间隔物630、存储单元612及上电极640。下电极610a 设置于基板600上，绝缘层620a设置于下电极610a上。绝缘层620a具有 一宽度为W9的开口 622，存储单元612由开口 622露出。 一硬掩模层例如 为间隔物630设置于下电极610a上。间隔物630设置于开口 622内并具有 宽度为W9的开孔632。开孔632的宽度与存^f渚单元612露出的宽度实质上 相等，且宽度W9小于宽度W7。上电极640设置于绝缘层620a上并耦接存 储单元612,因此存储单元612整体皆为有源区。本实施例中，存储单元612 位于下电极61 Oa上，下电极61 Oa的材料优选地采用鴒。
请参照图8，其绘示依照本发明实施例三的另一种电阻式随机存取存储 器的示意图。电阻式随机存取存储器50与电阻式随机存取存储器40的不同 之处在于，还包括设置于下电极610b上的一存储单元614,有源区612为与 上电极640接触的部分氧化物层614。电阻式随机存取存储器50的制造步骤 与电阻式随机存取存储器40的制造步骤的差异之处在于，步骤703之后， 先执行步骤705,再执行步骤704。也就是说，形成开口 622之后，先氧化 下电极610，以形成下电极610b及存储单元614，存储单元614为所形成的 位于上电极640及下电极610b间的氧化物层的一部分。然后，再形成间隔
物630于开口 622内。如此一来，上电极640与下电极610b之间，仍然只 能透过宽度为W9的有源区612导通，同样具有提高电阻值的功效。
本发明上述实施例所披露的电阻式随机存取存储器及其制造方法，以形 成硬掩模配合干蚀刻形成开孔的方式取代光掩模工艺，可以突破曝光机台解 析度的极限以形成小面积的存储单元。经由本发明缩减存储单元的大小所制 造出来的电阻式随机存取存储器，由于提高了电阻值因而具有低功耗、低临 界电压的特性，可以增加电阻式随机存取存储器的实用性及其利用范围。
综上所述，虽然本发明已以优选实施例披露如上，然其并非用以限定本 发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围 内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要 求所界定者为准。
权利要求
1. 一种电阻式随机存取存储器，包括一下电极；一绝缘层，设置于该下电极之上，该绝缘层具有一开口，该开口具有一第一宽度；一存储单元，该存储单元具有一有源区，该有源区位于该开口内且露出的部分具有一第二宽度，其中该第二宽度小于该第一宽度；以及一上电极，耦接该存储单元。
2. 如权利要求1所述的电阻式随机存取存储器，还包括一硬掩^^莫层，设 置于该上电极及该下电极之间，该硬掩模层具有一开孔，该存储单元的该有 源区由该开孔露出的部分具有该第二宽度。
3. 如权利要求2所述的电阻式随机存取存储器，其中该硬掩模层为一设 置于该开口孔内的一间隔物。
4. 如权利要求3所述的电阻式随机存取存储器，其中该间隔物的材料为 氧化硅。
5. 如权利要求3所述的电阻式随机存取存储器，其中该间隔物的宽度范 围位于60-100 nm之间。
6. 如权利要求3所述的电阻式随机存取存储器，其中该第二宽度实质上 等于该开孔的宽度。
7. 如权利要求3所述的电阻式随机存取存储器，还包括一导电层，设置 于该硬揭r才莫与该下电极之间。
8. 如权利要求7所述的电阻式随机存取存储器，其中该导电层的材料为钨。
9. 如权利要求7所述的电阻式随机存取存储器，其中该存储单元设置于 该导电层及该上电极之间。
10.如权利要求7所述的电阻式随机存取存储器，还包括一氧化物层， 设置于该导电层及该上电极之间，该存储单元为该氧化物层的一部分。
11. 如权利要求1所述的电阻式P逭机存取存储器，其中该存储单元设置 于该上电极及该下电极之间。
12. 如权利要求11所述的电阻式随机存取存储器，还包括一氧化物层，设置于该上电极及该下电极之间，该存储单元为该氧化物层的一部分。
13. 如权利要求1所述的电阻式随机存取存储器，其中该下电极的材料为钨。
14. 如权利要求1所述的电阻式随机存取存储器，其中该硬掩模层为一氧化隔绝层。
15. 如权利要求14所述的电阻式随机存取存储器，其中该氧化隔绝层的材料为氮化物。
16. 如权利要求14所述的电阻式随机存取存储器，其中该氧化隔绝层设置于该绝缘层及该下电极之间。
17. —种电阻式随机存取存储器的制造方法，包括(a) 形成一下电极；(b) 形成一绝缘层于该下电极之上，该绝缘层具有一开口，该开口具有一第一宽度；(c) 形成一具有一第一开孔之间隔物于该开口内，该第一开孔具有一第二宽度，该第二宽度小于该第一宽度；(d) 形成一存储单元，该存储单元具有一有源区，该有源区位于该开口内且露出的部分具有该第二宽度；以及(e) 形成一上电极耦接该存储单元。
18. 如权利要求17所述的制造方法，还包括形成一氧化隔绝材料层于该 下电极及该绝缘层之间。
19. 如权利要求18所述的制造方法，还包括蚀刻该氧化隔绝材料层，以形成一具有一第二开孔的氧化隔绝层，该第二开孔具有该第二宽度。
20. 如权利要求19所述的制造方法，还包括去除该间隔物。
21. 如权利要求17所述的制造方法，其中该步骤(b)及该步骤(c)之间还包括形成一导电层于该开口内； 平坦化该导电层，以露出该绝缘层；以及蚀刻该导电层，使该导电层的表面与该绝缘层的表面间具有一距离。
22. 如权利要求21所述的制造方法，其中在该步骤(c)中该间隔物形成 之前，该步骤(d)包括氧化该导电层以形成该存储单元。
23. 如权利要求21所述的制造方法，其中在该步骤(c)中该间隔物形成 之后，该步骤(d)包括氧化该导电层以形成该存储单元。
24. 如权利要求17所述的制造方法，其中在该步骤(c)中该间隔物形成 之前，该步骤(d)包括氧化该下电极以形成该存储单元。
25. 如权利要求17所述的制造方法，其中在该步骤(c)中该间隔物形成 之后，该步骤(d)包括氧化该下电极以形成该存储单元。
全文摘要
本发明公开了一种电阻式随机存取存储器及其制造方法。该存储器包括一下电极、一绝缘层、一存储单元及一上电极。绝缘层设置于下电极上。绝缘层具有一开口，开口具有一第一宽度。存储单元具有一有源区，有源区位于开口内且露出的部分具有一第二宽度，且第二宽度小于第一宽度。上电极耦接存储单元。本发明所披露的电阻式随机存取存储器及其制造方法，以形成硬掩模配合干蚀刻形成开孔的方式取代光掩模工艺，可以突破曝光机台解析度的极限以形成小面积的存储单元。
文档编号H01L27/115GK101388435SQ20081007407
公开日2009年3月18日 申请日期2008年2月21日 优先权日2007年9月13日
发明者何家骅, 李明道, 谢光宇, 赖二琨 申请人:旺宏电子股份有限公司
技术领域：
本发明涉及一种电阻式随机存取存储器及其制造方法，且特别涉及一种 不需光掩模即可减少存储单元宽度以提高电阻值的电阻式随机存取存储器 及其制造方法。
背景技术：
随着半导体技术的进步，电子元件的微缩能力不断提高，使得电子产品 能够在维持固定大小，甚至更小的体积之下，能够拥有更多的功能。而随着 数据的处理量愈来愈高，对于大容量、小体积的存储器需求也日益殷切。
目前的可读写存储器为以晶体管结构配合存储单元作数据的存储，但是
此种存储器架构随着制造技术的进步，可微缩性(scalability)已经达到 一个瓶 颈。因此先进的存储器架构不断地被提出，例如相变化随机存取存储器(phase change random access memory, PCRAM)、 磁性随机存取存储器(magnetic random access memory, MRAM)、 电阻式随机存取存储器(resistive random access memory, RRAM)。其中RRAM具有读写速度快、非破坏性读取、对于 极端温度的耐受性强，并可与现有CMOS(complementary metal oxide semiconductor, CMOS)工艺整合等优点，被视为具有能够取代现今所有存储 介质潜力的新兴存储器技术。
然而，目前对于RRAM的量产能力提升仍有改进的空间，且目前的 RRAM结构仍有漏电流、消耗功率过高等问题，距离商业化应用仍有许多待 克服的问题。
发明内容
本发明涉及一种电阻式随机存取存储器及其制造方法，不需使用光掩模 工艺即可突破光刻技术的极限而制造出更小面积的存储单元，可以提高电阻 值而降低操作功率。
根据本发明，提出一种电阻式随机存取存储器，包括一下电极、 一绝缘
层、 一存储单元及一上电极。绝缘层设置于下电极上。绝缘层具有一开口， 开口具有一第一宽度。存储单元具有有源区，有源区位于开口内且露出的部 分具有一第二宽度，且第二宽度小于第一宽度。上电极耦接存储单元。
根据本发明，提出一种电阻式随机存取存储器的制造方法，包括下列步
骤。首先，形成一下电极；接着，形成一绝缘层于下电极之上，绝缘层具有 一开口，开口具有一第一宽度；然后，形成一具有一第一开孔之间隔物于开 口内，第一开孔具有一第二宽度，第二宽度小于第一宽度；接着，形成一存 储单元，该存储单元具有一有源区，有源区位于开口内且露出的部分具有第 二宽度；然后，形成一上电极耦接存储单元。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所 附图示，作详细说明如下。
图1A-1G绘示依照本发明实施例一的电阻式随机存取存储器的制造流 程示意图2绘示依照本发明实施例一的电阻式随机存取存储器的制造步骤流程
图3A-3H绘示依照本发明实施例二的一种电阻式随机存取存储器的制 造流程示意图3I绘示图3G的电阻式随机存取存储器的半成品的俯视图； 图4绘示依照本发明实施例二的一种电阻式随机存取存储器的制造步骤 流程图5绘示依照本发明实施例二的另一种电阻式随机存取存储器的示意
图6A-6E绘示依照本发明实施例三的一种电阻式随机存取存储器的制 造流程示意图6F绘示图6D的电阻式随机存取存储器的半成品的俯视图； 图7绘示依照本发明实施例三的一种电阻式随机存取存储器的制造步骤 流程图；以及
图8绘示依照本发明实施例三的另一种电阻式随机存取存储器的示意图。
附图标记说明
10、 20、 30、 40、 50:电阻式随才几存取存储器
100、300、600:基板
110、H0a、310、 610、 610a、 610b:下电才及
112、334、614:存储单元
120、120a:氮化物层
122、142、342、 632:开孔
130、130a、320、 320a、 620、 620a:绝纟彖层
132、322、622:开口
140、340、630:间隔物
150、350、640:上电招_
330、330a、330b、 330c、 330d:导电层
332、612:有源区
具体实施方式
实施例一
请参照图1A-1G，其绘示依照本发明实施例一的电阻式随机存取存储器 的制造流程示意图。并请同时参照图2，其绘示依照本发明实施例一的电阻 式随机存取存储器的制造步骤流程图。请参照图1A，首先，如步骤201所 示，形成下电极110于基板100上，基板100例如为硅晶片。下电极110的 材料例如为铝铜合金或者是鴒。接着，如步骤202所示，形成氮化物层120 于下电极110上，本实施例中采用氮化硅(siliconnitride)。然后，如步骤203 所示，形成一绝缘层130于氮化物层120上。此一步骤可以使用等离子体辅 助化学气相沉积法(plasma enhanced chemical vapor deposition, PECVD)沉积 氧化硅或四乙氧基硅烷(tetraethoxysilane, TEOS)，或以低压化学气相沉积法 (low pressure chemical vapor deposition, LPCVD)沉积氧化硅。优选地，纟色缘 层130沉积完成后可以化学机械抛光(chemical mechanical polishing, CMP)法 进行平坦化。
请参照图1B。如步骤204所示，蚀刻绝缘层130为绝缘层130a以形成 一开口 132，开口 132具有宽度W1。此一步骤可以采用光掩模工艺，配合反应离子蚀刻(reactive ion etching, RIE)形成开口 132。此处氮化物层120可 4乍为々虫刻纟冬止层(etching stopper layer)。
请参照图1C。如步骤205所示，首先沉积间隔物(spacer)材料层(未绘 示)，可以采用氧化硅(silicon oxide)材料。此一步骤可以用热蒸镀(thermal evaporation)、 电子束蒸镀(e-beam evaporation), 或是分子束夕卜延(molecular beam epitaxy, MBE)系统来形成间隔物材料层。接着，蚀刻间隔物材料层，形 成底部具有开孔142的间隔物140于开口 132内。间隔物材料层的蚀刻可以 采用RIE法进行。开孔142具有宽度W3,宽度W3小于开口 132的宽度 Wl,宽度W3约为100nm。间隔物140的宽度W2的范围在60-100 nm之 间，与间隔物材料层的沉积厚度实质上相等。蚀刻步骤可以采用反应离子蚀 刻(reactive ion etching, RIE)才吝配氟属化合物(F-based chemistries),例如CF4 、 C4F8、 CHF3或CH3F来进行。
请参照图1D。如步骤206所示，蚀刻从开孔142露出的氮化物层120, 以形成具有开孔122的氮化物层120a。同样的，开孔120a实质上具有宽度 W3。
请参照图1E。如步骤207所示，去除间隔物140，以利于后续填充材料 进入开口 132。
请参照图1F。如步骤208所示，氧化下电极110成为下电极110a，以 形成存储单元112。由于氮化物层120a为一硬掩模层，并可以作为有效的氧 化隔绝层(anti-oxidationbarrier),因此氧化所形成的存储单元112整体皆为有 源区并位于开孔122露出的范围内，所以存储单元112也具有宽度W3。此 一步骤可以使用炉管(fUrnace)或快速热处理(rapid thermal processing, RTP)系 统，温度控制在200。C-300。C的范围间，在氧气或氧氮混合气体的环境下， 压力维持数毫托(mtorr)到1大气压(atm)进行几分钟到数小时。或是以等离子 体在纯氧或氧气/氩气(02/Ar)混合，或是氩气/氧气/氮气(Ar/02/N2)混合的环境 下，压力维持1毫托到到100毫托来氧化下电极110的表面，温度范围则控 制在室温到30(TC之间。
请参照图1G。如步骤209所示，形成上电极150耦接存储单元112，完 成电阻式随机存取存储器10。电阻式随机存取存储器10包括基板100、下 电极110a、氮化物层120a、绝血彖层130a、存储单元112及上电极150。下电 极110a设置于基板IOO上，氮化物层120a设置于下电极110a及绝缘层130a 之间，存储单元112作为有源区并由开孔122露出的部分的宽度W3小于宽 度Wl并位于下电极110a内。绝缘层130a设置于氮化物层120a上，绝缘层 130a具有宽度为Wl的开口 132。上电极150设置于绝缘层130a上并耦接 存储单元112。
由于上电极150及下电极110a之间仅能透过存储单元112耦接。因此 利用本实施例所制造的存储单元112,不需使用额外的光掩模即可减少存储 单元112的面积，使得上电极150及下电极110a之间的电阻值提高。因此， 在相同的操作电压下，可以产生较少的电流，使得整体的操作功耗(power consumption)减少，也可减少对存储单元的伤害而提升整体元件的可靠度。 另外，用以改变存储单元112的位状态的电阻值所需的临界电压(threshold voltage),可以降低到约3.4V左右，使得电阻式存储器的可利用性大为提高。
实施例二
请参照图3A-3H，其绘示依照本发明实施例二的一种电阻式随机存取存 储器的制造流程示意图。并请同时参照图4，其绘示依照本发明实施例二的 一种电阻式随机存取存储器的制造步骤流程图。本实施例与实施例一相同的 步骤说明及元件特征，不再重复叙述。请参照图3A，如步骤401所示。首 先，形成下电极310于基板300上。接着，如步骤402所示，形成绝缘层320 于下电极310上。
请参照图3B。如步骤403所示，蚀刻绝缘层320成为绝缘层320a,以 形成具有宽度W4的开口 322。
请参照图3C。如步骤404所示，形成导电层330于开口 322内，本实 施例中导电层330的材料为鴒(tungsten)。
请参照图3D。如步骤405所示，平坦化导电层330成为导电层330a。 此一步骤可以使用CMP完成。
请参照图3E。如步骤406所示，蚀刻导电层330a,使导电层330b的表 面与绝缘层320a的表面间具有一距离。
请参照图3F。如步骤407所示，形成间隔物340于开口 322内，间隔 物340具有开孔342。间隔物340底部内缘与绝^>层320a间的宽度W5范围 位于60-100 nm之间，与间隔物材料层的沉积厚度实质上相等。开孔342具 有宽度W6,且宽度W6小于宽度W4。本实施例中间隔物340的材料为氧
化硅。
请参照图3G。如步骤408所示，氧化导电层330b,以形成导电层330c 及存储单元332。请参照图31，其绘示图3G的电阻式P遺机存取存储器的半 成品的俯一见图。如图31所示，位于开口 322内之间隔物340具有开孔342 以露出存储单元332。
请参照图3H。如步骤409所示，形成上电极350耦接存储单元332,至 此完成电阻式随机存取存储器20。电阻式随机存取存储器20包括基板300、 下电极310、绝缘层320a、导电层330b、存储单元332、间隔物340及上电 极350。下电极31(H殳置于基板300上，绝缘层320a设置于下电极310上， 绝缘层320a具有开口 322。开口 322具有宽度W4，导电层330c设置于开 口 322内。 一硬掩模层例如间隔物340设置于下电极310之上，也就是设置 于导电层330c上，导电层330c并位于间隔物340与下电极310之间。存储 单元332位于导电层330c上，由开口 322露出。间隔物340设置于开口 322 内并具有开孔342,存储单元332整体皆为有源区并由开孔342露出的部分 具有宽度W6，开孔342与存储单元332露出的宽度实质上相等。宽度W6 小于宽度W4,上电极350设置于绝缘层320a上并耦接存储单元332。
请参照图5，其绘示依照本发明实施例二的另一种电阻式随机存取存储 器的示意图。电阻式随机存取存储器30与电阻式随才几存取存储器20的不同 之处在于，电阻式随机存取存储器30具有设置于导电层330d上的一存储单 元334，有源区332为与上电极350接触的部分存储单元334。电阻式随机 存取存储器30的制造步骤与电阻式随机存取存储器20的制造步骤的差异之 处在于，步骤406之后，先执行步骤408,再执行步骤407。也就是说，先 氧化导电层330b，以形成导电层330d及存储单元334，存储单元334为所 形成的位于上电极350及下电极310间的氧化物层的一部分，再形成间隔物 340于开口 322内。如此一来，上电极350与下电才及310之间，仍然只能透 过宽度为W6的有源区332导通，同样具有提高电阻值的功效。
实施例三
请参照图6A-6E，其绘示依照本发明实施例三的一种电阻式随机存取存 储器的制造流程示意图。并请同时参照图7，其绘示依照本发明实施例三的 一种电阻式随机存取存储器的制造步骤流程图。本实施例与实施例一、二相
同的步骤说明及元件特征，不再重复^l述。请参照图6A,如步骤701所示。 首先，形成下电极610于基板600上。接着，如步骤702所示，形成绝缘层 620于下电4及610上。
请参照图6B。如步骤703所示，蚀刻绝缘层620成为绝缘层620a，以 形成开口 622。开口 622具有宽度W7。
请参照图6C。如步骤704所示，形成间隔物630。间隔物630具有宽度 为W9的开孔632，且宽度W9小于宽度W7。同样的，间隔物630底部内 缘与绝缘层620间的宽度W8的范围位于60-100nm之间，与间隔物材料层 的沉积厚度实质上相等。本实施例中间隔物的材料为氧化硅。
请参照图6D。如步骤705所示，氧化下电极610,以形成下电极610a 及存储单元612。请参照图6F,其绘示图6D的电阻式随机存取存储器的半 成品的俯^L图。如图6F所示，位于开口 622内之间隔物630具有开孔632 以露出存储单元612。
请参照图6E。如步骤706所示，形成上电极640耦接存储单元612,以 完成电阻式随机存取存储器40。电阻式随机存取存储器包括基板600、下电 极610a、绝缘层620a、间隔物630、存储单元612及上电极640。下电极610a 设置于基板600上，绝缘层620a设置于下电极610a上。绝缘层620a具有 一宽度为W9的开口 622，存储单元612由开口 622露出。 一硬掩模层例如 为间隔物630设置于下电极610a上。间隔物630设置于开口 622内并具有 宽度为W9的开孔632。开孔632的宽度与存^f渚单元612露出的宽度实质上 相等，且宽度W9小于宽度W7。上电极640设置于绝缘层620a上并耦接存 储单元612,因此存储单元612整体皆为有源区。本实施例中，存储单元612 位于下电极61 Oa上，下电极61 Oa的材料优选地采用鴒。
请参照图8，其绘示依照本发明实施例三的另一种电阻式随机存取存储 器的示意图。电阻式随机存取存储器50与电阻式随机存取存储器40的不同 之处在于，还包括设置于下电极610b上的一存储单元614,有源区612为与 上电极640接触的部分氧化物层614。电阻式随机存取存储器50的制造步骤 与电阻式随机存取存储器40的制造步骤的差异之处在于，步骤703之后， 先执行步骤705,再执行步骤704。也就是说，形成开口 622之后，先氧化 下电极610，以形成下电极610b及存储单元614，存储单元614为所形成的 位于上电极640及下电极610b间的氧化物层的一部分。然后，再形成间隔
物630于开口 622内。如此一来，上电极640与下电极610b之间，仍然只 能透过宽度为W9的有源区612导通，同样具有提高电阻值的功效。
本发明上述实施例所披露的电阻式随机存取存储器及其制造方法，以形 成硬掩模配合干蚀刻形成开孔的方式取代光掩模工艺，可以突破曝光机台解 析度的极限以形成小面积的存储单元。经由本发明缩减存储单元的大小所制 造出来的电阻式随机存取存储器，由于提高了电阻值因而具有低功耗、低临 界电压的特性，可以增加电阻式随机存取存储器的实用性及其利用范围。
综上所述，虽然本发明已以优选实施例披露如上，然其并非用以限定本 发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围 内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要 求所界定者为准。
权利要求
1. 一种电阻式随机存取存储器，包括一下电极；一绝缘层，设置于该下电极之上，该绝缘层具有一开口，该开口具有一第一宽度；一存储单元，该存储单元具有一有源区，该有源区位于该开口内且露出的部分具有一第二宽度，其中该第二宽度小于该第一宽度；以及一上电极，耦接该存储单元。
2. 如权利要求1所述的电阻式随机存取存储器，还包括一硬掩^^莫层，设 置于该上电极及该下电极之间，该硬掩模层具有一开孔，该存储单元的该有 源区由该开孔露出的部分具有该第二宽度。
3. 如权利要求2所述的电阻式随机存取存储器，其中该硬掩模层为一设 置于该开口孔内的一间隔物。
4. 如权利要求3所述的电阻式随机存取存储器，其中该间隔物的材料为 氧化硅。
5. 如权利要求3所述的电阻式随机存取存储器，其中该间隔物的宽度范 围位于60-100 nm之间。
6. 如权利要求3所述的电阻式随机存取存储器，其中该第二宽度实质上 等于该开孔的宽度。
7. 如权利要求3所述的电阻式随机存取存储器，还包括一导电层，设置 于该硬揭r才莫与该下电极之间。
8. 如权利要求7所述的电阻式随机存取存储器，其中该导电层的材料为钨。
9. 如权利要求7所述的电阻式随机存取存储器，其中该存储单元设置于 该导电层及该上电极之间。
10.如权利要求7所述的电阻式随机存取存储器，还包括一氧化物层， 设置于该导电层及该上电极之间，该存储单元为该氧化物层的一部分。
11. 如权利要求1所述的电阻式P逭机存取存储器，其中该存储单元设置 于该上电极及该下电极之间。
12. 如权利要求11所述的电阻式随机存取存储器，还包括一氧化物层，设置于该上电极及该下电极之间，该存储单元为该氧化物层的一部分。
13. 如权利要求1所述的电阻式随机存取存储器，其中该下电极的材料为钨。
14. 如权利要求1所述的电阻式随机存取存储器，其中该硬掩模层为一氧化隔绝层。
15. 如权利要求14所述的电阻式随机存取存储器，其中该氧化隔绝层的材料为氮化物。
16. 如权利要求14所述的电阻式随机存取存储器，其中该氧化隔绝层设置于该绝缘层及该下电极之间。
17. —种电阻式随机存取存储器的制造方法，包括(a) 形成一下电极；(b) 形成一绝缘层于该下电极之上，该绝缘层具有一开口，该开口具有一第一宽度；(c) 形成一具有一第一开孔之间隔物于该开口内，该第一开孔具有一第二宽度，该第二宽度小于该第一宽度；(d) 形成一存储单元，该存储单元具有一有源区，该有源区位于该开口内且露出的部分具有该第二宽度；以及(e) 形成一上电极耦接该存储单元。
18. 如权利要求17所述的制造方法，还包括形成一氧化隔绝材料层于该 下电极及该绝缘层之间。
19. 如权利要求18所述的制造方法，还包括蚀刻该氧化隔绝材料层，以形成一具有一第二开孔的氧化隔绝层，该第二开孔具有该第二宽度。
20. 如权利要求19所述的制造方法，还包括去除该间隔物。
21. 如权利要求17所述的制造方法，其中该步骤(b)及该步骤(c)之间还包括形成一导电层于该开口内； 平坦化该导电层，以露出该绝缘层；以及蚀刻该导电层，使该导电层的表面与该绝缘层的表面间具有一距离。
22. 如权利要求21所述的制造方法，其中在该步骤(c)中该间隔物形成 之前，该步骤(d)包括氧化该导电层以形成该存储单元。
23. 如权利要求21所述的制造方法，其中在该步骤(c)中该间隔物形成 之后，该步骤(d)包括氧化该导电层以形成该存储单元。
24. 如权利要求17所述的制造方法，其中在该步骤(c)中该间隔物形成 之前，该步骤(d)包括氧化该下电极以形成该存储单元。
25. 如权利要求17所述的制造方法，其中在该步骤(c)中该间隔物形成 之后，该步骤(d)包括氧化该下电极以形成该存储单元。
全文摘要
本发明公开了一种电阻式随机存取存储器及其制造方法。该存储器包括一下电极、一绝缘层、一存储单元及一上电极。绝缘层设置于下电极上。绝缘层具有一开口，开口具有一第一宽度。存储单元具有一有源区，有源区位于开口内且露出的部分具有一第二宽度，且第二宽度小于第一宽度。上电极耦接存储单元。本发明所披露的电阻式随机存取存储器及其制造方法，以形成硬掩模配合干蚀刻形成开孔的方式取代光掩模工艺，可以突破曝光机台解析度的极限以形成小面积的存储单元。
文档编号H01L27/115GK101388435SQ20081007407
公开日2009年3月18日 申请日期2008年2月21日 优先权日2007年9月13日
发明者何家骅, 李明道, 谢光宇, 赖二琨 申请人:旺宏电子股份有限公司
最新回复(0)