散热型芯片封装工艺及其构造的制作方法
专利名称：散热型芯片封装工艺及其构造的制作方法
技术领域：
本发明涉及一种封装工艺，特别涉及一种散热型芯片封装工艺。
技术背景已知封装步骤中需进行一灌模工艺以密封保护芯片，其所需的机台成本 及模具成本较高，且所包含的技术内容复杂，然而高额的成本与技术却与封 装完成的产品品质并非正比关系，徒然造成生产成本的浪费。发明内容本发明的主要目的在于提供一种散热型芯片封装工艺，首先，提供基板条，该基板条包含有至少一基板单元；接着，设置芯片于该基板单元，该芯 片的多个凸块电性连接该基板单元的多个连接垫；之后，提供第一预浸材及 散热金属层，该第一预浸材具有第一表面及第二表面，该散热金属层设置于 该第一表面，该第二表面朝向该芯片的背面；最后，压合该第一预浸材及该 基板单元，以使该第一预浸材覆盖该芯片。本发明以压合该第一预浸材以形 成封装构造的步骤取代已知灌模填入封胶体以形成封装构造的步骤，其具有 稳定度高及降低成本的功效。本发明的另一目的在于提供一种基d反工艺，其可另包含有提供并压合 第二预浸材于该基板单元，该第二预浸材位于该第一预浸材与该基板单元之 间，该第二预浸材的至少一开口对准于该芯片，压合该第一预浸材、该第二 预浸材及该基板单元以包覆该芯片并降低气泡存在的机率。
图1A至图1G为依据本发明第一具体实施例的一种散热型芯片封装工 艺的截面示意图。图2为依据本发明第一具体实施例的该散热型芯片封装构造的截面示意图。图3为依据本发明第二具体实施例的另 一种散热型芯片封装构造的截面 示意图。图4A至图4F为依据本发明第三具体实施例的另 一种散热型芯片封装工 艺的截面示意图。图5为依据本发明第三具体实施例的该散热型芯片封装构造的截面示意图。图6为依据本发明第四具体实施例的另 一种散热型芯片封装构造的截面 示意图。图7A至图7F为依据本发明第五具体实施例的另 一种散热型芯片封装工 艺的截面示意图。图8为依据本发明第五具体实施例的该散热型芯片封装构造的截面示意图。图9为依据本发明第六具体实施例的另 一种散热型芯片封装构造的截面 示意图。附图标记说明10基板条20夹具30基板条40基板条100散热型芯片封装构造110基板单元111上表面112下表面113第一连接垫114第二连接垫115第三连接垫120芯片121有源面122背面123凸块130底胶140第一预浸材141第一表面142第二表面150散热金属层160第二预浸材161第三表面162第四表面163开口170焊球180镀通孔200散热型芯片封装构造210基板单元211上表面212下表面213第一连接垫214第二连接垫215第三连接垫220心巧221有源面222背面223凸块230第一预浸材231第一表面232第二表面240散热金属层250第二预浸材251第三表面252第四表面253开口260焊球270镀通孔300散热型芯片封装构造310基板单元311上表面312下表面313第一连接垫314第二连接垫315第三连接垫320芯片321有源面330焊线340第一预浸材341第一表面342第二表面350散热金属层360第二预浸材361第三表面362第四表面363开口370悍球380镀通孔具体实施方式
请参阅图1A至图1G,依据本发明的一具体实施例揭示一种散热型芯片 封装工艺，首先，请参阅图1A,提供基板条IO,该基板条10包含有多个基 板单元110，每一14反单元110具有上表面111、下表面112、多个第一连接 垫113及多个第二连接垫114，该第一连接垫113形成于该上表面111,该 第二连接垫114形成于该下表面112;接着，请参阅图1B，设置多个芯片 120于该基板单元110的该上表面111,每一芯片120具有有源面121、背面 122及多个凸块123,该芯片120的该凸块123电性连接该基板单元110的 该第一连接垫113;之后，请参阅图1C，形成底胶130 (underfill)于该上 表面111，该底胶130用以包覆该有源面121及该凸块123,且该底胶130 可显露该芯片120的该背面122,该底胶130用以加强该芯片120与该基板 单元110的接合强度；接着，请参阅图1D，提供第一预浸材140及散热金属层150,该第一预浸材140具有第一表面141及第二表面142,该第二表 面142朝向该芯片120的该背面122,该散热金属层150设置于该第一预浸 材140的该第一表面141，该散热金属层150的材料为铜或经过表面处理的 铜层，在本步骤中，另包含提供第二预浸材160，该第二预浸材160可由多 个预浸材预先堆叠而成，或者，在另一实施例中，该第二预浸材160与该第 一预浸材140—体成型，或已结合成一体，该第二预浸材160位于该第一预 浸材140与该基板单元110之间，且该第二预浸材160具有第三表面161、 第四表面162与多个开口 163,该第三表面161朝向该第一预浸材140的该 第二表面142，且该开口 163形成于该第四表面162，优选地，该开口 163 贯穿该第三表面161与该第四表面162，且该开口 163对准于该芯片120, 在本实施例中，该第一预浸材140与该第二预浸材160具有B-stage的特性， 该第一预浸材140与该第二预浸材160为半固化胶态，以使该第一预浸材140 与该第二预浸材160具有流动性；之后，请参阅图1E,利用夹具20同时压 合半固化胶态的该第一预浸材140、该散热金属层150、半固化胶态的该第 二预浸材160及该基板单元110,此外，在压合该第一预浸材140、该散热 金属层150、该第二预浸材160及该基板单元110的过程中亦可进行加热的 步骤，以使该第一预浸材140与该第二预浸材160固化；接着，请参阅图1F, 压合步骤完成后，该第一预浸材140覆盖该芯片120,该第二预浸材160被 压合附着于该基板单元110的该上表面111，且该第二预浸材160包覆该底 胶130，接着设置多个焊球170于该基板单元110的该下表面112，该焊球 170连接该第二连接垫114;最后，请参阅图1G，切割该基板条10以形成 多个单离的封装构造100。由于该第一预浸材140与该第二预浸材160内含 有玻纤材料或填充剂(filler)，可增加与该基板单元110的结构强度及信赖性。 请参阅图2，依据本发明的一具体实施例揭示一种散热型芯片封装构造 100，其包含基板单元IIO、芯片120、第一预浸材140以及散热金属层150， 该基板单元IIO具有上表面111、下表面112、多个第一连接垫113及多个 第二连接垫114,该第一连接垫113形成于该上表面111，该第二连接垫114 形成于该下表面112,该芯片120设置于该基板单元110的该上表面111， 该芯片120具有有源面121、背面122及多个凸块123，该芯片120的该凸 块123电性连接该基板单元110的该第一连接垫113,该第一预浸材140具 有第一表面141及第二表面142，该第一预浸材140覆盖该芯片120,该散热金属层150设置于该第一预浸材140的该第一表面141以增进散热，优选 地，该散热型芯片封装构造100另包含有底胶130 (underfill)、第二预浸材 160及多个焊球170,该底胶130形成于该上表面111以包覆该有源面121 及该凸块123,该第二预浸材160具有第三表面161、第四表面162及一开 口 163,该开口 163形成于该第四表面162,在本实施例中，该开口 163贯 穿该第三表面161与该第四表面162,该第二预浸材160位于该第一预浸材 140与该基板单元IIO之间，该芯片120位于该开口 163中，且该第二预浸 材160的该第三表面161连接该第一预浸材140的该第二表面142以完整包 覆该芯片120,在另一实施例中，该第二预浸材160与该第一预浸材140 — 体成型，或已预先结合成一体，在本实施例中，该第二预浸材160^皮压合附 着于该J4l单元110的该上表面111,且该第二预浸材160包覆该底月交130, 该焊球170设置于该基板单元110的该下表面112，且该焊球170连接该第 二连接垫114,以外接电路板(图未绘出)。此外，请参阅图3，在另一实施例中，该散热型芯片封装构造100另包 含有至少一镀通孔180,该镀通孔180形成于该第一预浸材140及该第二预 浸材160中，该基板单元110另具有多个第三连接垫115，该第三连接垫115 形成于该第一连接垫113外侧，该镀通孔180连接该散热金属层150与该第 三连接垫115。优选地，当该散热金属层150为图案化线路层时，可于该散 热金属层150上方设置另一封装构造(图未绘出)，并通过该镀通孔180电 性导通该封装构造与该散热型芯片封装构造100。请参阅图4A至图4F，依据本发明的另一具体实施例揭示另一种散热型 芯片封装工艺，首先，请参阅图4A，提供基板条30，该基板条30包含有多 个基板单元210，每一基板单元210具有上表面211、下表面212、多个形成 于该上表面211的第一连接垫213及多个形成于该下表面212的第二连接垫 214;接着，请参阅图4B，设置多个芯片220于该基板单元210的该上表面 211，每一芯片220具有有源面221、背面222及多个凸块223，该芯片220 的该凸块223电性连接该基板单元210的该第一连接垫213;之后，请参阅 图4C,提供第一预浸材230及散热金属层240，该第一预浸材230具有第一 表面231及第二表面232,该第二表面232朝向该芯片220的该背面222， 该散热金属层240设置于该第一预浸材230的该第一表面231,该散热金属 层240的材料为铜或经过表面处理的铜层，在本步骤中，另包含提供第二预浸材250，该第二预浸材250可由多个预浸材预先堆叠而成，或者，在另一 实施例中，该第二预浸材250与该第一预浸材230为一体成型，该第二预浸 材250位于该第一预浸材230与该基板单元210之间，且该第二预浸材250 具有第三表面251、第四表面252与多个开口 253，该第三表面251朝向该 第一预浸材230的该第二表面232，且该开口 253形成于该第四表面252， 优选地，该开口 253贯穿该第三表面251与该第四表面252，且该开口 253 对准于该芯片220，在本实施例中，该第一预浸材230与该第二预浸材250 具有B-stage的特性，该第一预浸材230与该第二预浸材250为半固化胶态， 以使该第一预浸材230与该第二预浸材250具有流动性；接着，请参阅图4D， 利用夹具20同时压合半固化胶态的该第一预浸材230、该散热金属层240、 半固化胶态的该第二预浸材250及该基板单元210，此外，在压合该第一预 浸材230、该散热金属层240、该第二预浸材250及该基板单元210的过程 中亦可进行加热及抽真空的步骤，以使该第一预浸材230与该第二预浸材 250固化，且使该第一预浸材230与该第二预浸材250可顺利填充于该芯片 220与该基板单元210之间；之后，请参阅图4E,压合步骤完成后，该第一 预浸材230覆盖该芯片220，该第二预浸材250被压合附着于该基板单元210 的该上表面211,且该第二预浸材250包覆该凸块223,接着设置多个焊球 260于该基板单元210的该下表面212，该焊球260连接该第二连接垫214; 最后，请参阅图4F，切割该基板条30以形成多个单离的封装构造200。由 于该第一预浸材230与该第二预浸材250内含有玻纤材料或填充剂(filler), 可增加与该基板单元210的结构强度及信赖性。请参阅图5,依据本发明的另一具体实施例揭示另一种散热型芯片封装 构造200,其包含基板单元210、芯片220、第一预浸材230以及散热金属层 240,该基板单元210具有上表面211、下表面212、多个形成于该上表面211 的第一连接垫213及多个形成于该下表面212的第二连接垫214，该芯片 设置于该基板单元210的该上表面211,该芯片220具有有源面221、背面 222及多个凸块223，该芯片220的该凸块223电性连接该基板单元210的 该第一连接垫213,该第一预浸材230具有第一表面231及第二表面232， 该第一预浸材230覆盖该芯片220，该散热金属层240设置于该第一预浸材 230的该第一表面231以增进散热，优选地，该散热型芯片封装构造200另 包含有第二预浸材250及多个焊球260 ，该第二预浸材250具有第三表面251 、第四表面252及一开口 253，该开口 253形成于该第四表面252,在本实施 例中，该开口 253贯穿该第三表面251与该第四表面252，该第二预浸材250 位于该第一预浸材230与该基板单元210之间，该芯片220位于该开口 253 中，且该第二预浸材250的该第三表面251连接该第一预浸材230的该第二 表面232以完整包覆该芯片220及该凸块223,在另一实施例中，该第二预 浸材250与该第一预浸材230—体成型，或已预先结合成一体，在本实施例 中，该第二预浸材25(H皮压合附着于该基板单元210的该上表面211,该焊 球260设置于该基板单元210的该下表面212，且该焊球260连接该第二连 接垫214，以外接电路板(图未绘出)。此外，请参阅图6，在另一实施例中，该散热型芯片封装构造200另包 含有至少一镀通孔270,该镀通孔270形成于该第一预浸材230及该第二预 浸材250中，该基板单元210另具有多个第三连接垫215,该第三连接垫215 形成于该第一连接垫213外侧，该镀通孔270连接该散热金属层240与该第 三连接垫215。优选地，当该散热金属层240为一图案化线路层时，可于该 散热金属层240上方设置另一封装构造(图未绘出)，并通过该镀通孔270 电性导通该封装构造与该散热型芯片封装构造200。请参阅图7A至图7F，依据本发明的再一具体实施例揭示另一种散热型 芯片封装工艺，首先，请参阅图7A，提供基板条40，该基板条40包含有多 个基板单元310，每一基板单元310具有上表面311、下表面312、多个形成 于该上表面311的第一连接垫313及多个形成于该下表面312的第二连接垫 314;接着，请参阅图7B，设置多个芯片320于该基板单元310的该上表面 311，并形成至少一焊线330以电性连接该芯片320与该基板单元310，在本 实施例中，该焊线330键合于该芯片320与该基板单元310的该第一连接垫 313的弧度为超低弧度(ultra low loop)，且该焊线330的弧度符合该芯片320 的边缘；之后，请参阅图7C,提供第一预浸材340及散热金属层350,该第 一预浸材340具有第一表面341及第二表面342,该第二表面342朝向该芯 片320的多个有源面321，该散热金属层350设置于该第一预浸材340的该 第一表面341，该散热金属层350的材料为铜或经it^面处理的铜层，在本 步骤中，另包含提供第二预浸材360，该第二预浸材360具有第三表面361、 第四表面362与多个开口 363,该第二预浸材360可由多个预浸材预先堆叠 而成，或者，该第二预浸材360可与该第一预浸材340—体成型，该第二预浸材360位于该第一预浸材340与该基板单元310之间，且该第三表面361 朝向该第 一预浸材340的该第二表面342,该开口 363形成于该第四表面362， 优选地，该开口 363贯穿该第三表面361与该第四表面362,且该开口 363 对准于该芯片320,该第一预浸材340与该第二预浸材360具有B-stage的 特性，该第一预浸材340与该第二预浸材360为半固化胶态，以使该第一预 浸材340与该第二预浸材360具有流动性；之后，请参阅图7D,利用夹具 20同时压合半固化胶态的该第一预浸材340、该散热金属层350、半固化胶 态的该第二预浸材360及该基板单元310，以使该第一预浸材340及该第二 预浸材360包覆该芯片320及该焊线330，以取代已知的模封工艺，此外， 在压合该第一预浸材340、该散热金属层350、该第二预浸材360及该^^反 单元310的过程中亦可进行加热的步骤，以使该第 一预浸材340与该第二预 浸材360固化；接着，请参阅图7E，设置多个焊球370于该基板单元310 的该下表面312，该焊球370连接该第二连接垫314;最后，请参阅图7F, 切割该基板条40以形成多个单离的封装构造300。由于该第一预浸材340 与该第二预浸材360内含有玻纤材料或填充剂(filler),可增加与该基板单元 310的结构强度。请参阅图8,依据本发明的再一具体实施例揭示另一种散热型芯片封装 构造300,其包含基板单元310、芯片320、至少一坪线330、第一预浸材340 以及散热金属层350，该基板单元310具有上表面311、下表面312、多个形 成于该上表面311的第一连接垫313及多个形成于该下表面312的第二连接 垫314，该芯片320设置于该基板单元310的该上表面311,该芯片320以 该焊线330电性连接该基板单元310的该第一连接垫313，该第一预浸材340 具有第一表面341及第二表面342，该第一预浸材340覆盖该芯片320,该 散热金属层350设置于该第一预浸材340的该第一表面341以增进散热，优 选地，该散热型芯片封装构造300另包含有第二预浸材360及多个焊球370， 该第二预浸材360具有第三表面361、第四表面362及一开口 363,该开口 363形成于该第四表面362,在本实施例中，该开口 363贯穿该第三表面361 与该第四表面362，该第二预浸材360位于该第一预浸材340与该基板单元 310之间，该芯片320位于该开口 363中，且该第二预浸材360的该第三表 面361连接该第一预浸材340的该第二表面342以完整包覆该芯片320,在 另一实施例中，该第二预浸材360可与该第一预浸材340 —体成型或已预先结合成一体，在本实施例中，该第二预浸材360被压合附着于该基板单元310 的该上表面311,该焊球37(H殳置于该基外反单元310的该下表面312，且该 焊球370连接该第二连接垫314，以外接电路板(图未绘出)。此外，请参阅图9，在另一实施例中，该散热型芯片封装构造300另包 含有至少一镀通孔380,该镀通孔380形成于该第一预浸材340及该第二预 浸材360中，该基板单元310另具有多个第三连接垫315,该第三连接垫315 形成于该第一连接垫313外侧，该镀通孔380连接该散热金属层350与该第 三连接垫315。优选地，当该散热金属层350为一图案化线路层时，可于该 散热金属层350上方设置另一封装构造(图未绘出)，并通过该镀通孔380 电性导通该封装构造与该散热型芯片封装构造300。本发明的保护范围当视后附的权利要求所界定的为准，本领域技术人员 在不脱离本发明的精神和范围内所作的任何变化与修改，均属于本发明的保 护范围。
权利要求
1.一种散热型芯片封装工艺，其包含提供基板条，该基板条包含有至少一基板单元，该基板单元具有上表面及下表面；设置至少一芯片于该基板单元的该上表面，该芯片电性连接该基板单元；提供第一预浸材及散热金属层，该第一预浸材具有第一表面及第二表面，该散热金属层设置于该第一表面，该第一预浸材的该第二表面朝向该芯片；以及压合该第一预浸材及该基板单元，以使该第一预浸材覆盖该芯片。
2. 如权利要求1所述的散热型芯片封装工艺，其另包含有提供第二预 浸材，该第二预浸材位于该第一预浸材与该基板单元之间，该第二预浸材具 有第三表面、第四表面与至少一开口，该开口形成于该第四表面，该第三表 面朝向该第 一预浸材的该第二表面，且该开口对准于该芯片。
3. 如权利要求2所述的散热型芯片封装工艺，其中该开口贯穿该第三表 面与该第四表面。
4. 如权利要求2所述的散热型芯片封装工艺，其另包含有同时压合该 第二预浸材，以使该第二预浸材附着于该基板单元。
5. 如权利要求2所述的散热型芯片封装工艺，其中该14l单元另具有多 个第一连接垫，该芯片具有有源面、背面及多个凸块，该凸块连接该第一连接垫，该第二预浸材包覆该凸块。
6. 如权利要求5所述的散热型芯片封装工艺，其另包含有进行一抽真 空步骤，以使该第二预浸材填充于该芯片与该基板单元之间并包覆该凸块。
7. —种散热型芯片封装构造，其包含 基板单元，其具有上表面及下表面；芯片，其设置于该上表面，该芯片电性连接该基板；第一预浸材，其具有第一表面及第二表面，该第一预浸材覆盖该芯片；以及散热金属层，其设置于该第一预浸材的该第一表面。
8. 如权利要求7所述的散热型芯片封装构造，其另包含有第二预浸材， 该第二预浸材位于该第一预浸材与该基板之间，该第二预浸材具有第三表面、第四表面与至少一开口，该开口形成于该第四表面，该第三表面连接该第一预浸材的该第二表面，且该芯片位于该开口中。
9. 如权利要求8所述的散热型芯片封装构造，其中该开口贯穿该第三表 面与该第四表面。
10. 如权利要求8所述的散热型芯片封装构造，其中该基板另具有多个第 一连接垫，该芯片具有多个凸块，该凸块连接该第一连接垫，该第二预浸材 包覆该凸块。
11. 如权利要求8所述的散热型芯片封装构造，其另包含有至少一镀通 孔，其形成于该第一预浸材及该第二预浸材中。
12. 如权利要求11所述的散热型芯片封装构造，其中该基板另具有多个 第三连接垫，该第三连接垫形成于该第一连接垫外侧，该镀通孔连接该散热 金属层与该第三连接垫。
全文摘要
本发明公开了一种散热型芯片封装工艺及其构造。该散热型芯片封装工艺至少包含下列步骤首先，提供包含有至少一基板单元的基板条；接着，设置至少一芯片于该基板单元的上表面，该芯片电性连接该基板单元；之后，提供预浸材及散热金属层，该散热金属层设置于该预浸材的第一表面，该预浸材的第二表面朝向该芯片；最后，压合该预浸材及该基板单元，以使该预浸材覆盖该芯片。
文档编号H01L21/50GK101226888SQ20081007432
公开日2008年7月23日 申请日期2008年2月15日 优先权日2008年2月15日
发明者刘昭源, 唐和明, 李德章, 李明锦, 赵兴华, 陈昭雄, 高仁杰, 黄泰源, 黄詠政 申请人:日月光半导体制造股份有限公司
技术领域：
本发明涉及一种封装工艺，特别涉及一种散热型芯片封装工艺。
技术背景已知封装步骤中需进行一灌模工艺以密封保护芯片，其所需的机台成本 及模具成本较高，且所包含的技术内容复杂，然而高额的成本与技术却与封 装完成的产品品质并非正比关系，徒然造成生产成本的浪费。发明内容本发明的主要目的在于提供一种散热型芯片封装工艺，首先，提供基板条，该基板条包含有至少一基板单元；接着，设置芯片于该基板单元，该芯 片的多个凸块电性连接该基板单元的多个连接垫；之后，提供第一预浸材及 散热金属层，该第一预浸材具有第一表面及第二表面，该散热金属层设置于 该第一表面，该第二表面朝向该芯片的背面；最后，压合该第一预浸材及该 基板单元，以使该第一预浸材覆盖该芯片。本发明以压合该第一预浸材以形 成封装构造的步骤取代已知灌模填入封胶体以形成封装构造的步骤，其具有 稳定度高及降低成本的功效。本发明的另一目的在于提供一种基d反工艺，其可另包含有提供并压合 第二预浸材于该基板单元，该第二预浸材位于该第一预浸材与该基板单元之 间，该第二预浸材的至少一开口对准于该芯片，压合该第一预浸材、该第二 预浸材及该基板单元以包覆该芯片并降低气泡存在的机率。
图1A至图1G为依据本发明第一具体实施例的一种散热型芯片封装工 艺的截面示意图。图2为依据本发明第一具体实施例的该散热型芯片封装构造的截面示意图。图3为依据本发明第二具体实施例的另 一种散热型芯片封装构造的截面 示意图。图4A至图4F为依据本发明第三具体实施例的另 一种散热型芯片封装工 艺的截面示意图。图5为依据本发明第三具体实施例的该散热型芯片封装构造的截面示意图。图6为依据本发明第四具体实施例的另 一种散热型芯片封装构造的截面 示意图。图7A至图7F为依据本发明第五具体实施例的另 一种散热型芯片封装工 艺的截面示意图。图8为依据本发明第五具体实施例的该散热型芯片封装构造的截面示意图。图9为依据本发明第六具体实施例的另 一种散热型芯片封装构造的截面 示意图。附图标记说明10基板条20夹具30基板条40基板条100散热型芯片封装构造110基板单元111上表面112下表面113第一连接垫114第二连接垫115第三连接垫120芯片121有源面122背面123凸块130底胶140第一预浸材141第一表面142第二表面150散热金属层160第二预浸材161第三表面162第四表面163开口170焊球180镀通孔200散热型芯片封装构造210基板单元211上表面212下表面213第一连接垫214第二连接垫215第三连接垫220心巧221有源面222背面223凸块230第一预浸材231第一表面232第二表面240散热金属层250第二预浸材251第三表面252第四表面253开口260焊球270镀通孔300散热型芯片封装构造310基板单元311上表面312下表面313第一连接垫314第二连接垫315第三连接垫320芯片321有源面330焊线340第一预浸材341第一表面342第二表面350散热金属层360第二预浸材361第三表面362第四表面363开口370悍球380镀通孔具体实施方式
请参阅图1A至图1G,依据本发明的一具体实施例揭示一种散热型芯片 封装工艺，首先，请参阅图1A,提供基板条IO,该基板条10包含有多个基 板单元110，每一14反单元110具有上表面111、下表面112、多个第一连接 垫113及多个第二连接垫114，该第一连接垫113形成于该上表面111,该 第二连接垫114形成于该下表面112;接着，请参阅图1B，设置多个芯片 120于该基板单元110的该上表面111,每一芯片120具有有源面121、背面 122及多个凸块123,该芯片120的该凸块123电性连接该基板单元110的 该第一连接垫113;之后，请参阅图1C，形成底胶130 (underfill)于该上 表面111，该底胶130用以包覆该有源面121及该凸块123,且该底胶130 可显露该芯片120的该背面122,该底胶130用以加强该芯片120与该基板 单元110的接合强度；接着，请参阅图1D，提供第一预浸材140及散热金属层150,该第一预浸材140具有第一表面141及第二表面142,该第二表 面142朝向该芯片120的该背面122,该散热金属层150设置于该第一预浸 材140的该第一表面141，该散热金属层150的材料为铜或经过表面处理的 铜层，在本步骤中，另包含提供第二预浸材160，该第二预浸材160可由多 个预浸材预先堆叠而成，或者，在另一实施例中，该第二预浸材160与该第 一预浸材140—体成型，或已结合成一体，该第二预浸材160位于该第一预 浸材140与该基板单元110之间，且该第二预浸材160具有第三表面161、 第四表面162与多个开口 163,该第三表面161朝向该第一预浸材140的该 第二表面142，且该开口 163形成于该第四表面162，优选地，该开口 163 贯穿该第三表面161与该第四表面162，且该开口 163对准于该芯片120, 在本实施例中，该第一预浸材140与该第二预浸材160具有B-stage的特性， 该第一预浸材140与该第二预浸材160为半固化胶态，以使该第一预浸材140 与该第二预浸材160具有流动性；之后，请参阅图1E,利用夹具20同时压 合半固化胶态的该第一预浸材140、该散热金属层150、半固化胶态的该第 二预浸材160及该基板单元110,此外，在压合该第一预浸材140、该散热 金属层150、该第二预浸材160及该基板单元110的过程中亦可进行加热的 步骤，以使该第一预浸材140与该第二预浸材160固化；接着，请参阅图1F, 压合步骤完成后，该第一预浸材140覆盖该芯片120,该第二预浸材160被 压合附着于该基板单元110的该上表面111，且该第二预浸材160包覆该底 胶130，接着设置多个焊球170于该基板单元110的该下表面112，该焊球 170连接该第二连接垫114;最后，请参阅图1G，切割该基板条10以形成 多个单离的封装构造100。由于该第一预浸材140与该第二预浸材160内含 有玻纤材料或填充剂(filler)，可增加与该基板单元110的结构强度及信赖性。 请参阅图2，依据本发明的一具体实施例揭示一种散热型芯片封装构造 100，其包含基板单元IIO、芯片120、第一预浸材140以及散热金属层150， 该基板单元IIO具有上表面111、下表面112、多个第一连接垫113及多个 第二连接垫114,该第一连接垫113形成于该上表面111，该第二连接垫114 形成于该下表面112,该芯片120设置于该基板单元110的该上表面111， 该芯片120具有有源面121、背面122及多个凸块123，该芯片120的该凸 块123电性连接该基板单元110的该第一连接垫113,该第一预浸材140具 有第一表面141及第二表面142，该第一预浸材140覆盖该芯片120,该散热金属层150设置于该第一预浸材140的该第一表面141以增进散热，优选 地，该散热型芯片封装构造100另包含有底胶130 (underfill)、第二预浸材 160及多个焊球170,该底胶130形成于该上表面111以包覆该有源面121 及该凸块123,该第二预浸材160具有第三表面161、第四表面162及一开 口 163,该开口 163形成于该第四表面162,在本实施例中，该开口 163贯 穿该第三表面161与该第四表面162,该第二预浸材160位于该第一预浸材 140与该基板单元IIO之间，该芯片120位于该开口 163中，且该第二预浸 材160的该第三表面161连接该第一预浸材140的该第二表面142以完整包 覆该芯片120,在另一实施例中，该第二预浸材160与该第一预浸材140 — 体成型，或已预先结合成一体，在本实施例中，该第二预浸材160^皮压合附 着于该J4l单元110的该上表面111,且该第二预浸材160包覆该底月交130, 该焊球170设置于该基板单元110的该下表面112，且该焊球170连接该第 二连接垫114,以外接电路板(图未绘出)。此外，请参阅图3，在另一实施例中，该散热型芯片封装构造100另包 含有至少一镀通孔180,该镀通孔180形成于该第一预浸材140及该第二预 浸材160中，该基板单元110另具有多个第三连接垫115，该第三连接垫115 形成于该第一连接垫113外侧，该镀通孔180连接该散热金属层150与该第 三连接垫115。优选地，当该散热金属层150为图案化线路层时，可于该散 热金属层150上方设置另一封装构造(图未绘出)，并通过该镀通孔180电 性导通该封装构造与该散热型芯片封装构造100。请参阅图4A至图4F，依据本发明的另一具体实施例揭示另一种散热型 芯片封装工艺，首先，请参阅图4A，提供基板条30，该基板条30包含有多 个基板单元210，每一基板单元210具有上表面211、下表面212、多个形成 于该上表面211的第一连接垫213及多个形成于该下表面212的第二连接垫 214;接着，请参阅图4B，设置多个芯片220于该基板单元210的该上表面 211，每一芯片220具有有源面221、背面222及多个凸块223，该芯片220 的该凸块223电性连接该基板单元210的该第一连接垫213;之后，请参阅 图4C,提供第一预浸材230及散热金属层240，该第一预浸材230具有第一 表面231及第二表面232,该第二表面232朝向该芯片220的该背面222， 该散热金属层240设置于该第一预浸材230的该第一表面231,该散热金属 层240的材料为铜或经过表面处理的铜层，在本步骤中，另包含提供第二预浸材250，该第二预浸材250可由多个预浸材预先堆叠而成，或者，在另一 实施例中，该第二预浸材250与该第一预浸材230为一体成型，该第二预浸 材250位于该第一预浸材230与该基板单元210之间，且该第二预浸材250 具有第三表面251、第四表面252与多个开口 253，该第三表面251朝向该 第一预浸材230的该第二表面232，且该开口 253形成于该第四表面252， 优选地，该开口 253贯穿该第三表面251与该第四表面252，且该开口 253 对准于该芯片220，在本实施例中，该第一预浸材230与该第二预浸材250 具有B-stage的特性，该第一预浸材230与该第二预浸材250为半固化胶态， 以使该第一预浸材230与该第二预浸材250具有流动性；接着，请参阅图4D， 利用夹具20同时压合半固化胶态的该第一预浸材230、该散热金属层240、 半固化胶态的该第二预浸材250及该基板单元210，此外，在压合该第一预 浸材230、该散热金属层240、该第二预浸材250及该基板单元210的过程 中亦可进行加热及抽真空的步骤，以使该第一预浸材230与该第二预浸材 250固化，且使该第一预浸材230与该第二预浸材250可顺利填充于该芯片 220与该基板单元210之间；之后，请参阅图4E,压合步骤完成后，该第一 预浸材230覆盖该芯片220，该第二预浸材250被压合附着于该基板单元210 的该上表面211,且该第二预浸材250包覆该凸块223,接着设置多个焊球 260于该基板单元210的该下表面212，该焊球260连接该第二连接垫214; 最后，请参阅图4F，切割该基板条30以形成多个单离的封装构造200。由 于该第一预浸材230与该第二预浸材250内含有玻纤材料或填充剂(filler), 可增加与该基板单元210的结构强度及信赖性。请参阅图5,依据本发明的另一具体实施例揭示另一种散热型芯片封装 构造200,其包含基板单元210、芯片220、第一预浸材230以及散热金属层 240,该基板单元210具有上表面211、下表面212、多个形成于该上表面211 的第一连接垫213及多个形成于该下表面212的第二连接垫214，该芯片 设置于该基板单元210的该上表面211,该芯片220具有有源面221、背面 222及多个凸块223，该芯片220的该凸块223电性连接该基板单元210的 该第一连接垫213,该第一预浸材230具有第一表面231及第二表面232， 该第一预浸材230覆盖该芯片220，该散热金属层240设置于该第一预浸材 230的该第一表面231以增进散热，优选地，该散热型芯片封装构造200另 包含有第二预浸材250及多个焊球260 ，该第二预浸材250具有第三表面251 、第四表面252及一开口 253，该开口 253形成于该第四表面252,在本实施 例中，该开口 253贯穿该第三表面251与该第四表面252，该第二预浸材250 位于该第一预浸材230与该基板单元210之间，该芯片220位于该开口 253 中，且该第二预浸材250的该第三表面251连接该第一预浸材230的该第二 表面232以完整包覆该芯片220及该凸块223,在另一实施例中，该第二预 浸材250与该第一预浸材230—体成型，或已预先结合成一体，在本实施例 中，该第二预浸材25(H皮压合附着于该基板单元210的该上表面211,该焊 球260设置于该基板单元210的该下表面212，且该焊球260连接该第二连 接垫214，以外接电路板(图未绘出)。此外，请参阅图6，在另一实施例中，该散热型芯片封装构造200另包 含有至少一镀通孔270,该镀通孔270形成于该第一预浸材230及该第二预 浸材250中，该基板单元210另具有多个第三连接垫215,该第三连接垫215 形成于该第一连接垫213外侧，该镀通孔270连接该散热金属层240与该第 三连接垫215。优选地，当该散热金属层240为一图案化线路层时，可于该 散热金属层240上方设置另一封装构造(图未绘出)，并通过该镀通孔270 电性导通该封装构造与该散热型芯片封装构造200。请参阅图7A至图7F，依据本发明的再一具体实施例揭示另一种散热型 芯片封装工艺，首先，请参阅图7A，提供基板条40，该基板条40包含有多 个基板单元310，每一基板单元310具有上表面311、下表面312、多个形成 于该上表面311的第一连接垫313及多个形成于该下表面312的第二连接垫 314;接着，请参阅图7B，设置多个芯片320于该基板单元310的该上表面 311，并形成至少一焊线330以电性连接该芯片320与该基板单元310，在本 实施例中，该焊线330键合于该芯片320与该基板单元310的该第一连接垫 313的弧度为超低弧度(ultra low loop)，且该焊线330的弧度符合该芯片320 的边缘；之后，请参阅图7C,提供第一预浸材340及散热金属层350,该第 一预浸材340具有第一表面341及第二表面342,该第二表面342朝向该芯 片320的多个有源面321，该散热金属层350设置于该第一预浸材340的该 第一表面341，该散热金属层350的材料为铜或经it^面处理的铜层，在本 步骤中，另包含提供第二预浸材360，该第二预浸材360具有第三表面361、 第四表面362与多个开口 363,该第二预浸材360可由多个预浸材预先堆叠 而成，或者，该第二预浸材360可与该第一预浸材340—体成型，该第二预浸材360位于该第一预浸材340与该基板单元310之间，且该第三表面361 朝向该第 一预浸材340的该第二表面342,该开口 363形成于该第四表面362， 优选地，该开口 363贯穿该第三表面361与该第四表面362,且该开口 363 对准于该芯片320,该第一预浸材340与该第二预浸材360具有B-stage的 特性，该第一预浸材340与该第二预浸材360为半固化胶态，以使该第一预 浸材340与该第二预浸材360具有流动性；之后，请参阅图7D,利用夹具 20同时压合半固化胶态的该第一预浸材340、该散热金属层350、半固化胶 态的该第二预浸材360及该基板单元310，以使该第一预浸材340及该第二 预浸材360包覆该芯片320及该焊线330，以取代已知的模封工艺，此外， 在压合该第一预浸材340、该散热金属层350、该第二预浸材360及该^^反 单元310的过程中亦可进行加热的步骤，以使该第 一预浸材340与该第二预 浸材360固化；接着，请参阅图7E，设置多个焊球370于该基板单元310 的该下表面312，该焊球370连接该第二连接垫314;最后，请参阅图7F, 切割该基板条40以形成多个单离的封装构造300。由于该第一预浸材340 与该第二预浸材360内含有玻纤材料或填充剂(filler),可增加与该基板单元 310的结构强度。请参阅图8,依据本发明的再一具体实施例揭示另一种散热型芯片封装 构造300,其包含基板单元310、芯片320、至少一坪线330、第一预浸材340 以及散热金属层350，该基板单元310具有上表面311、下表面312、多个形 成于该上表面311的第一连接垫313及多个形成于该下表面312的第二连接 垫314，该芯片320设置于该基板单元310的该上表面311,该芯片320以 该焊线330电性连接该基板单元310的该第一连接垫313，该第一预浸材340 具有第一表面341及第二表面342，该第一预浸材340覆盖该芯片320,该 散热金属层350设置于该第一预浸材340的该第一表面341以增进散热，优 选地，该散热型芯片封装构造300另包含有第二预浸材360及多个焊球370， 该第二预浸材360具有第三表面361、第四表面362及一开口 363,该开口 363形成于该第四表面362,在本实施例中，该开口 363贯穿该第三表面361 与该第四表面362，该第二预浸材360位于该第一预浸材340与该基板单元 310之间，该芯片320位于该开口 363中，且该第二预浸材360的该第三表 面361连接该第一预浸材340的该第二表面342以完整包覆该芯片320,在 另一实施例中，该第二预浸材360可与该第一预浸材340 —体成型或已预先结合成一体，在本实施例中，该第二预浸材360被压合附着于该基板单元310 的该上表面311,该焊球37(H殳置于该基外反单元310的该下表面312，且该 焊球370连接该第二连接垫314，以外接电路板(图未绘出)。此外，请参阅图9，在另一实施例中，该散热型芯片封装构造300另包 含有至少一镀通孔380,该镀通孔380形成于该第一预浸材340及该第二预 浸材360中，该基板单元310另具有多个第三连接垫315,该第三连接垫315 形成于该第一连接垫313外侧，该镀通孔380连接该散热金属层350与该第 三连接垫315。优选地，当该散热金属层350为一图案化线路层时，可于该 散热金属层350上方设置另一封装构造(图未绘出)，并通过该镀通孔380 电性导通该封装构造与该散热型芯片封装构造300。本发明的保护范围当视后附的权利要求所界定的为准，本领域技术人员 在不脱离本发明的精神和范围内所作的任何变化与修改，均属于本发明的保 护范围。
权利要求
1.一种散热型芯片封装工艺，其包含提供基板条，该基板条包含有至少一基板单元，该基板单元具有上表面及下表面；设置至少一芯片于该基板单元的该上表面，该芯片电性连接该基板单元；提供第一预浸材及散热金属层，该第一预浸材具有第一表面及第二表面，该散热金属层设置于该第一表面，该第一预浸材的该第二表面朝向该芯片；以及压合该第一预浸材及该基板单元，以使该第一预浸材覆盖该芯片。
2. 如权利要求1所述的散热型芯片封装工艺，其另包含有提供第二预 浸材，该第二预浸材位于该第一预浸材与该基板单元之间，该第二预浸材具 有第三表面、第四表面与至少一开口，该开口形成于该第四表面，该第三表 面朝向该第 一预浸材的该第二表面，且该开口对准于该芯片。
3. 如权利要求2所述的散热型芯片封装工艺，其中该开口贯穿该第三表 面与该第四表面。
4. 如权利要求2所述的散热型芯片封装工艺，其另包含有同时压合该 第二预浸材，以使该第二预浸材附着于该基板单元。
5. 如权利要求2所述的散热型芯片封装工艺，其中该14l单元另具有多 个第一连接垫，该芯片具有有源面、背面及多个凸块，该凸块连接该第一连接垫，该第二预浸材包覆该凸块。
6. 如权利要求5所述的散热型芯片封装工艺，其另包含有进行一抽真 空步骤，以使该第二预浸材填充于该芯片与该基板单元之间并包覆该凸块。
7. —种散热型芯片封装构造，其包含 基板单元，其具有上表面及下表面；芯片，其设置于该上表面，该芯片电性连接该基板；第一预浸材，其具有第一表面及第二表面，该第一预浸材覆盖该芯片；以及散热金属层，其设置于该第一预浸材的该第一表面。
8. 如权利要求7所述的散热型芯片封装构造，其另包含有第二预浸材， 该第二预浸材位于该第一预浸材与该基板之间，该第二预浸材具有第三表面、第四表面与至少一开口，该开口形成于该第四表面，该第三表面连接该第一预浸材的该第二表面，且该芯片位于该开口中。
9. 如权利要求8所述的散热型芯片封装构造，其中该开口贯穿该第三表 面与该第四表面。
10. 如权利要求8所述的散热型芯片封装构造，其中该基板另具有多个第 一连接垫，该芯片具有多个凸块，该凸块连接该第一连接垫，该第二预浸材 包覆该凸块。
11. 如权利要求8所述的散热型芯片封装构造，其另包含有至少一镀通 孔，其形成于该第一预浸材及该第二预浸材中。
12. 如权利要求11所述的散热型芯片封装构造，其中该基板另具有多个 第三连接垫，该第三连接垫形成于该第一连接垫外侧，该镀通孔连接该散热 金属层与该第三连接垫。
全文摘要
本发明公开了一种散热型芯片封装工艺及其构造。该散热型芯片封装工艺至少包含下列步骤首先，提供包含有至少一基板单元的基板条；接着，设置至少一芯片于该基板单元的上表面，该芯片电性连接该基板单元；之后，提供预浸材及散热金属层，该散热金属层设置于该预浸材的第一表面，该预浸材的第二表面朝向该芯片；最后，压合该预浸材及该基板单元，以使该预浸材覆盖该芯片。
文档编号H01L21/50GK101226888SQ20081007432
公开日2008年7月23日 申请日期2008年2月15日 优先权日2008年2月15日
发明者刘昭源, 唐和明, 李德章, 李明锦, 赵兴华, 陈昭雄, 高仁杰, 黄泰源, 黄詠政 申请人:日月光半导体制造股份有限公司
最新回复(0)