Cmos半导体装置及其制造方法
专利名称：Cmos半导体装置及其制造方法
CMOS半导体装置及其制造方法 技术领域示例实施例涉及一种互补金属氧化物半导体(CMOS)半导体装置和一种 制造该CMOS半导体装置的方法，例如，涉及一种双金属栅极(dual metal gate)CMOS半导体装置和一种制造该CMOS半导体装置的方法。
背景技术：
为了满足对于CMOS半导体装置的更高的集成度和更快的操作速度的 需要，可以将栅极绝缘层和栅电极做薄。可以开发介电常数高于SiCb的介电 常数的高k栅极绝缘层，从而改进物理特性和/或由于使Si02绝缘层变薄所引 入的制造工艺。高k栅极绝缘材料可以用于使绝缘层变厚至大于有效氧化物 的厚度，并且可以降低绝缘层的漏电流。由于一些因素，例如，与多晶硅的 兼容性问题、固定电荷的基础的缺乏、界面控制困难、迁移率的降低、更高 的栅极耗尽层以及其它的许多因素，导致难以将高k材料用作栅极绝缘层。在现有技术中的具有金属插入多晶硅堆叠(metal inserted poly-Si stack)(MIPS)结构的MOS晶体管中，耗尽层不会形成在栅极中，并且掺杂物 不会渗透到绝缘层中。通过插入的金属引起的掺杂物的注入会导致难以调节 逸出功(workfunction)。因此，在CMOS半导体装置的示例中，具有不同的逸 出功的栅极结构或栅极材料可以用于nMOS晶体管和pMOS晶体管。相关技术还公开了一种采用用于nMOS区域的具有n+逸出功的金属和 用于pMOS区域的具有p+逸出功的金属的双金属栅极。相关技术还提出一种使用可以附加地将金属层插入到nMOS区域或 pMOS区域中的方法来形成双金属栅极的方法。发明内容示例实施例涉及一种包括由均质材料形成在nMOS区域和pMOS区域中 的金属栅极的互补金属氧化物半导体(CMOS)半导体装置，该CMOS半导体 装置可以简化制造工艺并提高产量。示例实施例还涉及一种制造该COMS半导体装置的方法。一种可以包括nMOS区域和pMOS区域的CMOS半导体装置，包括 栅极，在nMOS区域和pMOS区域中；多晶硅覆盖层；金属氮化物层，在多 晶硅覆盖层之下。 一种CMOS半导体装置还可以包括栅极之下的栅极绝缘层， 并且nMOS区域和pMOS区域的金属氮化物层可以由相同类型的材料形成， 并具有不同的逸出功。例如，由于掺杂物密度之间的差异会导致金属氮化物 层的逸出功的差异。例如，栅极绝缘层可以由Hf02形成，金属氮化物层可以包含作为掺杂物 的C、 Cl、 F、 N、 O，并可以包含N和/或Ti、 Ta、 W、 Mo、 Al、 Hf、 Zr。nMOS区域和pMOS区域的金属氮化物层可以具有不同的厚度，并且至 少一个金属氮化物层可以包括多个单位金属氮化物层。厚的金属氮化物层的 多个单位金属氮化物层可以包含不同密度的掺杂物。示例实施例还提供一种制造CMOS半导体装置的方法，并可以包括在 包括nMOS区域和pMOS区域的硅基底上形成栅极绝缘层。 一种制造CMOS 半导体装置的方法包括在栅极绝缘层上形成栅极。栅极可以包括与nMOS区 域和pMOS区域相对应的金属氮化物层和形成在金属氮化物层上的多晶硅覆 盖层。nMOS区域和pMOS区域的金属氮化物层可以由相同类型的材料形成， 并且在金属氮化物层之间的掺杂物的差异可以被调节，使得金属氮化物层具 有不同的逸出功。可以通过利用臭氧气体或臭氧水清洁硅基底来在所述硅基底上形成界面 层，界面层的厚度可以为1.5nm或更薄。例如，可以通过调节金属氮化物层的沉积温度来调节金属氮化物层之间 的掺杂物差异。pMOS区域的金属氮化物层可以厚于nMOS区域的金属氮化 物层，并且pMOS区域的金属氮化物层的逸出功可以高于nMOS区域的金属 氮化物层的逸出功。栅极的形成可以包括在栅极绝缘层上形成第一金属氮化物层；从第一 金属氮化物层去除与nMOS区域相对应的部分；在第一金属氮化物层和nMOS 区域上形成第二金属氮化物层。栅极的形成还可以包括在第二金属氮化物 层上形成多晶硅覆盖层；将堆叠在栅极绝缘层上的层图案化，以在硅基底上 形成与nMOS区域和pMOS区域相对应的栅极。可以在不同的处理温度下形成第 一金属氮化物层和第二金属氮化物层。第一金属氮化物层的处理温度可以比所述第二氮化物层的处理温度低大约100。C或更1'氐。例如，第一金属氮化物层的处理温y复可以为大约450°C,第二 金属氮化物层的处理温度可以为大约680°C。例如，金属氮化物层可以包含N以及从由Ti、 W、 Ta、 Mo、 Al、 Hf、 Zr组成的组中选择的至少一种材料，掺杂物可以包括从由C、 Cl、 N和O组 成的组中选择的至少 一种材料。
通过参照附图来详细地描述示例实施例，示例实施例的上面的和其它的 特征和优点将变得更明显。附图意在描述示例实施例，并不应被理解为限制 权利要求的期望的范围。除非明确的指出，否则附图不被视为按比例地绘出。 在附图中图1是根据示例实施例的具有金属插入多晶硅堆叠(MIPS)结构的互补金 属氧化物半导体(CMOS)半导体装置的剖视图，在MIPS结构中，金属氮化物 被插入多晶硅层和高k材料层之间；图2示出了根据示例实施例的图1的MIPS结构的透射电子显微镜(TEM)图像；图3是示出了根据示例实施例的金属氮化物被插入多晶硅层和栅极绝缘 层之间的结构以及金属氮化物没有被插入多晶硅层和栅极绝缘层之间的结构 的电容(C)和电压(V)之间的关系的曲线图；图4是示出了当在根据示例实施例的MIPS结构中TaN的厚度被增加时 nMOS区域和pMOS区域的阈值电压的变化的曲线图；图5是示出了根据示例实施例的以两种不同的温度沉积的TiN薄膜的电 容(C)和电压(V)之间的关系的曲线图；图6是示出了根据示例实施例的对于以680°C的温度沉积的TiN和以 450。C的温度沉积的TiN的TiN中的Cl掺杂物的量的曲线图；图7示出了根据示例实施例的使用HF溶液对各种金属氮化物层进行湿 蚀刻的结果；图8示出了根据示例实施例的关于HF溶液的TaN和退火后的Hf02的蚀 刻选择性。图9A至图9G是示出了根据示例实施例的制造CMOS半导体装置的方法的剖视图；图9H是根据示例实施例的CMOS半导体装置的示意性剖视图。
具体实施方式
这里公开了详细的示例实施例。然而，这里公开的具体的结构和功能的 细节仅出于描述示例实施例的目的。然而，示例实施例可以以许多替代形式 来实施，并且不应该被理解为仅限于这里阐述的实施例。因此，尽管示例实施例可以具有各种修改和可替换的形式，但是在附图 中实施例通过示例的方式示出，并将在这里对这些实施例进行详细的描述。 然而，应该理解的是，不是意图将示例实施例限制为公开的具体形式，而是 相反，示例实施例将覆盖落入示例实施例的范围内的所有修改、等同物和替 换物。在对附图的整个描述中，相同的标号表示相同的元件。应该理解的是，虽然术语第一、第二等可以在这里用来描述不同的元件， 但是这些元件不应该受这些术语限制。这些术语仅是用来将一个元件与另一 元件区分开。例如，在不脱离示例实施例的范围的情况下，第一元件可以被 称为第二元件，类似地，第二元件可以被称为第一元件。如这里使用的，术 语"和/或"包括一个或多个相关所列项的任意组合和所有组合。应该理解的是，当元件被称为与另一元件"连接"或"结合"时，该元 件可以与另一元件直接连接或直接结合，或者可以存在中间元件。相反，当 元件被称为与另一元件"直接连接"或"直接结合"时，不存在中间元件。 用于描述元件之间的关系的其它词语(例如，"在…之间"与"直接在…之间"， "相邻的"与"直接相邻的"等)应该按相似的方式来解释。这里使用的术语只是出于描述具体实施例的目的，而不是意在限制示例 实施例。如这里使用的，除非上下文清楚地指出，否则单数形式也意在包括 复数形式。还应该理解的是，当术语"包括"和/或"包含"在这里使用时， 表明存在所述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或 添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。还应注意的是，在一些可选择的实施方式中，提到的功能/动作可以不按 附图中标注的顺序发生。例如，根据有关的功能/动作，连续示出的两幅图实可以包括具有金属插入多晶硅堆叠(MIPS)结构的双金属栅极，并且在多晶硅层和绝缘层之间插入薄的金属氮化物可以减少与多晶硅的兼容性问题、可以 减少较高的栅极耗尽并可减少来自多晶硅的掺杂物的扩散。参照图1和图2,可以使用化学气相沉积(CVD)或其它类似的工艺将作为 薄金属氮化物材料的TaN层插入多晶硅层和作为高k材料的栅极氧化物(GoX) HfSiON之间。包括TaN的金属氮化物可以比其它材料更加热稳定。如果使 用这种MIPS结构，则可以减少在包括高k材料和多晶硅的堆叠结构的使用 过程中发生的栅极耗尽问题。图3是示出了金属氮化物被插入多晶硅层和栅极绝缘层之间的结构以及 金属氮化物没有被插入多晶硅层和栅极绝缘层之间的结构的电容和电压之间 的关系的曲线图。图3的曲线图(a)示出了 nMOS区域的电容和电压之间的关 系，曲线图(b)示出了 pMOS区域的电容和电压之间的关系。如图3中所示， 如果金属氮化物层被插入多晶硅层和栅极绝缘层之间，则逸出功会取决于金 属氮化物。因此，与单一多晶硅结构相比，阈值电压Vth会漂移。由单层多 晶硅层形成的栅极的阈值电压Vth可以被调节为给定电压。在这个示例实施 例中，如果金属氮化物被插入多晶硅层和栅极绝缘层之间，则由于会难以将 阈值电压调节为适合于半导体装置的nMOS区域和pMOS区域，所以不会调 节阈值电压。然而，如果在MIPS结构中金属氮化物是薄的，则金属氮化物会受到在 金属氮化物上的电极的逸出功的影响。图4示出了在MIPS结构中当TaN的厚度增加时，nMOS区域和pMOS 区域的阈值电压的变化的曲线图。参照图4，如果TaN的厚度改变，则阈值 电压变化。随着TaN的厚度的增加，nMOS的阈值电压增加，而随着TaN的 厚度的增加，pMOS的阈值电压降低。TaN厚度薄会有利于在nMOS区域中使用TaN。与nMOS相比，TaN的 厚度会影响pMOS区域的阈值电压Vth。图5是示出了以不同的温度沉积的TiN薄膜的电容(C)和电压(V)的曲线 图。在大约450。C和大约680°C的温度下，将TiN沉积为大约50A的厚度， 图5是示出了对于这个示例的电容和电压的曲线图。如图5中所示，如果在 大约450°C的温度下沉积TiN, Vfb的值可以为大约-0.391V,如果在大约 680°C的温度下沉积TiN， Vfb的值可以为大约-0.607V。因此，在例如大约 450。C的较低的温度下沉积的TiN具有的逸出功可以高于在例如大约680°C的较高的温度下沉积的TiN的逸出功。因此，当使用用于pMOS的在高温下沉积的TiN来制造双金属栅极时， 会获得低的阈值电压Vth。执行飞行时间二次离子质谱(Tof-SIMS)分析以分析 在不同温度下沉积的TiN薄膜的逸出功之间的差异的原因。如图6中所示， 在大约680。C的温度下沉积的TiN具有的氯(C1)的含量小于在大约450。C的 温度下沉积的TiN具有的氯的含量。逸出功会随着CI的含量的变化而变化。 例如，在每个处理温度下沉积的TiN的逸出功还会随着C、 F、 N、 O的含量 的变化而变化。图7示出了使用HF溶液对各种金属氮化物层进行湿蚀刻的结果，并且 作为示例示出了在大约450。C的温度下沉积的TiN、在大约680。C的温度下 沉积的TiN以及在大约500。C的温度下沉积的TaN。参照图7,在大约450°C 的温度下沉积的TiN具有的蚀刻速率快于在大约680。C的温度下沉积的TiN 的蚀刻速率。如图8中所示，在HF溶液中TaN和退火后的Hf02没有被蚀刻。 当堆叠在大约450。C的温度下沉积的退火后的Hf02和TiN时，可以去除TiN。图9A至图9H是用于示出根据示例实施例的制造CMOS半导体装置的 方法的剖视图。如图9H中所示，可以获得具有包括MIPS结构的双金属栅极 的CMOS半导体装置。在所述CMOS半导体装置中，可以将GoX、大致680。C 的TiN层和多晶硅层堆叠在nMOS区域中，可以将GoX、大致450。C的TiN 层、大致680。C的TiN层和多晶硅层堆叠在pMOS区域中。如图9A中所示，硅基底1可以设置在绝缘层la与nMOS区域和pMOS 区域之间。作为高k材料的Hf类氧化物可以沉积在硅基底1上，以形成高k 栅极绝缘层(Hf02)2。在沉积高k栅极绝缘层2之前，界面层lb可以形成在 硅基底1上。界面层lb可以具有1.5nm或更小的厚度，并可以通过使用臭氧 气体或臭氧水清洁硅基底1的表面来得到。可以利用HfCU或H20的反应物、烷基-氨基类Hf前驱体、H20、 03等 使用原子层沉积(ALD)来沉积Hf类氧化物。选择性地，可以利用诸如 Hf-t-Buxoxide、 Hf-MMP等的Hf前驱体、02、 03、氧自由基等使用CVD来 将Hf02沉积为栅极绝缘层。此外，也可以沉积替代Hf02的HfAlO、 HfSiO 或其它类似材料。在由Hf类氧化物形成绝缘层之后，可以执行用于致密化的 沉积后退火(Post Deposition Annealing)(PDA)。可以在包括N 、 NO、 N20、 02或NH3的气氛中或包括N2、 NO、 N20、 02和NH3的组合的气氛中，在大约550°C至大约1050。C的温度下执行PDA。如图9B中所示，可以在较低的温度处理中沉积第一 TiN层3a。例如， 第一 TiN层3a可以被沉积为1A至200 A的厚度，并且可以在比第二 TiN层 3b的沉积温度低的温度(例如，450。C)下沉积第一 TiN层3a。 TiCl4和NH3可 以被用作前驱体，并且ALD和CVD可以被用作沉积方法。如图9C中所示，诸如暴露nMOS区域的光致抗蚀剂(PR)掩模4的特定 区域可以形成在pMOS区域的第一 TiN层3a上。如图9D中所示，可以去除没有被PR掩模4覆盖的nMOS区域的第一 TiN层3a的暴露部分。可以在去除第一TiN层3a的过程中使用PR掩模4作湿蚀刻可以被用于防止对等离子体的损坏。如图9E中所示，PR掩模4被去除。可以使用灰化工艺和剥离工艺来执 行PR掩模4的去除。例如，灰化工艺可以为02灰化、N2灰化或附加地包括 含有氟和氩的材料的N2灰化。使用硬掩模的CVD-TiN去除方法可以被用来 将第一TiN层3a图案化。如果使用硬掩模，则可以使用Si02、 SiN、多晶硅 或其它类似的材料，并且可以使用对于TiN具有高选择性的湿化学材料。如图9F中所示，可以从nMOS区域去除第一 TiN层3a,然后例如可以 在比第一TiN层3a的处理温度高的处理温度(比如680°C的处理温度)下将第 二 TiN层3b沉积为1A至200 A的厚度。例如，第一 TiN层3a的处理温度 和第二TiN层3b的处理温度之间的差可以在大约50。C至大约300°C的范围 内。如图9G中所示，多晶硅可以被沉积到第二 TiN层3b上以形成覆盖层5。 如图9H中所示，可以使用CMOS工艺来获得CMOS半导体装置。例如，第 一 TiN层3a的厚度和第二 TiN层3b的厚度之间的差可以为10A或更大。在上面的示例实施例中，第一 TiN层3a的处理温度和第二 TiN层3b的 处理温度可以被设定，以调节对于TiN的掺杂物(诸如Cl)的量，从而可以调 节逸出功。因此，根据另外的示例实施例，可以使用在使第一TiN层3a和第件下执行的任意的层形成方法。CMOS半导体装置的示例实施例可以包括nMOS区域和pMOS区域。覆 盖层可以由多晶硅形成在nMOS区域和pMOS区域中。金属氮化物层可以形成在nMOS区域和pMOS区域中的栅极绝缘层之间。在示例实施例中设置的 在区域(比如pMOS区域)中的金属氮化物层可以包括具有不同掺杂物密度的 两个堆叠结构。例如，可以使用具有不同的掺杂物(比如，Cl)密度的金属氮化 物层来获得具有期望的逸出功的双金属栅极。
示例实施例提供可以在nMOS区域中形成一层TiN层，可以在pMOS 区域中形成两层TiN层。根据其它的示例实施例，多个TiN层可以形成在 nMOS区域和pMOS区域的任一个中，并且TiN层的数量可以变化。
虽然在上面的示例实施例中已经描述了 TiN层，但是可以使用由Ti、 Ta、 W、 Mo、 Al、 Hf和/或Zr形成的氮化物层，并且nMOS区域和pMOS区域的 逸出功可以变化。
CMOS半导体装置可以包括如图9H中所示的nMOS区域和pMOS区域。 可以设置多晶硅覆盖层和包括形成在多晶硅覆盖层上的金属氮化物层的栅 极。在nMOS区域和pMOS区域中，栅极绝缘层可以由诸如Hf02的高k材 料形成在栅极之下。在nMOS区域和pMOS区域中的金属氮化物层具有不同 的掺杂物的含量，所述^I参杂物可以包括C、 Cl、 F、 N和/或0中的至少一种。 此外，金属氮化物层可以包含Ti、 Ta、 W、 Mo、 Al、 Hf和/或Zr。在nMOS 区域和pMOS区域中的金属氮化物层可以具有不同的厚度，并且具有较厚的 厚度的金属氮化物层可以具有多层结构，例如，可以具有掺杂物含量不同的 两个单位堆叠结构。
如示例实施例提供的，由相同类型的材料形成的金属栅极可以被用在 nMOS区域和pMOS区域中。因此，在由非均质材料形成的栅极中的非均质 材料之间的反应不会发生，并且可以减少CMOS半导体装置的性能的劣化。 由于已经描述了示例实施例，因此已经描述的示例实施例可以以许多方式变 化将是显而易见的。这些变化将不被视为脱离示例实施例的期望的精神和范 围，并且对于本领域的技术人员来说，所有这些修改意在包括在权利要求的 范围内是显而易见的。
权利要求
1、一种包括nMOS区域和pMOS区域的CMOS半导体装置，所述CMOS半导体装置包括栅极，在所述nMOS区域和pMOS区域中，包括多晶硅覆盖层和形成在所述多晶硅覆盖层之下的金属氮化物层；栅极绝缘层，在所述栅极中的至少一个栅极之下，其中，所述nMOS区域和pMOS区域的金属氮化物层由相同类型的材料形成，并根据掺杂物密度之间的差异而具有不同的逸出功。
2、 如权利要求1所述的CMOS半导体装置，其中，所述栅极绝缘层由 Hf02形成。
3、 如权利要求2所述的CMOS半导体装置，其中，所述金属氮化物层 包含#^杂物，所述4参杂物包括C、 Cl、 F、 N和O中的至少一种。
4、 如权利要求1所述的CMOS半导体装置，其中，所述金属氮化物层 包含掺杂物，所述掺杂物包括C、 Cl、 F、 N和O中的至少一种。
5、 如权利要求1所述的CMOS半导体装置，其中，所述金属氮化物层 包含N以及Ti、 Ta、 W、 Mo、 Al、 Hf和Zr中的至少一种。
6、 如权利要求5所述的CMOS半导体装置，其中，所述金属氮化物层 由TiN形成。
7、 如权利要求5所述的CMOS半导体装置，其中，所述nMOS区域的 金属氮化物层和所述pMOS区域的金属氮化物层具有不同的厚度，所述nMOS 区域的金属氮化物层和所述pMOS区域的金属氮化物层中的至少一个包括多 个单位金属氮化物层。
8、 如权利要求1所述的CMOS半导体装置，所述nMOS区域的金属氮 化物层和所述pMOS区域的金属氮化物层具有不同的厚度，所述nMOS区域 的金属氮化物层和所述pMOS区域的金属氮化物层中的至少一个包括多个单 位金属氮化物层。
9、 如权利要求8所述的CMOS半导体装置，其中，较厚的金属氮化物 层的所述多个单位金属氮化物层包括不同密度的4参杂物。
10、 如权利要求1所述的CMOS半导体装置，其中，较厚的金属氮化物 层的所述多个单位金属氮化物层包括不同密度的掺杂物。
11、 如权利要求1所述的CMOS半导体装置，其中，所述nMOS区域的 金属氮化物层的厚度小于所述pMOS区域的金属氮化物层的厚度，并且所述 nMOS区域的金属氮化物层的逸出功低于所述pMOS区域的金属氮化物层的 逸出功。
12、 一种制造CMOS半导体装置的方法，所述方法的步骤包括 在包括nMOS区域和pMOS区域的硅基底上形成栅极绝缘层； 在所述栅极绝缘层上形成栅极，其中，所述栅极包括与所述nMOS区域和pMOS区域相对应的金属氮化物层以及形成在所述金属氮化物层上的多晶 硅覆盖层，其中，所述nMOS区域和pMOS区域的金属氮化物层由相同类型的材料 形成，并调节所述金属氮化物层之间的掺杂物差异使得所述金属氮化物层具 有不同的逸出功。
13、 如权利要求12所述的方法，其中，通过调节所述金属氮化物层的沉 积温度来调节所述金属氮化物层之间的掺杂物差异。
14、 如权利要求12所述的方法，其中，所述pMOS区域的金属氮化物 层厚于所述nMOS区域的金属氮化物层，并且所述pMOS区域的金属氮化物 层的逸出功高于所述nMOS区域的金属氮化物层的逸出功。
15、 如权利要求12所述的方法，其中，形成^JH及的步骤包括 在所述栅极绝缘层上形成第 一金属氮化物层； 从所述第一金属氮化物层去除与所述nMOS区域相对应的部分； 在所述第一金属氮化物层和nMOS区域上形成第二金属氮化物层； 在所述第二金属氮化物层上形成多晶硅覆盖层；将在所述栅极绝缘层上堆叠的层图案化，以在所述硅基底上形成与 nMOS区域和pMOS区域相对应的栅极。
16、 如权利要求15所述的方法，其中，所述第一金属氮化物层和所述第 二金属氮化物层在不同的处理温度下形成。
17、 如权利要求16所述的方法，其中，所述第一金属氮化物层的处理温 度比所述第二金属氮化物层的处理温度低大约100°C或更低。
18、 如权利要求17所述的方法，其中，所述第一金属氮化物层的处理温 度为大约450。C，所述第二金属氮化物层的处理温度为大约680°C。
19、 如权利要求12所述的方法，其中，所述金属氮化物层包含N以及从由Ti、 W、 Ta、 Mo、 Al、 Hf和Zr组成的组中选择的至少一种。
20、 如权利要求19所述的方法,其中，所述掺杂物包括从由C、 Cl、 F、 N和O组成的组中选l奪的至少 一种。
21、 如权利要求12所述的方法，其中，所述掺杂物包括从由C、 Cl、 F、 N和O组成的组中选4奪的至少一种。
22、 如权利要求12所述的方法，其中，通过利用臭氧气体或臭氧水清洁 所述硅基底来在所述硅基底上形成界面层。
23、 如权利要求22所述的方法，其中，所述界面层具有的厚度为大约 1.5nm或更薄。
全文摘要
示例实施例提供了一种互补金属氧化物半导体(CMOS)半导体装置和一种制造该CMOS半导体装置的方法。所述CMOS半导体装置可以包括栅极，在nMOS区域和pMOS区域中；多晶硅覆盖层；金属氮化物层，在多晶硅覆盖层之下；栅极绝缘层，在栅极之下。nMOS区域和pMOS区域的金属氮化物层可以由相同类型的材料形成，并可以具有不同的逸出功。因为金属栅极由相同类型的金属氮化物层形成，所以可以简化工艺，可以增加产量，并可以获得更高性能的CMOS半导体装置。
文档编号H01L27/092GK101257023SQ200810080578
公开日2008年9月3日 申请日期2008年2月22日 优先权日2007年2月28日
发明者丁炯硕, 丁英洙, 白贤锡, 成 许 申请人:三星电子株式会社
CMOS半导体装置及其制造方法 技术领域示例实施例涉及一种互补金属氧化物半导体(CMOS)半导体装置和一种 制造该CMOS半导体装置的方法，例如，涉及一种双金属栅极(dual metal gate)CMOS半导体装置和一种制造该CMOS半导体装置的方法。
背景技术：
为了满足对于CMOS半导体装置的更高的集成度和更快的操作速度的 需要，可以将栅极绝缘层和栅电极做薄。可以开发介电常数高于SiCb的介电 常数的高k栅极绝缘层，从而改进物理特性和/或由于使Si02绝缘层变薄所引 入的制造工艺。高k栅极绝缘材料可以用于使绝缘层变厚至大于有效氧化物 的厚度，并且可以降低绝缘层的漏电流。由于一些因素，例如，与多晶硅的 兼容性问题、固定电荷的基础的缺乏、界面控制困难、迁移率的降低、更高 的栅极耗尽层以及其它的许多因素，导致难以将高k材料用作栅极绝缘层。在现有技术中的具有金属插入多晶硅堆叠(metal inserted poly-Si stack)(MIPS)结构的MOS晶体管中，耗尽层不会形成在栅极中，并且掺杂物 不会渗透到绝缘层中。通过插入的金属引起的掺杂物的注入会导致难以调节 逸出功(workfunction)。因此，在CMOS半导体装置的示例中，具有不同的逸 出功的栅极结构或栅极材料可以用于nMOS晶体管和pMOS晶体管。相关技术还公开了一种采用用于nMOS区域的具有n+逸出功的金属和 用于pMOS区域的具有p+逸出功的金属的双金属栅极。相关技术还提出一种使用可以附加地将金属层插入到nMOS区域或 pMOS区域中的方法来形成双金属栅极的方法。发明内容示例实施例涉及一种包括由均质材料形成在nMOS区域和pMOS区域中 的金属栅极的互补金属氧化物半导体(CMOS)半导体装置，该CMOS半导体 装置可以简化制造工艺并提高产量。示例实施例还涉及一种制造该COMS半导体装置的方法。一种可以包括nMOS区域和pMOS区域的CMOS半导体装置，包括 栅极，在nMOS区域和pMOS区域中；多晶硅覆盖层；金属氮化物层，在多 晶硅覆盖层之下。 一种CMOS半导体装置还可以包括栅极之下的栅极绝缘层， 并且nMOS区域和pMOS区域的金属氮化物层可以由相同类型的材料形成， 并具有不同的逸出功。例如，由于掺杂物密度之间的差异会导致金属氮化物 层的逸出功的差异。例如，栅极绝缘层可以由Hf02形成，金属氮化物层可以包含作为掺杂物 的C、 Cl、 F、 N、 O，并可以包含N和/或Ti、 Ta、 W、 Mo、 Al、 Hf、 Zr。nMOS区域和pMOS区域的金属氮化物层可以具有不同的厚度，并且至 少一个金属氮化物层可以包括多个单位金属氮化物层。厚的金属氮化物层的 多个单位金属氮化物层可以包含不同密度的掺杂物。示例实施例还提供一种制造CMOS半导体装置的方法，并可以包括在 包括nMOS区域和pMOS区域的硅基底上形成栅极绝缘层。 一种制造CMOS 半导体装置的方法包括在栅极绝缘层上形成栅极。栅极可以包括与nMOS区 域和pMOS区域相对应的金属氮化物层和形成在金属氮化物层上的多晶硅覆 盖层。nMOS区域和pMOS区域的金属氮化物层可以由相同类型的材料形成， 并且在金属氮化物层之间的掺杂物的差异可以被调节，使得金属氮化物层具 有不同的逸出功。可以通过利用臭氧气体或臭氧水清洁硅基底来在所述硅基底上形成界面 层，界面层的厚度可以为1.5nm或更薄。例如，可以通过调节金属氮化物层的沉积温度来调节金属氮化物层之间 的掺杂物差异。pMOS区域的金属氮化物层可以厚于nMOS区域的金属氮化 物层，并且pMOS区域的金属氮化物层的逸出功可以高于nMOS区域的金属 氮化物层的逸出功。栅极的形成可以包括在栅极绝缘层上形成第一金属氮化物层；从第一 金属氮化物层去除与nMOS区域相对应的部分；在第一金属氮化物层和nMOS 区域上形成第二金属氮化物层。栅极的形成还可以包括在第二金属氮化物 层上形成多晶硅覆盖层；将堆叠在栅极绝缘层上的层图案化，以在硅基底上 形成与nMOS区域和pMOS区域相对应的栅极。可以在不同的处理温度下形成第 一金属氮化物层和第二金属氮化物层。第一金属氮化物层的处理温度可以比所述第二氮化物层的处理温度低大约100。C或更1'氐。例如，第一金属氮化物层的处理温y复可以为大约450°C,第二 金属氮化物层的处理温度可以为大约680°C。例如，金属氮化物层可以包含N以及从由Ti、 W、 Ta、 Mo、 Al、 Hf、 Zr组成的组中选择的至少一种材料，掺杂物可以包括从由C、 Cl、 N和O组 成的组中选择的至少 一种材料。
通过参照附图来详细地描述示例实施例，示例实施例的上面的和其它的 特征和优点将变得更明显。附图意在描述示例实施例，并不应被理解为限制 权利要求的期望的范围。除非明确的指出，否则附图不被视为按比例地绘出。 在附图中图1是根据示例实施例的具有金属插入多晶硅堆叠(MIPS)结构的互补金 属氧化物半导体(CMOS)半导体装置的剖视图，在MIPS结构中，金属氮化物 被插入多晶硅层和高k材料层之间；图2示出了根据示例实施例的图1的MIPS结构的透射电子显微镜(TEM)图像；图3是示出了根据示例实施例的金属氮化物被插入多晶硅层和栅极绝缘 层之间的结构以及金属氮化物没有被插入多晶硅层和栅极绝缘层之间的结构 的电容(C)和电压(V)之间的关系的曲线图；图4是示出了当在根据示例实施例的MIPS结构中TaN的厚度被增加时 nMOS区域和pMOS区域的阈值电压的变化的曲线图；图5是示出了根据示例实施例的以两种不同的温度沉积的TiN薄膜的电 容(C)和电压(V)之间的关系的曲线图；图6是示出了根据示例实施例的对于以680°C的温度沉积的TiN和以 450。C的温度沉积的TiN的TiN中的Cl掺杂物的量的曲线图；图7示出了根据示例实施例的使用HF溶液对各种金属氮化物层进行湿 蚀刻的结果；图8示出了根据示例实施例的关于HF溶液的TaN和退火后的Hf02的蚀 刻选择性。图9A至图9G是示出了根据示例实施例的制造CMOS半导体装置的方法的剖视图；图9H是根据示例实施例的CMOS半导体装置的示意性剖视图。
具体实施方式
这里公开了详细的示例实施例。然而，这里公开的具体的结构和功能的 细节仅出于描述示例实施例的目的。然而，示例实施例可以以许多替代形式 来实施，并且不应该被理解为仅限于这里阐述的实施例。因此，尽管示例实施例可以具有各种修改和可替换的形式，但是在附图 中实施例通过示例的方式示出，并将在这里对这些实施例进行详细的描述。 然而，应该理解的是，不是意图将示例实施例限制为公开的具体形式，而是 相反，示例实施例将覆盖落入示例实施例的范围内的所有修改、等同物和替 换物。在对附图的整个描述中，相同的标号表示相同的元件。应该理解的是，虽然术语第一、第二等可以在这里用来描述不同的元件， 但是这些元件不应该受这些术语限制。这些术语仅是用来将一个元件与另一 元件区分开。例如，在不脱离示例实施例的范围的情况下，第一元件可以被 称为第二元件，类似地，第二元件可以被称为第一元件。如这里使用的，术 语"和/或"包括一个或多个相关所列项的任意组合和所有组合。应该理解的是，当元件被称为与另一元件"连接"或"结合"时，该元 件可以与另一元件直接连接或直接结合，或者可以存在中间元件。相反，当 元件被称为与另一元件"直接连接"或"直接结合"时，不存在中间元件。 用于描述元件之间的关系的其它词语(例如，"在…之间"与"直接在…之间"， "相邻的"与"直接相邻的"等)应该按相似的方式来解释。这里使用的术语只是出于描述具体实施例的目的，而不是意在限制示例 实施例。如这里使用的，除非上下文清楚地指出，否则单数形式也意在包括 复数形式。还应该理解的是，当术语"包括"和/或"包含"在这里使用时， 表明存在所述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或 添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。还应注意的是，在一些可选择的实施方式中，提到的功能/动作可以不按 附图中标注的顺序发生。例如，根据有关的功能/动作，连续示出的两幅图实可以包括具有金属插入多晶硅堆叠(MIPS)结构的双金属栅极，并且在多晶硅层和绝缘层之间插入薄的金属氮化物可以减少与多晶硅的兼容性问题、可以 减少较高的栅极耗尽并可减少来自多晶硅的掺杂物的扩散。参照图1和图2,可以使用化学气相沉积(CVD)或其它类似的工艺将作为 薄金属氮化物材料的TaN层插入多晶硅层和作为高k材料的栅极氧化物(GoX) HfSiON之间。包括TaN的金属氮化物可以比其它材料更加热稳定。如果使 用这种MIPS结构，则可以减少在包括高k材料和多晶硅的堆叠结构的使用 过程中发生的栅极耗尽问题。图3是示出了金属氮化物被插入多晶硅层和栅极绝缘层之间的结构以及 金属氮化物没有被插入多晶硅层和栅极绝缘层之间的结构的电容和电压之间 的关系的曲线图。图3的曲线图(a)示出了 nMOS区域的电容和电压之间的关 系，曲线图(b)示出了 pMOS区域的电容和电压之间的关系。如图3中所示， 如果金属氮化物层被插入多晶硅层和栅极绝缘层之间，则逸出功会取决于金 属氮化物。因此，与单一多晶硅结构相比，阈值电压Vth会漂移。由单层多 晶硅层形成的栅极的阈值电压Vth可以被调节为给定电压。在这个示例实施 例中，如果金属氮化物被插入多晶硅层和栅极绝缘层之间，则由于会难以将 阈值电压调节为适合于半导体装置的nMOS区域和pMOS区域，所以不会调 节阈值电压。然而，如果在MIPS结构中金属氮化物是薄的，则金属氮化物会受到在 金属氮化物上的电极的逸出功的影响。图4示出了在MIPS结构中当TaN的厚度增加时，nMOS区域和pMOS 区域的阈值电压的变化的曲线图。参照图4，如果TaN的厚度改变，则阈值 电压变化。随着TaN的厚度的增加，nMOS的阈值电压增加，而随着TaN的 厚度的增加，pMOS的阈值电压降低。TaN厚度薄会有利于在nMOS区域中使用TaN。与nMOS相比，TaN的 厚度会影响pMOS区域的阈值电压Vth。图5是示出了以不同的温度沉积的TiN薄膜的电容(C)和电压(V)的曲线 图。在大约450。C和大约680°C的温度下，将TiN沉积为大约50A的厚度， 图5是示出了对于这个示例的电容和电压的曲线图。如图5中所示，如果在 大约450°C的温度下沉积TiN, Vfb的值可以为大约-0.391V,如果在大约 680°C的温度下沉积TiN， Vfb的值可以为大约-0.607V。因此，在例如大约 450。C的较低的温度下沉积的TiN具有的逸出功可以高于在例如大约680°C的较高的温度下沉积的TiN的逸出功。因此，当使用用于pMOS的在高温下沉积的TiN来制造双金属栅极时， 会获得低的阈值电压Vth。执行飞行时间二次离子质谱(Tof-SIMS)分析以分析 在不同温度下沉积的TiN薄膜的逸出功之间的差异的原因。如图6中所示， 在大约680。C的温度下沉积的TiN具有的氯(C1)的含量小于在大约450。C的 温度下沉积的TiN具有的氯的含量。逸出功会随着CI的含量的变化而变化。 例如，在每个处理温度下沉积的TiN的逸出功还会随着C、 F、 N、 O的含量 的变化而变化。图7示出了使用HF溶液对各种金属氮化物层进行湿蚀刻的结果，并且 作为示例示出了在大约450。C的温度下沉积的TiN、在大约680。C的温度下 沉积的TiN以及在大约500。C的温度下沉积的TaN。参照图7,在大约450°C 的温度下沉积的TiN具有的蚀刻速率快于在大约680。C的温度下沉积的TiN 的蚀刻速率。如图8中所示，在HF溶液中TaN和退火后的Hf02没有被蚀刻。 当堆叠在大约450。C的温度下沉积的退火后的Hf02和TiN时，可以去除TiN。图9A至图9H是用于示出根据示例实施例的制造CMOS半导体装置的 方法的剖视图。如图9H中所示，可以获得具有包括MIPS结构的双金属栅极 的CMOS半导体装置。在所述CMOS半导体装置中，可以将GoX、大致680。C 的TiN层和多晶硅层堆叠在nMOS区域中，可以将GoX、大致450。C的TiN 层、大致680。C的TiN层和多晶硅层堆叠在pMOS区域中。如图9A中所示，硅基底1可以设置在绝缘层la与nMOS区域和pMOS 区域之间。作为高k材料的Hf类氧化物可以沉积在硅基底1上，以形成高k 栅极绝缘层(Hf02)2。在沉积高k栅极绝缘层2之前，界面层lb可以形成在 硅基底1上。界面层lb可以具有1.5nm或更小的厚度，并可以通过使用臭氧 气体或臭氧水清洁硅基底1的表面来得到。可以利用HfCU或H20的反应物、烷基-氨基类Hf前驱体、H20、 03等 使用原子层沉积(ALD)来沉积Hf类氧化物。选择性地，可以利用诸如 Hf-t-Buxoxide、 Hf-MMP等的Hf前驱体、02、 03、氧自由基等使用CVD来 将Hf02沉积为栅极绝缘层。此外，也可以沉积替代Hf02的HfAlO、 HfSiO 或其它类似材料。在由Hf类氧化物形成绝缘层之后，可以执行用于致密化的 沉积后退火(Post Deposition Annealing)(PDA)。可以在包括N 、 NO、 N20、 02或NH3的气氛中或包括N2、 NO、 N20、 02和NH3的组合的气氛中，在大约550°C至大约1050。C的温度下执行PDA。如图9B中所示，可以在较低的温度处理中沉积第一 TiN层3a。例如， 第一 TiN层3a可以被沉积为1A至200 A的厚度，并且可以在比第二 TiN层 3b的沉积温度低的温度(例如，450。C)下沉积第一 TiN层3a。 TiCl4和NH3可 以被用作前驱体，并且ALD和CVD可以被用作沉积方法。如图9C中所示，诸如暴露nMOS区域的光致抗蚀剂(PR)掩模4的特定 区域可以形成在pMOS区域的第一 TiN层3a上。如图9D中所示，可以去除没有被PR掩模4覆盖的nMOS区域的第一 TiN层3a的暴露部分。可以在去除第一TiN层3a的过程中使用PR掩模4作湿蚀刻可以被用于防止对等离子体的损坏。如图9E中所示，PR掩模4被去除。可以使用灰化工艺和剥离工艺来执 行PR掩模4的去除。例如，灰化工艺可以为02灰化、N2灰化或附加地包括 含有氟和氩的材料的N2灰化。使用硬掩模的CVD-TiN去除方法可以被用来 将第一TiN层3a图案化。如果使用硬掩模，则可以使用Si02、 SiN、多晶硅 或其它类似的材料，并且可以使用对于TiN具有高选择性的湿化学材料。如图9F中所示，可以从nMOS区域去除第一 TiN层3a,然后例如可以 在比第一TiN层3a的处理温度高的处理温度(比如680°C的处理温度)下将第 二 TiN层3b沉积为1A至200 A的厚度。例如，第一 TiN层3a的处理温度 和第二TiN层3b的处理温度之间的差可以在大约50。C至大约300°C的范围 内。如图9G中所示，多晶硅可以被沉积到第二 TiN层3b上以形成覆盖层5。 如图9H中所示，可以使用CMOS工艺来获得CMOS半导体装置。例如，第 一 TiN层3a的厚度和第二 TiN层3b的厚度之间的差可以为10A或更大。在上面的示例实施例中，第一 TiN层3a的处理温度和第二 TiN层3b的 处理温度可以被设定，以调节对于TiN的掺杂物(诸如Cl)的量，从而可以调 节逸出功。因此，根据另外的示例实施例，可以使用在使第一TiN层3a和第件下执行的任意的层形成方法。CMOS半导体装置的示例实施例可以包括nMOS区域和pMOS区域。覆 盖层可以由多晶硅形成在nMOS区域和pMOS区域中。金属氮化物层可以形成在nMOS区域和pMOS区域中的栅极绝缘层之间。在示例实施例中设置的 在区域(比如pMOS区域)中的金属氮化物层可以包括具有不同掺杂物密度的 两个堆叠结构。例如，可以使用具有不同的掺杂物(比如，Cl)密度的金属氮化 物层来获得具有期望的逸出功的双金属栅极。
示例实施例提供可以在nMOS区域中形成一层TiN层，可以在pMOS 区域中形成两层TiN层。根据其它的示例实施例，多个TiN层可以形成在 nMOS区域和pMOS区域的任一个中，并且TiN层的数量可以变化。
虽然在上面的示例实施例中已经描述了 TiN层，但是可以使用由Ti、 Ta、 W、 Mo、 Al、 Hf和/或Zr形成的氮化物层，并且nMOS区域和pMOS区域的 逸出功可以变化。
CMOS半导体装置可以包括如图9H中所示的nMOS区域和pMOS区域。 可以设置多晶硅覆盖层和包括形成在多晶硅覆盖层上的金属氮化物层的栅 极。在nMOS区域和pMOS区域中，栅极绝缘层可以由诸如Hf02的高k材 料形成在栅极之下。在nMOS区域和pMOS区域中的金属氮化物层具有不同 的掺杂物的含量，所述^I参杂物可以包括C、 Cl、 F、 N和/或0中的至少一种。 此外，金属氮化物层可以包含Ti、 Ta、 W、 Mo、 Al、 Hf和/或Zr。在nMOS 区域和pMOS区域中的金属氮化物层可以具有不同的厚度，并且具有较厚的 厚度的金属氮化物层可以具有多层结构，例如，可以具有掺杂物含量不同的 两个单位堆叠结构。
如示例实施例提供的，由相同类型的材料形成的金属栅极可以被用在 nMOS区域和pMOS区域中。因此，在由非均质材料形成的栅极中的非均质 材料之间的反应不会发生，并且可以减少CMOS半导体装置的性能的劣化。 由于已经描述了示例实施例，因此已经描述的示例实施例可以以许多方式变 化将是显而易见的。这些变化将不被视为脱离示例实施例的期望的精神和范 围，并且对于本领域的技术人员来说，所有这些修改意在包括在权利要求的 范围内是显而易见的。
权利要求
1、一种包括nMOS区域和pMOS区域的CMOS半导体装置，所述CMOS半导体装置包括栅极，在所述nMOS区域和pMOS区域中，包括多晶硅覆盖层和形成在所述多晶硅覆盖层之下的金属氮化物层；栅极绝缘层，在所述栅极中的至少一个栅极之下，其中，所述nMOS区域和pMOS区域的金属氮化物层由相同类型的材料形成，并根据掺杂物密度之间的差异而具有不同的逸出功。
2、 如权利要求1所述的CMOS半导体装置，其中，所述栅极绝缘层由 Hf02形成。
3、 如权利要求2所述的CMOS半导体装置，其中，所述金属氮化物层 包含#^杂物，所述4参杂物包括C、 Cl、 F、 N和O中的至少一种。
4、 如权利要求1所述的CMOS半导体装置，其中，所述金属氮化物层 包含掺杂物，所述掺杂物包括C、 Cl、 F、 N和O中的至少一种。
5、 如权利要求1所述的CMOS半导体装置，其中，所述金属氮化物层 包含N以及Ti、 Ta、 W、 Mo、 Al、 Hf和Zr中的至少一种。
6、 如权利要求5所述的CMOS半导体装置，其中，所述金属氮化物层 由TiN形成。
7、 如权利要求5所述的CMOS半导体装置，其中，所述nMOS区域的 金属氮化物层和所述pMOS区域的金属氮化物层具有不同的厚度，所述nMOS 区域的金属氮化物层和所述pMOS区域的金属氮化物层中的至少一个包括多 个单位金属氮化物层。
8、 如权利要求1所述的CMOS半导体装置，所述nMOS区域的金属氮 化物层和所述pMOS区域的金属氮化物层具有不同的厚度，所述nMOS区域 的金属氮化物层和所述pMOS区域的金属氮化物层中的至少一个包括多个单 位金属氮化物层。
9、 如权利要求8所述的CMOS半导体装置，其中，较厚的金属氮化物 层的所述多个单位金属氮化物层包括不同密度的4参杂物。
10、 如权利要求1所述的CMOS半导体装置，其中，较厚的金属氮化物 层的所述多个单位金属氮化物层包括不同密度的掺杂物。
11、 如权利要求1所述的CMOS半导体装置，其中，所述nMOS区域的 金属氮化物层的厚度小于所述pMOS区域的金属氮化物层的厚度，并且所述 nMOS区域的金属氮化物层的逸出功低于所述pMOS区域的金属氮化物层的 逸出功。
12、 一种制造CMOS半导体装置的方法，所述方法的步骤包括 在包括nMOS区域和pMOS区域的硅基底上形成栅极绝缘层； 在所述栅极绝缘层上形成栅极，其中，所述栅极包括与所述nMOS区域和pMOS区域相对应的金属氮化物层以及形成在所述金属氮化物层上的多晶 硅覆盖层，其中，所述nMOS区域和pMOS区域的金属氮化物层由相同类型的材料 形成，并调节所述金属氮化物层之间的掺杂物差异使得所述金属氮化物层具 有不同的逸出功。
13、 如权利要求12所述的方法，其中，通过调节所述金属氮化物层的沉 积温度来调节所述金属氮化物层之间的掺杂物差异。
14、 如权利要求12所述的方法，其中，所述pMOS区域的金属氮化物 层厚于所述nMOS区域的金属氮化物层，并且所述pMOS区域的金属氮化物 层的逸出功高于所述nMOS区域的金属氮化物层的逸出功。
15、 如权利要求12所述的方法，其中，形成^JH及的步骤包括 在所述栅极绝缘层上形成第 一金属氮化物层； 从所述第一金属氮化物层去除与所述nMOS区域相对应的部分； 在所述第一金属氮化物层和nMOS区域上形成第二金属氮化物层； 在所述第二金属氮化物层上形成多晶硅覆盖层；将在所述栅极绝缘层上堆叠的层图案化，以在所述硅基底上形成与 nMOS区域和pMOS区域相对应的栅极。
16、 如权利要求15所述的方法，其中，所述第一金属氮化物层和所述第 二金属氮化物层在不同的处理温度下形成。
17、 如权利要求16所述的方法，其中，所述第一金属氮化物层的处理温 度比所述第二金属氮化物层的处理温度低大约100°C或更低。
18、 如权利要求17所述的方法，其中，所述第一金属氮化物层的处理温 度为大约450。C，所述第二金属氮化物层的处理温度为大约680°C。
19、 如权利要求12所述的方法，其中，所述金属氮化物层包含N以及从由Ti、 W、 Ta、 Mo、 Al、 Hf和Zr组成的组中选择的至少一种。
20、 如权利要求19所述的方法,其中，所述掺杂物包括从由C、 Cl、 F、 N和O组成的组中选l奪的至少 一种。
21、 如权利要求12所述的方法，其中，所述掺杂物包括从由C、 Cl、 F、 N和O组成的组中选4奪的至少一种。
22、 如权利要求12所述的方法，其中，通过利用臭氧气体或臭氧水清洁 所述硅基底来在所述硅基底上形成界面层。
23、 如权利要求22所述的方法，其中，所述界面层具有的厚度为大约 1.5nm或更薄。
全文摘要
示例实施例提供了一种互补金属氧化物半导体(CMOS)半导体装置和一种制造该CMOS半导体装置的方法。所述CMOS半导体装置可以包括栅极，在nMOS区域和pMOS区域中；多晶硅覆盖层；金属氮化物层，在多晶硅覆盖层之下；栅极绝缘层，在栅极之下。nMOS区域和pMOS区域的金属氮化物层可以由相同类型的材料形成，并可以具有不同的逸出功。因为金属栅极由相同类型的金属氮化物层形成，所以可以简化工艺，可以增加产量，并可以获得更高性能的CMOS半导体装置。
文档编号H01L27/092GK101257023SQ200810080578
公开日2008年9月3日 申请日期2008年2月22日 优先权日2007年2月28日
发明者丁炯硕, 丁英洙, 白贤锡, 成 许 申请人:三星电子株式会社
最新回复(0)