棋盘式高电压垂直晶体管布局的制作方法
专利名称：棋盘式高电压垂直晶体管布局的制作方法
技术领域：
本发明涉及用于制造高电压晶体管的半导体器件结构和工艺。
技术背景在半导体领域中高电压场效应晶体管(HVFET)已是公知的。#:多 HVFET采用的器件结构包括延伸的漏极区，当器件处于"截止"状态时， 该延伸的漏极区支持或阻断所施加的高电压(例如几百伏)。在常规 的垂直HVFET结构中，半导体材料的台或柱形成用于导通状态中的电 流的延伸的漏极或漂移区。在衬底顶部附近、与台的側壁区域相邻地 形成沟槽栅极结构，在台处将本体区设置在延伸的漏极区上方。向栅 极施加适当的电压电势沿着本体区的垂直側壁部分形成导电沟道，使 得电流可以垂直流过半导体材料，即，从设置源极区的衬底顶表面向 下流到设置漏极区的衬底底部。在常身见布局中，垂直HVFET由长的连续硅柱结构构成，该硅柱结 构跨越半导体管芯延伸，并且该柱结构在垂直于柱长度的方向上重复。 不过，该布局引起的问题在于，在高温处理步骤期间硅晶片容易产生 大的翘曲。在^f艮多工艺中，翘曲是永久性的且足够大，防碍了在下一 处理步骤中用工具加工晶片。发明内容根据本发明的一个实施例，提供一种晶体管，包括半导体管芯； 被组织成多个部分的多个晶体管段，所述部分基本跨越所述半导体管 芯设置，每个部分基本为方形，每个晶体管段具有具有长度和宽度的 跑道形状，每个晶体管段包括包括延伸漏极区的柱，所述延伸漏极 区通过所述半导体管芯沿垂直方向延伸；分别设置在所述柱的相对側 上的第一和第二介电区域，所述第一介电区域由所述柱横向包围，并 且所述第二介电区域横向包围所述柱；分别设置在所述第一和第二介 电区域中的第一和第二场板；其中第一部分包括设置成并排关系且长 度沿第一横向取向的晶体管段，以及第二部分包括设置成并排关系且长度沿基本与所述第一方向正交的第二横向取向的晶体管段，所述第 一部分与所述第二部分相邻设置。根据本发明的另一个实施例，提供一种晶体管，包括半导体管 芯；被组织成多个部分的多个晶体管段，每个晶体管段具有长度和宽 度，所述长度大于所述宽度至少20倍，每个晶体管段包括半导体材 料柱，所述柱包括沿垂直方向通过所述管芯延伸的延伸漏极区；分别 设置在所述柱的相对侧上的第一和第二介电区域，所述第一介电区域 由所述柱横向包围，并且所述第二介电区域横向包围所述柱；分别设 置在所述第一和第二介电区域中的第一和第二场板；所述部分基本跨 越所述半导体管芯设置成行和列，行或列中的相邻部分被取向成使得 所述相邻部分的第一个中的晶体管段的长度沿第一方向延伸，并且所 述相邻部分的第二个中的晶体管段的长度沿第二方向延伸，所述第一 方向基本正交于所述第二方向。根据本发明的另一个实施例，提供一种半导体晶片，包括衬底； 在所述衬底上布置成行和列的多个管芯，每个管芯包括具有多个晶体 管段的晶体管，每个晶体管段具有基本跨越所述管芯延伸的长度和宽 度，每个管芯的晶体管段基本跨越所述管芯沿所述宽度布置成并排关 系，每个晶体管段包括半导体材料柱，所述柱包括设置在所述管芯 的顶表面附近的源极区，以及沿垂直方向通过所述衬底延伸的延伸漏 极区，所述柱沿第一和第二对黄向延伸以形成跑道形环或椭圓；分别设 置在所述柱的相对侧上的第一和第二介电区域，所述第一介电区域由 所述柱横向包围，并且所述第二介电区域横向包围所述柱；分别设置 在所述第一和第二介电区域中的第一和第二场板；行或列中的相邻管 芯被取向为使得所述相邻管芯的第 一 个中的晶体管段的长度沿第 一 方 向延伸，以及所述相邻管芯的第二个中的晶体管段的长度沿第二方向 延伸，所述第一方向基本正交于所述第二方向。根据本发明的另一个实施例，提供一种晶体管，包括半导体管 芯；被组织成多个部分的多个跑道形晶体管段，每个晶体管段具有长 度和宽度，所述长度大于所述宽度至少20倍，每个部分的晶体管段沿 所述宽度被布置成并排关系，每个晶体管段包括沿垂直方向延伸的 半导体材料柱，所述柱具有设置在所述管芯的顶表面附近的源极区，所迷柱的相对侧上的第一和第二介电区域，所述第一介电区域由所述柱横向包围，并且所述第二介电区域横向包围所述柱；分别设置在所述第一和第二介电区域中的第一和第二场板；所述部分基本跨越所述半导体管芯设置成行和列，行或列中的相邻部分^皮取向成使得所述相 邻部分的第一个中的晶体管段的长度沿第一方向延伸，并且所述相邻 部分的第二个中的晶体管段的长度沿第二方向延伸，所述第一方向基本正交于所述第二方向。
从下面的详细说明和附图将可以更全面地理解本发明，不过，详 细说明和附图不应用来将本发明限制到所示的具体实施例，而是仅用 于解释和理解。图1示出了垂直HVFET结构的实例截面侧视图。图2A示出了图1中所示的垂直HVFET结构的实例布局。图2B为图2A中所示的实例布局的一部分的放大视图。图3A示出了图1中所示的垂直HVFET结构的另一实例布局。图3B为图3A中所示的实例布局的一部分的放大视图。图4A示出了图1中所示的垂直HVFET结构的又一实例布局。图4B为图4A中所示的实例布局的一部分的放大^L图。图5示出了具有管芯至管芯棋盘式布置的HVFET的晶片的实例布局。图6示出了具有管芯至管芯棋盘式布置的分段的HVFET的晶片的 实例布局。图7示出了具有HVFET段的棋盘式块的矩形管芯的实例布局。
具体实施方式
在下述说明中，为了提供对本发明的透彻理解，给出了具体细节， 例如材料类型、尺寸、结构特点、处理步骤等。不过，本领域的普通 技术人员将理解，实施本发明可以不需要这些具体细节。还应理解， 图中的元件是代表性的，为了清晰起见没有按照比例绘制。图1示出了垂直HVFET 10的实例截面侧^见图，该HVFET 10具有 这样的结构，其包括形成于N+掺杂硅衬底11上的N型硅的延伸漏极区12。对衬底11进行重掺杂以使其对流经漏电极的电流的电阻最小化， 在完成的器件中漏电极位于衬底的底部上。在一个实施例中，延伸漏 极区12为从衬底11延伸到硅晶片的顶表面的外延层的一部分。接近 外延层的顶表面形成P型本体区13以及被P型区域16横向分开的N+ 摻杂的源极区14a和14b。如可以看到的，P型本体区13设置于延伸 漏极区12上方且垂直地将延伸漏极区12与N+源极区14a和14b以及 P型区域16分开。在一个实施例中，外延层包括延伸漏极区12的部分的掺杂浓度是 线性渐变的，以产生表现出基本均匀的电场分布的延伸漏极区。线性 渐变可以在外延层12的顶表面下方的某个点处停止。在图1的实例垂直晶体管中，延伸漏极区12、本体区13、源极区 14a和14b以及P型区域16共同包括硅材料的台或柱17 (在本申请中 两个术语作为同义词使用)。用介电材料(例如氧化物)层填充形成 于柱17的相对侧上的垂直沟槽，所述介电材料形成介电区域15。可以 由器件的击穿电压要求决定柱17的高度和宽度以及相邻垂直沟槽之间 的间距。在各实施例中，台17的垂直高度(厚度)在大约30jum到120 jum厚的范围内。例如，在尺寸大约为lnmix lmm的管芯上形成的HVFET 可以具有垂直厚度为大约60y m的柱17。作为另一实例，在每一侧的 大约2mm-4mm的管芯上形成的晶体管结构可以具有大约30ym厚的柱 结构。在特定实施例中，柱17的横向宽度尽量窄到能可靠制造的程度 (例如大约0.4jum到0.8jum宽)，以便实现非常高的击穿电压(例 如600-800V)。在另一实施例中，不是跨越柱17的横向宽度在N+源极区14a和 14b之间布置P型区域16 (如图1所示)，而是可以跨越柱17的横向 长度在柱17的顶部交替形成N+源极区和P型区域。换句话说，诸如图 1中所示的给定的截面图将具有跨越柱17的整个横向宽度延伸的N+源 极区14或P型区域16，取决于该截面取自哪里。在这样的实施例中， 每个N+源极区14在两侧(沿柱的横向长度)与P型区域16邻接。类 似地，每个P型区域16在两侧(沿柱的横向长度)与N+源极区14邻 接。介电区域15a、 15b可以包4舌二氧化珪、氮化珪或其他合适的介电 材料。可以使用多种公知方法，包括热生长和化学汽相淀积来形成介电区域15。设置在每个介电层15中并与衬底11和柱17完全绝缘的是 场板(field plate) 19。用于形成场板19的导电材料可以包括重掺 杂的多晶硅、金属(或金属合金)、硅化物或其他适当的材料。在完 成的器件结构中，场板19a和19b通常起电容极板的作用，当HVFET 处于截止状态时(即当漏极被升高至高电压电势时)所述电容极板可 用于耗尽延伸漏极区的电荷。在一个实施例中，将每个场板19与柱17 的侧壁分开的氧化物区域15的横向厚度大约为4jura。垂直HVFET晶体管80的沟槽栅极结构包括栅极元件18a、 18b，每 个栅极元件分别设置在场板19a、 19b和本体区13之间、柱17的相对 侧上的氧化物区域15a和15b中。高质量的薄(例如 500A)栅极氧 化物层将栅极元件18与和本体区13相邻的柱17的側壁分开。栅极元 件18可以包括多晶硅、或某种其他适合的材料。在一个实施例中，每 个栅极元件18具有大约1.5jLim的横向宽度和大约3. 5jura的深度。本领域的实践人员将会理解，柱17的顶部附近的N+源极区14和 P-型本体区13均可以使用普通的淀积、扩散和/或注入处理技术形成。 在形成N+源极区3 8之后，通过利用常规制造方法形成电连接到器件的 相应区域/材料(为了清晰图中未示出)的源、漏、栅、和场板电极可 以完成HVFET 10。图2A示出了图1中所示的垂直HVFET结构的实例布局。图2A的 顶视图示出了单个分立的HVFET,其包括半导体管芯21上的上部晶体 管部分30a和下部晶体管部分30b。由伪硅柱32将这两部分分开。每 个部分30包括多个"跑道(racetrack)"形晶体管结构或段，每个 晶体管段包括细长环或椭圆，其包括在相对侧由介电区域15a和15b 包围的硅柱17。柱17本身在x和y方向上横向延伸以形成连续细长的 跑道形环或椭圓。i殳置在介电区域15a和15b中的是相应的栅极元件 18a和18b以及场寿反19a和19b。场^反19a包4舌单个细长元件，其在圓 形指尖(fingertip)区域中终结于任一端。另一方面，场板19b包括 环绕柱17的细长环或椭圆。相邻跑道结构的场板19b ^皮示为合并的 (merged)，从而它们共享在一侧的公共元件。作为参考，图1的截 面图可以取自图2A的实例布局的切割线A-A'。应当理解，在图2A的实例中，每个跑道形晶体管段在y方向上的 宽度(即间距)大约为13jum，在x方向上的长度在大约400ium到1000jum的范围内，且柱高度约为60jum。换句话说，包括部分30a和30b 的各个跑道形晶体管段的长宽比在大约30直到80的范围内。在一个 实施例中，每个跑道形段的长度大于其间距或宽度至少20倍。本领域的实践人员将理解，在完成的器件结构中，使用图案化金 属层来互连各个晶体管段的每个硅柱17。也就是说，在实际实施例中， 分别将所有的源极区、栅极元件和场板一起布线至管芯上对应的电极。 在图示的实施例中，每个部分30中的晶体管段基本跨越管芯21的宽 度沿y方向设置成并排关系。类似地，在x方向上，部分30a和30b 的晶体管段的额外长度基本在管芯21的长度上延伸。在图2A的实例 布局中，跨越半导体管芯21,分开硅柱的介电区域15的宽度以及场板 的宽度是基本均匀的。以均匀的宽度和间隔距离布置晶体管段防止了 在用于共形地淀积包括介电区域15和场板19的层的处理步骤之后形 成空隙或孔。图2B为图2A中所示的实例布局的一部分的放大视图。为了清晰 起见，仅示出了每个晶体管段的柱17和介电区域15b。图示的伪硅柱 32分开相应晶体管段部分30a和30b的介电区域15b的圓端区域。换 句话说，在半导体衬底中被蚀刻来限定柱17的深垂直沟槽也限定伪硅 柱32。在一个实施例中，使伪硅柱32在x方向上的宽度(即其分开晶 体管段部分)小到能被可靠地制造。将单个管芯HVFET分段成由伪硅柱32分开的部分的目的在于在细 长跑道形晶体管段中引入长度方向上(x方向)的应力消除 (stressrelief )。将晶体管器件结构分l殳或断开成两个或更多个部 分减轻了跨越管芯长度的机械应力。该应力由位于柱側面的氧化物区 域引起，并且通常集中于每个跑道形段的圓形端处。由此通过将晶体 管器件结构分段成两个或更多个部分来减轻机械应力防止了由应力导 致的不希望有的硅柱翘曲和对硅的损伤(例如位错)。要理解的是，在通过高度分段的布局提供的应力消除和导电区域 的损失之间存在折衷。更多的分段导致更大的应力减轻，但是以导电 区域为代价。通常，柱的垂直高度越大且半导体管芯越大，则需要的 晶体管部分或段的数目越大。在一个实施例中，对于具有60jum高的 柱的2mmx2mm的管芯，利用包括四个跑道形晶体管部分的布局在导通 电阻约为1欧姆的HVFET中提供足够的应力减轻，所述四个跑道形晶体管部分由伪硅柱分开，每个伪硅柱具有大约13jum的间距(y方向) 和大约450jum的长度(x方向)。在另一个实施例中，不是用伪硅柱来分开成对的跑道形晶体管段， 每一对位于不同部分中，而是可以用包括不同材料的伪柱。用于伪柱 的材料应当具有接近硅的热膨胀系数或充分不同于介电区域的热膨胀 系数的热膨胀系数以便减轻由位于硅柱侧面的介电区域引起的长度方 向上的应力。图3A示出了图1所示的垂直HVFET结构的另一实例布局。图3B 为图3A中所示的实例布局的一部分的放大图，仅示出了柱17、氧化物 区域15b和可选的伪珪柱33。类似于图2A和2B的实施例，图3A和 3B示出了半导体管芯21上的单个分立的HVFET,其包括上部晶体管部 分30a和下部晶体管部分30b。但是在图3A和3B的实例中，由氧化物 区域15b填充的深垂直沟槽以及晶体管部分30a和30b的场板19b重 叠，或者被合并，在分段的晶体管部分之间留下小的菱形伪硅柱33。 在该实施例中，单个伪柱中心位于两个部分上相邻成对的晶体管段的 四个圓形端之间。在所示的实例中，对于包括管芯21的晶体管部分30 中的每N个(其中N为大于1的整数)跑道形段或结构，存在总共N-1 个伪柱33。图4A示出了图1所示的垂直HVFET结构的又一实例布局。图4B 为图4A中所示的实例布局的一部分的放大图。在图4B的放大图中为 了清晰仅示出了柱17和氧化物区域15b。在该实例中，将半导体管芯 21的包括HVFET的晶体管段交替移动每个跑道形段的长度的一半，结 果形成交替与上部晶体管部分40a和下部晶体管部分40b相关联的跑 道形晶体管段。换句话说， 一行部分40a的每个晶体管段由部分40b 的一对晶体管段分开，该对晶体管段沿x方向设置成端到端的关系。要理解的是，可以将各段交替移动段长度的任何百分数 (fraction)。换句话说，段的移动不限于长度的50%或一半。多种实 施例可以包括交替移动了晶体管段的长度的从大于0 %到小于100 %的 任何百分比或百分数的^a。在图4A和4B的实例中，相应部分40a和40b中交替的晶体管,殳 的介电区域15b被合并。在图示的具体实施例中，与不同相邻部分相 关联的晶体管段的圓形端重各端处(沿x方向)被合并。而且，不同部分的交替晶体管段的场板19b的延伸的直边部分沿着每个段的基本长度被合并。要理解的是，区 域15b和19b在相应部分之间有或没有伪柱(或隔离的伪硅柱)的情况 下都可以;故合并。图5示出了晶片50的实例布局，其在半导体管芯21a-21d上分别 具有管芯至管芯的棋盘式HVFET 10a-10d。 HVFET 10的每一个包括如 图1所示的多个跑道形晶体管段，它们沿着其宽度并排设置成基本方 形的块。在该实例中，HVFET 10a-10d均包括长度基本跨越相应管芯 21a-21d的长度延伸的晶体管段。在一个实施例中，每个段的宽度约为 13jam,且长度在大约500jLim到2000 mbi的范围内。其他实施例可以 具有大于2000 jum的长度。段的块或堆叠结构也基本跨越每个管芯的 宽度延伸。(注意每个管芯21的有边的方形代表相邻半导体管芯之间 划线区域的边桑彖。)虽然图5示出了两4亍和两列的HVFET 10, ^E可以理 解的是，可以跨越整个晶片衬底重复所示出的管芯至管芯棋盘式布置。在图5的实例中，行或列中相邻的管芯被取向为使得一个管芯中 的晶体管段的长度在 一 个方向上延伸，且相邻管芯中的晶体管段的长 度沿第二正交方向延伸。例如，HVFET 10a被示为其晶体管段的长度沿 x方向取向，而相邻的HVFET 10b和10c。通过跨越晶片50正交地交 替每单个管芯21中的晶体管段的取向(即棋盘式布置)，将由长介电 区域产生的机械应力沿两个正交方向分布，由此减少了晶片50的翘曲。图6示出了具有分段的HVFET的管芯到管芯棋盘式布置的晶片的 另一实例布局。图6的实例使用了与图5相同的方法管芯到管芯地交 替晶体管结构的取向；然而，在图6的实施例中，将HVFET结构分段 成多个(例如两个)部分。例如，将基本跨越半导体管芯21的长度和 宽度延伸的每个HVFET分l更成由伪柱32分开的两个部分30a和30b。对于基本方形的管芯而言，图6中所示的每个半导体管芯21具有 与图2所示的相同的布局。类似于图5中所示的实例，相邻管芯具有 跨越晶片50正交交替的晶体管段。也就是说，管芯21a和21d的部分 30a和30b中的晶体管段具有在x方向上取向的长度，而管芯21b和 21c的部分30a和30b中的晶体管段具有在y方向上取向的长度。可以理解，可以用多个均由一个或多个伪柱分开的晶体管部分， 例如大于2个的晶体管部分形成每个管芯21的HVFET。此外，可以将图2A-4B的实例中所示的具有多个晶体管部分的单个管芯布局中的任 何一个用在图6中所示的每个管芯21中，且各段的取向跨越晶片50 管芯到管芯地交替。图7示出了管芯25的实例矩形布局，其具有以并排布置的基本方 形块或部分36堆叠的跑道形HVFET^殳的棋盘式块。行或列中的相邻部 分被取向成使得一个部分中的晶体管段的长度在一个方向上延伸，且 其他相邻部分中的晶体管段的长度在第二正交方向上延伸。例如，管 芯25的每个行和列包括取向为细长的晶体管段沿x方向对准 (aligned)的晶体管部分36a和取向为细长的晶体管段沿y方向对准 的交替的晶体管部分36b。晶体管部分36a和36b之间的空间包括伪硅 柱；也就是说，形成伪柱的硅不是有源晶体管区域。在图示的实施例中，管芯25包括三行和四列的晶体管部分36。图 7的实例中所示的棋盘式布局方式可以用来在几乎任何(在可行的限度 内)直线形状的管芯上生产单个分立的HVFET。虽然已经结合具体器件类型描述了以上实施例，但是本领域的普 通技术人员将理解多种变型和改变都在本发明的范围内。例如，虽然 已经描述了 HVFET,但是图示的方法、布局和结构同样适用于其他结构 和器件类型，包括肖特基、二极管、IGBT和双极型结构。因此，应当 将说明书和附图看作是示例性的而不是限制性的。
权利要求
1.一种晶体管，包括半导体管芯；被组织成多个部分的多个晶体管段，所述部分基本跨越所述半导体管芯设置，每个部分基本为方形，每个晶体管段具有具有长度和宽度的跑道形状，每个晶体管段包括包括延伸漏极区的柱，所述延伸漏极区通过所述半导体管芯沿垂直方向延伸；分别设置在所述柱的相对侧上的第一和第二介电区域，所述第一介电区域由所述柱横向包围，并且所述第二介电区域横向包围所述柱；分别设置在所述第一和第二介电区域中的第一和第二场板；其中第一部分包括设置成并排关系且长度沿第一横向取向的晶体管段，以及第二部分包括设置成并排关系且长度沿基本与所述第一方向正交的第二横向取向的晶体管段，所述第一部分与所述第二部分相邻设置。
2. 根据权利要求1所述的晶体管，其中所述柱还包括在所述半导 体管芯的顶表面附近设置的源极区以及将所述源极区与所述延伸漏极 区垂直分开的本体区。
3. 根据权利要求1所述的晶体管，还包括与所述本体区相邻的在 第 一和第二介电区域中设置的栅极，所述栅极与所述本体区和所述第 一和第二场板绝缘。
4. 根据权利要求1所述的晶体管，其中所述长度大于所述宽度至 少20倍。
5. 根据权利要求1所述的晶体管，其中第四部分包括设置成并排 关系且长度沿笫一横向取向的晶体管段，以及第三部分包括设置成并 排关系且长度沿第二横向取向的晶体管段，所述第一部分沿所述第二 横向与所述第二部分相邻设置，并且沿所述第一横向与所述第三部分相邻设置，所述第四部分沿所述第一横向与所述第二部分相邻设置， 并且沿所述第二横向与所述第三部分相邻设置。
6. 根据权利要求1所述的晶体管，其中所述第一和第二场板与所 述延伸漏极区完全绝缘，所述第一场板^皮所述柱横向包围，并且所述第二场板横向包围所述柱。
7. 根据权利要求1所述的晶体管，其中所述第一和第二部分中的 晶体管段的长度和宽度之比在大约30到80的范围内。
8. 根据权利要求1所述的晶体管，其中所述多个部分包括2N个 部分，其中N为大于或等于1的整数。
9. 一种晶体管，包括半导体管芯；被组织成多个部分的多个晶体管段，每个晶体管段具有长度和宽 度，所述长度大于所述宽度至少20倍，每个晶体管段包括半导体材料柱，所述柱包括沿垂直方向通过所述管芯延伸的 延伸漏极区；分别设置在所述柱的相对侧上的第一和第二介电区域，所述 第一介电区域由所述柱横向包围，并且所述第二介电区域横向包围所 述柱；分别设置在所述第一和第二介电区域中的第一和第二场板； 所述部分基本跨越所述半导体管芯设置成行和列，行或列中的相 邻部分被取向成使得所述相邻部分的第 一 个中的晶体管段的长度沿第 一方向延伸，并且所述相邻部分的第二个中的晶体管段的长度沿第二 方向延伸，所述第一方向基本正交于所述第二方向。
10. 根据权利要求9所述的晶体管，其中所述柱还包括在所述半 导体管芯的顶表面附近设置的源极区以及将所述源极区与所述延伸漏 极区垂直分开的本体区。
11. 根据权利要求9所述的晶体管，其中所述柱沿第一和第二横 向延伸以形成跑道形环或椭圓。
12. 根据权利要求9所述的晶体管，其中所述第一和第二场板与 所述延伸漏极区完全绝缘，所述第一场板被所述柱横向包围，并且所 述第二场板横向包围所述柱。
13. 根据权利要求10所述的晶体管，还包括沟槽栅极结构，其包 括分别设置在所述第一和第二介电区域中在所述柱的顶部附近与所述 本体区相邻的第一和第二栅极元件。
14. 根据权利要求9所述的晶体管，其中所述第一和第二部分中 的晶体管段的长度和宽度之比在大约30到80的范围内。
15. 根据权利要求9所述的晶体管，其中所述多个部分包括2N个 部分，其中N为大于或等于1的整数。
16. —种半导体晶片，包括衬底；在所述衬底上布置成行和列的多个管芯，每个管芯包括具有多个 晶体管段的晶体管，每个晶体管段具有基本跨越所述管芯延伸的长度 和宽度，每个管芯的晶体管段基本跨越所述管芯沿所述宽度布置成并排关系，每个晶体管段包括半导体材料柱，所述柱包括设置在所述管芯的顶表面附近的 源极区，以及沿垂直方向通过所述衬底延伸的延伸漏极区，所述柱沿 第 一和第二横向延伸以形成跑道形环或椭圓；分别设置在所述柱的相对侧上的第一和第二介电区域，所述 第 一介电区域由所述柱横向包围，并且所述第二介电区域横向包围所 述柱；分别设置在所述第一和第二介电区域中的第一和第二场板； 行或列中的相邻管芯被取向为使得所述相邻管芯的第 一 个中的晶 体管段的长度沿第一方向延伸，以及所述相邻管芯的第二个中的晶体 管段的长度沿第二方向延伸，所述第一方向基本正交于所述第二方向。
17. 根据权利要求16所述的半导体晶片，其中每个晶体管段还包 括将所述源极和延伸漏极区垂直分开的本体区。
18. 根据权利要求16所述的半导体晶片，其中所述第一和第二场 板与所述延伸漏极区完全绝缘，所述第一场板;陂所述柱横向包围，并 且所述第二场板横向包围所述柱。
19. 根据权利要求17所述的半导体晶片，还包括沟槽栅极结构， 其包括分别设置在所述第一和第二介电区域中在所述柱的顶部附近与 所述本体区相邻的第 一和第二栅极元件。
20. 根据权利要求17所述的半导体晶片，其中所述晶体管段的长 度和宽度之比在大约50到150的范围内。
21. 根据权利要求17所述的半导体晶片，其中所述多个管芯的每一个基本为方形。
22. 根据权利要求17所述的半导体晶片，其中所述多个管芯的每一个基本相同。
23. —种晶体管，包括 半导体管芯；被组织成多个部分的多个跑道形晶体管段，每个晶体管段具有长 度和宽度，所述长度大于所述宽度至少20倍，每个部分的晶体管段沿 所述宽度被布置成并排关系，每个晶体管段包括沿垂直方向延伸的半导体材料柱，所述柱具有设置在所述管 芯的顶表面附近的源极区，延伸漏4及区以及将源才及和延伸漏极区垂直 分开的本体区；分别设置在所述柱的相对侧上的第一和第二介电区域，所述 第 一介电区域由所述柱横向包围，并且所述第二介电区域横向包围所 述柱；分别设置在所述第一和第二介电区域中的第一和第二场板； 所述部分基本跨越所述半导体管芯设置成行和列，行或列中的相 邻部分被取向成使得所述相邻部分的第一个中的晶体管段的长度沿第 一方向延伸，并且所述相邻部分的第二个中的晶体管段的长度沿第二 方向延伸，所述第一方向基本正交于所述第二方向。
24. 根据权利要求23所述的晶体管，其中每个部分基本为方形。
25. 根据权利要求23所述的晶体管，其中所述第一和第二场板与 所述延伸漏极区完全绝缘，所述第一场板被所述柱横向包围，并且所 述第二场板横向包围所述柱。
26. 根据权利要求23所述的晶体管，还包括沟槽栅极结构，其包 括分别设置在所述第一和第二介电区域中在所述柱的顶部附近与所述 本体区相邻的第一和第二栅极元件。
27. 根据权利要求23所述的晶体管，其中所述第一和第二部分中 的所述晶体管段的长度和宽度之比在大约30到80的范围内。
28. 根据权利要求23所述的晶体管，其中所述柱沿第一和第二横 向延伸以形成跑道形环或椭圆。
29. 根据权利要求23所述的晶体管，其中所述多个部分包括2N 个部分，其中N为大于或等于1的整数。
全文摘要
本发明涉及棋盘式高电压垂直晶体管布局。在一个实施例中，将制造于半导体管芯上的晶体管布置成细长晶体管段的部分。所述部分基本跨越半导体管芯设置成行和列。行或列中的相邻部分被取向成使得所述相邻部分的第一个中的晶体管段的长度沿第一方向延伸，并且所述相邻部分的第二个中的晶体管段的长度沿第二方向延伸，所述第一方向基本正交于所述第二方向。要强调的是，提供该摘要是为了遵守需要摘要的规定以使得检索者或其他读者迅速确定本技术公开的主题。
文档编号H01L29/78GK101246905SQ20081008074
公开日2008年8月20日 申请日期2008年2月18日 优先权日2007年2月16日
发明者M·H·曼利, S·巴纳吉, V·帕塔萨拉蒂 申请人:电力集成公司
技术领域：
本发明涉及用于制造高电压晶体管的半导体器件结构和工艺。
技术背景在半导体领域中高电压场效应晶体管(HVFET)已是公知的。#:多 HVFET采用的器件结构包括延伸的漏极区，当器件处于"截止"状态时， 该延伸的漏极区支持或阻断所施加的高电压(例如几百伏)。在常规 的垂直HVFET结构中，半导体材料的台或柱形成用于导通状态中的电 流的延伸的漏极或漂移区。在衬底顶部附近、与台的側壁区域相邻地 形成沟槽栅极结构，在台处将本体区设置在延伸的漏极区上方。向栅 极施加适当的电压电势沿着本体区的垂直側壁部分形成导电沟道，使 得电流可以垂直流过半导体材料，即，从设置源极区的衬底顶表面向 下流到设置漏极区的衬底底部。在常身见布局中，垂直HVFET由长的连续硅柱结构构成，该硅柱结 构跨越半导体管芯延伸，并且该柱结构在垂直于柱长度的方向上重复。 不过，该布局引起的问题在于，在高温处理步骤期间硅晶片容易产生 大的翘曲。在^f艮多工艺中，翘曲是永久性的且足够大，防碍了在下一 处理步骤中用工具加工晶片。发明内容根据本发明的一个实施例，提供一种晶体管，包括半导体管芯； 被组织成多个部分的多个晶体管段，所述部分基本跨越所述半导体管 芯设置，每个部分基本为方形，每个晶体管段具有具有长度和宽度的 跑道形状，每个晶体管段包括包括延伸漏极区的柱，所述延伸漏极 区通过所述半导体管芯沿垂直方向延伸；分别设置在所述柱的相对側 上的第一和第二介电区域，所述第一介电区域由所述柱横向包围，并 且所述第二介电区域横向包围所述柱；分别设置在所述第一和第二介 电区域中的第一和第二场板；其中第一部分包括设置成并排关系且长 度沿第一横向取向的晶体管段，以及第二部分包括设置成并排关系且长度沿基本与所述第一方向正交的第二横向取向的晶体管段，所述第 一部分与所述第二部分相邻设置。根据本发明的另一个实施例，提供一种晶体管，包括半导体管 芯；被组织成多个部分的多个晶体管段，每个晶体管段具有长度和宽 度，所述长度大于所述宽度至少20倍，每个晶体管段包括半导体材 料柱，所述柱包括沿垂直方向通过所述管芯延伸的延伸漏极区；分别 设置在所述柱的相对侧上的第一和第二介电区域，所述第一介电区域 由所述柱横向包围，并且所述第二介电区域横向包围所述柱；分别设 置在所述第一和第二介电区域中的第一和第二场板；所述部分基本跨 越所述半导体管芯设置成行和列，行或列中的相邻部分被取向成使得 所述相邻部分的第一个中的晶体管段的长度沿第一方向延伸，并且所 述相邻部分的第二个中的晶体管段的长度沿第二方向延伸，所述第一 方向基本正交于所述第二方向。根据本发明的另一个实施例，提供一种半导体晶片，包括衬底； 在所述衬底上布置成行和列的多个管芯，每个管芯包括具有多个晶体 管段的晶体管，每个晶体管段具有基本跨越所述管芯延伸的长度和宽 度，每个管芯的晶体管段基本跨越所述管芯沿所述宽度布置成并排关 系，每个晶体管段包括半导体材料柱，所述柱包括设置在所述管芯 的顶表面附近的源极区，以及沿垂直方向通过所述衬底延伸的延伸漏 极区，所述柱沿第一和第二对黄向延伸以形成跑道形环或椭圓；分别设 置在所述柱的相对侧上的第一和第二介电区域，所述第一介电区域由 所述柱横向包围，并且所述第二介电区域横向包围所述柱；分别设置 在所述第一和第二介电区域中的第一和第二场板；行或列中的相邻管 芯被取向为使得所述相邻管芯的第 一 个中的晶体管段的长度沿第 一 方 向延伸，以及所述相邻管芯的第二个中的晶体管段的长度沿第二方向 延伸，所述第一方向基本正交于所述第二方向。根据本发明的另一个实施例，提供一种晶体管，包括半导体管 芯；被组织成多个部分的多个跑道形晶体管段，每个晶体管段具有长 度和宽度，所述长度大于所述宽度至少20倍，每个部分的晶体管段沿 所述宽度被布置成并排关系，每个晶体管段包括沿垂直方向延伸的 半导体材料柱，所述柱具有设置在所述管芯的顶表面附近的源极区，所迷柱的相对侧上的第一和第二介电区域，所述第一介电区域由所述柱横向包围，并且所述第二介电区域横向包围所述柱；分别设置在所述第一和第二介电区域中的第一和第二场板；所述部分基本跨越所述半导体管芯设置成行和列，行或列中的相邻部分^皮取向成使得所述相 邻部分的第一个中的晶体管段的长度沿第一方向延伸，并且所述相邻 部分的第二个中的晶体管段的长度沿第二方向延伸，所述第一方向基本正交于所述第二方向。
从下面的详细说明和附图将可以更全面地理解本发明，不过，详 细说明和附图不应用来将本发明限制到所示的具体实施例，而是仅用 于解释和理解。图1示出了垂直HVFET结构的实例截面侧视图。图2A示出了图1中所示的垂直HVFET结构的实例布局。图2B为图2A中所示的实例布局的一部分的放大视图。图3A示出了图1中所示的垂直HVFET结构的另一实例布局。图3B为图3A中所示的实例布局的一部分的放大视图。图4A示出了图1中所示的垂直HVFET结构的又一实例布局。图4B为图4A中所示的实例布局的一部分的放大^L图。图5示出了具有管芯至管芯棋盘式布置的HVFET的晶片的实例布局。图6示出了具有管芯至管芯棋盘式布置的分段的HVFET的晶片的 实例布局。图7示出了具有HVFET段的棋盘式块的矩形管芯的实例布局。
具体实施方式
在下述说明中，为了提供对本发明的透彻理解，给出了具体细节， 例如材料类型、尺寸、结构特点、处理步骤等。不过，本领域的普通 技术人员将理解，实施本发明可以不需要这些具体细节。还应理解， 图中的元件是代表性的，为了清晰起见没有按照比例绘制。图1示出了垂直HVFET 10的实例截面侧^见图，该HVFET 10具有 这样的结构，其包括形成于N+掺杂硅衬底11上的N型硅的延伸漏极区12。对衬底11进行重掺杂以使其对流经漏电极的电流的电阻最小化， 在完成的器件中漏电极位于衬底的底部上。在一个实施例中，延伸漏 极区12为从衬底11延伸到硅晶片的顶表面的外延层的一部分。接近 外延层的顶表面形成P型本体区13以及被P型区域16横向分开的N+ 摻杂的源极区14a和14b。如可以看到的，P型本体区13设置于延伸 漏极区12上方且垂直地将延伸漏极区12与N+源极区14a和14b以及 P型区域16分开。在一个实施例中，外延层包括延伸漏极区12的部分的掺杂浓度是 线性渐变的，以产生表现出基本均匀的电场分布的延伸漏极区。线性 渐变可以在外延层12的顶表面下方的某个点处停止。在图1的实例垂直晶体管中，延伸漏极区12、本体区13、源极区 14a和14b以及P型区域16共同包括硅材料的台或柱17 (在本申请中 两个术语作为同义词使用)。用介电材料(例如氧化物)层填充形成 于柱17的相对侧上的垂直沟槽，所述介电材料形成介电区域15。可以 由器件的击穿电压要求决定柱17的高度和宽度以及相邻垂直沟槽之间 的间距。在各实施例中，台17的垂直高度(厚度)在大约30jum到120 jum厚的范围内。例如，在尺寸大约为lnmix lmm的管芯上形成的HVFET 可以具有垂直厚度为大约60y m的柱17。作为另一实例，在每一侧的 大约2mm-4mm的管芯上形成的晶体管结构可以具有大约30ym厚的柱 结构。在特定实施例中，柱17的横向宽度尽量窄到能可靠制造的程度 (例如大约0.4jum到0.8jum宽)，以便实现非常高的击穿电压(例 如600-800V)。在另一实施例中，不是跨越柱17的横向宽度在N+源极区14a和 14b之间布置P型区域16 (如图1所示)，而是可以跨越柱17的横向 长度在柱17的顶部交替形成N+源极区和P型区域。换句话说，诸如图 1中所示的给定的截面图将具有跨越柱17的整个横向宽度延伸的N+源 极区14或P型区域16，取决于该截面取自哪里。在这样的实施例中， 每个N+源极区14在两侧(沿柱的横向长度)与P型区域16邻接。类 似地，每个P型区域16在两侧(沿柱的横向长度)与N+源极区14邻 接。介电区域15a、 15b可以包4舌二氧化珪、氮化珪或其他合适的介电 材料。可以使用多种公知方法，包括热生长和化学汽相淀积来形成介电区域15。设置在每个介电层15中并与衬底11和柱17完全绝缘的是 场板(field plate) 19。用于形成场板19的导电材料可以包括重掺 杂的多晶硅、金属(或金属合金)、硅化物或其他适当的材料。在完 成的器件结构中，场板19a和19b通常起电容极板的作用，当HVFET 处于截止状态时(即当漏极被升高至高电压电势时)所述电容极板可 用于耗尽延伸漏极区的电荷。在一个实施例中，将每个场板19与柱17 的侧壁分开的氧化物区域15的横向厚度大约为4jura。垂直HVFET晶体管80的沟槽栅极结构包括栅极元件18a、 18b，每 个栅极元件分别设置在场板19a、 19b和本体区13之间、柱17的相对 侧上的氧化物区域15a和15b中。高质量的薄(例如 500A)栅极氧 化物层将栅极元件18与和本体区13相邻的柱17的側壁分开。栅极元 件18可以包括多晶硅、或某种其他适合的材料。在一个实施例中，每 个栅极元件18具有大约1.5jLim的横向宽度和大约3. 5jura的深度。本领域的实践人员将会理解，柱17的顶部附近的N+源极区14和 P-型本体区13均可以使用普通的淀积、扩散和/或注入处理技术形成。 在形成N+源极区3 8之后，通过利用常规制造方法形成电连接到器件的 相应区域/材料(为了清晰图中未示出)的源、漏、栅、和场板电极可 以完成HVFET 10。图2A示出了图1中所示的垂直HVFET结构的实例布局。图2A的 顶视图示出了单个分立的HVFET,其包括半导体管芯21上的上部晶体 管部分30a和下部晶体管部分30b。由伪硅柱32将这两部分分开。每 个部分30包括多个"跑道(racetrack)"形晶体管结构或段，每个 晶体管段包括细长环或椭圆，其包括在相对侧由介电区域15a和15b 包围的硅柱17。柱17本身在x和y方向上横向延伸以形成连续细长的 跑道形环或椭圓。i殳置在介电区域15a和15b中的是相应的栅极元件 18a和18b以及场寿反19a和19b。场^反19a包4舌单个细长元件，其在圓 形指尖(fingertip)区域中终结于任一端。另一方面，场板19b包括 环绕柱17的细长环或椭圆。相邻跑道结构的场板19b ^皮示为合并的 (merged)，从而它们共享在一侧的公共元件。作为参考，图1的截 面图可以取自图2A的实例布局的切割线A-A'。应当理解，在图2A的实例中，每个跑道形晶体管段在y方向上的 宽度(即间距)大约为13jum，在x方向上的长度在大约400ium到1000jum的范围内，且柱高度约为60jum。换句话说，包括部分30a和30b 的各个跑道形晶体管段的长宽比在大约30直到80的范围内。在一个 实施例中，每个跑道形段的长度大于其间距或宽度至少20倍。本领域的实践人员将理解，在完成的器件结构中，使用图案化金 属层来互连各个晶体管段的每个硅柱17。也就是说，在实际实施例中， 分别将所有的源极区、栅极元件和场板一起布线至管芯上对应的电极。 在图示的实施例中，每个部分30中的晶体管段基本跨越管芯21的宽 度沿y方向设置成并排关系。类似地，在x方向上，部分30a和30b 的晶体管段的额外长度基本在管芯21的长度上延伸。在图2A的实例 布局中，跨越半导体管芯21,分开硅柱的介电区域15的宽度以及场板 的宽度是基本均匀的。以均匀的宽度和间隔距离布置晶体管段防止了 在用于共形地淀积包括介电区域15和场板19的层的处理步骤之后形 成空隙或孔。图2B为图2A中所示的实例布局的一部分的放大视图。为了清晰 起见，仅示出了每个晶体管段的柱17和介电区域15b。图示的伪硅柱 32分开相应晶体管段部分30a和30b的介电区域15b的圓端区域。换 句话说，在半导体衬底中被蚀刻来限定柱17的深垂直沟槽也限定伪硅 柱32。在一个实施例中，使伪硅柱32在x方向上的宽度(即其分开晶 体管段部分)小到能被可靠地制造。将单个管芯HVFET分段成由伪硅柱32分开的部分的目的在于在细 长跑道形晶体管段中引入长度方向上(x方向)的应力消除 (stressrelief )。将晶体管器件结构分l殳或断开成两个或更多个部 分减轻了跨越管芯长度的机械应力。该应力由位于柱側面的氧化物区 域引起，并且通常集中于每个跑道形段的圓形端处。由此通过将晶体 管器件结构分段成两个或更多个部分来减轻机械应力防止了由应力导 致的不希望有的硅柱翘曲和对硅的损伤(例如位错)。要理解的是，在通过高度分段的布局提供的应力消除和导电区域 的损失之间存在折衷。更多的分段导致更大的应力减轻，但是以导电 区域为代价。通常，柱的垂直高度越大且半导体管芯越大，则需要的 晶体管部分或段的数目越大。在一个实施例中，对于具有60jum高的 柱的2mmx2mm的管芯，利用包括四个跑道形晶体管部分的布局在导通 电阻约为1欧姆的HVFET中提供足够的应力减轻，所述四个跑道形晶体管部分由伪硅柱分开，每个伪硅柱具有大约13jum的间距(y方向) 和大约450jum的长度(x方向)。在另一个实施例中，不是用伪硅柱来分开成对的跑道形晶体管段， 每一对位于不同部分中，而是可以用包括不同材料的伪柱。用于伪柱 的材料应当具有接近硅的热膨胀系数或充分不同于介电区域的热膨胀 系数的热膨胀系数以便减轻由位于硅柱侧面的介电区域引起的长度方 向上的应力。图3A示出了图1所示的垂直HVFET结构的另一实例布局。图3B 为图3A中所示的实例布局的一部分的放大图，仅示出了柱17、氧化物 区域15b和可选的伪珪柱33。类似于图2A和2B的实施例，图3A和 3B示出了半导体管芯21上的单个分立的HVFET,其包括上部晶体管部 分30a和下部晶体管部分30b。但是在图3A和3B的实例中，由氧化物 区域15b填充的深垂直沟槽以及晶体管部分30a和30b的场板19b重 叠，或者被合并，在分段的晶体管部分之间留下小的菱形伪硅柱33。 在该实施例中，单个伪柱中心位于两个部分上相邻成对的晶体管段的 四个圓形端之间。在所示的实例中，对于包括管芯21的晶体管部分30 中的每N个(其中N为大于1的整数)跑道形段或结构，存在总共N-1 个伪柱33。图4A示出了图1所示的垂直HVFET结构的又一实例布局。图4B 为图4A中所示的实例布局的一部分的放大图。在图4B的放大图中为 了清晰仅示出了柱17和氧化物区域15b。在该实例中，将半导体管芯 21的包括HVFET的晶体管段交替移动每个跑道形段的长度的一半，结 果形成交替与上部晶体管部分40a和下部晶体管部分40b相关联的跑 道形晶体管段。换句话说， 一行部分40a的每个晶体管段由部分40b 的一对晶体管段分开，该对晶体管段沿x方向设置成端到端的关系。要理解的是，可以将各段交替移动段长度的任何百分数 (fraction)。换句话说，段的移动不限于长度的50%或一半。多种实 施例可以包括交替移动了晶体管段的长度的从大于0 %到小于100 %的 任何百分比或百分数的^a。在图4A和4B的实例中，相应部分40a和40b中交替的晶体管,殳 的介电区域15b被合并。在图示的具体实施例中，与不同相邻部分相 关联的晶体管段的圓形端重各端处(沿x方向)被合并。而且，不同部分的交替晶体管段的场板19b的延伸的直边部分沿着每个段的基本长度被合并。要理解的是，区 域15b和19b在相应部分之间有或没有伪柱(或隔离的伪硅柱)的情况 下都可以;故合并。图5示出了晶片50的实例布局，其在半导体管芯21a-21d上分别 具有管芯至管芯的棋盘式HVFET 10a-10d。 HVFET 10的每一个包括如 图1所示的多个跑道形晶体管段，它们沿着其宽度并排设置成基本方 形的块。在该实例中，HVFET 10a-10d均包括长度基本跨越相应管芯 21a-21d的长度延伸的晶体管段。在一个实施例中，每个段的宽度约为 13jam,且长度在大约500jLim到2000 mbi的范围内。其他实施例可以 具有大于2000 jum的长度。段的块或堆叠结构也基本跨越每个管芯的 宽度延伸。(注意每个管芯21的有边的方形代表相邻半导体管芯之间 划线区域的边桑彖。)虽然图5示出了两4亍和两列的HVFET 10, ^E可以理 解的是，可以跨越整个晶片衬底重复所示出的管芯至管芯棋盘式布置。在图5的实例中，行或列中相邻的管芯被取向为使得一个管芯中 的晶体管段的长度在 一 个方向上延伸，且相邻管芯中的晶体管段的长 度沿第二正交方向延伸。例如，HVFET 10a被示为其晶体管段的长度沿 x方向取向，而相邻的HVFET 10b和10c。通过跨越晶片50正交地交 替每单个管芯21中的晶体管段的取向(即棋盘式布置)，将由长介电 区域产生的机械应力沿两个正交方向分布，由此减少了晶片50的翘曲。图6示出了具有分段的HVFET的管芯到管芯棋盘式布置的晶片的 另一实例布局。图6的实例使用了与图5相同的方法管芯到管芯地交 替晶体管结构的取向；然而，在图6的实施例中，将HVFET结构分段 成多个(例如两个)部分。例如，将基本跨越半导体管芯21的长度和 宽度延伸的每个HVFET分l更成由伪柱32分开的两个部分30a和30b。对于基本方形的管芯而言，图6中所示的每个半导体管芯21具有 与图2所示的相同的布局。类似于图5中所示的实例，相邻管芯具有 跨越晶片50正交交替的晶体管段。也就是说，管芯21a和21d的部分 30a和30b中的晶体管段具有在x方向上取向的长度，而管芯21b和 21c的部分30a和30b中的晶体管段具有在y方向上取向的长度。可以理解，可以用多个均由一个或多个伪柱分开的晶体管部分， 例如大于2个的晶体管部分形成每个管芯21的HVFET。此外，可以将图2A-4B的实例中所示的具有多个晶体管部分的单个管芯布局中的任 何一个用在图6中所示的每个管芯21中，且各段的取向跨越晶片50 管芯到管芯地交替。图7示出了管芯25的实例矩形布局，其具有以并排布置的基本方 形块或部分36堆叠的跑道形HVFET^殳的棋盘式块。行或列中的相邻部 分被取向成使得一个部分中的晶体管段的长度在一个方向上延伸，且 其他相邻部分中的晶体管段的长度在第二正交方向上延伸。例如，管 芯25的每个行和列包括取向为细长的晶体管段沿x方向对准 (aligned)的晶体管部分36a和取向为细长的晶体管段沿y方向对准 的交替的晶体管部分36b。晶体管部分36a和36b之间的空间包括伪硅 柱；也就是说，形成伪柱的硅不是有源晶体管区域。在图示的实施例中，管芯25包括三行和四列的晶体管部分36。图 7的实例中所示的棋盘式布局方式可以用来在几乎任何(在可行的限度 内)直线形状的管芯上生产单个分立的HVFET。虽然已经结合具体器件类型描述了以上实施例，但是本领域的普 通技术人员将理解多种变型和改变都在本发明的范围内。例如，虽然 已经描述了 HVFET,但是图示的方法、布局和结构同样适用于其他结构 和器件类型，包括肖特基、二极管、IGBT和双极型结构。因此，应当 将说明书和附图看作是示例性的而不是限制性的。
权利要求
1.一种晶体管，包括半导体管芯；被组织成多个部分的多个晶体管段，所述部分基本跨越所述半导体管芯设置，每个部分基本为方形，每个晶体管段具有具有长度和宽度的跑道形状，每个晶体管段包括包括延伸漏极区的柱，所述延伸漏极区通过所述半导体管芯沿垂直方向延伸；分别设置在所述柱的相对侧上的第一和第二介电区域，所述第一介电区域由所述柱横向包围，并且所述第二介电区域横向包围所述柱；分别设置在所述第一和第二介电区域中的第一和第二场板；其中第一部分包括设置成并排关系且长度沿第一横向取向的晶体管段，以及第二部分包括设置成并排关系且长度沿基本与所述第一方向正交的第二横向取向的晶体管段，所述第一部分与所述第二部分相邻设置。
2. 根据权利要求1所述的晶体管，其中所述柱还包括在所述半导 体管芯的顶表面附近设置的源极区以及将所述源极区与所述延伸漏极 区垂直分开的本体区。
3. 根据权利要求1所述的晶体管，还包括与所述本体区相邻的在 第 一和第二介电区域中设置的栅极，所述栅极与所述本体区和所述第 一和第二场板绝缘。
4. 根据权利要求1所述的晶体管，其中所述长度大于所述宽度至 少20倍。
5. 根据权利要求1所述的晶体管，其中第四部分包括设置成并排 关系且长度沿笫一横向取向的晶体管段，以及第三部分包括设置成并 排关系且长度沿第二横向取向的晶体管段，所述第一部分沿所述第二 横向与所述第二部分相邻设置，并且沿所述第一横向与所述第三部分相邻设置，所述第四部分沿所述第一横向与所述第二部分相邻设置， 并且沿所述第二横向与所述第三部分相邻设置。
6. 根据权利要求1所述的晶体管，其中所述第一和第二场板与所 述延伸漏极区完全绝缘，所述第一场板^皮所述柱横向包围，并且所述第二场板横向包围所述柱。
7. 根据权利要求1所述的晶体管，其中所述第一和第二部分中的 晶体管段的长度和宽度之比在大约30到80的范围内。
8. 根据权利要求1所述的晶体管，其中所述多个部分包括2N个 部分，其中N为大于或等于1的整数。
9. 一种晶体管，包括半导体管芯；被组织成多个部分的多个晶体管段，每个晶体管段具有长度和宽 度，所述长度大于所述宽度至少20倍，每个晶体管段包括半导体材料柱，所述柱包括沿垂直方向通过所述管芯延伸的 延伸漏极区；分别设置在所述柱的相对侧上的第一和第二介电区域，所述 第一介电区域由所述柱横向包围，并且所述第二介电区域横向包围所 述柱；分别设置在所述第一和第二介电区域中的第一和第二场板； 所述部分基本跨越所述半导体管芯设置成行和列，行或列中的相 邻部分被取向成使得所述相邻部分的第 一 个中的晶体管段的长度沿第 一方向延伸，并且所述相邻部分的第二个中的晶体管段的长度沿第二 方向延伸，所述第一方向基本正交于所述第二方向。
10. 根据权利要求9所述的晶体管，其中所述柱还包括在所述半 导体管芯的顶表面附近设置的源极区以及将所述源极区与所述延伸漏 极区垂直分开的本体区。
11. 根据权利要求9所述的晶体管，其中所述柱沿第一和第二横 向延伸以形成跑道形环或椭圓。
12. 根据权利要求9所述的晶体管，其中所述第一和第二场板与 所述延伸漏极区完全绝缘，所述第一场板被所述柱横向包围，并且所 述第二场板横向包围所述柱。
13. 根据权利要求10所述的晶体管，还包括沟槽栅极结构，其包 括分别设置在所述第一和第二介电区域中在所述柱的顶部附近与所述 本体区相邻的第一和第二栅极元件。
14. 根据权利要求9所述的晶体管，其中所述第一和第二部分中 的晶体管段的长度和宽度之比在大约30到80的范围内。
15. 根据权利要求9所述的晶体管，其中所述多个部分包括2N个 部分，其中N为大于或等于1的整数。
16. —种半导体晶片，包括衬底；在所述衬底上布置成行和列的多个管芯，每个管芯包括具有多个 晶体管段的晶体管，每个晶体管段具有基本跨越所述管芯延伸的长度 和宽度，每个管芯的晶体管段基本跨越所述管芯沿所述宽度布置成并排关系，每个晶体管段包括半导体材料柱，所述柱包括设置在所述管芯的顶表面附近的 源极区，以及沿垂直方向通过所述衬底延伸的延伸漏极区，所述柱沿 第 一和第二横向延伸以形成跑道形环或椭圓；分别设置在所述柱的相对侧上的第一和第二介电区域，所述 第 一介电区域由所述柱横向包围，并且所述第二介电区域横向包围所 述柱；分别设置在所述第一和第二介电区域中的第一和第二场板； 行或列中的相邻管芯被取向为使得所述相邻管芯的第 一 个中的晶 体管段的长度沿第一方向延伸，以及所述相邻管芯的第二个中的晶体 管段的长度沿第二方向延伸，所述第一方向基本正交于所述第二方向。
17. 根据权利要求16所述的半导体晶片，其中每个晶体管段还包 括将所述源极和延伸漏极区垂直分开的本体区。
18. 根据权利要求16所述的半导体晶片，其中所述第一和第二场 板与所述延伸漏极区完全绝缘，所述第一场板;陂所述柱横向包围，并 且所述第二场板横向包围所述柱。
19. 根据权利要求17所述的半导体晶片，还包括沟槽栅极结构， 其包括分别设置在所述第一和第二介电区域中在所述柱的顶部附近与 所述本体区相邻的第 一和第二栅极元件。
20. 根据权利要求17所述的半导体晶片，其中所述晶体管段的长 度和宽度之比在大约50到150的范围内。
21. 根据权利要求17所述的半导体晶片，其中所述多个管芯的每一个基本为方形。
22. 根据权利要求17所述的半导体晶片，其中所述多个管芯的每一个基本相同。
23. —种晶体管，包括 半导体管芯；被组织成多个部分的多个跑道形晶体管段，每个晶体管段具有长 度和宽度，所述长度大于所述宽度至少20倍，每个部分的晶体管段沿 所述宽度被布置成并排关系，每个晶体管段包括沿垂直方向延伸的半导体材料柱，所述柱具有设置在所述管 芯的顶表面附近的源极区，延伸漏4及区以及将源才及和延伸漏极区垂直 分开的本体区；分别设置在所述柱的相对侧上的第一和第二介电区域，所述 第 一介电区域由所述柱横向包围，并且所述第二介电区域横向包围所 述柱；分别设置在所述第一和第二介电区域中的第一和第二场板； 所述部分基本跨越所述半导体管芯设置成行和列，行或列中的相 邻部分被取向成使得所述相邻部分的第一个中的晶体管段的长度沿第 一方向延伸，并且所述相邻部分的第二个中的晶体管段的长度沿第二 方向延伸，所述第一方向基本正交于所述第二方向。
24. 根据权利要求23所述的晶体管，其中每个部分基本为方形。
25. 根据权利要求23所述的晶体管，其中所述第一和第二场板与 所述延伸漏极区完全绝缘，所述第一场板被所述柱横向包围，并且所 述第二场板横向包围所述柱。
26. 根据权利要求23所述的晶体管，还包括沟槽栅极结构，其包 括分别设置在所述第一和第二介电区域中在所述柱的顶部附近与所述 本体区相邻的第一和第二栅极元件。
27. 根据权利要求23所述的晶体管，其中所述第一和第二部分中 的所述晶体管段的长度和宽度之比在大约30到80的范围内。
28. 根据权利要求23所述的晶体管，其中所述柱沿第一和第二横 向延伸以形成跑道形环或椭圆。
29. 根据权利要求23所述的晶体管，其中所述多个部分包括2N 个部分，其中N为大于或等于1的整数。
全文摘要
本发明涉及棋盘式高电压垂直晶体管布局。在一个实施例中，将制造于半导体管芯上的晶体管布置成细长晶体管段的部分。所述部分基本跨越半导体管芯设置成行和列。行或列中的相邻部分被取向成使得所述相邻部分的第一个中的晶体管段的长度沿第一方向延伸，并且所述相邻部分的第二个中的晶体管段的长度沿第二方向延伸，所述第一方向基本正交于所述第二方向。要强调的是，提供该摘要是为了遵守需要摘要的规定以使得检索者或其他读者迅速确定本技术公开的主题。
文档编号H01L29/78GK101246905SQ20081008074
公开日2008年8月20日 申请日期2008年2月18日 优先权日2007年2月16日
发明者M·H·曼利, S·巴纳吉, V·帕塔萨拉蒂 申请人:电力集成公司
最新回复(0)