半导体零件和制造集成电路芯片的方法
专利名称：半导体零件和制造集成电路芯片的方法
技术领域：
本发明涉及适合磁头组件使用的半导体零件以及制造集成电路 芯片的方法。
技术背景硬盘装置是由具有密封结构的壳体制成。在壳体的内部通常具有 硬盘，它以高速转动，还有磁头组件，它安装在支臂的前端，由致动 器驱动。磁头组件具有磁头滑动器和磁头集成电路芯片，芯片安装在 悬臂上。磁头滑动器具有用薄膜工艺成型的磁头。磁头包括一个感应 磁头和一个磁阻磁头。磁头滑动器悬浮在高速转动的硬盘上方，距离 为亚微米级。感应磁头用于在硬盘记录信息，而磁阻磁头用于读出硬 盘上记录的信息。磁头集成电路芯片具有的功能是处理磁头的输入和/ 或输出信号，例如放大被磁阻磁头读出的弱信号。由于磁头滑动器悬浮在高速转动的硬盘上方距离亚微米级，希望 防止外来颗粒如灰尘等粘附在硬盘和磁头滑动器上，因为外来颗粒会 引起磁头破损。因此要求制成具有不易产生外来颗粒结构的磁头组件。图1A示出普通磁头组件的透视图，图1B为图1A所示磁头组件 圆圏部分A的剖面图。在图1A所示的磁头组件10内，磁头滑动器20安装在万向支架部件12上，万向支架部件设置在悬臂11的前端。如图IB所示，磁 头集成电路芯片30面向下安装在磁头集成电路安装零件15上，后者 位于悬臂ll的中部。磁头集成电路芯片30为支承芯片，其主芯片体 31由硅制成，为暴露的。磁头集成电路芯片30通常使用的基片材料为硅和GaAs，它们是 脆性的，易于开裂和破碎，因为这些材料具有晶体取向和高的弹性模 量，使材料很硬。因此，当芯片遭受外力时，例如当晶片切割为芯片 尺寸时，安装芯片操作时，以及安装芯片产生超声连接应力时芯片均 可产生外来颗粒(或粉末)。即使磁头集成电路芯片30在随后的过程中被清洗，但仍不可能 清除1微米或更小等级的极细小的外来颗粒。此外，在清洗过程中有 可能产生附加的外来颗粒。由此可见，由于振动或磁盘工作引起的气流使磁头集成电路芯片 分散成为外来颗粒时，这些外来颗粒可导致磁头破碎，从而降低磁盘 装置的可靠性。 发明内容因此，本发明的总的目的是提供解决了现有技术上述问题的新型 的半导体零件及制造集成电路芯片的方法。本发明的一个方面是提供了一种半导体零件，它具有主芯片体和 蒸发成型的保护层来包覆主芯片体。按照本发明的半导体零件，可以 借助设置保护层来防止由集成电路芯片产生外来颗粒。优选地，主芯片体的部分通过包覆的保护层暴露。优选地，上述主芯片体具有上表面，下表面和周边侧面，以及它 还具有在主芯片体的下表面上形成的集成电路；在主芯片体的下表 面上形成的导体凸起；在主芯片体的下表面上形成的下部充填层，使 导体凸起的前端通过下部充填层暴露，上述保护层包覆主芯片体的上 表面和周边侧面，以及包覆下部充填层的周边侧面。本发明的另一方面是提供制造集成电路芯片的方法，该芯片安装 在磁头组件上和形成它的部分。该方法具有以下步骤(a)在晶片的第一和第二表面上形成第一保护层，晶片在位于其相对面的第一和第 二表面之一具有导体凸起，(b)将具有第一保护层的晶片切割成一组芯片和(c)在每个切割的芯片的周侧边形成第二保护层；按照本发明 的方法，可以制造具有第一和第二保护层的半导体，并得到良好的生 产率。本发明的另一方面是提供一种制造集成电路芯片的方法，该芯片 安装在磁头组件上和形成它的部分，该方法具有以下步骤(a)在晶 片的第一表面上形成第一保护层，晶片在位于与第一表面相对的第二 表面上具有导体凸起，(b)在晶片粘接在薄膜的状态下，将具有第一 保护层的晶片切割成一组芯片，而并不切割薄膜，(c)仅从每个切割 的芯片的周边部分分离薄膜，以及(d)在每个芯片上形成第二保护层， 其状态是切割芯片的周边部分由薄膜分离。按照本发明的方法可以制 造在芯片中部具有第二保护层的半导体零件，并达到良好的生产率。本发明的另一方面是提供了一种制造集成电路芯片的方法，该芯 片安装在磁头组件上和形成它的部分，该方法具有以下步骤(a)将 薄膜粘接在具有导体凸起的晶片表面上，使围绕晶片表面上包括导体 凸起的部分，随后借助薄膜的波浪形使它变成芯片，(b)将具有薄膜 的晶片切割成一组芯片，以及(c)在每个切割芯片上形成保护层。按 照本发明的方法，有可能制造在上表面和周边侧面具有保护层的芯片。本发明的另 一方面是提供一种制造集成电路芯片的方法，该芯片 安装在磁头组件上和形成它的部分，该集成电路芯片具有主芯片体和 包覆主芯片体的保护层，该方法具有以下步骤(a)供给预定量的树 脂由喷嘴供至主芯片体上表面，树脂具有的表面张力小于与主芯片体 的浸润力，树脂的预定量大于形成保护层所需的量，(b)将喷嘴移至 接近主芯片体上表面高度相当于形成保护层厚度处，以及(c)以小于 与主芯片体浸润力的吸力吸树脂，从而清除形成主芯片体包覆的保护 层多余的树脂。按照本发明的方法，有可能高效制造包覆保护层的芯 片。本发明的另一方面是提供一种制造集成电路芯片的方法，该芯片安装在磁头组件上和形成它的部分，该集成电路芯片具有主芯片体，导体凸缘和包覆主芯片体的保护层，该方法具有以下步骤(a)在导 体凸起的尖前端挤压前用蒸发工艺在主芯片体和导体凸起上形成保护 层，(b)对着表面推压导体凸起以便同时顶压导体凸起的尖前端及使 包覆尖前端的保护层后退，从而暴露导体凸起的挤压部分表面。按照 本发明的方法，有可能制造带有未包覆保护层的暴露尖前端的导体凸 起的芯片，而芯片包覆有保护层。本发明的另 一方面是提供一种制造集成电路芯片的方法，该芯片 安装在磁头组件上和形成它的部分，该集成电路芯片具有主芯片体， 导体凸缘和包覆主芯片体的保护层，该方法具有以下步骤(a)在导体凸起的前端粘接脱模剂，(b)用蒸发工艺在包括导体凸缘的整个主 芯片体形成保护层，以及(c)清除具有脱模剂在其间的导体凸起前端 上的保护层部分，从而暴露出导体凸起的前端。按照本发明的方法， 有可能制造带有未包覆保护层的暴露前端的导体凸起的芯片，而芯片 包覆有保护层。
结合附图阅读以下详细说明，本发明的其他目的和特点将显而易见，附图中图1A示出普通磁头組件的透视图；图1B为图1所示磁头组件圆圏部分A的剖面图；图2A为按本发明的磁头组件第一实施例的透视图；图2B为图2A所示磁头组件圆圏部分B的剖面图；图2C为图2A所示磁头组件圆圈部分C的透视图；图2D为图2A所示磁头组件圆圏部分D的剖面图；图3A和3B为说明在第一实施例中集成电路芯片磁头的安装的剖面图；图4A至4D为Au凸缘成型的解释图；图5A为按本发明的磁盘装置的第一实施例的透视图；图5B为表示图5A所示磁盘装置的重要部分的侧视图；图6A为成型聚对二甲苯保护层设备的示意图；图6B为图6A所示圆圏部分E的剖面图；图7A为按本发明的磁头组件第二实施例的透视图；图7B为图7A所示磁头组件圆圏部分F的剖面图；图8A和8B为在说明第二实施例中安装具有第一结构的磁头集成电路芯片的剖面图；图9A至9E为说明第二实施例的制造磁头集成电路芯片第一方法的剖面图；图IOA至10G为说明第二实施例的制造磁头集成电路芯片第二 方法的剖面图；图11A至11F为说明第二实施例的制造磁头集成电路芯片第三方 法的剖面图；图12A至12F为说明第二实施例的制造磁头集成电路芯片第四方 法的剖面图；图13为保护层成型设备的示意图；图14A至14C为图13所示保护层成型设备的剖面图，用以解释 保护层的成型过程；图15A至15B为剖面图，用以解释图13所示设备的保护层的成 型过程；图16为第二实施例可能使用的具有第二结构的磁头集成电路芯 片的剖面图；图17A至17D为说明制造图16所示磁头集成电路芯片的第一方 法的剖面图；图18A至18D为说明制造图16所示磁头集成电路芯片的第二方 法的剖面图；图19A~19D为说明制造图16所示磁头集成电路芯片的第三方 法的剖面图；图20A至20D为说明制造图16所示磁头集成电路芯片的第四方 法的剖面图；图21A至21D为说明制造图16所示磁头集成电路芯片的第五方 法的剖面图；图22A至22D为说明制造图16所示磁头集成电路芯片的第六方 法的剖面图；图23A至23B为说明制造图16所示磁头集成电路芯片的笫七方 法的剖面图；图24A至24D为说明制造图7A所示磁头组件另一种制造方法的 剖面图；图25为第二实施例可能使用的具有第三结构的磁头集成电路的 剖面图；图26A至26E为说明制造图25所示磁头集成电路芯片的方法的 剖面图；图27为第二实施例可能使用的具有第四结构的磁头集成电路芯 片的剖面图；图28A至28E为制造图27所示磁头集成电路芯片的方法的解释图；图29为第二实施例可能使用的具有第五结构的磁头集成电路芯 片的剖面图；图30A至30F为说明制造图29所示磁头集成电路芯片的方法的 剖面图；图31为第二实施例可能使用的具有第六结构的磁头集成电路芯 片的剖面图。图32A至32F为说明制造图31所示磁头集成电路芯片的方法的 剖面图；图33为第二实施例可能使用的具有第七结构的磁头集成电路芯 片的剖面图；图34A和34B为第二实施例可能使用的具有第八结构的磁头集 成电路芯片的剖面图和底视图；图35A和35B为说明当将晶片结构切割为磁头集成电路芯片时防止磁头集成电路芯片移动的方法的剖面图；图36A为按本发明的磁头组件第三实施例的透视图；图36B为图36A所示磁头组件圆圏部分G的剖面图；图36C为图36A所示磁头组件圆圏部分H的透视图；图37为图36A和36B所示磁头集成电路芯片的透视图；图38为图36B所示紫外线固化树脂层成型方法的解释图；图39A和39B为本发明的连接设备的第一实施例的前视图和侧视图；图40A, 40B和40C为连接设备第一实施例的封闭元件的工作解释图；图41为在连接设备第一实施例中半导体芯片运输的解释图；图42为在连接设备第一实施例中半导体芯片定位的解释图；图43为在连接设备第一实施例中超声连接的解释图；图44为连接设备第一实施例的封闭元件工作的解释图；图45为说明连接设备第一实施例工作的时间表图；图46为按本发明的连接设备第二实施例的前视图；图47为说明连接设备第二实施例中捕捉半导体芯片的前视图；图48为说明连接设备第二实施例中运输半导体芯片的前视图；图49为说明连接设备第二实施例中对半导体芯片加压的前视图；图50为说明连接设备第二实施例中超声连接的前视图；图51为说明连接设备第二实施例中连接后连接工具工作的前视图；图52为按本发明的连接设备第三实施例的前视图； 图53为说明连接设备第三实施例中连接头的工作前视图； 图54为说明连接设备第三实施例中对半导体芯片加压的前视图； 图55为说明连接设备第三实施例中超声连接的前视图；以及 图56为说明连设备第三实施例中连接后连接工具工作的前视图。
具体实施方式
(第一实施例)图2A示出按本发明的磁头组件第一实施例的透视图。图2B示 出图2A所示磁头组件圆圏部分B的横剖面图。图2C示出图2A所示 磁头组件圆圏部分C的透视图，以及图2D示出图2A所示磁头组件圆 圏部分D的剖面图。如图2A至2D所示，磁头组件50具有磁头滑动器70，它安装在 万向支架52上。万向支架52设置在悬臂51沿方向Xi的前端。磁头 集成电路芯片安装零件53设置在悬臂51的中部，以及暴露的磁头集 成电路芯片80面向下安装在磁头集成电路芯片安装零件53内。此外， 暴露的磁头集成电路芯片80包覆一层蒸发工艺成型的聚对二曱苯聚 合物蒸发层110。磁头集成电路芯片80是暴露的是因为由悬臂51凸 起的高度有限制。如图2B所示，悬臂51具有一组在极薄的不锈钢板顶面上形成的 铜导线图形55。铜丝图形55是在包覆不锈钢板54的聚酰亚胺绝缘层56上形成 的。铜导线图形55用聚酰亚胺绝缘层57保护。如图2C所示，磁头滑动器70具有侧端面71，它带有磁头72， 导线图形(图中未示出)和4个电极73。在顶面74上设有轨道75。 磁头72是用薄膜工艺成型的，它具有搭接的感应磁头和磁阻磁头的结 构(图中未示出)。磁头滑动器70连接在万向支架52上。导线图形 55末端的电极73和电极76用金球(Au)热压连接工艺连接。图3A和3B为说明第一实施例中安装磁头集成电路芯片的剖面图。如图2D所示，在磁头集成电路芯片安装零件53内，电极58设 置在导线图形55的末端。如图3A所示，每个电极58具有镍层(Ni) 60和金(Au层61，搭接在铜基零件59上，而金属暴露在表面上。磁头集成电路芯片80具有集成电路82，它是在图3A所示的硅 (Si)主芯片体81的下表面81a上成型的。此外，磁头集成电路芯片 80具有在铝(Al)电极83上成型的金(Au)凸起84，金凸起设在下 表面81a上。磁头集成电路芯片80的安装如图3B所示。换句话说，悬臂51 固定在平台110上，其状态是磁头集成电路芯片80面向下取向，每个 金凸起84的定位与相应的电极58匹配。磁头集成电路芯片80在此位 置在室温下受压，并且施加超声波数秒，使每个金凸起84和相应电极 58的金层61实现超声连接。金凸起84和相应电极58的金层61在界 面相互顶住对方摩擦，最终被超声连接连接到一起。如图2D所示，磁头集成电路芯片80与悬臂51的连接可靠性由 于下部充填层85改进，下部充填层充填在磁头集成电路芯片80的下 表面侧及芯片80与悬臂51之间的空隙。并且，集成电路82也受到下 部充填层85的保护。用蒸发成型的聚对二曱苯层110包覆主芯片体81的上表面81b， 整个侧面81c，以及下部充填层85的周边侧面85a。如同下述聚对二 甲苯层IIO是用化学蒸发沉积法(CVD)成型的和非常薄。因此，由 于包覆聚对二甲苯层使磁头集成电路芯片80高度的增加非常小，并且 磁头集成电路芯片80的高度不会超过包覆聚对二曱苯层110的磁头滑 动器70上表面的高度。此外，由于包覆聚对二甲苯层IIO使磁头集成 电路芯片80重量的增加微不足道，因为聚对二甲苯层IIO非常薄。并 且，由于聚对二甲苯层非常薄，即使聚对二曱苯层110包覆在磁头集 成电路芯片的周边部分，也不会影响悬臂51的弹性。聚对二甲苯层110的成型方法将在后面说明。聚对二曱苯层IIO具有以下特性。也就是说，聚对二曱苯层IIO 的杂质含量低，因此产生的气体少。此外，聚对二甲苯层110与硅的 连接性好，并且聚对二曱苯层110的强度可经受清洗。图4A至4D为金凸起84成型的解释图。金凸起84按图4A至4D所示方式成型，与导线连接的情况相似。 使金丝91的一端由连接器毛细管90的前端伸出，形成图4A所示的 金珠92，然后毛细管卯下降从推动金珠92顶住磁头集成电路芯片80 的电极82，如图4B所示，以及施加超声波和加热使金珠92连接到电 极82上。丝夹(图中未示出)夹持暴露于毛细管90外面的金丝91的上端和毛细管90被拉向上方，从而拉出和切割金丝91,如图4C所示。 此后，金凸起84的尖部83a被玻璃板93压平，如图4D所示。图5A为按照本发明的磁盘装置第一实施例的透视图。图5B为 图5A所示磁盘装置重要部分的侧视图。磁盘装置第一实施例使用图 2A至2D所示磁头组件的第 一 实施例。在磁盘装置的第 一实施例中， 本发明应用于硬磁盘装置。磁盘装置100的组件通常包括图5A所示的壳体101,可转动硬 磁盘102，致动器103，以及由致动器103转动的设置在壳体101内的 臂104。例如，如图5B所示，可设置2个磁盘102。致动器103具有 线圏和永久磁铁，致动器为电磁驱动。磁头组件50安装在每个臂104 的前端。隔片(图中未示出)沿图2A方向X2固定在悬臂51的底面， 以及隔片固定在臂104上。当磁盘102转动和致动器103使臂前后转 动时，磁头组件50沿磁盘103的径向移动，可接触到预定的轨道以便 相对预定轨道记录和/或读出有关的信息。聚对二甲苯层110包覆主芯片体81的上表面81b和整个侧表面 81c。因此，防止了由主芯片体81分离出硅颗粒或粉末等外来颗粒， 其结果是磁盘装置100的可靠性较现有技术有大的改进，不会产生磁 头破碎。另一方面，下部充填层85的周边侧面85a也包覆聚对二甲苯层 110,因此也防止了由下部充填层85的周边侧面分离出外来颗粒。因 此，与只有暴露的磁头集成电路芯片80包覆聚对二甲苯层110的情况 比较，磁盘装置100大大增加了可靠性，不会产生由于外来颗粒引起 的磁头破碎，因为已防止了外来颗粒的产生。以下，参考图6A和6B说明包覆主芯片体81和下部充填层85 周边侧面85a的聚对二甲苯层110的成型方法。图6A为聚对二甲苯 层110的成型设备图，图6B为图6A所示圆圏部分E的剖面图。如图6A所示，聚对二甲苯层IIO是用化学气相沉积法(CVD) 成型的。化学气相沉积法借助金属卣化物或类似化合物在高温下热分 解或氢还原在物体表面上形成金属化合物层如金属、合金和碳化物层。化学气相沉积设备120包括蒸发室121，热分解室122和真空沉 积室123，它们按图6A所示顺序地排列。真空泵124与真空沉积室 123连接。聚对二甲苯125作为原材料供给蒸发室121。半成品的磁头组件50X被放置在真空沉积室123内的平台123a 上。半成品的磁头组件50X具有安装在悬臂51上的磁头滑动器70和 磁头集成电路芯片80，以及在此状态下半成品磁头组件50X的一部分， 包括相应于磁头集成电路芯片80的部分按图6B所示用掩蔽层130掩 蔽。在蒸发室121内被蒸发的聚对二曱苯粒子126被真空泵124抽吸 到达热分解室122,在其中进行聚对二甲苯粒子126的热分解，以形 成自由基单体127。自由基单体127移向真空沉积室123和沉积在半 成品磁头组件50X上，从而形成聚对二曱苯层110。最后，由真空沉积室取出半成品磁头组件50X,清除掩蔽层130 而完成图2A所示的磁头组件50。完成的磁头组件50具有聚对二曱苯 层110包覆主芯片体81的上表面81b。整个侧面81c，以及下部充填 层85的周边侧面85a。(第二实施例)图7A为按本发明的磁头组件第二实施例的透视图，图7B为图 7 A所示磁头组件圆圏部分F的剖面图。图7A所示磁头组件50A的构造与图2A所示磁头组件50基本相 同，但包覆的聚对二甲苯层IIO除外。在图7A和7B内与图2A和2D内相应零件相同的零件使用同样 的标号，因此其说明省略。如图7B放大比例所示，该实施例的聚对二曱苯层110包覆主芯 片81的上表面81b，整个侧面81c，下表面81a，以及金凸起84的周 边。特别是因为主芯片体81的上表面81b，以及整个侧面81c包覆聚 对二甲苯层IIO,防止了硅颗粒从暴露的磁头集成电路芯片80A分离 出，从而防止了外来颗粒或粉末的产生。图8A和8B为说明第二实施例中具有第一结构的磁头集成电路 芯片80A的安装的剖面图。在这种方案中，有关磁头集成电路芯片81A 的聚对二曱苯层110的成型是在悬臂51上安装磁头集成电路芯片80A 之前进行的。聚对二曱苯层IIO是把磁头集成电路芯片80A放在图6A 所示真空沉积室123内而成型的。磁头集成电路芯片80A包覆聚对二 曱苯层IIO后安装在悬臂51上和用超声连接工艺连接，如图8B所示。 金凸起84前端上的聚对二曱苯层110部分被超声连接引起的上述摩擦 而清除，金凸起84和金层61的超声连接可以用正常方式进行。以下，将说明图8A和8B所示磁头集成电路芯片的各种制造方法。在下面所述的方法中，是在晶片切割成单独的芯片之前在晶片上 形成防止外来颗粒分散的保护层，而不是在晶片切割之后在每个芯片 上形成保护层。图9A至9E为说明制造磁头集成电路芯片80A第一种方法的剖面图。在图9A中，用晶片161和一组金凸起84制成晶片结构160。大 量的集成电路82成阵列设在晶片161的下表面161a。此外，大量的 凸起84也设在晶片161下表面161a的相应电极83上。首先，如图9A所示进行化学气相沉积工艺。将晶片结构160的 带凸起84的下表面161a面向下放置在托盘170上，在此状态进行化 学气相沉积。结果在晶片161的上表面161a和下表面161b和每个凸 起84表面上形成聚对二甲苯层110，如图9B所示。接着，薄膜171连接到晶片结构161的上表面，以及如图9C所 示，晶片结构161上面向下翻转。晶片结构161放置在切割台172上， 用高速转动的切割锯173切割成一组芯片162。图9D示出处于切割后 的晶片结构161。在图9D中示出切割形成的切割槽163。切割这样进 行，使薄膜171保持半切割或切割一半状态，而切割的芯片不致于分 成片，换句话说，切割的芯片162仍保持在薄膜171上整齐排列的状 态。随后进行第二次化学气相沉积，即再进行一次化学气相沉积。第二次化学气相沉积主要是在芯片162整个侧面上形成聚对二曱苯层 110。第二次化学气相沉积的结果是如图9E所示，每个芯片162的整 个侧面162a上有效地形成了聚对二甲苯层110a,它重叠在已形成的 聚对二甲苯层110上。这样，制成了磁头集成电路芯片组165。在磁头集成电路芯片组 165中，(如图8A和8B所示)，大量的磁头集成电路芯片80A排列 成行和连接在薄膜171上。这种磁头集成电路芯片组165供应给下一 制造过程，例如放在运输托盘中运输。第 一种方法的优点可以总结如下。聚对二甲苯层的蒸发沉积过程 是在晶片切割成单独的芯片之前进的，因此可以同时对大量的芯片形 成聚对二曱苯层。与晶片切割成单独的芯片后对每个单独的芯片形成 聚对二甲苯层的情况比较，第一种方法可以相当高的生产率制造图8A 和8B所示的磁头集成电路芯片80A。图10A至10G为说明制造磁头集成电路芯片80A第二种方法的 剖面图。图IOA至IOD所示的过程与图9A至9D所迷相同。在图10D 所示的过程之后，进行图IOE或图IOF所示的过程，即清除图IOD切 割过程中可能产生的碎片或剥落层164。在图10E中，在切割后激光束174辐射至切槽163的边缘和沿边 缘扫描。因此，激光束174辐射至碎片或剥落层164上，结果使碎片 或剥落层被激光束174加热熔化，从而将它们清除掉。另一方面，在图10F中，晶片浸在盐酸中进行碎片或剥落层164 的化学清除。浸泡时间控制在仅能清除碎片或剥落层164。清除碎片 或剥落层164后，晶片清洗以清除晶片上保留的盐酸。之后，在图10E或10F所示过程后，进行图IOG所示的第二次 化学气相沉积，与图9E上的化学气相沉积相同。第二次化学气相沉 积的结果是如图10E所示，每个芯片162的整个侧面162a上有效地 形成聚对二甲苯层110a，重叠在已形成的聚对二曱苯层110上。这样， 制成具有大量的如图8A和8B所示磁头集成电路芯片80A排列阵列和连接在薄膜171上的磁头集成电路芯片组165。第二种方法可获得与上述第一种方法同样的优点。此外，虽然切 割产生碎片或剥落层可引起外来颗粒的产生，但按第二种方法可有效 地清除这些碎片或剥落层164。因此，形成的聚对二甲苯层110和110a 具有高质量，由磁头集成电路芯片80A产生外来颗粒问题得到有效地防止。图11A至11F为说明制造磁头集成电路芯片80A第三种方法的 剖面图。图IIA和IIB所示的过程与图9A和9B所述相同。在图11B 所示过程之后，激光束180和181分别辐射至图IIC所示的晶片161 的表面161a和161b，从而沿着与上述切割锯173切割路径相似的路 径成行地扫描晶片161。因此宽度为Wi的聚对二甲苯层110的一部分 166被激光束180和181加热和熔化清除掉。清除聚对二曱苯层110 的部分166的宽度Wi比随后形成的切割槽163的宽度\￥2在两边宽出 一个宽度\￥3。由于部分166在聚对二甲苯层110时被加热和熔化清除， 不会产生聚对二甲苯层110的碎片和剥落层。之后，如图IID所示，晶片161被切割锯173切成阵列，从而形 成图11E所示一组芯片162。切割槽163位于清除聚对二甲苯层110 的部分166的中心，因此不会与形成聚对二甲苯层110的部分重叠。 换句话说，如图11E所示，聚对二甲苯层110的边缘在宽度为\￥2的 切割槽163的两边后撤了宽度W3。因此，聚对二甲苯层110不会被切 割锯173切割，以及不会因切割而产生聚对二甲苯层110的碎片和剥 落层。在此之后，如图11F所示进行第二次化学气相沉积，与图9E所 述化学气相沉积相似。第二次化学气相沉积的结果是有效地在每个芯 片162的整个侧面162a上形成聚对二曱苯层110a,如图11F所示， 重叠在已形成的聚对二曱苯层IIO上。这样一来，具有大量的如图8A 和8B所示磁头集成电路芯片80A排成阵列和连接在薄膜171上的磁 头集成电路芯片组165制成。按照第三种方法，可以获得与上述第一和第二种方法相同的优图12A至12F为说明制造磁头集成电路芯片80A的第四种方法 的剖面图。如图12中所示，具有宽度W!的掩蔽层l卯和191分别在晶片 161的上下表面161a和161b顺序形成。在此状态进行第一次化学气 相沉积，形成图12B所示的聚对二甲苯层110。聚对二甲苯层110形 成在晶片161的上下表面161b和161a,掩蔽层190和191，以及每个 凸起84的表面上。随后，掩蔽层l卯和191被清除掉。因此，聚对二甲苯层110被 清除掉宽度Wl (如图12C所示)。不会产生聚对二曱苯层110的碎 片或剥落层。在此之后，图12D， 12E和12F所示的过程与图IID， 11E和11F 所述相似，例如切割晶片161和进行第二次化学气相沉积。结果制成 具有大量的如图8A和8B所示的磁头集成电路芯片80A排成阵列和连 接在薄膜171上的磁头集成电路芯片组165 (如图12F所示)。按照第四种方法，可以获得与上述第一和第二种方法相同的优点。以下说明保护层的另一种成型方法，它包覆图7B所示的磁头组 件50A的支承的主芯片体81。按照这一方法，包覆主芯片体81的保护层是用涂层工艺形成的。 由于近年来硬磁盘装置的厚度大大减少，磁头集成电路芯片80A从悬 臂51凸起的高度也受限制。因此，包覆主芯片体81的保护层的厚度 必须为50微米或更小。由此可见，用涂层工艺形成包覆主芯片体81保护层的方法特别 适合于满足磁头集成电路芯片80A的上述高度减小。此外，使用涂层工艺形成包覆主芯片体81保护层的方法，磁头 组件50A可顺序进行芯片安装工序，下部充填成型工序，以及涂层工 序而成型。图13为保护层成型设备的示意图。图13所示的保护层成型设备200具有一平台201， 一升降机构203可沿平台上直立的立柱202在 Z1和Z2方向移动，由升降机构203水平伸出的支臂204，激光位移 测量装置205，在支臂204上整体安装的喷嘴206,紫外线辐射装置 210，与升降机构203和激光位移测量装置205连接的位置控制器207， 与喷嘴206连接的泵208，以及控制保护层成型设备200的控制电路 209。保护层成型设备200的保护层成型过程见图14A至14C及图15A 和15B。首先，准备图14A所示的组件220。在该组件220中，主芯片体 81用下表面81a上的凸起84安装在悬臂51上，以及下部充填层85 充填入主芯片体81下表面侧的间隙内。凸起84未被保护层包覆，因 此，主芯片体81上的凸起84以及悬臂上的电极58可满意地连接，与 中间保护层部分无干涉。换句话说，凸起84和电极58的连接具有高 的可靠性。组件220放置在保护层成型设备200的平台201上，如图14A所 示，以及激光位移测量装置205用于测量喷嘴206的前端和主芯片体 81顶面之间的J巨离。之后，如图14B所示，由喷嘴206把预定量的紫外线固化丙烯酸 树脂221供至主芯片体81的顶面上。当用紫外线辐射时，紫外线使丙 烯酸树脂221固化。树脂221的预定量大于完全包覆主芯片体81最终 需要的量。树脂221的特点是其表面张力小于相对硅主芯片体81的浸 润力。以下，如图14C所示，喷嘴206移近主芯片体81的顶面，并且 喷嘴206在水平方向正确移动，使树脂221分布在主芯片体81的顶面 上及粘接到主芯片体81的周边。在这种情况下，在主芯片体81顶面 上的树脂221在中心部分由于表面张力有凸起222，以及树脂221的 厚度尚未控制。之后，如图15A所示，喷嘴206移动至主芯片体81顶面的中心， 以及喷嘴206的高度控制在使喷嘴206的前端与主芯片体81的顶面之间的距离"a"为50微米。距离"a"可参考开始用激光位移测量装置获得 的距离测量值调节。之后启动泵208来抽吸和清除过量的树脂221。喷嘴206的吸力调节至小于树脂221对硅主芯片体81的浸润力。 以这种方式调节吸力和浸润力的关系，有可能防止主芯片体81的顶面 暴露，以及有可能在主芯片体81的顶面有效地形成厚度50微米的树 脂层223。最后，如图15B所示，紫外线辐射装置210把紫外线辐射至树脂 层223使其固化。作为结果，主芯片体81的顶面和周边侧面包覆厚度 约50微米的固化树脂层224。如果表面张力大于浸润力，则树脂221将形成类似于水滴和液滴， 则难以把树脂221分散开。此外，如果吸力大于浸润力，则主芯片体 81的顶面一旦浸润，就会变成部分暴露，不能获得希望的覆盖率。由此可见，在主芯片体81上形成固化的树脂层224包括以下步骤1) 供给预定量的多于形成约50微米厚的固化的树脂层224所需 量的树脂221;2) 确定树脂221的型号或种类，使其表面张力小于对主芯片体 81的浸润力；3) 确定泵208的吸力和树脂221的型号或种类，使泵208的吸 力小于对主芯片体81的浸润力；以及4 )当抽吸和清除主芯片体81上多余的树脂221时用控制喷嘴206 高度的方法控制固化的树脂层224的厚度。当然，可以使用其他树脂，如热固性环氧树脂代替紫外线固化的 丙烯酸树脂221。在这种情况下使用图15B的加热法代替紫外线辐射 固化热固性环氧树脂。在第二实施例中，有可能在悬臂51上安装具有改进的第一种结 构的如图16所示的磁头集成电路芯片80B，以代替图8A和8B所示 的磁头集成电路芯片80A。图16所示的磁头集成电路芯片80B不具有 在凸起84的前端部分140形成的聚对二曱苯层110，从而使凸起84的前端部分140暴露。当用超声连接法在悬臂51上安装磁头集成电路芯片80B时，不 需要象在磁头集成电路芯片80A的情况下那样，去破碎和清除聚对二 甲苯层110的部分。因此，在悬臂51上超声连接磁头集成电路芯片 80B比磁头集成电路芯片80A的效果好。磁头集成电路芯片80B可以用以下方法制成图17A至17D所 示的第一种方法，图18A至18D所示的第二种方法，图19A至19D 所示的笫三种方法，图20A至20D所示的第四种方法，图21A至21D 所示的第五种方法，图22A至22D所示的第六种方法，或图23A和 23B所示的第七种方法。图17A至17D所示的第一种方法使用易于缩凹的软片150。首先， 如图17A和17B所示，磁头集成电路芯片80放在软片150上面和被 推压顶住软片150，使软片150变形和凸起84的前端部分突入软片 150。结果是凸起84的前端部分被软片150掩蔽。在这种情况下，把 图17B所示结构置入图6A所示的真空沉积室123内，以便形成图17C 所示的蒸发的聚对二甲苯层110。当磁头集成电路芯片80从软片150 中移出时，获得磁头集成电路芯片80B (如图17D所示)。图18A至18D所示的第二种方法使用具有胶粘剂层152的薄片 153，胶粘剂层是胶粘剂涂覆在薄片主体151上制成的。首先，如图 18A和18B所示，磁头集成电路芯片80放在薄片153上面受推压顶住 薄片153，使凸起84的前端部分突入胶片153。结果是凸起的前端部 分被薄片153掩蔽。在这种情况下，把图18B所示的结构置入图6A 所示真空沉积室123内，以便形成图18C所示的蒸发的聚对二曱苯层 110。当磁头集成电路芯片80由软胶片153移出时(如图18D所示)， 获得磁头集成电路芯片80B。图19A至图19D所示的第三种方法，使用具有凹槽241的框架 240。凹槽241的尺寸大于磁头集成电路芯片80为10至50微米，使 磁头集成电路芯片的大约一半可以放置在凹槽241内。首先，如图19A和19B所示，^磁头集成电路芯片80面向下置于托盘240的凹槽241内。在沿磁头集成电路芯片80高度的方向上，磁 头集成电路芯片80的大约一半放置入凹槽21内。此外，凹槽内壁和 磁头集成电路芯片80的周边侧面之间的间隙为约10至50微米。之后，如图19C所示，进行化学气相沉积以形成聚对二甲苯层 110。由于磁头集成电路芯片80的周边侧面和凹槽内壁之间的间隙g 极小，仅为10至50微米，图6A所示的自由基单体127不容易进入 凹槽241内。因此，在主芯片体81的暴露的顶面和周边侧面形成希望 厚度为2微米的聚对二曱苯层110，以及位于凹槽241内的凸起84的 表面上形成的聚对二甲苯层110b的厚度减至1.4微米，它比厚度为2 微米的聚对二甲苯层110约薄30%。如图19D所示，从托盘240的凹 槽241中取出磁头集成电路芯片80,获得磁头集成电路芯片80B。在磁头集成电路芯片安装在磁头组件50A的悬臂51上的情况下， 它具有的凸起84带有在表面上形成的2微米厚的聚对二曱苯层，则每 个凸起的剪切强度为25克，另一方面，在磁头集成电路芯片80B安 装在磁头组件50A的悬臂51上，而在凸起84的表面上形成1.4微米 厚的聚对二甲苯层110b。如本实施例所示，则每个凸起的剪切强度为 40克，比以上情况提高了60%。在图20A至20D所示的第四种方法中，制备磁头集成电路芯片 80具有带未受挤压尖部84a的凸起84 (如图20A )。磁头集成电路芯 片80面向下放在玻璃板250上。在此状态进行化学气相沉积，形成图 20B所示的聚对二曱苯层110。然后，磁头集成电路芯片80被压力机 的压头251推压顶住玻璃板250,如图20C所示。当磁头集成电路芯 片80推压顶住玻璃板250时，凸起84的尖部84a被压平，从而破坏 了在凸起84尖部84a形成的聚对二曱苯层110部分。当从玻璃板250上取下磁头集成电路芯片80时，获得图20D所 示磁头集成电路芯片80B。在该磁头集成电路芯片80B内，主芯片体 81和凸起84包覆聚对二甲苯层IIO，而凸起84的压平尖端84b没有 包覆聚对二曱苯层IIO，凸起材料暴露在尖端84b。当然，第一次化学气相沉积可获得比最终希望获得厚度小的聚对二曱苯层110，以及第二次化学气相沉积在压平凸起84的尖部84a后 进行以获得希望厚度的聚对二甲苯层110。在图21A至21D所示的第五方法中，准备了如图21A所示涂有 脱模剂261的平台260。在本实施例中，使用全氟聚醚油作为脱模剂 261。这种全氟聚醚油为图6A所示真空沉积室123使用的聚合物含氟 油的一种。磁头集成电路芯片80面向下放在平台260上，随后从平台 260上分离下，使得脱模剂层261a转移到凸起84尖端的表面上。之后，如图21B所示， 一磁头集成电路芯片80面向下》文在平台262 上，进行化学气相沉积以形成聚对二甲苯层110。在凸起84的尖部， 聚对二甲苯层110是包覆在脱模剂层261a上，聚对二甲苯层110在脱 模剂261a上的粘接强度很弱，因此使用胶粘带很容易清除在脱模剂上 面的聚对二甲苯层110。如图21C所示，磁头集成电路芯片80的保持方式是主芯片体81 粘接在胶粘带263上，凸起84的尖部粘接在另 一胶粘带264上。最后，如图21D所示，剥离胶粘带264。结果是在凸起84尖部 的聚对二曱苯层110与脱模剂层261a —起被清除，从而暴露凸起84 的尖部。这样一样，获得磁头集成电路芯片80B。在图22A至22DD所示的第六种方法中，将固体树脂如松香油用 异丙醇溶剂溶解和涂在平台270上形成图22A所示的松香油层271。 如同后述，木>香油层271可用清洗法清除。^磁头集成电路芯片80面向 下放在平台270上，使松香油层271转移到凸起84的尖部。之后，磁头集成电路芯片80面向下放在平台272上，如图22B 所示，以及进行化学气相沉积以形成聚对二甲苯层110。当磁头集成电路芯片80如图22C所示离开平台272时，在凸起 84上覆盖松香油层271a。此外，在凸起84的尖部松香油层271a暴露。最后，磁头集成电路芯片80面向上放置和用乙醇清洗。清洗的 结果是松香油层271a被溶解和清除，如图22D所示，从而暴露凸起 84的尖部。这样一来，获得磁头集成电路芯片80B。在图23A和23B所示的第七种方法中，图23A所示的过程在以上图9E所示过程后进行。如图23A所示，压平玻璃板280被推压顶 住磁头集成电路芯片组165的凸起84。因此，凸起84的尖部被压平， 从而破坏了凸起84尖部84a上的聚对二甲苯层110部分。当压平玻璃板280上升时，获得图23B所示磁头集成电路芯片组 1660。在磁头集成电路芯片组1660上排列的每个磁头集成电路芯片 80B的凸起84的尖部84b未包覆聚对二甲苯层110，凸起材料暴露在 尖部84b。图24A至24D为说明制造磁头组件另一种方法的剖面图。如图24A和24B所示，磁头集成电路芯片80C具有第二结构， 它具有集成电路82和在硅主芯片体81的下表面81a上形成的铝电极 83。此外，整个主芯片体81包覆着聚对二甲苯层110。按照本方法，金凸起84A设置在悬臂51上，而不是在主芯片体 81上。如图24C所示，凸起84A设置在悬臂51的相应电极58上。 每个凸起84A具有尖部84Aa。如图24D所示，对磁头集成电路芯片80C施加超声波，使凸起 84A的尖部84a被压扁，并把电极83连接在相应的凸起84A。在超声 连接过程中，包覆电极83的聚对二曱苯层IIO部分被清除。因为尖部 84a设置在凸起的前端，包覆电极83的聚对二甲苯层IIO被更有效地 清除。在第二实施例中，也有可能使用图25所示具有笫三结构的磁头 集成电路芯片80D代替图7B所示磁头集成电路芯片80A。在图25所示的磁头集成电路芯片80D中，在与下表面81a相对 的主芯片体81的上表面81b上聚对二甲苯层110部分被清除。换句话 说，主芯片体81的上表面81b部分暴露。上表面81b的暴露部分145可用等离子工艺形成，例如，在主芯 片体81的整个表面上形成聚对二甲苯层IIO后将上表面81b待暴露部 分进行等离子加工。当磁头集成电路芯片80D加工和产生热时，热量会通过主芯片体 81上暴露的上表面81b的暴露部分145直接释放至周围的空气中。因此，与在主芯片体81的整个表面上形成聚对二甲苯层110的情况比较， 即图8A所示磁头集成电路芯片80A的情况比较，有可能改善热释放 特性，特别是由于聚对二甲苯层IIO是由热传导性不良的树脂材料制 成。如上所述，外来颗粒主要由于开裂或掉块产生在主芯片体81的 隅角部分处。因此，即使如果在主芯片体81的上表面81b的中部没有 聚对二甲苯层110，也不会产生外来颗粒的问题。此外，还有可能在 主芯片体81的暴露部分145设置极薄的散热片。图26A至26E为说明制造图25所示的磁头集成电路芯片80D方 法的剖面图。如图26A和26B所示，薄膜171粘接在晶片结构160的与带凸 起84表面相对的表面上。之后，如图26C所示，晶片结构160放置 在切割台172上，使凸起84面向上。从高速转动的切割锯173将晶片 161切割成排成阵列的一组芯片162。每个切割的芯片保持在行中与薄 膜171连接。下一步，切割的晶片161固定在化学气相沉积设备所设的薄膜吸 引装置290上，薄膜171被泵291的操作吸引住，如图26D所示。薄 膜吸引装置290具有支承板元件292。支承板元件292包括一组吸孔 292a，及圆柱292b。每个圆柱292b支承排成阵列的一组芯片162中 相应的一个。当泵291工作时，在圆柱292b支承的各部分之间的薄膜171部 分从芯片162上分离，如图26D所示。换句话说，由上面观察时，薄 膜171仍保持连接在芯片162矩形表面162b的中部，但薄膜171已与 矩形表面162b的周边部分分离。其结果是在矩形表面162b的周边部 分形成空隙293，空隙293与切割槽163连通。在图26所示状态下进行化学气相沉积。气体通过切割槽163和 达到空隙293，从而形成如图26E所示的聚对二甲苯层110。对于芯 片162的矩形表面162b，在对应于空隙193的周边部分形成聚对二曱 苯层110,但与薄膜171连接的中部并不形成。这样一来，制成图25所示的磁头集成电路芯片80D。在第二实施例中，也有可能使用图27所示的具有第四种结构的 磁头集成电路芯片80E，以代替图7B所示的磁头集成电路芯片80A。在图27所示的磁头集成电路芯片80E中，在主芯片体81的上表 面81b和周边侧面81c上形成聚对二曱苯层110，但在凸起84的下表 面81a上不形成。图28A至28E为说明制造图27所示的磁头集成电路芯片80E方 法的示意图。如图28A和28B所示，薄膜300粘接在带有凸起84的晶片结构 160的表面上。薄膜300具有波紋形，使可以包覆凸起84，但也粘接 到晶片结构160上将被切割锯切割的部分301。换句话说，薄膜300 包覆晶片的每一部分在切割过程后整体变成芯片，因此薄膜300粘接 到晶片结构160这种部分的整个周边部分301。如图28B所示，由底 视图可见，在切割过程后将变为一个芯片162的晶片结构160的各部 分具有薄膜300粘接在其整个周边部分301。此外，薄膜300粘接在 另一个平薄膜302上，如图28A所示。之后，用切割锯将晶片161和薄膜300切割成阵列，以获得图28C 所示的一组芯片162。切割的芯片162保持连接在薄膜302上。此外， 每个芯片162的下表面81a包覆薄膜300。在图28C所示状态下进行化学气相沉积，其结果是形成如图28D 所示的聚对二曱苯层110。聚对二曱苯层110包覆每个主芯片体81的 上表面81b和周边侧面81c，不包覆下表面81a，如图27所见。最后，如图28E所示清除薄膜302。随着薄膜302的清除，每个 芯片162下表面81a上的薄膜300也被清除。这样，获得磁头集成电 路芯片80E。在第二实施例中，也有可能使用图29所示具有第五种结构的磁 头集成电路芯片80F，以代替图7B所示的磁头集成电路芯片80A。在图29所示的磁头集成电路芯片80F中，在主芯片体81的下表 面81a上形成下部充填层301。凸起84的压平的尖部84b暴露在下部充填层310的平的下表面310a上。并且，在主芯片体81的上表面81b 和周边侧面81c上以及下部充填层310的周边侧面310a上形成聚对二 曱苯层110。按照这种磁头集成电路芯片80F,集成电路82受下部充填层310 的保护。此外，当磁头集成电路芯片80F安装到悬臂51上时，已不需 要进行注射下部充填层的过程，从而改进了磁头组件的生产率。图30A至30F为说明制造图29所示的/P兹头芯片80F的方法的剖面图。如图30A和30B所示，下部充填材料为B级树脂，用旋涂法包 覆在带凸起84的晶片结构160的表面上，以及下部充填材料固化后形 成完全包覆凸起84的下部充填层311。用B级树脂是为了便于以后的 过程。如果下部充填材料是由热固性树脂形成，则B级处理为施加预 定的热量，如果下部充填材料是由光固化树脂制成，则B级处理是辐 射预定的光量，再者，如果下部充填材料是由热塑性树脂制成，它可 以在溶剂中溶解，则B级处理为蒸发溶剂。之后，如图30C所示，将晶片结构160倒转，将带有经B级处 理的下部充填层311面向下放在切割台172上。用高速旋转的切割锯 173将晶片161切割成一组芯片162。切割至经B级处理的下部充填 层311的中间厚度。因此，能防止切割锯173切伤切割台172和掉块， 也防止了单独的切割芯片162分离开。经过切割过程，在下部充填层 311内形成切槽312。在此之后，如图30D所示，切割的晶片161和切割台172—起送 入化学气相沉积设备的蒸发室，在其中进行化学气相沉积以形成聚对 二曱苯层110。该聚对二曱苯层110形成在每个芯片162的顶面和周 边侧面，在经过B级处理的下部充填层311的切槽312内，以及周边 侧面上。随后，整个晶片结构160倒转，放到抛光设备的抛光台313上， 如图30E所示。由于每个芯片162被经受B级处理的下部充填层311 连接，当晶片160倒转时，全部芯片162同时倒转。此外，晶片结构160被通过抛光台313内的吸孔313a真空吸住和保持在抛光台313上。 最后，使用图30F所示的抛光元件314，如果需要可用清水清洗，以便抛光经B级处理的下部充填层311。抛光至深度达到切槽312底部和暴露凸起84。结果获得图29所示的磁头集成电路芯片80F。抛光台内的吸孔313a与每个芯片162对应，因此，每个芯片162被吸力稳定地保持在抛光台313上，防止了单独芯片162不希望的移动。在第二实施例中，也有可能使用图31所示的具有第六种结构的 磁头集成电路芯片80G,以代替图7B所示的磁头集成电路芯片80A。图31所示的磁头集成电路芯片80G,使用第六种结构，它是图 25所示的磁头集成电路芯片80D使用的第三种结构与图29所示的磁 头集成电路芯片80F使用的第五种结构的综合。磁头集成电路芯片80G具有在主芯片体81下表面81a上的下充 填层310，凸起84压平的尖端84b暴露在下部充填层310的平的下表 面310a上。此外，在主芯片体81的上表面81b的周边部分，周边侧 面81c以及下部充填层310的周边侧面上形成聚对二曱苯层110。在 主芯片体81的上表面81b暴露的中部设置有暴露部分145。当磁头集成电路芯片80G工作和产生热量时，热量可以通过上表 面81b暴露的主芯片体81的暴露部分145直接释放到周围的空气中。 因此与在主芯片体81整个表面上除形成凸起84的侧面外形成聚对二 甲苯层110的情况比较，即图29所示磁头集成电路芯片80F的情况比 较，有可能改善热释放性能，特别是由于聚对二甲苯层IIO是由通常 热传导性不良的树脂材料制成。如上所述，外来颗粒主要由开裂或掉块产生在主芯片体81的隅 角部分，根据这个理由，即使如果在主芯片体81的上表面81b的中部 没有聚对二甲苯层IIO,也不会产生外来颗粒的问题。图32A至32F为说明制造图31所示的磁头集成电路芯片80G的 方法的剖面图。图32至32F所示的过程基本上与图30A至30F所示 的过程相同，但化学气相沉积过程例外。如图32D所示，进行化学气相沉积时夹具320夹持住切割的芯片161向下推压顶住晶片结构160。 夹具320的每个凸块321与相应芯片162顶面的中部接触，从而在芯 片162中部的顶面不形成聚对二甲苯层110。化学气相沉积过程进行 后，移走夹具320。即使当夹具320向下推压顶住晶片结构160时，凸起84不会损 坏，因为设置了下部充填层311。在第二实施例中，也有可能使用图33所示具有第七种结构的磁 头集成电路芯片80H，以代替图7B所示的磁头集成电路芯片80A。图33所示的磁头集成电路芯片80H与图31所示的具有第六种结 构的磁头芯片80G相似，但辐射元件330例外，它是由热传导性良好 的金属制成，使用粘接剂331连接到主芯片体81的中部上表面81b 的暴露部分145上。粘接剂331具有分散在树脂中的无机填料或金属 填料，因此具有良好的热传导性。与图31所示的磁头集成电路芯片80G比较，磁头集成电路芯片 80H具有改进的热释放特性。在第二实施例中，也有可能使用图34A和34B所示具有第八种 结构的磁头集成电路芯片801，以代替图7B所示的磁头集成电路芯片 ■。图34A为磁头集成电路芯片80I的剖面图，以及图34B为磁头集 成电路芯片80I的底视图。基本上磁头集成电路芯片801是图29所示 的磁头集成电路芯片80F的改型。在磁头集成电路芯片801中，在主 芯片体81的下表面81a制出校准标记340和341 。校准标记340和341 位于集成电路82的外表面与集成电路82呈对角线位置。在主芯片体 的下表面81a上相应于校准标记340和341的位置处的下部充填层310 内设有孔342和343。例如，当制成下部充填层310时使用掩蔽的方 法制出孔342和343。当由主芯片体81的下表面81a观察时，可通过孔342看到校准 标记340，以及通过孔343看到才交准标记341。因此，可以4吏磁头集成 电路芯片80I参考校准标记340和341对准，以及以高精度在悬臂51上定位。当然，也可以将校准标记直接设置在下部充填层310上。此外， 磁头集成电路芯片80I的对准也可以使用X射线成像法。图35A和35B为另一种方法的解释用剖面图，当具有凸起84的 晶片结构切割为磁头集成电路芯片81时，这种方法可防止磁头集成电 路芯片81不希望的移动。在图35A中，由主薄膜体351制成粘接薄膜350，在主薄膜体351 的顶面形成粘接层352和在主薄膜体351的底面形成粘接层354。主 薄膜体351在相应于凸起84的位置制出凹槽353。每个凹槽353的尺 寸稍大于相应的凸起84的尺寸。凹槽353的内壁没有形成粘接层352。如图35B所示，每个凸起84i文置在相应的凹槽353内，以及晶 片161的下表面粘接在粘接薄膜350上。由于每个凸起84放置在相应 的凹槽353内，凸起84不会干涉晶片161的下表面与粘接薄膜350的 连接。粘接薄膜350粘接在平台360上。在图35B所示的状态，用切割锯173将晶片161切割成排成阵列 的一组磁头集成电路芯片81。当切割晶片161时，由于应力促使单独 的磁头集成电路芯片81移动，然而，因为单独的磁头集成电路芯片 81粘接固定在粘接薄膜350上和保持粘接状态，本实施例中的单独的 磁头集成电路芯片81不会移动。切割过程结束后，由粘接薄膜逐个取出磁头集成电路芯片81，并 使其安装在悬臂51上。由于凸起84没有粘接在粘接薄膜350上，磁 头集成电路芯片81易于与粘接薄膜350分离，以及由粘接薄膜350分 离时，凸起84不会意外地由磁头集成电路芯片81掉下。当然，切割设备可以附有晶片结构160的夹具，将晶片结构160 压紧定位。在这种情况下，可以防止切割过程中切割的磁头集成电路 芯片81相对于晶片161移动。(第三实施例)图36A为按照本发明的磁头组件第三实施例的透视图，而图36B 为图36A所示磁头组件圆圏部分G的剖面图，图36C为图36A所示磁头组件圆圏部分H的透视图。在图36A所示的磁头组件50B中，磁头集成电路芯片80C具有 图37所示的结构。图37为图36A和36B所示的磁头集成电路芯片80C 的透视图。如图36B所示，磁头组件50B的磁头集成电路芯片80C具 有主芯片体81C。如图37所见，主芯片体81C矩形的上表面81Cb是 带斜角的，所以在主芯片体81C的上表面81Cb和每个侧面81Cc之间 形成了斜面81Cd。代替使用图2D所示的聚对二曱苯层110，本实施例使用图36B 所示的低粘度紫外线固化树脂层160。在其他方面，磁头组件50B基 本与图2A所示的磁头组件50相同。在图36A至36C内，零件也与图 2A至2D所示的相应零件相同，并具有相同的标号，因此省略其说明。如下所述，低粘度紫外线固化树脂层160是由分配器分配低粘度 紫外线固化树脂形成的，如图36B放大图所示，低粘度紫外线固化层 160包覆主芯片体81C的上表面81Cb，全部斜表面81Cd和全部侧表 面81Cc，以及下部充填层85的周边侧面。在主芯片体81C上表面81Cb 上低粘度紫外线固化树脂层160的厚度小于50微米，以及低粘度紫外 线固化树脂层160的表面高度H^氐于磁头滑动器70顶面的高度H2。 这样一来，磁头组件50B可以适用于硬磁盘装置，不可能由于磁头集 成电路芯片80C损伤硬磁盘。由于低粘度紫外线固化树脂层160包覆主芯片体81C的上表面 81Cb，全部斜表面81Cd和全部侧表面81Cc,防止了珪颗粒或粉末从 主芯片体81C上分离下，从而有效地防止了外来颗粒的产生。本实施例中低粘度紫外线固化树脂层160所用的低粘度紫外线固 化树脂具有以下特性，即该低粘度紫外线固化树脂的粘度为700厘泊 (CPS)和更低，而且，低粘度紫外线固化树脂对硅的浸润性良好，以 及低粘度紫外线固化树脂层160具有足够的强度，可经受清洗。另一 方面，低粘度紫外线固化树脂对不锈钢的浸润性不良。此外，低粘度 紫外线固化树脂具有高的纯度，杂质含量低，因此产生的气体少。更具体地说，低粘度紫外线固化树脂使用的是丙烯酸树脂，如尿烷丙烯酸酯，甲基丙烯酸酯。图38是说明形成图36B所示的紫外线固化树脂层160方法的示 意图。首先，用图38所示的高精度分配器170将低粘度紫外线固化树 脂分配到安装在悬臂51上的磁头集成电路芯片80C的中部。例如， 低粘度紫外线固化树脂具有的低粘度为700厘泊，分配器170的分配 量是高精度控制的。由于低粘度紫外线固化树脂的粘度为700厘泊或 更低，低粘度紫外线固化树脂在主芯片体81的上表面81Cb的分布如 图38内箭头171所示，向下流过斜面81Cd,如箭头172所示以及分 布至侧面81Cc。结果是低粘度紫外线固化树脂包覆了主芯片体81C 的上表面81Cb，斜面81Cd和侧面81Cc,以及流动的低粘度紫外线 固化树脂最终包覆下部充填层85的周边侧面85a。由于设置了主芯片 体81C的斜面81Cd,促进了低粘度紫外线固化树脂的流动。在此之 后，用紫外线辐射到低粘度紫外线固化树脂上，使其固化形成低粘度 紫外线固化树脂层160。因此，有可能使用简便的过程形成低粘度紫 外线固化树脂层160，能防止由磁头集成电路芯片80C产生外来颗粒。图7A所示的磁头组件50A和图36A所示的磁头组件50B可以装 配到图5A和5B所示的磁盘装置上，其方法与图2A所示的磁头组件 50相似。在上述的每个实施例中，可以使用热固性树脂代替光或紫外线固 化树脂。例如，可以使用环氧树脂作为热固性树脂。此外，磁头集成电路芯片80， 80A, 80B和80C的主芯片体81， 81A， 81B， 81C可以使用硅以外的材料制造，例如GaAs。以下，对本发明另外一些重要方面加以说明。(l)当按照图IOA至IOG所示过程制造图7B所示的磁头集成电 路芯片80A时，磁头集成电路芯片处理读出和/或记录在录制介质上的 信息和形成安装在磁头组件上部分，其制造方法希望具有以下步骤在上表面和下表面之一带有凸起的晶片的上表面和下表面上形 成第一层；将晶片切割成一组芯片；清除切割产生的第一层的掉块或剥落部分；以及在切割后排列的每个芯片的周边侧面形成第二层。按照制造磁头集成电路芯片的这种方法，有可能在每个芯片周边侧面上形成具有高质量的笫二层，因为第二层是在清除第一层的掉块和剥落部分后形成的。(2) 当按照图IIA至IIF所示的过程制造图7B所示的磁头集成 电路芯片80A时，磁头集成电路芯片处理读出和/或记录在录制介质上 的信息和形成安装在磁头组件上部分，其制造方法希望具有以下步骤在上表面和下表面之一带有凸起的晶片的上表面和下表面上形 成第一层；用激光束清除晶片上第一层至第一宽度；将晶片切割成一组芯片，切割以小于第 一宽度的第二宽度在具有第一宽度和没有形成第一层的部分进行；以及在切割后排列的每个芯片的周边侧面上形成第二层。 按照制造磁头集成电路芯片的本方法，有可能在每个芯片的周边侧面上形成具有高质量的第二层，因为不会产生第一层的掉块或剥落部分。(3) 当按照图IIA至IIF所示的过程制造图7B所示的磁头集成 电路芯片80A时，磁头集成电路芯片处理读出和/或记录在录制介质上 的信息和形成安装在磁头组件上部分，其制造方法希望具有以下步骤在上表面和下表面之一带有凸起的晶片的上表面和下表面上形 成具有第一宽度的掩蔽；在晶片的掩蔽的上表面和下表面上形成第一层； 清除掩蔽以清除第一层至第一宽度；将晶片切割成一组芯片，切割以小于第 一宽度的第二宽度在具有第一宽度和没有形成第一层的部分进行；以及在切割后排列的每个芯片的周边侧面形成第二层。 按照制造磁头集成电路芯片的这种方法，有可能形成在每个芯片周边侧面具有高质量的第二层，因为不会产生第一层的掉块和剥落部(4) 当按照图35A和35B所示的过程切割晶片161时，所使用 的切割设备希望具有保持元件，当将晶片切割成一组芯片时它推压晶片向下来保持晶片。按照这种切割设备，它可以防止切割过程中切割的芯片移动。(5) 当按照图35A和35B所示的过程切割晶片161时，切割带 有凸起的晶片的方法希望具有以下步骤准备带有凹槽的粘接薄膜，凹槽的尺寸和位置与凸起的对应，以 及在凹槽的内壁具有粘接层，和在凸起粘接在粘接薄膜上，并且凸起置于粘接薄膜的相应凹槽内 的状态下切割晶片。按照这种切割晶片的方法，在切割时和切割后单独的芯片保持牢 固地粘接在粘接薄膜上，从而防止了芯片不希望的移动。(6) 图31所示的具有集成电路和在主芯片体的下表面上形成凸 起的半导体零件(磁头集成电路芯片)希望具有在主芯片体下表面上形成的下部充填层，使凸缘的前端通过下部 充填层的下表面暴露；以及保护层包覆主芯片体的上表面的周边部分和下部充填层的周边 侧面，使主芯片体上表面的中部暴露。按照这种半导体零件(磁头集成电路芯片)，与主芯片体整个表 面包覆保护层的情况比较，有可能达到改进的热释放特性。(7) 图33所示的具有集成电路和在主芯片体的下表面上形成凸 起的半导体零件(磁头集成电路芯片)希望具有在主芯片体下表面上形成的下部充填层，使凸起的前端通过下部 充填层的下表面暴露；保护层包覆主芯片体的上表面的周边部分和下部充填层的周边 侧面，使主芯片体上表面的中部暴露；以及在主芯片体上表面的中部设置辐射元件。按照这种半导体(磁头集成电路芯片)甚至与主芯片体上表面一 部分暴露的情况比较，它有可能达到进一步改进的释热特性。(8) 当按照图19A至1卯D所示的过程制造图2D所示的磁头集 成电路芯片80时，磁头集成电路芯片处理读出和/或记录贮在录制介 质上的信息和形成安装在磁头组件上部分，其制造方法希望具有以下 步骤准备具有凹槽的框架，凹槽的尺寸与磁头集成电路芯片对应；将磁头集成电路芯片面向下放置在凹槽内，使磁头集成电路芯片 的凸起置于凹槽内；以及在磁头集成电路芯片放置于凹槽内的状态下用蒸发法在磁头集 成电路芯片上形成保护层。按照这种制造磁头集成电路芯片的方法，自由基单体不易进入凹 槽内，从而有可能在凸起表面上形成薄的保护层。(9) 当按照图22A至22D所示的过程制造图2D所示的磁头集成 电路芯片80时，磁头集成电路芯片处理读出和/或记录贮在录制介质 上的信息和形成安装在磁头组件上部分，其制造方法希望具有以下步 骤将可溶的粘接剂粘接在磁头集成电路芯片凸起的前端； 用蒸发法在整个磁头集成电路芯片上形成保护层；以及 溶解和清除凸起前端的可溶的粘接剂以暴露凸起的前端。 按照制造磁头集成电路芯片的这种方法，有可能使用简单的过程制造出主芯片体包覆保护层而凸起前端没有包覆的磁头集成电路芯片。(10) 当按照图24A至24D所示的制造磁头组件80C时，磁头集 成电路芯片处理读出和/或记录贮在录制介质上的信息，其制造方法希 望具有步骤在悬臂上设置凸起；以及将主芯片体放置到悬臂上，而主芯片体具有带集成电路和电极的 下表面，以及整个主芯片体包覆保护层；以及用超声连接法将电极连接到凸起上。按照制造磁头组件的这种方法，有可能在相应于连接部分处清除 部分保护层的情况下将磁头集成电路芯片安装到悬臂上。以下，说明连接方法和适合制造半导体，如上述磁头集成电路芯 片的设备。换句话说，说明连接方法和适合在布线板或基片上用超声 连接法连接半导体芯片的设备，特别是当半导体的表面部分被支承并 包覆有保护层。为了便于了解下述的连接方法和设备的实施例首先说明连接技 术的背景材料。当将半导体芯片连接到布线板或基片上时，普遍使用一种无导线 连接法，即所谓的倒置芯片连接法，例如，凸起设置在半导体芯片的 电极上，以及半导体芯片面向下连接，以便凸起的匹配部分与陶瓷希 线基片上的相应电极(或垫子)对准。当使用倒置芯片连接法时，在半导体电极上设置的凸起通常是用SnPb (锡铅)基钎料制成。在凸起与布线基片上的相应电极对准后， 凸起被加热和熔化以便连接相应的凸起与电极。当使用小的半导体包 时，倒置芯片连接法是连接半导体芯片的一种有效方法。例如，半导体芯片用于磁盘装置的情况下，它被安装在读出/记录 印刷电路或支持磁头滑动器用的悬臂上，需要降低信号传输通道的电 感和电容，以增加转换信号的频率。因此，希望设置的磁头集成电路 芯片和磁头滑动器相互邻接和排列紧凑，因此倒置芯片连接法是一种 达到所需连接要求的适当的方法。通常，倒置芯片连接设置具有运输机构，用以吸住和运输半导体 芯片至连接位置，以及连接机构，用以加热和熔化凸起使其与电极连 接。 一般，运输机构和连接机构是独立的机构。此外，连接机构是利 用来自热源的热量进行加热。然而，当连接装置使用热源时，来自热源的热应力可引起钎料中 产生应力破坏。钎料的应力破坏引起连接的可靠性受损，以及钎料使 用的材料受到限制。因此，为了消除这些不便，日本专利申请No.59-208844公布了 面向下的连接方法。按照这种面向下连接方法，面向下的连接装置(或 连接器)使用超声振动代替热源加热。对放置在基片上的半导体芯片 施加超声振动进行连接。例如，超声振动可以通过真空吸嘴施加，吸 嘴安装在设有超声辐射器的角状物的前端。但是当如上述的情况将建议的面向下连接法使用于连接完全包 覆保护层的半导体芯片时，部分保护层由于与真空吸嘴接触可能在超 声连接时与半导体芯片分离。虽然半导体芯片使超声振动与真空吸嘴 一致进行，真空吸嘴的暴露边缘部分和半导体芯片保护层与真空吸嘴 接触的表面部分经受的振动稍有不同，其结果是半导体芯片与真空吸 嘴接触的表面部分会被真空吸嘴暴露的边缘部分划伤和损坏，从而使 超声连接时保护层部分由半导体芯片分离。所以，在以下的连接方法和设备的实施例中，采取措施防止包覆 半导体芯片的保护层与半导体芯片分离。按照图39A至44对本发明连接设备的第一实施例予以说明。连 接设备的第 一 实施例使用按照本发明连接方法的第 一 实施例。图39A和39B分别为连接设备第一实施例的前视图和侧视图。 图40A， 40B和40C分别为说明连接设备第一实施例封闭元件工作的 示意图。图41为连接设备第一实施例的半导体芯片运输的解释图。图 42为连接设备第一实施例中半导体芯片定位的解释图。图43为连接 设备第一实施例超声连接的解释图。图44为连接设备第一实施例封闭 元件工作的解释图。图45为连接设备第一实施例工作的解释用时间 图。为了方便起见，在图40A至44中仅示出用于解释相应的工作所 需的连接设备部分。如图39A和39B所示，连接设备(倒置芯片连接机)510通常具 有平台512，连接装置514以及控制装置516。如图41所示，平台512具有吸孔513。在平台512上放置的基片 542被通过吸孔513的引力保持。连接装置514具有连接头518连接工具520，它由连接头518伸出，以及超声辐射器522，它整体成型在连接工具520上。连接装置 514与连设备510的框架活动接合。连接头518具有加载和挤压机构524,它与电源连接(图中未示 出)，以及真空阀526,它与真空源式泵连接(图中未示出)。加载 和挤压机构524具有的功能是升降连接工具520以及在连接工具520 下降和与半导体芯片550接触时测量施加在半导体芯片550上的挤压 力。如图41所示，吸孔528与真空阀526连通，吸孔528设置在盒 形的连接工具520内。在连接工具520的下端设置有端面530以及在 此端面530上开有吸孔528。如后面所述，半导体芯片550被吸附在 端面530上。如图41所示，半导体芯片550具有基片547，在基片547上形成 的凸起546，以及包覆整个基片547的保护层548，包括具有凸起546 的基片547的表面。基片547是由硅(Si)和GaAs (砷化镓)材料制 成，但这些材料易开裂和掉块，因此，基片547包覆上保护层548以 防止基片开裂和掉块而产生外来颗粒。当然，保护层548不需要包覆整个基片547，例如，保护层548 可以仅仅包覆被连接工具520支持的基片547的表面。如同上述，保 护层548可以由聚对二甲苯制成，例如，保护层548可以用蒸发法形 成。此外，在半导体芯片550上形成的凸起546，以及在图41所示布 线基片上形成的垫子544在此实施例中均由An (金)制成。此外，上 述任何磁头集成电路芯片均可用作半导体芯片550。如图40A和40B所示，封闭元件532插入"及孔528中，封闭元 件532被驱动装置534驱动上下移动，驱动元件设置在连接工具520 的侧面。封闭元件532和封闭元件的驱动装置534的工作详见后述。超声辐射器522固定在连接工具520上。使超声辐射器522振荡， 连接工具520产生和进行超声振动。控制装置516具有中央控制器516a，超声辐射器522的控制器 522a加载和挤压;f几构524的控制器524a，真空阀526的控制器526a以及封闭元件驱动装置534的控制器534a。中央控制器516a控制控 制器522a， 524a， 526a和534a，以及控制连接设备510的总体工作。 以下，参见图40A至40C说明封闭元件532和封闭元件驱动装 置534的工作。如上所述，吸孔528通过图39A和39B所示的真空阀526与真 空源连通，并设置在连接工具520内。吸孔528开设在连接工具520 下端的端面530上。插入在吸孔528内的封闭元件532在封闭元件驱 动装置534的电动机(图中未示出)驱动凸轮536转动时上下移动。 当封闭元件532处于图40A所示的升起位置时，在端面530上的开口 打开，以及当封闭元件532处于图40B所示的下降位置时，开口关闭。封闭元件532的端面为平坦形，因此在端面530和处于下降位置 封闭元件532的端面处形成了无起伏的简单平面。设置一对曲面的导 轮538来引导封闭元件532无间隙的滑动。此外，电动机和凸轮536 设置在外套内，而连接工具520的侧面是封闭的。端面530的尺寸足 够大，从而使半导体芯片550的底面完全被端面530包覆，如图40C 所示。以下说明本实施例的连接工序。首先，将基片542设置在平台512上，并使垫子544的侧面向上， 如图42所示。然后，启动真空源，打开真空阀526使真空源和吸孔 528连通。因此，在图45内的时间L产生真空。完全包覆保护层548 的半导体芯片550在图45所示的时间T2被吸附在连接工具520上。 更具体地说，带凸起546的半导体芯片550的表面在吸孔528吸力的 作用下接触连接工具520的端面530。在此种状态下，连接装置524 被移动机构(图中未示出)水平移动，半导体芯片550被运输到预定 的连接位置，在此处半导体芯片550被连接到放置在平台512上的基 片542上，如图41所示。当半导体芯片550运输到预定的连接位置时，在图45的时间T3 致动加载和挤压机构524，降下连接工具520和对半导体芯片550加 载。此后，半导体芯片550的凸起546接触基片542上的相应的垫子544，以及使半导体芯片550定位。在此种状态下，基片542通过吸孔 513的吸力被吸附在平台512上。在此之后，加载和挤压机构524开始对半导体芯片550施压，如 图42所示，在图45内为时间T4。当加载和挤压机构524探测出对半 导体芯片550施加的压力达到预定值，加载和挤压机构524对控制装 置516的中央控制器516a发出压力探测信号。在图45内，在时间Ts 达到预定压力。响应压力探测信号，中央控制器526a发送驱动开始信 号至封闭元件驱动装置534的控制器534a，使封闭元件驱动装置534 的凸轮536如图43所示反时针转动。其结果是封闭元件532向下滑动， 和连接工具520端面530上的开口被封闭元件532关闭，在图45内为 时间T6。在端面530上的开口关闭之前，真空源在时间Ts停止，以 便释放真空。当探测出端面530上的开口已关闭，在此状态下对半导体芯片 550施压， 一个关闭探测信号送至中央控制器516a。响应此关闭纟笨测 信号，中央控制器516a发送振荡开始信号至超声辐射器522的控制器 522a，以及超声辐射器522在图45内的时间T7开始振荡。其结果是 连接工具520和半导体芯片550在图43的水平方向经受超声振动，从 而熔化凸起546和连接至相应的垫子544上。超声辐射器522继续振 荡预定的时间，在图45内为由时间T7至时间T8。在时间T8，由中央 控制器516a发送停止信号至控制器522a，使超声辐射器522停止振 荡。当相应的凸起546和塾子544的连接完成后，加载和挤压才几构524 在图45内的时间T9停止，以及连接工具520升起。与此同时，封闭元件驱动装置534的凸轮536顺时钟转动(图44), 从而使封闭元件532升起，如图所示。结果是连接工具520端面530 上的开口在图45内的时间T!o关闭，以及连接装置514被移动机构返 回至图41所示的预定的开始位置，等待下一次连接工序。按照连接设备510，连接工具520端面530上的开口被封闭元件 532的末端关闭，当连接工具520压紧半导体芯片550的表面时，形成简单的平面。因此，甚至如果连接工具520和半导体芯片550的接 触面相互稍稍滑动，当它们两者经受超声振动时，半导体芯片550的 保护层548与连接工具520的端面530接触也不会被端面530上开口 的边缘划伤或损坏。因此，防止了保护层548从半导体芯片550上分 离下。以下，说明图46至51所示的按照本发明连接设备的第二实施例。 连接设备的第二实施例使用按照本发明的连接方法的第二实施例。连 接设备第二实施例零件和功能的说明与上述连接设备第 一 实施例相应 的零件和功能相同，予以省略。图46为连接设备第二实施例的前视图。图47为说明连接设备第 二实施例中捕捉半导体芯片的前视图。图48为说明连接设备第二实施 例中运输半导体芯片的前视图。图49为说明连接设备第二实施例中挤 压半导体芯片的前视图。图50为说明连接设备第二实施例中超声连接 的前视图，以及图51为说明连接设备第二实施例中连接后连接工具工 作的前视图。如图46所示，连接设备560具有一对平台562a和562b，连接装 置564和控制装置565。预先将准备在连接工具572上吸附和运输的半导体芯片586放置 在平台562a上。另一方面，平台562b相应于连接设备第一实施例的 平台512，和具有吸孔513。基片582放置在平台562b上。与连接设备的第一实施例不同，连接装置564具有单独提供的连 接头566，芯片吸附和运输工具568。连接头566与连接设备560的框 架70a活动连接，以及芯片吸附和运输工具568与连接设备560的框 架70b活动连接。连接头566具有加载的挤压机构571,它与电源连接(图中未示 出)。此外，由连接头572伸出盒形连接工具572。它在下端具有平 端面572a。在连接工具572设置超声辐射器574。芯片吸附和运输工具568具有真空阀576与真空源或真空泵连通 (图中未示出)。在芯片吸附和运输工具568的下端面设置吸引零件577,在吸引零件577上开有吸孔578。吸孔578的一端与真空阀576 连通，而吸孔578的另一端在吸附零件577的端面580上开放，如图 47所示。因此，本实施例不使用封闭元件和封闭元件驱动装置。控制装置565的结构与连接设备的第一实施例相同，设置有与连 接设备560每个元件对应的控制器。以下，说明本实施例的连接工序。首先，基片582放置到平台562b上，带垫子584的侧面向上。 半导体芯片586具有凸起588，保护层585包覆整个半导体芯片586。 半导体芯片586放置在平台562a上，具有凸起588的侧面向下，如图 47所示。在此状态下，连接头566由基片582加载位置撤回和在预定 位置等待，而这时芯片吸附和运输工具568 —般定位于半导体芯片586 的加载位置的邻近上方。由环氧树脂等制成的嵌凸缝材料590设置在基片582上，如图47 所示。使用嵌凸缝材料590可将半导体芯片586和基片582粘附保持 住，从而使半导体芯片586和基片582在由半导体芯片586暂时位于 基片582上时起至芯片吸附和运输工具568从半导体芯片586上分离 下和连接工具572接触半导体芯片586将其在基片582上定位时为止 都不会移动。嵌凸缝材料590可以在连接过程之后加热固化，这样嵌 凸缝材料590可以用作下部充填层。当在基片582上设置嵌凸缝材料 590时，它应避开垫子584位置，以免干扰凸起588和垫子584的连 接。当基片582和半导体芯片586准备就绪，芯片吸附和运输工具568 被升降机构(图中未示出)降下，以及真空源或真空泵启动，使半导 体芯片586被吸附到吸引零件577的端面580上，如图47所示。之后，芯片吸附和运输工具568被升降机构升起，和被移动机构 (图中未示出)水平移动。这样一来，半导体芯片586运输到平台562b 上方预定的连接位置，平台562b上放置基片582。在此之后，芯片吸 附和运输工具568被升降机构降下，以及半导体芯片586暂时放在基 片582上。在此状态下，半导体芯片586上的凸起588接触基片582上的相应的垫子584，如图48所示。此外，半导体芯片586和基片582 被嵌凸缝材料590粘附到一起，从而防止了半导体芯片586和基片582 之间的相互移动。在此之后，真空源或真空泵停止，以及芯片吸附和运输工具568 被升降机构升起。此后，芯片吸附和运输工具568被移动机构水平移 动，从而由半导体芯片586上方位置撤回和返回至平台562a上方的预 定位置。与此同时，连接头566被移动机构(图中未示出)水平移动 至平台562b上半导体芯片586邻近上方的位置。加载和挤压机构571 也启动，以降下连接工具572，以及连接工具572的平端面572a与半 导体芯片586带凸起588的表面相对的表面接触，如图49所示。端面 572a具有足够大的尺寸，可完全包覆与其接触的半导体芯片586的表 面。加载和挤压机构571对半导体芯片586施加压力，直至施加的压 力达到预定值。此后，超声辐射器的振荡开始。结果是凸起588和相 应的垫子584熔化和连接到一起，如图50所示，超声辐射器574的振 荡引起水平方向的超声振动。当连接完成后，加载和挤压机构571停止，连接工具572升起， 如图51所示。之后，连接头566返回至预定的起始位置，等待下一次 连接工序。按照连接设备560，连接工具572的平端面572a压紧半导体芯片 586的表面。因此，甚至如果连接工具572和半导体芯片586的接触 面相互稍稍滑动，当它们两者经受超声振动时，半导体芯片586的保 护层585与连接工具572的端面572a接触也不会,皮端面572a划伤或 损坏。因此，保护层585防止了从半导体芯片586上分离。以下，说明按照本发明连接设备的第三实施例，参见图52至56。 连接设备的第三实施例使用按照本发明的连接方法的第三实施例。连 接设备第三实施例的零件和功能说明与上述连接设备第二实施例的相 应零件和功能说明相同，予以省略。图52为连接设备第三实施例的前视图。图53为连接设备第三实施例中连接头工作的解释图。图54为说明连接设备第三实施例中半导 体芯片挤压的前视图。图55为说明连接设备第三实施例中超声连接的 前视图。以及图56为说明连接设备第三实施例中连接后连接工具工作 的前视图。如图52所示，连接设备600具有底座612，放置装置602，连接 头604和控制装置606。放置装置602具有放置基片626的平台608，真空阀610，支承 元件614，它将平台608支承在连接i殳备600的底座612上，以及固 定在支承元件614上的超声辐射器616。真空阀610的入口与真空源 或真空泵连接(图中未示出)，真空阀610的出口与管子618的一端 连接。管子618的另一端埋入平台608内，以及在平台108中部上表 面开口 618a处开启。连接头604与连接i殳备600的框架620活动连接，以及由移动才几 构移动(图中未示出)。连接头604具有加载和挤压机构622，与电 源连接(图中未示出)。此外，盒形连接工具624从连接头604悬桂 下。在连接工具624的下端设置放置零件624a，在放置零件624a上 形成凹槽624b。凹槽624b具有平底，其尺寸稍稍大于半导体芯片632， 从而使半导体芯片632能放置到凹槽624b内。半导体芯片632处于放 置零件624a的凹槽624b内的情况下，限制了水平方向的移动。控制装置606的结构与连接设备的第一实施例相似，以及具有与 连接设备600每个元件相对应的控制器。以下，说明本实施例的连接工作。首先，将基片626放置到平台608上，具有垫子628的侧面向上。 在这种状态下启动真空源或真空泵(图中未示出)和阀610开启。因 此基片626的底面被通过开口 618a的吸力吸附在平台608上。基片 626的吸附状态一直保持至连接结束。另一方面，半导体芯片632具有凸起634以及包覆整个半导体芯 片632的保护层630。半导体芯片632被放置和限制在连接工具624 的凹槽624b内，具有凸起634的侧面向下，如图53所示。在此种状态下，连接头604被移动机构(图中未示出)水平移动至平台608上 方的位置，从而使半导体芯片632运输至基片626上方的加载位置。之后，当加载和挤压机构622启动，连接工具624下降，以及半 导体芯片632上的凸起634与基片626上的相应的垫子628接触。此 外，加载和挤压机构622对半导体芯片632施加压力时半导体芯片632 的定位状态，如图54所示。当对半导体芯片632施加的压力达到预定值时，超声辐射器616 的振荡开始。结果是凸起634和相应的垫子628被熔化和连接到一起， 如图55所示，超声辐射器616的振荡引起水平方向的超声振动。在这 种状态下，基片626被通过开口 618a的吸力牢固地定位在平台608上。 另一方面，半导体芯片632被连接工具624牢固地定位和保持。这样 一来，在连接时半导体芯片632和基片626不会相互移动。当连接完成后，加载和挤压机构622停止，以及连接工具624升 起，如图56所示。因此，连接设备600返回至预定的起始状态，如图 52所示，以及等待下一次连接工序。按照连接设备600,半导体芯片632被放置和固定在连接工具624 的凹槽624b内，以及半导体芯片632不直接经受超声振动。根据这个 理由，当基片626经受超声振动时，半导体芯片632的保护层630不 会被划伤或损坏。因此，有效地防止了保护层630与半导体芯片632 分离。在连接设备的每个实施例中，图中未示出各种移动机构和升降机 构，因为可以使用众所周知的机构。与此类似，真空源或真空泵也未 示出。除此之外，本发明不应局限于这些实施例，在不脱离本发明范围 的条件下，可以作出各种变更和改进。
权利要求
1.一种制造集成电路芯片的方法，所述的芯片安装在磁头组件上并形成该磁头组件的一部分，该方法具有以下步骤(a)在晶片的第一和第二表面上形成第一保护层，晶片具有导体凸起设置在其第一表面和与其相对的第二表面中的一个表面上；(b)将具有第一保护层的晶片切割成一组芯片；以及(c)在每个切割的芯片的周边侧面上形成第二保护层。
2. —种制造集成电路芯片的方法，所述的芯片安装在磁头组件 上并形成该磁头组件的一部分，该方法具有以下步骤(a) 在晶片的第一表面上形成第一保护层，晶片具有导体凸起设 置在与第一表面相对的晶片的第二表面上；(b) 在晶片粘接在薄膜上的状态下，将具有第一保护层的晶片切 割成一组芯片，而不切割薄膜；(c) 只从每个切割的芯片的周边部分分离薄膜；以及(d) 在切割的芯片的周边部分与薄膜分离的情况下，在每个芯片 上形成第二保护层。
3. —种制造集成电路芯片的方法，所述的芯片安装在磁头组件 上并形成该磁头組件的一部分，该方法具有以下步骤(a) 在具有导体凸起的晶片表面上粘接薄膜，使其包围包括导体 凸起的晶片表面部分，所述的凸起随后由曲面薄膜形成芯片；(b) 将具有薄膜的晶片切割成一组芯片；以及(c) 在每个切割的芯片上形成保护层。
全文摘要
一种半导体零件，它具有一主芯片体；以及一蒸发成型的和包覆主芯片体的保护层。还提供了制造集成电路芯片的方法。
文档编号H01L21/56GK101404262SQ20081008075
公开日2009年4月8日 申请日期2000年4月28日 优先权日1999年5月28日
发明者佐佐木康则, 冈田徹, 吉良秀彦, 小八重健二, 小宫山武司, 小林弘, 山上高丰, 海沼则夫, 马场俊二 申请人:富士通株式会社
技术领域：
本发明涉及适合磁头组件使用的半导体零件以及制造集成电路 芯片的方法。
技术背景硬盘装置是由具有密封结构的壳体制成。在壳体的内部通常具有 硬盘，它以高速转动，还有磁头组件，它安装在支臂的前端，由致动 器驱动。磁头组件具有磁头滑动器和磁头集成电路芯片，芯片安装在 悬臂上。磁头滑动器具有用薄膜工艺成型的磁头。磁头包括一个感应 磁头和一个磁阻磁头。磁头滑动器悬浮在高速转动的硬盘上方，距离 为亚微米级。感应磁头用于在硬盘记录信息，而磁阻磁头用于读出硬 盘上记录的信息。磁头集成电路芯片具有的功能是处理磁头的输入和/ 或输出信号，例如放大被磁阻磁头读出的弱信号。由于磁头滑动器悬浮在高速转动的硬盘上方距离亚微米级，希望 防止外来颗粒如灰尘等粘附在硬盘和磁头滑动器上，因为外来颗粒会 引起磁头破损。因此要求制成具有不易产生外来颗粒结构的磁头组件。图1A示出普通磁头组件的透视图，图1B为图1A所示磁头组件 圆圏部分A的剖面图。在图1A所示的磁头组件10内，磁头滑动器20安装在万向支架部件12上，万向支架部件设置在悬臂11的前端。如图IB所示，磁 头集成电路芯片30面向下安装在磁头集成电路安装零件15上，后者 位于悬臂ll的中部。磁头集成电路芯片30为支承芯片，其主芯片体 31由硅制成，为暴露的。磁头集成电路芯片30通常使用的基片材料为硅和GaAs，它们是 脆性的，易于开裂和破碎，因为这些材料具有晶体取向和高的弹性模 量，使材料很硬。因此，当芯片遭受外力时，例如当晶片切割为芯片 尺寸时，安装芯片操作时，以及安装芯片产生超声连接应力时芯片均 可产生外来颗粒(或粉末)。即使磁头集成电路芯片30在随后的过程中被清洗，但仍不可能 清除1微米或更小等级的极细小的外来颗粒。此外，在清洗过程中有 可能产生附加的外来颗粒。由此可见，由于振动或磁盘工作引起的气流使磁头集成电路芯片 分散成为外来颗粒时，这些外来颗粒可导致磁头破碎，从而降低磁盘 装置的可靠性。 发明内容因此，本发明的总的目的是提供解决了现有技术上述问题的新型 的半导体零件及制造集成电路芯片的方法。本发明的一个方面是提供了一种半导体零件，它具有主芯片体和 蒸发成型的保护层来包覆主芯片体。按照本发明的半导体零件，可以 借助设置保护层来防止由集成电路芯片产生外来颗粒。优选地，主芯片体的部分通过包覆的保护层暴露。优选地，上述主芯片体具有上表面，下表面和周边侧面，以及它 还具有在主芯片体的下表面上形成的集成电路；在主芯片体的下表 面上形成的导体凸起；在主芯片体的下表面上形成的下部充填层，使 导体凸起的前端通过下部充填层暴露，上述保护层包覆主芯片体的上 表面和周边侧面，以及包覆下部充填层的周边侧面。本发明的另一方面是提供制造集成电路芯片的方法，该芯片安装 在磁头组件上和形成它的部分。该方法具有以下步骤(a)在晶片的第一和第二表面上形成第一保护层，晶片在位于其相对面的第一和第 二表面之一具有导体凸起，(b)将具有第一保护层的晶片切割成一组芯片和(c)在每个切割的芯片的周侧边形成第二保护层；按照本发明 的方法，可以制造具有第一和第二保护层的半导体，并得到良好的生 产率。本发明的另一方面是提供一种制造集成电路芯片的方法，该芯片 安装在磁头组件上和形成它的部分，该方法具有以下步骤(a)在晶 片的第一表面上形成第一保护层，晶片在位于与第一表面相对的第二 表面上具有导体凸起，(b)在晶片粘接在薄膜的状态下，将具有第一 保护层的晶片切割成一组芯片，而并不切割薄膜，(c)仅从每个切割 的芯片的周边部分分离薄膜，以及(d)在每个芯片上形成第二保护层， 其状态是切割芯片的周边部分由薄膜分离。按照本发明的方法可以制 造在芯片中部具有第二保护层的半导体零件，并达到良好的生产率。本发明的另一方面是提供了一种制造集成电路芯片的方法，该芯 片安装在磁头组件上和形成它的部分，该方法具有以下步骤(a)将 薄膜粘接在具有导体凸起的晶片表面上，使围绕晶片表面上包括导体 凸起的部分，随后借助薄膜的波浪形使它变成芯片，(b)将具有薄膜 的晶片切割成一组芯片，以及(c)在每个切割芯片上形成保护层。按 照本发明的方法，有可能制造在上表面和周边侧面具有保护层的芯片。本发明的另 一方面是提供一种制造集成电路芯片的方法，该芯片 安装在磁头组件上和形成它的部分，该集成电路芯片具有主芯片体和 包覆主芯片体的保护层，该方法具有以下步骤(a)供给预定量的树 脂由喷嘴供至主芯片体上表面，树脂具有的表面张力小于与主芯片体 的浸润力，树脂的预定量大于形成保护层所需的量，(b)将喷嘴移至 接近主芯片体上表面高度相当于形成保护层厚度处，以及(c)以小于 与主芯片体浸润力的吸力吸树脂，从而清除形成主芯片体包覆的保护 层多余的树脂。按照本发明的方法，有可能高效制造包覆保护层的芯 片。本发明的另一方面是提供一种制造集成电路芯片的方法，该芯片安装在磁头组件上和形成它的部分，该集成电路芯片具有主芯片体，导体凸缘和包覆主芯片体的保护层，该方法具有以下步骤(a)在导 体凸起的尖前端挤压前用蒸发工艺在主芯片体和导体凸起上形成保护 层，(b)对着表面推压导体凸起以便同时顶压导体凸起的尖前端及使 包覆尖前端的保护层后退，从而暴露导体凸起的挤压部分表面。按照 本发明的方法，有可能制造带有未包覆保护层的暴露尖前端的导体凸 起的芯片，而芯片包覆有保护层。本发明的另 一方面是提供一种制造集成电路芯片的方法，该芯片 安装在磁头组件上和形成它的部分，该集成电路芯片具有主芯片体， 导体凸缘和包覆主芯片体的保护层，该方法具有以下步骤(a)在导体凸起的前端粘接脱模剂，(b)用蒸发工艺在包括导体凸缘的整个主 芯片体形成保护层，以及(c)清除具有脱模剂在其间的导体凸起前端 上的保护层部分，从而暴露出导体凸起的前端。按照本发明的方法， 有可能制造带有未包覆保护层的暴露前端的导体凸起的芯片，而芯片 包覆有保护层。
结合附图阅读以下详细说明，本发明的其他目的和特点将显而易见，附图中图1A示出普通磁头組件的透视图；图1B为图1所示磁头组件圆圏部分A的剖面图；图2A为按本发明的磁头组件第一实施例的透视图；图2B为图2A所示磁头组件圆圏部分B的剖面图；图2C为图2A所示磁头组件圆圈部分C的透视图；图2D为图2A所示磁头组件圆圏部分D的剖面图；图3A和3B为说明在第一实施例中集成电路芯片磁头的安装的剖面图；图4A至4D为Au凸缘成型的解释图；图5A为按本发明的磁盘装置的第一实施例的透视图；图5B为表示图5A所示磁盘装置的重要部分的侧视图；图6A为成型聚对二甲苯保护层设备的示意图；图6B为图6A所示圆圏部分E的剖面图；图7A为按本发明的磁头组件第二实施例的透视图；图7B为图7A所示磁头组件圆圏部分F的剖面图；图8A和8B为在说明第二实施例中安装具有第一结构的磁头集成电路芯片的剖面图；图9A至9E为说明第二实施例的制造磁头集成电路芯片第一方法的剖面图；图IOA至10G为说明第二实施例的制造磁头集成电路芯片第二 方法的剖面图；图11A至11F为说明第二实施例的制造磁头集成电路芯片第三方 法的剖面图；图12A至12F为说明第二实施例的制造磁头集成电路芯片第四方 法的剖面图；图13为保护层成型设备的示意图；图14A至14C为图13所示保护层成型设备的剖面图，用以解释 保护层的成型过程；图15A至15B为剖面图，用以解释图13所示设备的保护层的成 型过程；图16为第二实施例可能使用的具有第二结构的磁头集成电路芯 片的剖面图；图17A至17D为说明制造图16所示磁头集成电路芯片的第一方 法的剖面图；图18A至18D为说明制造图16所示磁头集成电路芯片的第二方 法的剖面图；图19A~19D为说明制造图16所示磁头集成电路芯片的第三方 法的剖面图；图20A至20D为说明制造图16所示磁头集成电路芯片的第四方 法的剖面图；图21A至21D为说明制造图16所示磁头集成电路芯片的第五方 法的剖面图；图22A至22D为说明制造图16所示磁头集成电路芯片的第六方 法的剖面图；图23A至23B为说明制造图16所示磁头集成电路芯片的笫七方 法的剖面图；图24A至24D为说明制造图7A所示磁头组件另一种制造方法的 剖面图；图25为第二实施例可能使用的具有第三结构的磁头集成电路的 剖面图；图26A至26E为说明制造图25所示磁头集成电路芯片的方法的 剖面图；图27为第二实施例可能使用的具有第四结构的磁头集成电路芯 片的剖面图；图28A至28E为制造图27所示磁头集成电路芯片的方法的解释图；图29为第二实施例可能使用的具有第五结构的磁头集成电路芯 片的剖面图；图30A至30F为说明制造图29所示磁头集成电路芯片的方法的 剖面图；图31为第二实施例可能使用的具有第六结构的磁头集成电路芯 片的剖面图。图32A至32F为说明制造图31所示磁头集成电路芯片的方法的 剖面图；图33为第二实施例可能使用的具有第七结构的磁头集成电路芯 片的剖面图；图34A和34B为第二实施例可能使用的具有第八结构的磁头集 成电路芯片的剖面图和底视图；图35A和35B为说明当将晶片结构切割为磁头集成电路芯片时防止磁头集成电路芯片移动的方法的剖面图；图36A为按本发明的磁头组件第三实施例的透视图；图36B为图36A所示磁头组件圆圏部分G的剖面图；图36C为图36A所示磁头组件圆圏部分H的透视图；图37为图36A和36B所示磁头集成电路芯片的透视图；图38为图36B所示紫外线固化树脂层成型方法的解释图；图39A和39B为本发明的连接设备的第一实施例的前视图和侧视图；图40A, 40B和40C为连接设备第一实施例的封闭元件的工作解释图；图41为在连接设备第一实施例中半导体芯片运输的解释图；图42为在连接设备第一实施例中半导体芯片定位的解释图；图43为在连接设备第一实施例中超声连接的解释图；图44为连接设备第一实施例的封闭元件工作的解释图；图45为说明连接设备第一实施例工作的时间表图；图46为按本发明的连接设备第二实施例的前视图；图47为说明连接设备第二实施例中捕捉半导体芯片的前视图；图48为说明连接设备第二实施例中运输半导体芯片的前视图；图49为说明连接设备第二实施例中对半导体芯片加压的前视图；图50为说明连接设备第二实施例中超声连接的前视图；图51为说明连接设备第二实施例中连接后连接工具工作的前视图；图52为按本发明的连接设备第三实施例的前视图； 图53为说明连接设备第三实施例中连接头的工作前视图； 图54为说明连接设备第三实施例中对半导体芯片加压的前视图； 图55为说明连接设备第三实施例中超声连接的前视图；以及 图56为说明连设备第三实施例中连接后连接工具工作的前视图。
具体实施方式
(第一实施例)图2A示出按本发明的磁头组件第一实施例的透视图。图2B示 出图2A所示磁头组件圆圏部分B的横剖面图。图2C示出图2A所示 磁头组件圆圏部分C的透视图，以及图2D示出图2A所示磁头组件圆 圏部分D的剖面图。如图2A至2D所示，磁头组件50具有磁头滑动器70，它安装在 万向支架52上。万向支架52设置在悬臂51沿方向Xi的前端。磁头 集成电路芯片安装零件53设置在悬臂51的中部，以及暴露的磁头集 成电路芯片80面向下安装在磁头集成电路芯片安装零件53内。此外， 暴露的磁头集成电路芯片80包覆一层蒸发工艺成型的聚对二曱苯聚 合物蒸发层110。磁头集成电路芯片80是暴露的是因为由悬臂51凸 起的高度有限制。如图2B所示，悬臂51具有一组在极薄的不锈钢板顶面上形成的 铜导线图形55。铜丝图形55是在包覆不锈钢板54的聚酰亚胺绝缘层56上形成 的。铜导线图形55用聚酰亚胺绝缘层57保护。如图2C所示，磁头滑动器70具有侧端面71，它带有磁头72， 导线图形(图中未示出)和4个电极73。在顶面74上设有轨道75。 磁头72是用薄膜工艺成型的，它具有搭接的感应磁头和磁阻磁头的结 构(图中未示出)。磁头滑动器70连接在万向支架52上。导线图形 55末端的电极73和电极76用金球(Au)热压连接工艺连接。图3A和3B为说明第一实施例中安装磁头集成电路芯片的剖面图。如图2D所示，在磁头集成电路芯片安装零件53内，电极58设 置在导线图形55的末端。如图3A所示，每个电极58具有镍层(Ni) 60和金(Au层61，搭接在铜基零件59上，而金属暴露在表面上。磁头集成电路芯片80具有集成电路82，它是在图3A所示的硅 (Si)主芯片体81的下表面81a上成型的。此外，磁头集成电路芯片 80具有在铝(Al)电极83上成型的金(Au)凸起84，金凸起设在下 表面81a上。磁头集成电路芯片80的安装如图3B所示。换句话说，悬臂51 固定在平台110上，其状态是磁头集成电路芯片80面向下取向，每个 金凸起84的定位与相应的电极58匹配。磁头集成电路芯片80在此位 置在室温下受压，并且施加超声波数秒，使每个金凸起84和相应电极 58的金层61实现超声连接。金凸起84和相应电极58的金层61在界 面相互顶住对方摩擦，最终被超声连接连接到一起。如图2D所示，磁头集成电路芯片80与悬臂51的连接可靠性由 于下部充填层85改进，下部充填层充填在磁头集成电路芯片80的下 表面侧及芯片80与悬臂51之间的空隙。并且，集成电路82也受到下 部充填层85的保护。用蒸发成型的聚对二曱苯层110包覆主芯片体81的上表面81b， 整个侧面81c，以及下部充填层85的周边侧面85a。如同下述聚对二 甲苯层IIO是用化学蒸发沉积法(CVD)成型的和非常薄。因此，由 于包覆聚对二甲苯层使磁头集成电路芯片80高度的增加非常小，并且 磁头集成电路芯片80的高度不会超过包覆聚对二曱苯层110的磁头滑 动器70上表面的高度。此外，由于包覆聚对二甲苯层IIO使磁头集成 电路芯片80重量的增加微不足道，因为聚对二甲苯层IIO非常薄。并 且，由于聚对二甲苯层非常薄，即使聚对二曱苯层110包覆在磁头集 成电路芯片的周边部分，也不会影响悬臂51的弹性。聚对二甲苯层110的成型方法将在后面说明。聚对二曱苯层IIO具有以下特性。也就是说，聚对二曱苯层IIO 的杂质含量低，因此产生的气体少。此外，聚对二甲苯层110与硅的 连接性好，并且聚对二曱苯层110的强度可经受清洗。图4A至4D为金凸起84成型的解释图。金凸起84按图4A至4D所示方式成型，与导线连接的情况相似。 使金丝91的一端由连接器毛细管90的前端伸出，形成图4A所示的 金珠92，然后毛细管卯下降从推动金珠92顶住磁头集成电路芯片80 的电极82，如图4B所示，以及施加超声波和加热使金珠92连接到电 极82上。丝夹(图中未示出)夹持暴露于毛细管90外面的金丝91的上端和毛细管90被拉向上方，从而拉出和切割金丝91,如图4C所示。 此后，金凸起84的尖部83a被玻璃板93压平，如图4D所示。图5A为按照本发明的磁盘装置第一实施例的透视图。图5B为 图5A所示磁盘装置重要部分的侧视图。磁盘装置第一实施例使用图 2A至2D所示磁头组件的第 一 实施例。在磁盘装置的第 一实施例中， 本发明应用于硬磁盘装置。磁盘装置100的组件通常包括图5A所示的壳体101,可转动硬 磁盘102，致动器103，以及由致动器103转动的设置在壳体101内的 臂104。例如，如图5B所示，可设置2个磁盘102。致动器103具有 线圏和永久磁铁，致动器为电磁驱动。磁头组件50安装在每个臂104 的前端。隔片(图中未示出)沿图2A方向X2固定在悬臂51的底面， 以及隔片固定在臂104上。当磁盘102转动和致动器103使臂前后转 动时，磁头组件50沿磁盘103的径向移动，可接触到预定的轨道以便 相对预定轨道记录和/或读出有关的信息。聚对二甲苯层110包覆主芯片体81的上表面81b和整个侧表面 81c。因此，防止了由主芯片体81分离出硅颗粒或粉末等外来颗粒， 其结果是磁盘装置100的可靠性较现有技术有大的改进，不会产生磁 头破碎。另一方面，下部充填层85的周边侧面85a也包覆聚对二甲苯层 110,因此也防止了由下部充填层85的周边侧面分离出外来颗粒。因 此，与只有暴露的磁头集成电路芯片80包覆聚对二甲苯层110的情况 比较，磁盘装置100大大增加了可靠性，不会产生由于外来颗粒引起 的磁头破碎，因为已防止了外来颗粒的产生。以下，参考图6A和6B说明包覆主芯片体81和下部充填层85 周边侧面85a的聚对二甲苯层110的成型方法。图6A为聚对二甲苯 层110的成型设备图，图6B为图6A所示圆圏部分E的剖面图。如图6A所示，聚对二甲苯层IIO是用化学气相沉积法(CVD) 成型的。化学气相沉积法借助金属卣化物或类似化合物在高温下热分 解或氢还原在物体表面上形成金属化合物层如金属、合金和碳化物层。化学气相沉积设备120包括蒸发室121，热分解室122和真空沉 积室123，它们按图6A所示顺序地排列。真空泵124与真空沉积室 123连接。聚对二甲苯125作为原材料供给蒸发室121。半成品的磁头组件50X被放置在真空沉积室123内的平台123a 上。半成品的磁头组件50X具有安装在悬臂51上的磁头滑动器70和 磁头集成电路芯片80，以及在此状态下半成品磁头组件50X的一部分， 包括相应于磁头集成电路芯片80的部分按图6B所示用掩蔽层130掩 蔽。在蒸发室121内被蒸发的聚对二曱苯粒子126被真空泵124抽吸 到达热分解室122,在其中进行聚对二甲苯粒子126的热分解，以形 成自由基单体127。自由基单体127移向真空沉积室123和沉积在半 成品磁头组件50X上，从而形成聚对二曱苯层110。最后，由真空沉积室取出半成品磁头组件50X,清除掩蔽层130 而完成图2A所示的磁头组件50。完成的磁头组件50具有聚对二曱苯 层110包覆主芯片体81的上表面81b。整个侧面81c，以及下部充填 层85的周边侧面85a。(第二实施例)图7A为按本发明的磁头组件第二实施例的透视图，图7B为图 7 A所示磁头组件圆圏部分F的剖面图。图7A所示磁头组件50A的构造与图2A所示磁头组件50基本相 同，但包覆的聚对二甲苯层IIO除外。在图7A和7B内与图2A和2D内相应零件相同的零件使用同样 的标号，因此其说明省略。如图7B放大比例所示，该实施例的聚对二曱苯层110包覆主芯 片81的上表面81b，整个侧面81c，下表面81a，以及金凸起84的周 边。特别是因为主芯片体81的上表面81b，以及整个侧面81c包覆聚 对二甲苯层IIO,防止了硅颗粒从暴露的磁头集成电路芯片80A分离 出，从而防止了外来颗粒或粉末的产生。图8A和8B为说明第二实施例中具有第一结构的磁头集成电路 芯片80A的安装的剖面图。在这种方案中，有关磁头集成电路芯片81A 的聚对二曱苯层110的成型是在悬臂51上安装磁头集成电路芯片80A 之前进行的。聚对二曱苯层IIO是把磁头集成电路芯片80A放在图6A 所示真空沉积室123内而成型的。磁头集成电路芯片80A包覆聚对二 曱苯层IIO后安装在悬臂51上和用超声连接工艺连接，如图8B所示。 金凸起84前端上的聚对二曱苯层110部分被超声连接引起的上述摩擦 而清除，金凸起84和金层61的超声连接可以用正常方式进行。以下，将说明图8A和8B所示磁头集成电路芯片的各种制造方法。在下面所述的方法中，是在晶片切割成单独的芯片之前在晶片上 形成防止外来颗粒分散的保护层，而不是在晶片切割之后在每个芯片 上形成保护层。图9A至9E为说明制造磁头集成电路芯片80A第一种方法的剖面图。在图9A中，用晶片161和一组金凸起84制成晶片结构160。大 量的集成电路82成阵列设在晶片161的下表面161a。此外，大量的 凸起84也设在晶片161下表面161a的相应电极83上。首先，如图9A所示进行化学气相沉积工艺。将晶片结构160的 带凸起84的下表面161a面向下放置在托盘170上，在此状态进行化 学气相沉积。结果在晶片161的上表面161a和下表面161b和每个凸 起84表面上形成聚对二甲苯层110，如图9B所示。接着，薄膜171连接到晶片结构161的上表面，以及如图9C所 示，晶片结构161上面向下翻转。晶片结构161放置在切割台172上， 用高速转动的切割锯173切割成一组芯片162。图9D示出处于切割后 的晶片结构161。在图9D中示出切割形成的切割槽163。切割这样进 行，使薄膜171保持半切割或切割一半状态，而切割的芯片不致于分 成片，换句话说，切割的芯片162仍保持在薄膜171上整齐排列的状 态。随后进行第二次化学气相沉积，即再进行一次化学气相沉积。第二次化学气相沉积主要是在芯片162整个侧面上形成聚对二曱苯层 110。第二次化学气相沉积的结果是如图9E所示，每个芯片162的整 个侧面162a上有效地形成了聚对二甲苯层110a,它重叠在已形成的 聚对二甲苯层110上。这样，制成了磁头集成电路芯片组165。在磁头集成电路芯片组 165中，(如图8A和8B所示)，大量的磁头集成电路芯片80A排列 成行和连接在薄膜171上。这种磁头集成电路芯片组165供应给下一 制造过程，例如放在运输托盘中运输。第 一种方法的优点可以总结如下。聚对二甲苯层的蒸发沉积过程 是在晶片切割成单独的芯片之前进的，因此可以同时对大量的芯片形 成聚对二曱苯层。与晶片切割成单独的芯片后对每个单独的芯片形成 聚对二甲苯层的情况比较，第一种方法可以相当高的生产率制造图8A 和8B所示的磁头集成电路芯片80A。图10A至10G为说明制造磁头集成电路芯片80A第二种方法的 剖面图。图IOA至IOD所示的过程与图9A至9D所迷相同。在图10D 所示的过程之后，进行图IOE或图IOF所示的过程，即清除图IOD切 割过程中可能产生的碎片或剥落层164。在图10E中，在切割后激光束174辐射至切槽163的边缘和沿边 缘扫描。因此，激光束174辐射至碎片或剥落层164上，结果使碎片 或剥落层被激光束174加热熔化，从而将它们清除掉。另一方面，在图10F中，晶片浸在盐酸中进行碎片或剥落层164 的化学清除。浸泡时间控制在仅能清除碎片或剥落层164。清除碎片 或剥落层164后，晶片清洗以清除晶片上保留的盐酸。之后，在图10E或10F所示过程后，进行图IOG所示的第二次 化学气相沉积，与图9E上的化学气相沉积相同。第二次化学气相沉 积的结果是如图10E所示，每个芯片162的整个侧面162a上有效地 形成聚对二甲苯层110a，重叠在已形成的聚对二曱苯层110上。这样， 制成具有大量的如图8A和8B所示磁头集成电路芯片80A排列阵列和连接在薄膜171上的磁头集成电路芯片组165。第二种方法可获得与上述第一种方法同样的优点。此外，虽然切 割产生碎片或剥落层可引起外来颗粒的产生，但按第二种方法可有效 地清除这些碎片或剥落层164。因此，形成的聚对二甲苯层110和110a 具有高质量，由磁头集成电路芯片80A产生外来颗粒问题得到有效地防止。图11A至11F为说明制造磁头集成电路芯片80A第三种方法的 剖面图。图IIA和IIB所示的过程与图9A和9B所述相同。在图11B 所示过程之后，激光束180和181分别辐射至图IIC所示的晶片161 的表面161a和161b，从而沿着与上述切割锯173切割路径相似的路 径成行地扫描晶片161。因此宽度为Wi的聚对二甲苯层110的一部分 166被激光束180和181加热和熔化清除掉。清除聚对二曱苯层110 的部分166的宽度Wi比随后形成的切割槽163的宽度\￥2在两边宽出 一个宽度\￥3。由于部分166在聚对二甲苯层110时被加热和熔化清除， 不会产生聚对二甲苯层110的碎片和剥落层。之后，如图IID所示，晶片161被切割锯173切成阵列，从而形 成图11E所示一组芯片162。切割槽163位于清除聚对二甲苯层110 的部分166的中心，因此不会与形成聚对二甲苯层110的部分重叠。 换句话说，如图11E所示，聚对二甲苯层110的边缘在宽度为\￥2的 切割槽163的两边后撤了宽度W3。因此，聚对二甲苯层110不会被切 割锯173切割，以及不会因切割而产生聚对二甲苯层110的碎片和剥 落层。在此之后，如图11F所示进行第二次化学气相沉积，与图9E所 述化学气相沉积相似。第二次化学气相沉积的结果是有效地在每个芯 片162的整个侧面162a上形成聚对二曱苯层110a,如图11F所示， 重叠在已形成的聚对二曱苯层IIO上。这样一来，具有大量的如图8A 和8B所示磁头集成电路芯片80A排成阵列和连接在薄膜171上的磁 头集成电路芯片组165制成。按照第三种方法，可以获得与上述第一和第二种方法相同的优图12A至12F为说明制造磁头集成电路芯片80A的第四种方法 的剖面图。如图12中所示，具有宽度W!的掩蔽层l卯和191分别在晶片 161的上下表面161a和161b顺序形成。在此状态进行第一次化学气 相沉积，形成图12B所示的聚对二甲苯层110。聚对二甲苯层110形 成在晶片161的上下表面161b和161a,掩蔽层190和191，以及每个 凸起84的表面上。随后，掩蔽层l卯和191被清除掉。因此，聚对二甲苯层110被 清除掉宽度Wl (如图12C所示)。不会产生聚对二曱苯层110的碎 片或剥落层。在此之后，图12D， 12E和12F所示的过程与图IID， 11E和11F 所述相似，例如切割晶片161和进行第二次化学气相沉积。结果制成 具有大量的如图8A和8B所示的磁头集成电路芯片80A排成阵列和连 接在薄膜171上的磁头集成电路芯片组165 (如图12F所示)。按照第四种方法，可以获得与上述第一和第二种方法相同的优点。以下说明保护层的另一种成型方法，它包覆图7B所示的磁头组 件50A的支承的主芯片体81。按照这一方法，包覆主芯片体81的保护层是用涂层工艺形成的。 由于近年来硬磁盘装置的厚度大大减少，磁头集成电路芯片80A从悬 臂51凸起的高度也受限制。因此，包覆主芯片体81的保护层的厚度 必须为50微米或更小。由此可见，用涂层工艺形成包覆主芯片体81保护层的方法特别 适合于满足磁头集成电路芯片80A的上述高度减小。此外，使用涂层工艺形成包覆主芯片体81保护层的方法，磁头 组件50A可顺序进行芯片安装工序，下部充填成型工序，以及涂层工 序而成型。图13为保护层成型设备的示意图。图13所示的保护层成型设备200具有一平台201， 一升降机构203可沿平台上直立的立柱202在 Z1和Z2方向移动，由升降机构203水平伸出的支臂204，激光位移 测量装置205，在支臂204上整体安装的喷嘴206,紫外线辐射装置 210，与升降机构203和激光位移测量装置205连接的位置控制器207， 与喷嘴206连接的泵208，以及控制保护层成型设备200的控制电路 209。保护层成型设备200的保护层成型过程见图14A至14C及图15A 和15B。首先，准备图14A所示的组件220。在该组件220中，主芯片体 81用下表面81a上的凸起84安装在悬臂51上，以及下部充填层85 充填入主芯片体81下表面侧的间隙内。凸起84未被保护层包覆，因 此，主芯片体81上的凸起84以及悬臂上的电极58可满意地连接，与 中间保护层部分无干涉。换句话说，凸起84和电极58的连接具有高 的可靠性。组件220放置在保护层成型设备200的平台201上，如图14A所 示，以及激光位移测量装置205用于测量喷嘴206的前端和主芯片体 81顶面之间的J巨离。之后，如图14B所示，由喷嘴206把预定量的紫外线固化丙烯酸 树脂221供至主芯片体81的顶面上。当用紫外线辐射时，紫外线使丙 烯酸树脂221固化。树脂221的预定量大于完全包覆主芯片体81最终 需要的量。树脂221的特点是其表面张力小于相对硅主芯片体81的浸 润力。以下，如图14C所示，喷嘴206移近主芯片体81的顶面，并且 喷嘴206在水平方向正确移动，使树脂221分布在主芯片体81的顶面 上及粘接到主芯片体81的周边。在这种情况下，在主芯片体81顶面 上的树脂221在中心部分由于表面张力有凸起222，以及树脂221的 厚度尚未控制。之后，如图15A所示，喷嘴206移动至主芯片体81顶面的中心， 以及喷嘴206的高度控制在使喷嘴206的前端与主芯片体81的顶面之间的距离"a"为50微米。距离"a"可参考开始用激光位移测量装置获得 的距离测量值调节。之后启动泵208来抽吸和清除过量的树脂221。喷嘴206的吸力调节至小于树脂221对硅主芯片体81的浸润力。 以这种方式调节吸力和浸润力的关系，有可能防止主芯片体81的顶面 暴露，以及有可能在主芯片体81的顶面有效地形成厚度50微米的树 脂层223。最后，如图15B所示，紫外线辐射装置210把紫外线辐射至树脂 层223使其固化。作为结果，主芯片体81的顶面和周边侧面包覆厚度 约50微米的固化树脂层224。如果表面张力大于浸润力，则树脂221将形成类似于水滴和液滴， 则难以把树脂221分散开。此外，如果吸力大于浸润力，则主芯片体 81的顶面一旦浸润，就会变成部分暴露，不能获得希望的覆盖率。由此可见，在主芯片体81上形成固化的树脂层224包括以下步骤1) 供给预定量的多于形成约50微米厚的固化的树脂层224所需 量的树脂221;2) 确定树脂221的型号或种类，使其表面张力小于对主芯片体 81的浸润力；3) 确定泵208的吸力和树脂221的型号或种类，使泵208的吸 力小于对主芯片体81的浸润力；以及4 )当抽吸和清除主芯片体81上多余的树脂221时用控制喷嘴206 高度的方法控制固化的树脂层224的厚度。当然，可以使用其他树脂，如热固性环氧树脂代替紫外线固化的 丙烯酸树脂221。在这种情况下使用图15B的加热法代替紫外线辐射 固化热固性环氧树脂。在第二实施例中，有可能在悬臂51上安装具有改进的第一种结 构的如图16所示的磁头集成电路芯片80B，以代替图8A和8B所示 的磁头集成电路芯片80A。图16所示的磁头集成电路芯片80B不具有 在凸起84的前端部分140形成的聚对二曱苯层110，从而使凸起84的前端部分140暴露。当用超声连接法在悬臂51上安装磁头集成电路芯片80B时，不 需要象在磁头集成电路芯片80A的情况下那样，去破碎和清除聚对二 甲苯层110的部分。因此，在悬臂51上超声连接磁头集成电路芯片 80B比磁头集成电路芯片80A的效果好。磁头集成电路芯片80B可以用以下方法制成图17A至17D所 示的第一种方法，图18A至18D所示的第二种方法，图19A至19D 所示的笫三种方法，图20A至20D所示的第四种方法，图21A至21D 所示的第五种方法，图22A至22D所示的第六种方法，或图23A和 23B所示的第七种方法。图17A至17D所示的第一种方法使用易于缩凹的软片150。首先， 如图17A和17B所示，磁头集成电路芯片80放在软片150上面和被 推压顶住软片150，使软片150变形和凸起84的前端部分突入软片 150。结果是凸起84的前端部分被软片150掩蔽。在这种情况下，把 图17B所示结构置入图6A所示的真空沉积室123内，以便形成图17C 所示的蒸发的聚对二甲苯层110。当磁头集成电路芯片80从软片150 中移出时，获得磁头集成电路芯片80B (如图17D所示)。图18A至18D所示的第二种方法使用具有胶粘剂层152的薄片 153，胶粘剂层是胶粘剂涂覆在薄片主体151上制成的。首先，如图 18A和18B所示，磁头集成电路芯片80放在薄片153上面受推压顶住 薄片153，使凸起84的前端部分突入胶片153。结果是凸起的前端部 分被薄片153掩蔽。在这种情况下，把图18B所示的结构置入图6A 所示真空沉积室123内，以便形成图18C所示的蒸发的聚对二曱苯层 110。当磁头集成电路芯片80由软胶片153移出时(如图18D所示)， 获得磁头集成电路芯片80B。图19A至图19D所示的第三种方法，使用具有凹槽241的框架 240。凹槽241的尺寸大于磁头集成电路芯片80为10至50微米，使 磁头集成电路芯片的大约一半可以放置在凹槽241内。首先，如图19A和19B所示，^磁头集成电路芯片80面向下置于托盘240的凹槽241内。在沿磁头集成电路芯片80高度的方向上，磁 头集成电路芯片80的大约一半放置入凹槽21内。此外，凹槽内壁和 磁头集成电路芯片80的周边侧面之间的间隙为约10至50微米。之后，如图19C所示，进行化学气相沉积以形成聚对二甲苯层 110。由于磁头集成电路芯片80的周边侧面和凹槽内壁之间的间隙g 极小，仅为10至50微米，图6A所示的自由基单体127不容易进入 凹槽241内。因此，在主芯片体81的暴露的顶面和周边侧面形成希望 厚度为2微米的聚对二曱苯层110，以及位于凹槽241内的凸起84的 表面上形成的聚对二甲苯层110b的厚度减至1.4微米，它比厚度为2 微米的聚对二甲苯层110约薄30%。如图19D所示，从托盘240的凹 槽241中取出磁头集成电路芯片80,获得磁头集成电路芯片80B。在磁头集成电路芯片安装在磁头组件50A的悬臂51上的情况下， 它具有的凸起84带有在表面上形成的2微米厚的聚对二曱苯层，则每 个凸起的剪切强度为25克，另一方面，在磁头集成电路芯片80B安 装在磁头组件50A的悬臂51上，而在凸起84的表面上形成1.4微米 厚的聚对二甲苯层110b。如本实施例所示，则每个凸起的剪切强度为 40克，比以上情况提高了60%。在图20A至20D所示的第四种方法中，制备磁头集成电路芯片 80具有带未受挤压尖部84a的凸起84 (如图20A )。磁头集成电路芯 片80面向下放在玻璃板250上。在此状态进行化学气相沉积，形成图 20B所示的聚对二曱苯层110。然后，磁头集成电路芯片80被压力机 的压头251推压顶住玻璃板250,如图20C所示。当磁头集成电路芯 片80推压顶住玻璃板250时，凸起84的尖部84a被压平，从而破坏 了在凸起84尖部84a形成的聚对二曱苯层110部分。当从玻璃板250上取下磁头集成电路芯片80时，获得图20D所 示磁头集成电路芯片80B。在该磁头集成电路芯片80B内，主芯片体 81和凸起84包覆聚对二甲苯层IIO，而凸起84的压平尖端84b没有 包覆聚对二曱苯层IIO，凸起材料暴露在尖端84b。当然，第一次化学气相沉积可获得比最终希望获得厚度小的聚对二曱苯层110，以及第二次化学气相沉积在压平凸起84的尖部84a后 进行以获得希望厚度的聚对二甲苯层110。在图21A至21D所示的第五方法中，准备了如图21A所示涂有 脱模剂261的平台260。在本实施例中，使用全氟聚醚油作为脱模剂 261。这种全氟聚醚油为图6A所示真空沉积室123使用的聚合物含氟 油的一种。磁头集成电路芯片80面向下放在平台260上，随后从平台 260上分离下，使得脱模剂层261a转移到凸起84尖端的表面上。之后，如图21B所示， 一磁头集成电路芯片80面向下》文在平台262 上，进行化学气相沉积以形成聚对二甲苯层110。在凸起84的尖部， 聚对二甲苯层110是包覆在脱模剂层261a上，聚对二甲苯层110在脱 模剂261a上的粘接强度很弱，因此使用胶粘带很容易清除在脱模剂上 面的聚对二甲苯层110。如图21C所示，磁头集成电路芯片80的保持方式是主芯片体81 粘接在胶粘带263上，凸起84的尖部粘接在另 一胶粘带264上。最后，如图21D所示，剥离胶粘带264。结果是在凸起84尖部 的聚对二曱苯层110与脱模剂层261a —起被清除，从而暴露凸起84 的尖部。这样一样，获得磁头集成电路芯片80B。在图22A至22DD所示的第六种方法中，将固体树脂如松香油用 异丙醇溶剂溶解和涂在平台270上形成图22A所示的松香油层271。 如同后述，木>香油层271可用清洗法清除。^磁头集成电路芯片80面向 下放在平台270上，使松香油层271转移到凸起84的尖部。之后，磁头集成电路芯片80面向下放在平台272上，如图22B 所示，以及进行化学气相沉积以形成聚对二甲苯层110。当磁头集成电路芯片80如图22C所示离开平台272时，在凸起 84上覆盖松香油层271a。此外，在凸起84的尖部松香油层271a暴露。最后，磁头集成电路芯片80面向上放置和用乙醇清洗。清洗的 结果是松香油层271a被溶解和清除，如图22D所示，从而暴露凸起 84的尖部。这样一来，获得磁头集成电路芯片80B。在图23A和23B所示的第七种方法中，图23A所示的过程在以上图9E所示过程后进行。如图23A所示，压平玻璃板280被推压顶 住磁头集成电路芯片组165的凸起84。因此，凸起84的尖部被压平， 从而破坏了凸起84尖部84a上的聚对二甲苯层110部分。当压平玻璃板280上升时，获得图23B所示磁头集成电路芯片组 1660。在磁头集成电路芯片组1660上排列的每个磁头集成电路芯片 80B的凸起84的尖部84b未包覆聚对二甲苯层110，凸起材料暴露在 尖部84b。图24A至24D为说明制造磁头组件另一种方法的剖面图。如图24A和24B所示，磁头集成电路芯片80C具有第二结构， 它具有集成电路82和在硅主芯片体81的下表面81a上形成的铝电极 83。此外，整个主芯片体81包覆着聚对二甲苯层110。按照本方法，金凸起84A设置在悬臂51上，而不是在主芯片体 81上。如图24C所示，凸起84A设置在悬臂51的相应电极58上。 每个凸起84A具有尖部84Aa。如图24D所示，对磁头集成电路芯片80C施加超声波，使凸起 84A的尖部84a被压扁，并把电极83连接在相应的凸起84A。在超声 连接过程中，包覆电极83的聚对二曱苯层IIO部分被清除。因为尖部 84a设置在凸起的前端，包覆电极83的聚对二甲苯层IIO被更有效地 清除。在第二实施例中，也有可能使用图25所示具有笫三结构的磁头 集成电路芯片80D代替图7B所示磁头集成电路芯片80A。在图25所示的磁头集成电路芯片80D中，在与下表面81a相对 的主芯片体81的上表面81b上聚对二甲苯层110部分被清除。换句话 说，主芯片体81的上表面81b部分暴露。上表面81b的暴露部分145可用等离子工艺形成，例如，在主芯 片体81的整个表面上形成聚对二甲苯层IIO后将上表面81b待暴露部 分进行等离子加工。当磁头集成电路芯片80D加工和产生热时，热量会通过主芯片体 81上暴露的上表面81b的暴露部分145直接释放至周围的空气中。因此，与在主芯片体81的整个表面上形成聚对二甲苯层110的情况比较， 即图8A所示磁头集成电路芯片80A的情况比较，有可能改善热释放 特性，特别是由于聚对二甲苯层IIO是由热传导性不良的树脂材料制 成。如上所述，外来颗粒主要由于开裂或掉块产生在主芯片体81的 隅角部分处。因此，即使如果在主芯片体81的上表面81b的中部没有 聚对二甲苯层110，也不会产生外来颗粒的问题。此外，还有可能在 主芯片体81的暴露部分145设置极薄的散热片。图26A至26E为说明制造图25所示的磁头集成电路芯片80D方 法的剖面图。如图26A和26B所示，薄膜171粘接在晶片结构160的与带凸 起84表面相对的表面上。之后，如图26C所示，晶片结构160放置 在切割台172上，使凸起84面向上。从高速转动的切割锯173将晶片 161切割成排成阵列的一组芯片162。每个切割的芯片保持在行中与薄 膜171连接。下一步，切割的晶片161固定在化学气相沉积设备所设的薄膜吸 引装置290上，薄膜171被泵291的操作吸引住，如图26D所示。薄 膜吸引装置290具有支承板元件292。支承板元件292包括一组吸孔 292a，及圆柱292b。每个圆柱292b支承排成阵列的一组芯片162中 相应的一个。当泵291工作时，在圆柱292b支承的各部分之间的薄膜171部 分从芯片162上分离，如图26D所示。换句话说，由上面观察时，薄 膜171仍保持连接在芯片162矩形表面162b的中部，但薄膜171已与 矩形表面162b的周边部分分离。其结果是在矩形表面162b的周边部 分形成空隙293，空隙293与切割槽163连通。在图26所示状态下进行化学气相沉积。气体通过切割槽163和 达到空隙293，从而形成如图26E所示的聚对二甲苯层110。对于芯 片162的矩形表面162b，在对应于空隙193的周边部分形成聚对二曱 苯层110,但与薄膜171连接的中部并不形成。这样一来，制成图25所示的磁头集成电路芯片80D。在第二实施例中，也有可能使用图27所示的具有第四种结构的 磁头集成电路芯片80E，以代替图7B所示的磁头集成电路芯片80A。在图27所示的磁头集成电路芯片80E中，在主芯片体81的上表 面81b和周边侧面81c上形成聚对二曱苯层110，但在凸起84的下表 面81a上不形成。图28A至28E为说明制造图27所示的磁头集成电路芯片80E方 法的示意图。如图28A和28B所示，薄膜300粘接在带有凸起84的晶片结构 160的表面上。薄膜300具有波紋形，使可以包覆凸起84，但也粘接 到晶片结构160上将被切割锯切割的部分301。换句话说，薄膜300 包覆晶片的每一部分在切割过程后整体变成芯片，因此薄膜300粘接 到晶片结构160这种部分的整个周边部分301。如图28B所示，由底 视图可见，在切割过程后将变为一个芯片162的晶片结构160的各部 分具有薄膜300粘接在其整个周边部分301。此外，薄膜300粘接在 另一个平薄膜302上，如图28A所示。之后，用切割锯将晶片161和薄膜300切割成阵列，以获得图28C 所示的一组芯片162。切割的芯片162保持连接在薄膜302上。此外， 每个芯片162的下表面81a包覆薄膜300。在图28C所示状态下进行化学气相沉积，其结果是形成如图28D 所示的聚对二曱苯层110。聚对二曱苯层110包覆每个主芯片体81的 上表面81b和周边侧面81c，不包覆下表面81a，如图27所见。最后，如图28E所示清除薄膜302。随着薄膜302的清除，每个 芯片162下表面81a上的薄膜300也被清除。这样，获得磁头集成电 路芯片80E。在第二实施例中，也有可能使用图29所示具有第五种结构的磁 头集成电路芯片80F，以代替图7B所示的磁头集成电路芯片80A。在图29所示的磁头集成电路芯片80F中，在主芯片体81的下表 面81a上形成下部充填层301。凸起84的压平的尖部84b暴露在下部充填层310的平的下表面310a上。并且，在主芯片体81的上表面81b 和周边侧面81c上以及下部充填层310的周边侧面310a上形成聚对二 曱苯层110。按照这种磁头集成电路芯片80F,集成电路82受下部充填层310 的保护。此外，当磁头集成电路芯片80F安装到悬臂51上时，已不需 要进行注射下部充填层的过程，从而改进了磁头组件的生产率。图30A至30F为说明制造图29所示的/P兹头芯片80F的方法的剖面图。如图30A和30B所示，下部充填材料为B级树脂，用旋涂法包 覆在带凸起84的晶片结构160的表面上，以及下部充填材料固化后形 成完全包覆凸起84的下部充填层311。用B级树脂是为了便于以后的 过程。如果下部充填材料是由热固性树脂形成，则B级处理为施加预 定的热量，如果下部充填材料是由光固化树脂制成，则B级处理是辐 射预定的光量，再者，如果下部充填材料是由热塑性树脂制成，它可 以在溶剂中溶解，则B级处理为蒸发溶剂。之后，如图30C所示，将晶片结构160倒转，将带有经B级处 理的下部充填层311面向下放在切割台172上。用高速旋转的切割锯 173将晶片161切割成一组芯片162。切割至经B级处理的下部充填 层311的中间厚度。因此，能防止切割锯173切伤切割台172和掉块， 也防止了单独的切割芯片162分离开。经过切割过程，在下部充填层 311内形成切槽312。在此之后，如图30D所示，切割的晶片161和切割台172—起送 入化学气相沉积设备的蒸发室，在其中进行化学气相沉积以形成聚对 二曱苯层110。该聚对二曱苯层110形成在每个芯片162的顶面和周 边侧面，在经过B级处理的下部充填层311的切槽312内，以及周边 侧面上。随后，整个晶片结构160倒转，放到抛光设备的抛光台313上， 如图30E所示。由于每个芯片162被经受B级处理的下部充填层311 连接，当晶片160倒转时，全部芯片162同时倒转。此外，晶片结构160被通过抛光台313内的吸孔313a真空吸住和保持在抛光台313上。 最后，使用图30F所示的抛光元件314，如果需要可用清水清洗，以便抛光经B级处理的下部充填层311。抛光至深度达到切槽312底部和暴露凸起84。结果获得图29所示的磁头集成电路芯片80F。抛光台内的吸孔313a与每个芯片162对应，因此，每个芯片162被吸力稳定地保持在抛光台313上，防止了单独芯片162不希望的移动。在第二实施例中，也有可能使用图31所示的具有第六种结构的 磁头集成电路芯片80G,以代替图7B所示的磁头集成电路芯片80A。图31所示的磁头集成电路芯片80G,使用第六种结构，它是图 25所示的磁头集成电路芯片80D使用的第三种结构与图29所示的磁 头集成电路芯片80F使用的第五种结构的综合。磁头集成电路芯片80G具有在主芯片体81下表面81a上的下充 填层310，凸起84压平的尖端84b暴露在下部充填层310的平的下表 面310a上。此外，在主芯片体81的上表面81b的周边部分，周边侧 面81c以及下部充填层310的周边侧面上形成聚对二曱苯层110。在 主芯片体81的上表面81b暴露的中部设置有暴露部分145。当磁头集成电路芯片80G工作和产生热量时，热量可以通过上表 面81b暴露的主芯片体81的暴露部分145直接释放到周围的空气中。 因此与在主芯片体81整个表面上除形成凸起84的侧面外形成聚对二 甲苯层110的情况比较，即图29所示磁头集成电路芯片80F的情况比 较，有可能改善热释放性能，特别是由于聚对二甲苯层IIO是由通常 热传导性不良的树脂材料制成。如上所述，外来颗粒主要由开裂或掉块产生在主芯片体81的隅 角部分，根据这个理由，即使如果在主芯片体81的上表面81b的中部 没有聚对二甲苯层IIO,也不会产生外来颗粒的问题。图32A至32F为说明制造图31所示的磁头集成电路芯片80G的 方法的剖面图。图32至32F所示的过程基本上与图30A至30F所示 的过程相同，但化学气相沉积过程例外。如图32D所示，进行化学气相沉积时夹具320夹持住切割的芯片161向下推压顶住晶片结构160。 夹具320的每个凸块321与相应芯片162顶面的中部接触，从而在芯 片162中部的顶面不形成聚对二甲苯层110。化学气相沉积过程进行 后，移走夹具320。即使当夹具320向下推压顶住晶片结构160时，凸起84不会损 坏，因为设置了下部充填层311。在第二实施例中，也有可能使用图33所示具有第七种结构的磁 头集成电路芯片80H，以代替图7B所示的磁头集成电路芯片80A。图33所示的磁头集成电路芯片80H与图31所示的具有第六种结 构的磁头芯片80G相似，但辐射元件330例外，它是由热传导性良好 的金属制成，使用粘接剂331连接到主芯片体81的中部上表面81b 的暴露部分145上。粘接剂331具有分散在树脂中的无机填料或金属 填料，因此具有良好的热传导性。与图31所示的磁头集成电路芯片80G比较，磁头集成电路芯片 80H具有改进的热释放特性。在第二实施例中，也有可能使用图34A和34B所示具有第八种 结构的磁头集成电路芯片801，以代替图7B所示的磁头集成电路芯片 ■。图34A为磁头集成电路芯片80I的剖面图，以及图34B为磁头集 成电路芯片80I的底视图。基本上磁头集成电路芯片801是图29所示 的磁头集成电路芯片80F的改型。在磁头集成电路芯片801中，在主 芯片体81的下表面81a制出校准标记340和341 。校准标记340和341 位于集成电路82的外表面与集成电路82呈对角线位置。在主芯片体 的下表面81a上相应于校准标记340和341的位置处的下部充填层310 内设有孔342和343。例如，当制成下部充填层310时使用掩蔽的方 法制出孔342和343。当由主芯片体81的下表面81a观察时，可通过孔342看到校准 标记340，以及通过孔343看到才交准标记341。因此，可以4吏磁头集成 电路芯片80I参考校准标记340和341对准，以及以高精度在悬臂51上定位。当然，也可以将校准标记直接设置在下部充填层310上。此外， 磁头集成电路芯片80I的对准也可以使用X射线成像法。图35A和35B为另一种方法的解释用剖面图，当具有凸起84的 晶片结构切割为磁头集成电路芯片81时，这种方法可防止磁头集成电 路芯片81不希望的移动。在图35A中，由主薄膜体351制成粘接薄膜350，在主薄膜体351 的顶面形成粘接层352和在主薄膜体351的底面形成粘接层354。主 薄膜体351在相应于凸起84的位置制出凹槽353。每个凹槽353的尺 寸稍大于相应的凸起84的尺寸。凹槽353的内壁没有形成粘接层352。如图35B所示，每个凸起84i文置在相应的凹槽353内，以及晶 片161的下表面粘接在粘接薄膜350上。由于每个凸起84放置在相应 的凹槽353内，凸起84不会干涉晶片161的下表面与粘接薄膜350的 连接。粘接薄膜350粘接在平台360上。在图35B所示的状态，用切割锯173将晶片161切割成排成阵列 的一组磁头集成电路芯片81。当切割晶片161时，由于应力促使单独 的磁头集成电路芯片81移动，然而，因为单独的磁头集成电路芯片 81粘接固定在粘接薄膜350上和保持粘接状态，本实施例中的单独的 磁头集成电路芯片81不会移动。切割过程结束后，由粘接薄膜逐个取出磁头集成电路芯片81，并 使其安装在悬臂51上。由于凸起84没有粘接在粘接薄膜350上，磁 头集成电路芯片81易于与粘接薄膜350分离，以及由粘接薄膜350分 离时，凸起84不会意外地由磁头集成电路芯片81掉下。当然，切割设备可以附有晶片结构160的夹具，将晶片结构160 压紧定位。在这种情况下，可以防止切割过程中切割的磁头集成电路 芯片81相对于晶片161移动。(第三实施例)图36A为按照本发明的磁头组件第三实施例的透视图，而图36B 为图36A所示磁头组件圆圏部分G的剖面图，图36C为图36A所示磁头组件圆圏部分H的透视图。在图36A所示的磁头组件50B中，磁头集成电路芯片80C具有 图37所示的结构。图37为图36A和36B所示的磁头集成电路芯片80C 的透视图。如图36B所示，磁头组件50B的磁头集成电路芯片80C具 有主芯片体81C。如图37所见，主芯片体81C矩形的上表面81Cb是 带斜角的，所以在主芯片体81C的上表面81Cb和每个侧面81Cc之间 形成了斜面81Cd。代替使用图2D所示的聚对二曱苯层110，本实施例使用图36B 所示的低粘度紫外线固化树脂层160。在其他方面，磁头组件50B基 本与图2A所示的磁头组件50相同。在图36A至36C内，零件也与图 2A至2D所示的相应零件相同，并具有相同的标号，因此省略其说明。如下所述，低粘度紫外线固化树脂层160是由分配器分配低粘度 紫外线固化树脂形成的，如图36B放大图所示，低粘度紫外线固化层 160包覆主芯片体81C的上表面81Cb，全部斜表面81Cd和全部侧表 面81Cc，以及下部充填层85的周边侧面。在主芯片体81C上表面81Cb 上低粘度紫外线固化树脂层160的厚度小于50微米，以及低粘度紫外 线固化树脂层160的表面高度H^氐于磁头滑动器70顶面的高度H2。 这样一来，磁头组件50B可以适用于硬磁盘装置，不可能由于磁头集 成电路芯片80C损伤硬磁盘。由于低粘度紫外线固化树脂层160包覆主芯片体81C的上表面 81Cb，全部斜表面81Cd和全部侧表面81Cc,防止了珪颗粒或粉末从 主芯片体81C上分离下，从而有效地防止了外来颗粒的产生。本实施例中低粘度紫外线固化树脂层160所用的低粘度紫外线固 化树脂具有以下特性，即该低粘度紫外线固化树脂的粘度为700厘泊 (CPS)和更低，而且，低粘度紫外线固化树脂对硅的浸润性良好，以 及低粘度紫外线固化树脂层160具有足够的强度，可经受清洗。另一 方面，低粘度紫外线固化树脂对不锈钢的浸润性不良。此外，低粘度 紫外线固化树脂具有高的纯度，杂质含量低，因此产生的气体少。更具体地说，低粘度紫外线固化树脂使用的是丙烯酸树脂，如尿烷丙烯酸酯，甲基丙烯酸酯。图38是说明形成图36B所示的紫外线固化树脂层160方法的示 意图。首先，用图38所示的高精度分配器170将低粘度紫外线固化树 脂分配到安装在悬臂51上的磁头集成电路芯片80C的中部。例如， 低粘度紫外线固化树脂具有的低粘度为700厘泊，分配器170的分配 量是高精度控制的。由于低粘度紫外线固化树脂的粘度为700厘泊或 更低，低粘度紫外线固化树脂在主芯片体81的上表面81Cb的分布如 图38内箭头171所示，向下流过斜面81Cd,如箭头172所示以及分 布至侧面81Cc。结果是低粘度紫外线固化树脂包覆了主芯片体81C 的上表面81Cb，斜面81Cd和侧面81Cc,以及流动的低粘度紫外线 固化树脂最终包覆下部充填层85的周边侧面85a。由于设置了主芯片 体81C的斜面81Cd,促进了低粘度紫外线固化树脂的流动。在此之 后，用紫外线辐射到低粘度紫外线固化树脂上，使其固化形成低粘度 紫外线固化树脂层160。因此，有可能使用简便的过程形成低粘度紫 外线固化树脂层160，能防止由磁头集成电路芯片80C产生外来颗粒。图7A所示的磁头组件50A和图36A所示的磁头组件50B可以装 配到图5A和5B所示的磁盘装置上，其方法与图2A所示的磁头组件 50相似。在上述的每个实施例中，可以使用热固性树脂代替光或紫外线固 化树脂。例如，可以使用环氧树脂作为热固性树脂。此外，磁头集成电路芯片80， 80A, 80B和80C的主芯片体81， 81A， 81B， 81C可以使用硅以外的材料制造，例如GaAs。以下，对本发明另外一些重要方面加以说明。(l)当按照图IOA至IOG所示过程制造图7B所示的磁头集成电 路芯片80A时，磁头集成电路芯片处理读出和/或记录在录制介质上的 信息和形成安装在磁头组件上部分，其制造方法希望具有以下步骤在上表面和下表面之一带有凸起的晶片的上表面和下表面上形 成第一层；将晶片切割成一组芯片；清除切割产生的第一层的掉块或剥落部分；以及在切割后排列的每个芯片的周边侧面形成第二层。按照制造磁头集成电路芯片的这种方法，有可能在每个芯片周边侧面上形成具有高质量的笫二层，因为第二层是在清除第一层的掉块和剥落部分后形成的。(2) 当按照图IIA至IIF所示的过程制造图7B所示的磁头集成 电路芯片80A时，磁头集成电路芯片处理读出和/或记录在录制介质上 的信息和形成安装在磁头组件上部分，其制造方法希望具有以下步骤在上表面和下表面之一带有凸起的晶片的上表面和下表面上形 成第一层；用激光束清除晶片上第一层至第一宽度；将晶片切割成一组芯片，切割以小于第 一宽度的第二宽度在具有第一宽度和没有形成第一层的部分进行；以及在切割后排列的每个芯片的周边侧面上形成第二层。 按照制造磁头集成电路芯片的本方法，有可能在每个芯片的周边侧面上形成具有高质量的第二层，因为不会产生第一层的掉块或剥落部分。(3) 当按照图IIA至IIF所示的过程制造图7B所示的磁头集成 电路芯片80A时，磁头集成电路芯片处理读出和/或记录在录制介质上 的信息和形成安装在磁头组件上部分，其制造方法希望具有以下步骤在上表面和下表面之一带有凸起的晶片的上表面和下表面上形 成具有第一宽度的掩蔽；在晶片的掩蔽的上表面和下表面上形成第一层； 清除掩蔽以清除第一层至第一宽度；将晶片切割成一组芯片，切割以小于第 一宽度的第二宽度在具有第一宽度和没有形成第一层的部分进行；以及在切割后排列的每个芯片的周边侧面形成第二层。 按照制造磁头集成电路芯片的这种方法，有可能形成在每个芯片周边侧面具有高质量的第二层，因为不会产生第一层的掉块和剥落部(4) 当按照图35A和35B所示的过程切割晶片161时，所使用 的切割设备希望具有保持元件，当将晶片切割成一组芯片时它推压晶片向下来保持晶片。按照这种切割设备，它可以防止切割过程中切割的芯片移动。(5) 当按照图35A和35B所示的过程切割晶片161时，切割带 有凸起的晶片的方法希望具有以下步骤准备带有凹槽的粘接薄膜，凹槽的尺寸和位置与凸起的对应，以 及在凹槽的内壁具有粘接层，和在凸起粘接在粘接薄膜上，并且凸起置于粘接薄膜的相应凹槽内 的状态下切割晶片。按照这种切割晶片的方法，在切割时和切割后单独的芯片保持牢 固地粘接在粘接薄膜上，从而防止了芯片不希望的移动。(6) 图31所示的具有集成电路和在主芯片体的下表面上形成凸 起的半导体零件(磁头集成电路芯片)希望具有在主芯片体下表面上形成的下部充填层，使凸缘的前端通过下部 充填层的下表面暴露；以及保护层包覆主芯片体的上表面的周边部分和下部充填层的周边 侧面，使主芯片体上表面的中部暴露。按照这种半导体零件(磁头集成电路芯片)，与主芯片体整个表 面包覆保护层的情况比较，有可能达到改进的热释放特性。(7) 图33所示的具有集成电路和在主芯片体的下表面上形成凸 起的半导体零件(磁头集成电路芯片)希望具有在主芯片体下表面上形成的下部充填层，使凸起的前端通过下部 充填层的下表面暴露；保护层包覆主芯片体的上表面的周边部分和下部充填层的周边 侧面，使主芯片体上表面的中部暴露；以及在主芯片体上表面的中部设置辐射元件。按照这种半导体(磁头集成电路芯片)甚至与主芯片体上表面一 部分暴露的情况比较，它有可能达到进一步改进的释热特性。(8) 当按照图19A至1卯D所示的过程制造图2D所示的磁头集 成电路芯片80时，磁头集成电路芯片处理读出和/或记录贮在录制介 质上的信息和形成安装在磁头组件上部分，其制造方法希望具有以下 步骤准备具有凹槽的框架，凹槽的尺寸与磁头集成电路芯片对应；将磁头集成电路芯片面向下放置在凹槽内，使磁头集成电路芯片 的凸起置于凹槽内；以及在磁头集成电路芯片放置于凹槽内的状态下用蒸发法在磁头集 成电路芯片上形成保护层。按照这种制造磁头集成电路芯片的方法，自由基单体不易进入凹 槽内，从而有可能在凸起表面上形成薄的保护层。(9) 当按照图22A至22D所示的过程制造图2D所示的磁头集成 电路芯片80时，磁头集成电路芯片处理读出和/或记录贮在录制介质 上的信息和形成安装在磁头组件上部分，其制造方法希望具有以下步 骤将可溶的粘接剂粘接在磁头集成电路芯片凸起的前端； 用蒸发法在整个磁头集成电路芯片上形成保护层；以及 溶解和清除凸起前端的可溶的粘接剂以暴露凸起的前端。 按照制造磁头集成电路芯片的这种方法，有可能使用简单的过程制造出主芯片体包覆保护层而凸起前端没有包覆的磁头集成电路芯片。(10) 当按照图24A至24D所示的制造磁头组件80C时，磁头集 成电路芯片处理读出和/或记录贮在录制介质上的信息，其制造方法希 望具有步骤在悬臂上设置凸起；以及将主芯片体放置到悬臂上，而主芯片体具有带集成电路和电极的 下表面，以及整个主芯片体包覆保护层；以及用超声连接法将电极连接到凸起上。按照制造磁头组件的这种方法，有可能在相应于连接部分处清除 部分保护层的情况下将磁头集成电路芯片安装到悬臂上。以下，说明连接方法和适合制造半导体，如上述磁头集成电路芯 片的设备。换句话说，说明连接方法和适合在布线板或基片上用超声 连接法连接半导体芯片的设备，特别是当半导体的表面部分被支承并 包覆有保护层。为了便于了解下述的连接方法和设备的实施例首先说明连接技 术的背景材料。当将半导体芯片连接到布线板或基片上时，普遍使用一种无导线 连接法，即所谓的倒置芯片连接法，例如，凸起设置在半导体芯片的 电极上，以及半导体芯片面向下连接，以便凸起的匹配部分与陶瓷希 线基片上的相应电极(或垫子)对准。当使用倒置芯片连接法时，在半导体电极上设置的凸起通常是用SnPb (锡铅)基钎料制成。在凸起与布线基片上的相应电极对准后， 凸起被加热和熔化以便连接相应的凸起与电极。当使用小的半导体包 时，倒置芯片连接法是连接半导体芯片的一种有效方法。例如，半导体芯片用于磁盘装置的情况下，它被安装在读出/记录 印刷电路或支持磁头滑动器用的悬臂上，需要降低信号传输通道的电 感和电容，以增加转换信号的频率。因此，希望设置的磁头集成电路 芯片和磁头滑动器相互邻接和排列紧凑，因此倒置芯片连接法是一种 达到所需连接要求的适当的方法。通常，倒置芯片连接设置具有运输机构，用以吸住和运输半导体 芯片至连接位置，以及连接机构，用以加热和熔化凸起使其与电极连 接。 一般，运输机构和连接机构是独立的机构。此外，连接机构是利 用来自热源的热量进行加热。然而，当连接装置使用热源时，来自热源的热应力可引起钎料中 产生应力破坏。钎料的应力破坏引起连接的可靠性受损，以及钎料使 用的材料受到限制。因此，为了消除这些不便，日本专利申请No.59-208844公布了 面向下的连接方法。按照这种面向下连接方法，面向下的连接装置(或 连接器)使用超声振动代替热源加热。对放置在基片上的半导体芯片 施加超声振动进行连接。例如，超声振动可以通过真空吸嘴施加，吸 嘴安装在设有超声辐射器的角状物的前端。但是当如上述的情况将建议的面向下连接法使用于连接完全包 覆保护层的半导体芯片时，部分保护层由于与真空吸嘴接触可能在超 声连接时与半导体芯片分离。虽然半导体芯片使超声振动与真空吸嘴 一致进行，真空吸嘴的暴露边缘部分和半导体芯片保护层与真空吸嘴 接触的表面部分经受的振动稍有不同，其结果是半导体芯片与真空吸 嘴接触的表面部分会被真空吸嘴暴露的边缘部分划伤和损坏，从而使 超声连接时保护层部分由半导体芯片分离。所以，在以下的连接方法和设备的实施例中，采取措施防止包覆 半导体芯片的保护层与半导体芯片分离。按照图39A至44对本发明连接设备的第一实施例予以说明。连 接设备的第 一 实施例使用按照本发明连接方法的第 一 实施例。图39A和39B分别为连接设备第一实施例的前视图和侧视图。 图40A， 40B和40C分别为说明连接设备第一实施例封闭元件工作的 示意图。图41为连接设备第一实施例的半导体芯片运输的解释图。图 42为连接设备第一实施例中半导体芯片定位的解释图。图43为连接 设备第一实施例超声连接的解释图。图44为连接设备第一实施例封闭 元件工作的解释图。图45为连接设备第一实施例工作的解释用时间 图。为了方便起见，在图40A至44中仅示出用于解释相应的工作所 需的连接设备部分。如图39A和39B所示，连接设备(倒置芯片连接机)510通常具 有平台512，连接装置514以及控制装置516。如图41所示，平台512具有吸孔513。在平台512上放置的基片 542被通过吸孔513的引力保持。连接装置514具有连接头518连接工具520，它由连接头518伸出，以及超声辐射器522，它整体成型在连接工具520上。连接装置 514与连设备510的框架活动接合。连接头518具有加载和挤压机构524,它与电源连接(图中未示 出)，以及真空阀526,它与真空源式泵连接(图中未示出)。加载 和挤压机构524具有的功能是升降连接工具520以及在连接工具520 下降和与半导体芯片550接触时测量施加在半导体芯片550上的挤压 力。如图41所示，吸孔528与真空阀526连通，吸孔528设置在盒 形的连接工具520内。在连接工具520的下端设置有端面530以及在 此端面530上开有吸孔528。如后面所述，半导体芯片550被吸附在 端面530上。如图41所示，半导体芯片550具有基片547，在基片547上形成 的凸起546，以及包覆整个基片547的保护层548，包括具有凸起546 的基片547的表面。基片547是由硅(Si)和GaAs (砷化镓)材料制 成，但这些材料易开裂和掉块，因此，基片547包覆上保护层548以 防止基片开裂和掉块而产生外来颗粒。当然，保护层548不需要包覆整个基片547，例如，保护层548 可以仅仅包覆被连接工具520支持的基片547的表面。如同上述，保 护层548可以由聚对二甲苯制成，例如，保护层548可以用蒸发法形 成。此外，在半导体芯片550上形成的凸起546，以及在图41所示布 线基片上形成的垫子544在此实施例中均由An (金)制成。此外，上 述任何磁头集成电路芯片均可用作半导体芯片550。如图40A和40B所示，封闭元件532插入"及孔528中，封闭元 件532被驱动装置534驱动上下移动，驱动元件设置在连接工具520 的侧面。封闭元件532和封闭元件的驱动装置534的工作详见后述。超声辐射器522固定在连接工具520上。使超声辐射器522振荡， 连接工具520产生和进行超声振动。控制装置516具有中央控制器516a，超声辐射器522的控制器 522a加载和挤压;f几构524的控制器524a，真空阀526的控制器526a以及封闭元件驱动装置534的控制器534a。中央控制器516a控制控 制器522a， 524a， 526a和534a，以及控制连接设备510的总体工作。 以下，参见图40A至40C说明封闭元件532和封闭元件驱动装 置534的工作。如上所述，吸孔528通过图39A和39B所示的真空阀526与真 空源连通，并设置在连接工具520内。吸孔528开设在连接工具520 下端的端面530上。插入在吸孔528内的封闭元件532在封闭元件驱 动装置534的电动机(图中未示出)驱动凸轮536转动时上下移动。 当封闭元件532处于图40A所示的升起位置时，在端面530上的开口 打开，以及当封闭元件532处于图40B所示的下降位置时，开口关闭。封闭元件532的端面为平坦形，因此在端面530和处于下降位置 封闭元件532的端面处形成了无起伏的简单平面。设置一对曲面的导 轮538来引导封闭元件532无间隙的滑动。此外，电动机和凸轮536 设置在外套内，而连接工具520的侧面是封闭的。端面530的尺寸足 够大，从而使半导体芯片550的底面完全被端面530包覆，如图40C 所示。以下说明本实施例的连接工序。首先，将基片542设置在平台512上，并使垫子544的侧面向上， 如图42所示。然后，启动真空源，打开真空阀526使真空源和吸孔 528连通。因此，在图45内的时间L产生真空。完全包覆保护层548 的半导体芯片550在图45所示的时间T2被吸附在连接工具520上。 更具体地说，带凸起546的半导体芯片550的表面在吸孔528吸力的 作用下接触连接工具520的端面530。在此种状态下，连接装置524 被移动机构(图中未示出)水平移动，半导体芯片550被运输到预定 的连接位置，在此处半导体芯片550被连接到放置在平台512上的基 片542上，如图41所示。当半导体芯片550运输到预定的连接位置时，在图45的时间T3 致动加载和挤压机构524，降下连接工具520和对半导体芯片550加 载。此后，半导体芯片550的凸起546接触基片542上的相应的垫子544，以及使半导体芯片550定位。在此种状态下，基片542通过吸孔 513的吸力被吸附在平台512上。在此之后，加载和挤压机构524开始对半导体芯片550施压，如 图42所示，在图45内为时间T4。当加载和挤压机构524探测出对半 导体芯片550施加的压力达到预定值，加载和挤压机构524对控制装 置516的中央控制器516a发出压力探测信号。在图45内，在时间Ts 达到预定压力。响应压力探测信号，中央控制器526a发送驱动开始信 号至封闭元件驱动装置534的控制器534a，使封闭元件驱动装置534 的凸轮536如图43所示反时针转动。其结果是封闭元件532向下滑动， 和连接工具520端面530上的开口被封闭元件532关闭，在图45内为 时间T6。在端面530上的开口关闭之前，真空源在时间Ts停止，以 便释放真空。当探测出端面530上的开口已关闭，在此状态下对半导体芯片 550施压， 一个关闭探测信号送至中央控制器516a。响应此关闭纟笨测 信号，中央控制器516a发送振荡开始信号至超声辐射器522的控制器 522a，以及超声辐射器522在图45内的时间T7开始振荡。其结果是 连接工具520和半导体芯片550在图43的水平方向经受超声振动，从 而熔化凸起546和连接至相应的垫子544上。超声辐射器522继续振 荡预定的时间，在图45内为由时间T7至时间T8。在时间T8，由中央 控制器516a发送停止信号至控制器522a，使超声辐射器522停止振 荡。当相应的凸起546和塾子544的连接完成后，加载和挤压才几构524 在图45内的时间T9停止，以及连接工具520升起。与此同时，封闭元件驱动装置534的凸轮536顺时钟转动(图44), 从而使封闭元件532升起，如图所示。结果是连接工具520端面530 上的开口在图45内的时间T!o关闭，以及连接装置514被移动机构返 回至图41所示的预定的开始位置，等待下一次连接工序。按照连接设备510，连接工具520端面530上的开口被封闭元件 532的末端关闭，当连接工具520压紧半导体芯片550的表面时，形成简单的平面。因此，甚至如果连接工具520和半导体芯片550的接 触面相互稍稍滑动，当它们两者经受超声振动时，半导体芯片550的 保护层548与连接工具520的端面530接触也不会被端面530上开口 的边缘划伤或损坏。因此，防止了保护层548从半导体芯片550上分 离下。以下，说明图46至51所示的按照本发明连接设备的第二实施例。 连接设备的第二实施例使用按照本发明的连接方法的第二实施例。连 接设备第二实施例零件和功能的说明与上述连接设备第 一 实施例相应 的零件和功能相同，予以省略。图46为连接设备第二实施例的前视图。图47为说明连接设备第 二实施例中捕捉半导体芯片的前视图。图48为说明连接设备第二实施 例中运输半导体芯片的前视图。图49为说明连接设备第二实施例中挤 压半导体芯片的前视图。图50为说明连接设备第二实施例中超声连接 的前视图，以及图51为说明连接设备第二实施例中连接后连接工具工 作的前视图。如图46所示，连接设备560具有一对平台562a和562b，连接装 置564和控制装置565。预先将准备在连接工具572上吸附和运输的半导体芯片586放置 在平台562a上。另一方面，平台562b相应于连接设备第一实施例的 平台512，和具有吸孔513。基片582放置在平台562b上。与连接设备的第一实施例不同，连接装置564具有单独提供的连 接头566，芯片吸附和运输工具568。连接头566与连接设备560的框 架70a活动连接，以及芯片吸附和运输工具568与连接设备560的框 架70b活动连接。连接头566具有加载的挤压机构571,它与电源连接(图中未示 出)。此外，由连接头572伸出盒形连接工具572。它在下端具有平 端面572a。在连接工具572设置超声辐射器574。芯片吸附和运输工具568具有真空阀576与真空源或真空泵连通 (图中未示出)。在芯片吸附和运输工具568的下端面设置吸引零件577,在吸引零件577上开有吸孔578。吸孔578的一端与真空阀576 连通，而吸孔578的另一端在吸附零件577的端面580上开放，如图 47所示。因此，本实施例不使用封闭元件和封闭元件驱动装置。控制装置565的结构与连接设备的第一实施例相同，设置有与连 接设备560每个元件对应的控制器。以下，说明本实施例的连接工序。首先，基片582放置到平台562b上，带垫子584的侧面向上。 半导体芯片586具有凸起588，保护层585包覆整个半导体芯片586。 半导体芯片586放置在平台562a上，具有凸起588的侧面向下，如图 47所示。在此状态下，连接头566由基片582加载位置撤回和在预定 位置等待，而这时芯片吸附和运输工具568 —般定位于半导体芯片586 的加载位置的邻近上方。由环氧树脂等制成的嵌凸缝材料590设置在基片582上，如图47 所示。使用嵌凸缝材料590可将半导体芯片586和基片582粘附保持 住，从而使半导体芯片586和基片582在由半导体芯片586暂时位于 基片582上时起至芯片吸附和运输工具568从半导体芯片586上分离 下和连接工具572接触半导体芯片586将其在基片582上定位时为止 都不会移动。嵌凸缝材料590可以在连接过程之后加热固化，这样嵌 凸缝材料590可以用作下部充填层。当在基片582上设置嵌凸缝材料 590时，它应避开垫子584位置，以免干扰凸起588和垫子584的连 接。当基片582和半导体芯片586准备就绪，芯片吸附和运输工具568 被升降机构(图中未示出)降下，以及真空源或真空泵启动，使半导 体芯片586被吸附到吸引零件577的端面580上，如图47所示。之后，芯片吸附和运输工具568被升降机构升起，和被移动机构 (图中未示出)水平移动。这样一来，半导体芯片586运输到平台562b 上方预定的连接位置，平台562b上放置基片582。在此之后，芯片吸 附和运输工具568被升降机构降下，以及半导体芯片586暂时放在基 片582上。在此状态下，半导体芯片586上的凸起588接触基片582上的相应的垫子584，如图48所示。此外，半导体芯片586和基片582 被嵌凸缝材料590粘附到一起，从而防止了半导体芯片586和基片582 之间的相互移动。在此之后，真空源或真空泵停止，以及芯片吸附和运输工具568 被升降机构升起。此后，芯片吸附和运输工具568被移动机构水平移 动，从而由半导体芯片586上方位置撤回和返回至平台562a上方的预 定位置。与此同时，连接头566被移动机构(图中未示出)水平移动 至平台562b上半导体芯片586邻近上方的位置。加载和挤压机构571 也启动，以降下连接工具572，以及连接工具572的平端面572a与半 导体芯片586带凸起588的表面相对的表面接触，如图49所示。端面 572a具有足够大的尺寸，可完全包覆与其接触的半导体芯片586的表 面。加载和挤压机构571对半导体芯片586施加压力，直至施加的压 力达到预定值。此后，超声辐射器的振荡开始。结果是凸起588和相 应的垫子584熔化和连接到一起，如图50所示，超声辐射器574的振 荡引起水平方向的超声振动。当连接完成后，加载和挤压机构571停止，连接工具572升起， 如图51所示。之后，连接头566返回至预定的起始位置，等待下一次 连接工序。按照连接设备560，连接工具572的平端面572a压紧半导体芯片 586的表面。因此，甚至如果连接工具572和半导体芯片586的接触 面相互稍稍滑动，当它们两者经受超声振动时，半导体芯片586的保 护层585与连接工具572的端面572a接触也不会,皮端面572a划伤或 损坏。因此，保护层585防止了从半导体芯片586上分离。以下，说明按照本发明连接设备的第三实施例，参见图52至56。 连接设备的第三实施例使用按照本发明的连接方法的第三实施例。连 接设备第三实施例的零件和功能说明与上述连接设备第二实施例的相 应零件和功能说明相同，予以省略。图52为连接设备第三实施例的前视图。图53为连接设备第三实施例中连接头工作的解释图。图54为说明连接设备第三实施例中半导 体芯片挤压的前视图。图55为说明连接设备第三实施例中超声连接的 前视图。以及图56为说明连接设备第三实施例中连接后连接工具工作 的前视图。如图52所示，连接设备600具有底座612，放置装置602，连接 头604和控制装置606。放置装置602具有放置基片626的平台608，真空阀610，支承 元件614，它将平台608支承在连接i殳备600的底座612上，以及固 定在支承元件614上的超声辐射器616。真空阀610的入口与真空源 或真空泵连接(图中未示出)，真空阀610的出口与管子618的一端 连接。管子618的另一端埋入平台608内，以及在平台108中部上表 面开口 618a处开启。连接头604与连接i殳备600的框架620活动连接，以及由移动才几 构移动(图中未示出)。连接头604具有加载和挤压机构622，与电 源连接(图中未示出)。此外，盒形连接工具624从连接头604悬桂 下。在连接工具624的下端设置放置零件624a，在放置零件624a上 形成凹槽624b。凹槽624b具有平底，其尺寸稍稍大于半导体芯片632， 从而使半导体芯片632能放置到凹槽624b内。半导体芯片632处于放 置零件624a的凹槽624b内的情况下，限制了水平方向的移动。控制装置606的结构与连接设备的第一实施例相似，以及具有与 连接设备600每个元件相对应的控制器。以下，说明本实施例的连接工作。首先，将基片626放置到平台608上，具有垫子628的侧面向上。 在这种状态下启动真空源或真空泵(图中未示出)和阀610开启。因 此基片626的底面被通过开口 618a的吸力吸附在平台608上。基片 626的吸附状态一直保持至连接结束。另一方面，半导体芯片632具有凸起634以及包覆整个半导体芯 片632的保护层630。半导体芯片632被放置和限制在连接工具624 的凹槽624b内，具有凸起634的侧面向下，如图53所示。在此种状态下，连接头604被移动机构(图中未示出)水平移动至平台608上 方的位置，从而使半导体芯片632运输至基片626上方的加载位置。之后，当加载和挤压机构622启动，连接工具624下降，以及半 导体芯片632上的凸起634与基片626上的相应的垫子628接触。此 外，加载和挤压机构622对半导体芯片632施加压力时半导体芯片632 的定位状态，如图54所示。当对半导体芯片632施加的压力达到预定值时，超声辐射器616 的振荡开始。结果是凸起634和相应的垫子628被熔化和连接到一起， 如图55所示，超声辐射器616的振荡引起水平方向的超声振动。在这 种状态下，基片626被通过开口 618a的吸力牢固地定位在平台608上。 另一方面，半导体芯片632被连接工具624牢固地定位和保持。这样 一来，在连接时半导体芯片632和基片626不会相互移动。当连接完成后，加载和挤压机构622停止，以及连接工具624升 起，如图56所示。因此，连接设备600返回至预定的起始状态，如图 52所示，以及等待下一次连接工序。按照连接设备600,半导体芯片632被放置和固定在连接工具624 的凹槽624b内，以及半导体芯片632不直接经受超声振动。根据这个 理由，当基片626经受超声振动时，半导体芯片632的保护层630不 会被划伤或损坏。因此，有效地防止了保护层630与半导体芯片632 分离。在连接设备的每个实施例中，图中未示出各种移动机构和升降机 构，因为可以使用众所周知的机构。与此类似，真空源或真空泵也未 示出。除此之外，本发明不应局限于这些实施例，在不脱离本发明范围 的条件下，可以作出各种变更和改进。
权利要求
1.一种制造集成电路芯片的方法，所述的芯片安装在磁头组件上并形成该磁头组件的一部分，该方法具有以下步骤(a)在晶片的第一和第二表面上形成第一保护层，晶片具有导体凸起设置在其第一表面和与其相对的第二表面中的一个表面上；(b)将具有第一保护层的晶片切割成一组芯片；以及(c)在每个切割的芯片的周边侧面上形成第二保护层。
2. —种制造集成电路芯片的方法，所述的芯片安装在磁头组件 上并形成该磁头组件的一部分，该方法具有以下步骤(a) 在晶片的第一表面上形成第一保护层，晶片具有导体凸起设 置在与第一表面相对的晶片的第二表面上；(b) 在晶片粘接在薄膜上的状态下，将具有第一保护层的晶片切 割成一组芯片，而不切割薄膜；(c) 只从每个切割的芯片的周边部分分离薄膜；以及(d) 在切割的芯片的周边部分与薄膜分离的情况下，在每个芯片 上形成第二保护层。
3. —种制造集成电路芯片的方法，所述的芯片安装在磁头组件 上并形成该磁头組件的一部分，该方法具有以下步骤(a) 在具有导体凸起的晶片表面上粘接薄膜，使其包围包括导体 凸起的晶片表面部分，所述的凸起随后由曲面薄膜形成芯片；(b) 将具有薄膜的晶片切割成一组芯片；以及(c) 在每个切割的芯片上形成保护层。
全文摘要
一种半导体零件，它具有一主芯片体；以及一蒸发成型的和包覆主芯片体的保护层。还提供了制造集成电路芯片的方法。
文档编号H01L21/56GK101404262SQ20081008075
公开日2009年4月8日 申请日期2000年4月28日 优先权日1999年5月28日
发明者佐佐木康则, 冈田徹, 吉良秀彦, 小八重健二, 小宫山武司, 小林弘, 山上高丰, 海沼则夫, 马场俊二 申请人:富士通株式会社
最新回复(0)