一种用于升压电路的电容结构及其形成方法
专利名称：一种用于升压电路的电容结构及其形成方法
技术领域：
本发明涉及一种电容结构及其形成方法，特别涉及一种用于升压电路中 的电容结构及其形成方法。
背景技术：
在传统的动态随机存取存储器(DRAM)中，升压电路对于产生驱动单元 (cell)操作的高电压具有举足轻重的脚色。特别是随着动态随机存取存储器 (DRAM)的技术不断演进，当驱动单元操作的电压仍然维持相对高伏特时， 例如约2.6V，但初始电压(Vint)却可能会降到了 1.0 V -1.5 V左右，这使得升 压电3各的工作更加吃重。升压电路的升压效率主要取决于升压电路中电容的大小。若电容越大， 越能够提供较大的升压效率与越大的输出电压。由于电容的大小通常取决于 上下极板间的接触面积，因此如何增加上下极板间的接触面积便成为 一 个关 键课题。但是随着动态随机存取存储器(DRAM)技术的不断演进，基板上已经有 限空间的分配变地越来越锱铢必较，由于传统的动态随机存取存储器 (DRAM)中，升压电路是使用一般的平面电容，于是大大地限制了上下极板 间接触面积空间增加的可能性。为了要一劳永逸地解决驱动单元的操作电压 与初始电压间落差的问题，如何增加升压电路的电容值〗更成为一个急待解决 的问题。发明内容本发明于是提供一种新颖的电容结构，使用立体的技术手段来增加上、 下极板间的接触面积，以大幅提高升压电路的电容值。本发明用于升压电路中的电容结构，包含基材、位于基材中的U形下 电极、与U形下电极嵌合的T形上电极、以及介于U形下电极以及T形上 电极间的介电层。由于上/下电极板以立体的形状彼此嵌合，于是能在有限的3空间中创造出最大的接触面积，于是大幅提高了升压电路的电容值。
图1例示本发明电容结构的一优选实施例。图2A和2B例示本发明电容结构可能的排列方式。 图3-4例示制造本发明电容结构的一优选实施方式。附图标记i兌明100电容结构111氧化物层113沟槽130T形上电极141水平方向介电层131/132多晶硅层110基材 112多晶硅层 120U形下电极 140介电层 142铅直方向介电层 150内间隙壁具体实施方式
本发明的电容结构，可以大幅提高了升压电路的电容值，于是能在有限 的空间中创造出最大的升压效能。请参考图1，本发明电容结构的一优选实 施例。本发明的电容结构100包含基材110、 U形下电极120、 T形上电极 130与介电层140。基材IIO通常为半导体材料，例如硅。U形下电极120位于基材110中。U形下电极120的材料通常与基材110 相同，且是使用已知的方式，例如加入离子掺质，使其具有导电性。介电层 140位于U形下电极120上并与U形下电极直接接触。介电层140通常包含 具有高介电常数的材料，例如氧化硅。通常，介电层140的厚度以介于 3nm-10nm之间为优选。此外，水平方向和铅直方向的介电层140的厚度还 可以不同。例如，基底中注入氟离子后，经热氧化处理可产生较厚的氧化层， 若注入氮离子，则可产生较薄氧化层。于是，水平方向介电层141的厚度可 以为约3.8nm,而铅直方向介电层142的厚度可以为约5nm。T形上电极130位于介电层140的上方。T形上电极130通常包含具有 导电性的材料，例如，轻掺杂的多晶硅，并与U形下电极120嵌合。通过T 形上电极130与U形下电极120的嵌合，可以增加电容结构100上电极与下电才及间的4妻触面禾口、。视情况需要，介电层140以及T形上电极130之间另外可再包含有内间 隙壁150。图2A和2B例示本发明电容结构排列方式的多种可能性。例如，可以 为图2A的交错式或图2B的棋盘式。不同的排列方式可以视情况所需而定。请参考图3-4，例示制造本发明电容结构的一优选实施方式。首先，请 参考图3，提供一基材IIO，其上可形成一氧化物层111与一多晶硅层112， 并形成有一沟槽113。沟槽113的深度视情况需要而定。继续请参考图4，经由一氧化工艺，例如一水蒸气氧化法，形成沟槽113 中水平方向介电层141与铅直方向介电层142。然后再沉积一层多晶硅层 131/132。视情况需要，沟槽113中可以再形成有内间隙壁150。水平方向141 和铅直方向142的介电层的厚度还可以不同。例如，基底中注入氟离子后， 经热氧化处理可产生较厚的氧化层，若注入氮离子，则可产生较薄氧化层。继续请参考图1，再继续沉积一多晶硅层，以形成T形上电极130后， 即完成本发明的电容结构100。 T形上电极130即由多晶硅层112、多晶硅 层131/132,和最终沉积的多晶硅层所共同组成。由于以上方法与一般的动 态随机存取存储器(DRAM)工艺相容，此又为本发明电容结构的另一项特征。以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变 化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种用于升压电路中的电容结构，包含基材；下电极，位于该基材中并具有一凹处；上电极，位于该基材上，并与该下电极的该凹处嵌合；以及介电层，介于该下电极以及该上电极之间。
2. 如权利要求1所述的电容结构，其中该下电极包含经离子掺杂的硅。
3. 如权利要求2所述的电容结构，其中该上电极包含经掺杂的多晶硅。
4. 如权利要求1所述的电容结构，其中该介电层的厚度介于3.8nm-5nm 之间。
5. 如权利要求3所述的电容结构，其中该电容结构进一步包含内间隙 壁，该内间隙壁位于该下电极的该凹处侧壁的部分表面，并介于该介电层以 及该T形上电+及之间。
6. —种电容结构的形成方法，包含提供具有凹处的基底，该基底表面依序形成有氧化层和第一导体层，而 该凹处暴露出 一部分基底表面；共形地形成介电层于该凹处暴露出的该部分基底表面；以及 形成第二导体层于该第一导体层和该介电层的表面，并填充该凹处。
7. 如权利要求6所述的方法，其中形成该第二导电层前包括形成间隙壁 层于该凹处的部分侧壁上。
8. 如权利要求6所述的方法，其中该基底中包括经离子掺杂的硅。
9. 如权利要求8所述的方法，其中该第一导电层和该第二导电层包括经 离子摻杂的多晶硅。
全文摘要
本发明公开了一种用于升压电路中的电容结构及其形成方法。该电容结构包含基材、位于基材中的U形下电极、与U形下电极嵌合的T形上电极、以及介于U形下电极以及T形上电极间的介电层。本发明使用立体的技术手段来增加上、下极板间的接触面积，以大幅提高升压电路的电容值。
文档编号H01L27/02GK101515601SQ20081008077
公开日2009年8月26日 申请日期2008年2月18日 优先权日2008年2月18日
发明者丁裕伟, 任兴华, 吴铁将, 李仲仁, 江昱德 申请人:南亚科技股份有限公司
技术领域：
本发明涉及一种电容结构及其形成方法，特别涉及一种用于升压电路中 的电容结构及其形成方法。
背景技术：
在传统的动态随机存取存储器(DRAM)中，升压电路对于产生驱动单元 (cell)操作的高电压具有举足轻重的脚色。特别是随着动态随机存取存储器 (DRAM)的技术不断演进，当驱动单元操作的电压仍然维持相对高伏特时， 例如约2.6V，但初始电压(Vint)却可能会降到了 1.0 V -1.5 V左右，这使得升 压电3各的工作更加吃重。升压电路的升压效率主要取决于升压电路中电容的大小。若电容越大， 越能够提供较大的升压效率与越大的输出电压。由于电容的大小通常取决于 上下极板间的接触面积，因此如何增加上下极板间的接触面积便成为 一 个关 键课题。但是随着动态随机存取存储器(DRAM)技术的不断演进，基板上已经有 限空间的分配变地越来越锱铢必较，由于传统的动态随机存取存储器 (DRAM)中，升压电路是使用一般的平面电容，于是大大地限制了上下极板 间接触面积空间增加的可能性。为了要一劳永逸地解决驱动单元的操作电压 与初始电压间落差的问题，如何增加升压电路的电容值〗更成为一个急待解决 的问题。发明内容本发明于是提供一种新颖的电容结构，使用立体的技术手段来增加上、 下极板间的接触面积，以大幅提高升压电路的电容值。本发明用于升压电路中的电容结构，包含基材、位于基材中的U形下 电极、与U形下电极嵌合的T形上电极、以及介于U形下电极以及T形上 电极间的介电层。由于上/下电极板以立体的形状彼此嵌合，于是能在有限的3空间中创造出最大的接触面积，于是大幅提高了升压电路的电容值。
图1例示本发明电容结构的一优选实施例。图2A和2B例示本发明电容结构可能的排列方式。 图3-4例示制造本发明电容结构的一优选实施方式。附图标记i兌明100电容结构111氧化物层113沟槽130T形上电极141水平方向介电层131/132多晶硅层110基材 112多晶硅层 120U形下电极 140介电层 142铅直方向介电层 150内间隙壁具体实施方式
本发明的电容结构，可以大幅提高了升压电路的电容值，于是能在有限 的空间中创造出最大的升压效能。请参考图1，本发明电容结构的一优选实 施例。本发明的电容结构100包含基材110、 U形下电极120、 T形上电极 130与介电层140。基材IIO通常为半导体材料，例如硅。U形下电极120位于基材110中。U形下电极120的材料通常与基材110 相同，且是使用已知的方式，例如加入离子掺质，使其具有导电性。介电层 140位于U形下电极120上并与U形下电极直接接触。介电层140通常包含 具有高介电常数的材料，例如氧化硅。通常，介电层140的厚度以介于 3nm-10nm之间为优选。此外，水平方向和铅直方向的介电层140的厚度还 可以不同。例如，基底中注入氟离子后，经热氧化处理可产生较厚的氧化层， 若注入氮离子，则可产生较薄氧化层。于是，水平方向介电层141的厚度可 以为约3.8nm,而铅直方向介电层142的厚度可以为约5nm。T形上电极130位于介电层140的上方。T形上电极130通常包含具有 导电性的材料，例如，轻掺杂的多晶硅，并与U形下电极120嵌合。通过T 形上电极130与U形下电极120的嵌合，可以增加电容结构100上电极与下电才及间的4妻触面禾口、。视情况需要，介电层140以及T形上电极130之间另外可再包含有内间 隙壁150。图2A和2B例示本发明电容结构排列方式的多种可能性。例如，可以 为图2A的交错式或图2B的棋盘式。不同的排列方式可以视情况所需而定。请参考图3-4，例示制造本发明电容结构的一优选实施方式。首先，请 参考图3，提供一基材IIO，其上可形成一氧化物层111与一多晶硅层112， 并形成有一沟槽113。沟槽113的深度视情况需要而定。继续请参考图4，经由一氧化工艺，例如一水蒸气氧化法，形成沟槽113 中水平方向介电层141与铅直方向介电层142。然后再沉积一层多晶硅层 131/132。视情况需要，沟槽113中可以再形成有内间隙壁150。水平方向141 和铅直方向142的介电层的厚度还可以不同。例如，基底中注入氟离子后， 经热氧化处理可产生较厚的氧化层，若注入氮离子，则可产生较薄氧化层。继续请参考图1，再继续沉积一多晶硅层，以形成T形上电极130后， 即完成本发明的电容结构100。 T形上电极130即由多晶硅层112、多晶硅 层131/132,和最终沉积的多晶硅层所共同组成。由于以上方法与一般的动 态随机存取存储器(DRAM)工艺相容，此又为本发明电容结构的另一项特征。以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变 化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种用于升压电路中的电容结构，包含基材；下电极，位于该基材中并具有一凹处；上电极，位于该基材上，并与该下电极的该凹处嵌合；以及介电层，介于该下电极以及该上电极之间。
2. 如权利要求1所述的电容结构，其中该下电极包含经离子掺杂的硅。
3. 如权利要求2所述的电容结构，其中该上电极包含经掺杂的多晶硅。
4. 如权利要求1所述的电容结构，其中该介电层的厚度介于3.8nm-5nm 之间。
5. 如权利要求3所述的电容结构，其中该电容结构进一步包含内间隙 壁，该内间隙壁位于该下电极的该凹处侧壁的部分表面，并介于该介电层以 及该T形上电+及之间。
6. —种电容结构的形成方法，包含提供具有凹处的基底，该基底表面依序形成有氧化层和第一导体层，而 该凹处暴露出 一部分基底表面；共形地形成介电层于该凹处暴露出的该部分基底表面；以及 形成第二导体层于该第一导体层和该介电层的表面，并填充该凹处。
7. 如权利要求6所述的方法，其中形成该第二导电层前包括形成间隙壁 层于该凹处的部分侧壁上。
8. 如权利要求6所述的方法，其中该基底中包括经离子掺杂的硅。
9. 如权利要求8所述的方法，其中该第一导电层和该第二导电层包括经 离子摻杂的多晶硅。
全文摘要
本发明公开了一种用于升压电路中的电容结构及其形成方法。该电容结构包含基材、位于基材中的U形下电极、与U形下电极嵌合的T形上电极、以及介于U形下电极以及T形上电极间的介电层。本发明使用立体的技术手段来增加上、下极板间的接触面积，以大幅提高升压电路的电容值。
文档编号H01L27/02GK101515601SQ20081008077
公开日2009年8月26日 申请日期2008年2月18日 优先权日2008年2月18日
发明者丁裕伟, 任兴华, 吴铁将, 李仲仁, 江昱德 申请人:南亚科技股份有限公司
最新回复(0)