低温共烧陶瓷基板及其制作方法以及半导体封装装置的制作方法
专利名称：低温共烧陶瓷基板及其制作方法以及半导体封装装置的制作方法
技术领域：
本发明涉及一种具有切割图案的低温共烧陶瓷基板及其制作方法以及 半导体封装装置。
背景技术：
随着科技进步，目前电子产品以小型化及轻薄化为导向。以无线通讯产 业中的手机为例，短短几年内，手机的体积由最早的黑金刚缩小至不及一手 掌大小。同时，手机的功能由最简单的语音传送，发展到能够传输数据、图 文。由此可见，轻、薄、短、小是电子产品目前设计的重点及趋势，而低温共烧陶瓷(LTCC)技术可以完成此需求的技术。低温共烧陶瓷技术具有有源元件、模块及无源元件的整合能力。其堆叠 多个低温共烧陶资基板，并且嵌埋无源元件或集成电路(IC)于这些低溫共烧 陶瓷基板中。此外，低温共烧陶瓷基板可与低阻抗、低介电损失的金属共烧， 以及不受层数限制、能将电感电容等无源元件埋入等优点，因此非常适合应 用于整合元件。另外，低温共烧陶瓷技术可以缩小电子产品的体积及降低成 本，并实现将电子产品轻、薄、短、小化的目标。然而，低温共烧陶瓷基板具有高硬度及易脆等特性，使得切割机于切割 较硬的基板时，该基板与切割刀片会产生一较大的摩擦力，而此摩擦产生的 应力会转移到切割刀片，造成电子产品损毁或切割刀片损毁，以致于工艺良 率降低。因此，如何在切割陶f;基板时，产生较低的阻力以提升良率，实属 当前重要课题之一。发明内容有鉴于上述课题，本发明的目的为提供一种可提高生产良率的低温共烧 陶瓷基板及其制作方法以及半导体封装装置。因此，为达上述目的，本发明提供一种低温共烧陶瓷基板，其包含多个 基板单元及至少一切割图案，切割图案配置于两相邻的这些基板单元之间。为达上述目的，本发明提供一种低温共烧陶乾基板的制作方法，其包括
下列步骤制备多个陶瓷生胚片；形成多个区域及至少一切割图案于这些陶 瓷生胚片上，其中切割图案形成于两相邻的这些区域之间；形成至少一导电 图案于这些陶瓷生胚片的至少其中之一；以及叠压这些陶瓷生胚片。
为达上述目的，本发明提供一种半导体封装装置，其包括一基板单元、 一电子单元及一封胶。基板单元的侧表面具有一切割图样。电子单元设置于 基板单元的一表面并电性连接基板单元。封胶设置于基板单元，并包覆电子 单元。
承上所述，因依据本发明的低温共烧陶瓷基板及其制作方法以及半导体 封装装置，通过设置切割图案于低温共烧陶瓷基板上，使得切割设备于切割 低温共烧陶瓷基板时，产生较少的摩擦应力，以降低陶瓷基板损毁的机率， 由此提高生产良率，进而降低成本。
图1至图4为显示依据本发明优选实施例的一低温共烧陶乾基板的示意
图5为显示依据本发明优选实施例的 一低温共烧陶资基板的制作方法的 一流程图6A至图6E为与图5的流程配合的示意图7为显示依据本发明优选实施例的一半导体封装装置的一示意图；以
及
图8至图12为显示半导体封装装置的切割图样的示意图。附图标记说明
I、 3:低温共烧陶瓷基板
II、 41:基板单元 12、 22:切割图案
121:沟槽
122:孔洞
123:切割道
2:陶瓷生胚片21、 A:区域 23:导电图案 24:金属层 4:半导体封装装置 42:电子单元 43:封胶
AOl、 All、 A21、 A31:曲面 S11 S16:步骤
具体实施例方式
以下将参照相关图示，说明依据本发明优选实施例的低温共烧陶瓷基板 及其制作方法以及半导体封装装置。
请参照图1所示，本发明优选实施例的一低温共烧陶乾基板1包含多个 基板单元11以及至少一切割图案12。在本实施例中，以四个基板单元11为 例，但并非用以限制基板单元11的个数，使用者可以依据其需求，以增加 或减少基板单元11的个数。
切割图案12配置于两相邻的基板单元11之间，以使得切割设备得以沿 着切割图案12来进行切割动作。其中，切割图案12可如图1所示，其为一 沟槽121，或如图2所示，其为多孔洞122,又如图3所示，其具有一沟槽 121及一切割道123。当然，亦可如图4所示，切割图案12由沟槽121、孔 洞122及切割道123的组合，其目的是方便切割设备易于切割，且在切割时 产生较少的摩擦应力，以降低陶瓷基板1损毁的机率。
在本实施例中，这些孔洞122的形状可为椭圓形、圆形或多边形(矩形 或三角形)。在此，这些孔洞122的形状以椭圓形为例。
请参照图5所示，本发明优选实施例的一低温共烧陶瓷基板的制作方法 包括步骤Sll至步骤S16。以下请同时参照图6A至图6E。
请参照图6A所示，步骤S11制备多个陶覺生胚片2。请参照图6B所示， 步骤S12形成多个区域21及至少一切割图案22于陶瓷生胚片2上，而切割 图案22形成于两相邻的区域21之间。
在本实施例中，通过一切割设备于陶资生胚片2上形成具有至少一沟槽 的切割图案22,以定义出四个区域21。在此，区域21的个数并不仅限于四个，使用者可以依据其需求，以增加或减少区域21的个数。另外，切割图 案22亦可通过一打孔设备于陶瓷生胚片2上打孔(punching)以形成多个孔 洞。再者，切割图案22的态样众多，当切割图案22同时具有沟槽及孔洞时， 首先，其通过切割设备于陶瓷生胚片2上形成沟槽；接着，通过打孔设备于 每一沟槽中再形成孔洞，其形成顺序当然也可相互调换。而切割图案22的 实施态样可例如是图1 ~图4的切割图案12。在此，本实施例的切割图案22 以一沟槽为例。
请参照图6C所示，步骤S13为形成至少一导电图案23于陶瓷生胚片2 的至少其中之一。在本实施例中，导电图案23以形成于最上层的陶瓷生胚 片2的一表面为例。
请参照图6D所示，步骤S14为叠压上述的陶瓷生胚片2。步骤S15为 烘烤叠压后的陶乾生胚片2以形成一低温共烧陶瓷基板3。
请参照图6E所示，步骤S16为电镀一金属层24于导电图案23上，其 中金属层的材料包含镍/金。
此外，使用者可通过一切割设备沿着切割图案22以切割低温共烧陶瓷 基板3,以将其区分为多个基板单元21。由于本发明的低温共烧陶瓷基板3 具有切割图案22,使得切割设备于低温共烧陶瓷基板3切割时，其切割刀具 与低温共烧陶瓷基板3产生的摩擦应力较小，使得低温共烧陶瓷基板3不易 产生破碎的现象以提高生产良率。
值得一提的是，上述步骤并不仅限于此顺序，其可依据工艺的需要而进 行步骤的调换。
请参照图7所示，本发明优选实施例的一半导体封装装置4包含一基板 单元41、 一电子单元42以及一封胶43。
电子单元42设置于基板单元41的一表面，并以倒装片接合、打线接合 或表面安装方式与基板单元41电性连接，本实施例中以打线接合为例。封 胶43设置于基板单元41上，并包覆电子单元42。其中，电子单元42可为 一有源芯片或一整合型无源元件。
需注意的是，承低温共烧陶瓷基板的制作方法所述，由于低温共烧陶瓷 基板具有一切割图案(cutting pattern)。因此，本实施例的基板单元41的侧表 面具有 一切割图样(cutting type)。
以下，请参照图8至图12所示以就切割图样进行说明，其中图8至图12为图7中区域A的放大图。当切割设备于低温共烧陶瓷基板进行切割时， 由于切割刀具的宽度会'J、于沟槽宽度，使得低温共烧陶瓷基板切割成多个基 板单元41时，如图8所示，每一基板单元41的侧表面的切割图样为一阶梯 结构；或如图9所示，基板单元41的侧表面的切割图样具有阶梯结构及多 个椭圓曲面A01;又可如图IO所示，基板单元41的侧表面的切割图样具有 阶梯结构及多个多边形曲面All。
当然，若切割设备的精密度较高，或基板单元41在切割之后再经过处 理，其侧表面将不具有阶梯结构，如图11所示，其仅于基板单元41的侧表 面形成多个椭圓曲面A21的切割图样；又或者如图12所示，其于基板单元 41的侧表面形成多个多边形曲面A31的切割图样。
综上所述，因依据本发明的半导体封装装置、低温共烧陶瓷基板及其制 作方法，通过设置切割图案于低温共烧陶瓷基板上，使得切割设备于切割低 温共烧陶瓷基板时，产生较少的摩擦应力，以降低陶瓷基板损毁的机率，由 此提高生产良率，进而降低成本。
以上所述仅为举例性，而非为限制性者。任何未脱离本发明的精神与范 畴，而对其进行的等同修改或变更，均应包含于所附的权利要求中。
权利要求
1、一种低温共烧陶瓷基板，包含多个基板单元；以及至少一切割图案，配置于两相邻的这些基板单元之间。
2、 如权利要求1所述的低温共烧陶瓷基板，其中该切割图案包含一沟槽。
3、 如权利要求2所述的低温共烧陶瓷基板，其中该沟槽中设置多个孔洞。
4、 如权利要求1所述的低温共烧陶瓷基板，其中该切割图案包含多个孔洞。
5、 一种低温共烧陶瓷基板的制作方法，包含 制备多个陶瓷生胚片；形成多个区域及至少一切割图案于这些陶瓷生胚片上，其中该切割图案 形成于两相邻的这些区域之间；形成至少一导电图案于这些陶瓷生胚片的至少其中之一；以及 叠压这些陶瓷生胚片。
6、 如权利要求5所述的低温共烧陶瓷基板的制作方法，其中在叠压这 些陶瓷生胚片之后，还包含烘烤这些陶瓷生胚片以形成一低温共烧陶瓷基 板。
7、 如权利要求6所述的低温共烧陶瓷基板的制作方法，其中在烘烤这 些陶瓷生胚片之后，还包含电镀一金属层于这些导电图案上。
8、 如权利要求5所述的低温共烧陶瓷基板的制作方法，其中该切割图 案通过一切割设备于该基板形成至少一沟槽。
9、 如权利要求8所述的低温共烧陶瓷基板的制作方法，还包含于该沟 槽中形成多个孔洞。
10、 如权利要求5所述的低温共烧陶瓷基板的制作方法，其中该切割图 案通过一打孔设备于该陶瓷生胚上形成多个孔洞。
11、 一种半导体封装装置，包含一基板单元，具有一侧表面，该侧表面具有一切割图样；一电子单元，设置于该基板单元的一表面并电性连接该基板单元；以及一封胶，设置于该基板单元，并包覆该电子单元。
12、 如权利要求11所述的半导体封装装置，其中该切割图样为一阶梯 结构。
13、 如权利要求12所述的半导体封装装置，其中该阶梯结构的一侧表 面包含多个曲面。
14、 如权利要求11所述的半导体封装装置，其中该切割图样包含多个 曲面。
15、 如权利要求11所述的半导体封装装置，其中该基板单元为一低温 共烧陶瓷基板。
全文摘要
本发明公开了一种低温共烧陶瓷基板。该低温共烧陶瓷基板包含多个基板单元及至少一切割图案。其中切割图案配置于两相邻的这些基板单元之间。本发明亦披露一种低温共烧陶瓷基板的制作方法及一种半导体封装装置。通过设置切割图案于低温共烧陶瓷基板上，使得切割设备于切割低温共烧陶瓷基板时，产生较少的摩擦应力，以降低陶瓷基板损毁的机率，由此提高生产良率，进而降低成本。
文档编号H01L21/48GK101236950SQ200810081289
公开日2008年8月6日 申请日期2008年2月26日 优先权日2008年2月26日
发明者崔成勋, 李相润, 申铉沃 申请人:日月光半导体制造股份有限公司
技术领域：
本发明涉及一种具有切割图案的低温共烧陶瓷基板及其制作方法以及 半导体封装装置。
背景技术：
随着科技进步，目前电子产品以小型化及轻薄化为导向。以无线通讯产 业中的手机为例，短短几年内，手机的体积由最早的黑金刚缩小至不及一手 掌大小。同时，手机的功能由最简单的语音传送，发展到能够传输数据、图 文。由此可见，轻、薄、短、小是电子产品目前设计的重点及趋势，而低温共烧陶瓷(LTCC)技术可以完成此需求的技术。低温共烧陶瓷技术具有有源元件、模块及无源元件的整合能力。其堆叠 多个低温共烧陶资基板，并且嵌埋无源元件或集成电路(IC)于这些低溫共烧 陶瓷基板中。此外，低温共烧陶瓷基板可与低阻抗、低介电损失的金属共烧， 以及不受层数限制、能将电感电容等无源元件埋入等优点，因此非常适合应 用于整合元件。另外，低温共烧陶瓷技术可以缩小电子产品的体积及降低成 本，并实现将电子产品轻、薄、短、小化的目标。然而，低温共烧陶瓷基板具有高硬度及易脆等特性，使得切割机于切割 较硬的基板时，该基板与切割刀片会产生一较大的摩擦力，而此摩擦产生的 应力会转移到切割刀片，造成电子产品损毁或切割刀片损毁，以致于工艺良 率降低。因此，如何在切割陶f;基板时，产生较低的阻力以提升良率，实属 当前重要课题之一。发明内容有鉴于上述课题，本发明的目的为提供一种可提高生产良率的低温共烧 陶瓷基板及其制作方法以及半导体封装装置。因此，为达上述目的，本发明提供一种低温共烧陶瓷基板，其包含多个 基板单元及至少一切割图案，切割图案配置于两相邻的这些基板单元之间。为达上述目的，本发明提供一种低温共烧陶乾基板的制作方法，其包括
下列步骤制备多个陶瓷生胚片；形成多个区域及至少一切割图案于这些陶 瓷生胚片上，其中切割图案形成于两相邻的这些区域之间；形成至少一导电 图案于这些陶瓷生胚片的至少其中之一；以及叠压这些陶瓷生胚片。
为达上述目的，本发明提供一种半导体封装装置，其包括一基板单元、 一电子单元及一封胶。基板单元的侧表面具有一切割图样。电子单元设置于 基板单元的一表面并电性连接基板单元。封胶设置于基板单元，并包覆电子 单元。
承上所述，因依据本发明的低温共烧陶瓷基板及其制作方法以及半导体 封装装置，通过设置切割图案于低温共烧陶瓷基板上，使得切割设备于切割 低温共烧陶瓷基板时，产生较少的摩擦应力，以降低陶瓷基板损毁的机率， 由此提高生产良率，进而降低成本。
图1至图4为显示依据本发明优选实施例的一低温共烧陶乾基板的示意
图5为显示依据本发明优选实施例的 一低温共烧陶资基板的制作方法的 一流程图6A至图6E为与图5的流程配合的示意图7为显示依据本发明优选实施例的一半导体封装装置的一示意图；以
及
图8至图12为显示半导体封装装置的切割图样的示意图。附图标记说明
I、 3:低温共烧陶瓷基板
II、 41:基板单元 12、 22:切割图案
121:沟槽
122:孔洞
123:切割道
2:陶瓷生胚片21、 A:区域 23:导电图案 24:金属层 4:半导体封装装置 42:电子单元 43:封胶
AOl、 All、 A21、 A31:曲面 S11 S16:步骤
具体实施例方式
以下将参照相关图示，说明依据本发明优选实施例的低温共烧陶瓷基板 及其制作方法以及半导体封装装置。
请参照图1所示，本发明优选实施例的一低温共烧陶乾基板1包含多个 基板单元11以及至少一切割图案12。在本实施例中，以四个基板单元11为 例，但并非用以限制基板单元11的个数，使用者可以依据其需求，以增加 或减少基板单元11的个数。
切割图案12配置于两相邻的基板单元11之间，以使得切割设备得以沿 着切割图案12来进行切割动作。其中，切割图案12可如图1所示，其为一 沟槽121，或如图2所示，其为多孔洞122,又如图3所示，其具有一沟槽 121及一切割道123。当然，亦可如图4所示，切割图案12由沟槽121、孔 洞122及切割道123的组合，其目的是方便切割设备易于切割，且在切割时 产生较少的摩擦应力，以降低陶瓷基板1损毁的机率。
在本实施例中，这些孔洞122的形状可为椭圓形、圆形或多边形(矩形 或三角形)。在此，这些孔洞122的形状以椭圓形为例。
请参照图5所示，本发明优选实施例的一低温共烧陶瓷基板的制作方法 包括步骤Sll至步骤S16。以下请同时参照图6A至图6E。
请参照图6A所示，步骤S11制备多个陶覺生胚片2。请参照图6B所示， 步骤S12形成多个区域21及至少一切割图案22于陶瓷生胚片2上，而切割 图案22形成于两相邻的区域21之间。
在本实施例中，通过一切割设备于陶资生胚片2上形成具有至少一沟槽 的切割图案22,以定义出四个区域21。在此，区域21的个数并不仅限于四个，使用者可以依据其需求，以增加或减少区域21的个数。另外，切割图 案22亦可通过一打孔设备于陶瓷生胚片2上打孔(punching)以形成多个孔 洞。再者，切割图案22的态样众多，当切割图案22同时具有沟槽及孔洞时， 首先，其通过切割设备于陶瓷生胚片2上形成沟槽；接着，通过打孔设备于 每一沟槽中再形成孔洞，其形成顺序当然也可相互调换。而切割图案22的 实施态样可例如是图1 ~图4的切割图案12。在此，本实施例的切割图案22 以一沟槽为例。
请参照图6C所示，步骤S13为形成至少一导电图案23于陶瓷生胚片2 的至少其中之一。在本实施例中，导电图案23以形成于最上层的陶瓷生胚 片2的一表面为例。
请参照图6D所示，步骤S14为叠压上述的陶瓷生胚片2。步骤S15为 烘烤叠压后的陶乾生胚片2以形成一低温共烧陶瓷基板3。
请参照图6E所示，步骤S16为电镀一金属层24于导电图案23上，其 中金属层的材料包含镍/金。
此外，使用者可通过一切割设备沿着切割图案22以切割低温共烧陶瓷 基板3,以将其区分为多个基板单元21。由于本发明的低温共烧陶瓷基板3 具有切割图案22,使得切割设备于低温共烧陶瓷基板3切割时，其切割刀具 与低温共烧陶瓷基板3产生的摩擦应力较小，使得低温共烧陶瓷基板3不易 产生破碎的现象以提高生产良率。
值得一提的是，上述步骤并不仅限于此顺序，其可依据工艺的需要而进 行步骤的调换。
请参照图7所示，本发明优选实施例的一半导体封装装置4包含一基板 单元41、 一电子单元42以及一封胶43。
电子单元42设置于基板单元41的一表面，并以倒装片接合、打线接合 或表面安装方式与基板单元41电性连接，本实施例中以打线接合为例。封 胶43设置于基板单元41上，并包覆电子单元42。其中，电子单元42可为 一有源芯片或一整合型无源元件。
需注意的是，承低温共烧陶瓷基板的制作方法所述，由于低温共烧陶瓷 基板具有一切割图案(cutting pattern)。因此，本实施例的基板单元41的侧表 面具有 一切割图样(cutting type)。
以下，请参照图8至图12所示以就切割图样进行说明，其中图8至图12为图7中区域A的放大图。当切割设备于低温共烧陶瓷基板进行切割时， 由于切割刀具的宽度会'J、于沟槽宽度，使得低温共烧陶瓷基板切割成多个基 板单元41时，如图8所示，每一基板单元41的侧表面的切割图样为一阶梯 结构；或如图9所示，基板单元41的侧表面的切割图样具有阶梯结构及多 个椭圓曲面A01;又可如图IO所示，基板单元41的侧表面的切割图样具有 阶梯结构及多个多边形曲面All。
当然，若切割设备的精密度较高，或基板单元41在切割之后再经过处 理，其侧表面将不具有阶梯结构，如图11所示，其仅于基板单元41的侧表 面形成多个椭圓曲面A21的切割图样；又或者如图12所示，其于基板单元 41的侧表面形成多个多边形曲面A31的切割图样。
综上所述，因依据本发明的半导体封装装置、低温共烧陶瓷基板及其制 作方法，通过设置切割图案于低温共烧陶瓷基板上，使得切割设备于切割低 温共烧陶瓷基板时，产生较少的摩擦应力，以降低陶瓷基板损毁的机率，由 此提高生产良率，进而降低成本。
以上所述仅为举例性，而非为限制性者。任何未脱离本发明的精神与范 畴，而对其进行的等同修改或变更，均应包含于所附的权利要求中。
权利要求
1、一种低温共烧陶瓷基板，包含多个基板单元；以及至少一切割图案，配置于两相邻的这些基板单元之间。
2、 如权利要求1所述的低温共烧陶瓷基板，其中该切割图案包含一沟槽。
3、 如权利要求2所述的低温共烧陶瓷基板，其中该沟槽中设置多个孔洞。
4、 如权利要求1所述的低温共烧陶瓷基板，其中该切割图案包含多个孔洞。
5、 一种低温共烧陶瓷基板的制作方法，包含 制备多个陶瓷生胚片；形成多个区域及至少一切割图案于这些陶瓷生胚片上，其中该切割图案 形成于两相邻的这些区域之间；形成至少一导电图案于这些陶瓷生胚片的至少其中之一；以及 叠压这些陶瓷生胚片。
6、 如权利要求5所述的低温共烧陶瓷基板的制作方法，其中在叠压这 些陶瓷生胚片之后，还包含烘烤这些陶瓷生胚片以形成一低温共烧陶瓷基 板。
7、 如权利要求6所述的低温共烧陶瓷基板的制作方法，其中在烘烤这 些陶瓷生胚片之后，还包含电镀一金属层于这些导电图案上。
8、 如权利要求5所述的低温共烧陶瓷基板的制作方法，其中该切割图 案通过一切割设备于该基板形成至少一沟槽。
9、 如权利要求8所述的低温共烧陶瓷基板的制作方法，还包含于该沟 槽中形成多个孔洞。
10、 如权利要求5所述的低温共烧陶瓷基板的制作方法，其中该切割图 案通过一打孔设备于该陶瓷生胚上形成多个孔洞。
11、 一种半导体封装装置，包含一基板单元，具有一侧表面，该侧表面具有一切割图样；一电子单元，设置于该基板单元的一表面并电性连接该基板单元；以及一封胶，设置于该基板单元，并包覆该电子单元。
12、 如权利要求11所述的半导体封装装置，其中该切割图样为一阶梯 结构。
13、 如权利要求12所述的半导体封装装置，其中该阶梯结构的一侧表 面包含多个曲面。
14、 如权利要求11所述的半导体封装装置，其中该切割图样包含多个 曲面。
15、 如权利要求11所述的半导体封装装置，其中该基板单元为一低温 共烧陶瓷基板。
全文摘要
本发明公开了一种低温共烧陶瓷基板。该低温共烧陶瓷基板包含多个基板单元及至少一切割图案。其中切割图案配置于两相邻的这些基板单元之间。本发明亦披露一种低温共烧陶瓷基板的制作方法及一种半导体封装装置。通过设置切割图案于低温共烧陶瓷基板上，使得切割设备于切割低温共烧陶瓷基板时，产生较少的摩擦应力，以降低陶瓷基板损毁的机率，由此提高生产良率，进而降低成本。
文档编号H01L21/48GK101236950SQ200810081289
公开日2008年8月6日 申请日期2008年2月26日 优先权日2008年2月26日
发明者崔成勋, 李相润, 申铉沃 申请人:日月光半导体制造股份有限公司
最新回复(0)