半导体器件和同一芯片上集成角形器件与平面器件的方法

xiaoxiao2020-8-1  5

【知识产权代理】【专利服务】Tel:18215660330

专利名称:半导体器件和同一芯片上集成角形器件与平面器件的方法
半导体器件和同一芯片上集成 角形器件与平面器件的方法技术领域0001本发明涉及半导体和半导体制造,并且更具体地,涉及 使用混合取向技术(HOT),以及在混合取向的衬底上集成的器件。
背景技术
已经研究了实现在不同结晶取向的区域中形成的 MOSFET的几种现有技术的方法。例如,M. Yang等人在2003年的 IEEE IEDM中的"High-Performance CMOS Fabricated on Hybrid Substrate with Different Crystal Orientations"以及2004年的IEEE VLSI Tech Symposium中的"On the Integration of COMS with Hybrid Crystal Orientations",这两者都提供了包括不同晶体取向的 不同平面区域的半导体衬底。此外,混合取向技术已在现有技术中进 行了描述,例如,在授予Leong等人的美国专利No. 6815278中。Leong 等人描述了这样的集成半导体器件将集成半导体器件形成在具有为 特定器件提供最优化的性能的不同晶体取向的绝缘体上硅(SOI)衬底上。另一示例包括授予Nowak的美国专利号No. 6995456。
图4A是示出图3A的器件的截面视图,其中栅氧化物被形 成在硅岛的两个晶体表面上方;00201图4B是图4A所示的器件的顶视图5B是图5A所示的器件的顶视图8A是示出图7A的器件的截面视图,其中执行注入步骤 以防止经1务整的沟道的泄漏;
图9B是图9A所示的器件的顶视图24是图23的器件的截面视图,其示出了栅导体的沉积;
图31是图30的器件的截面视图,其示出了在源极和漏极 的注入之后的器件;
本实施例提供了一种用于形成混合取向半导体器件而没 有现有技术遇到的缺陷问题的可替换结构和方法。有利地,本原理提 供了没有缺陷的混合取向器件和具有低的栅极和结泄漏的电路。此 外,将NMOS器件提供在标准平面(100)衬底上,而使用新的侧壁器件 技术将PMOS器件提供在(110)表面上。如果将一部分沟道形成在(IOO) 表面上而将另一部分沟道形成在(110)表面的侧壁上,那么提供MOS 器件。使第一部分和第二部分的比率可调,从而可将净沟道电导率调 整为特定的值。仅将结晶取向描述为括号中的数字,例如,(IIO)或(100)。
参考图6A和6B,使栅极掩模108形成图案,并且对导电栅 极材料107进行蚀刻以形成栅极区109。在限定栅极区109之后,图6A 所示的截面形状包括卯。角。该器件包括角形栅极以形成角形栅极器区109的每一侧上都被清理掉。执行源极/漏极注入以在有源区103中掺 杂和形成源极区94和漏极区96。
图ll示出了沟道宽度为W1的侧壁栅极结构120的透视 图。在

图12中,示出了角形栅极结构123。角形栅极结构123具有拥 有宽度为"W1"的沟道的第一部分,用于允许载流子在(110)表面传输; 以及拥有宽度为"W2"的沟道的第二部分,用于允许载流子在(100)表 面传输。0076图13示出了没有修整方案的角形器件130。沟道在(IIO) 表面131和(100)表面133上方延伸。通过控制硅103的大小/尺寸可控制 沟道尺寸。例如,如果沿着131和133的尺寸相等,那么50%的沟道处 于(110)表面,而50%的沟道处于(100)表面。[00771图14示出了具有修整方案的角形器件135。沟道在(IIO) 表面137和(100)表面139上方延伸。如上所述,通过控制硅103的大小/ 尺寸并通过修整栅导体107可控制沟道尺寸。如果选择所述尺寸并且13修整沿着139的栅极,那么可选择性地调节沟道。例如,67%的沟道 可处于(110)表面,而33%的沟道可处于(100)表面。也可采用其它比例。 [00781下面的附图将图解性地示出HOT器件的集成工艺。应该 理解,除了说明和描述的那些之外或者与其组合,可代替地利用其它 结构和材料。[0079
参考图15, SOI晶片104具有位于埋置氧化物层100顶部上 的硅薄层103。将埋置氧化物层100提供在硅衬底102上。根据一个实 施例,使用晶片104作为起始材料。[0080参考图16,从层103形成多个硅岛103,,并且该多个珪岛 103,被浅沟槽隔离结构101围绕。如图17所示,沉积軍电介质膜300。 罩膜300可包括氧化物、氮化物和氮氧化物等,并且可利用CVD或等 同的工艺来沉积。在图18中,用掩模310来限定腔区。可沉积光致抗 蚀剂或其它掩模,并且在要提供腔的适当位置处对其形成图案。[0081参考图19和图20,晶片104被蚀刻以去除腔区中暴露的軍 膜300,并且晶片104被进一步蚀刻以去除暴露的STI材料101来形成腔 区330。对STI材料101的蚀刻是相对于区域103,中的硅有选择性的。0082参考图21和22,剥去掩模310(例如,光致抗蚀剂)并且通 过选择性的干法蚀刻或湿法蚀刻来去除軍膜300 。在图23和图24中, 栅氧化物106被形成在区域103,的暴露硅表面上,并且沉积了导电栅极 材料107。[0083参考图25,涂敷和利用光致抗蚀剂掩模322来限定角形栅 极器件370A、 370B以及水平平面栅极器件380。通过选择性蚀刻工艺 来对栅极材料107形成图案以同时形成角形栅极371和372以及平面栅 极373。[0084参考图27和28,可在层322中可选地形成可替换图案以利 用修整工艺来形成不同的沟道尺寸。调整层322以修改器件370A的栅 极结构,从而使器件370A成为侧壁栅极PMOS1,使器件370B成为角 形栅极PMOS2,以及使器件380成为平面栅极NMOS。根据本原理可 提供任何修整量的这些器件的任何组合。[0085参考图29,在对栅导体材料107构图之后(如图26或图28 所描绘的),可利用遮蔽掩模375来执行在PMOS器件370A和370B上的 源极/漏极注入。遮蔽掩模375保护在注入期间其它器件(例如,器件380) 或组件以免遭掺杂剂。在图30中,可使用另一遮蔽掩模385来执行在 NMOS器件380上的源极/漏极(S/D)注入。0086参考图31,并排地形成角形PMOS器件370A和370B以及 平面NMOS器件380。在形成器件370A、 370B和380后,应用传统的线 后端工序(BEOL)工艺步骤以穿过电介质层402形成与器件370A、370B 和380的接触件400,如图32所示。[0087参考图33A,图解说明地示出了器件450的截面视图,器 件450具有并排配置在一起的角形器件420、侧壁器件430和平面器件 440。由"W"来表示角形器件420的沟道宽度。[0088参考图33B,示出了图33A的器件450的顶视图,其中去除 了电介质层以允许观察组件区域。角形器件420包括由"L"表示的沟道 长度。对于这些器件和对于这些器件的组合,也考虑其它配置、高宽 比和布局。[0089参考图34A和34B,根据不同配置示出了具有角形器件520 和530以及平面器件540的器件550的截面视图和顶视图。角形器件530 和平面器件540共享由单个接触件(400)激活的栅极(导电材料107)。[0090可以具有其它实施例,其允许针对角形器件进行沟道调 整。在图35和图36中描述了一个示例。图35包括以与图3A中示出的方 式相同的方式形成的腔92。然而,可及早地停止蚀刻工艺或者可采用 单独的沉积工艺来维护邻近半导体103的材料575。以这种方式,可控 制形成侧壁570上的沟道宽度,从而控制在(110)表面上的沟道区域的 量,如图36所示。材料575可包括STI材料101的蚀刻部分或者单独沉 积的电介质材料。材料575相对于半导体103的高度将用来控制沿着垂 直表面570的沟道宽度。[0091应该理解,表面(110)和(100)根据所给出的器件如何在半 导体衬底或材料中形成而可彼此互换。[0092已经说明了用于半导体器件的无缺陷的混合取向技术的 优选实施例(其旨在作为说明性的而非限制性的),应该注意,根据以 上示教,本领域的技术人员可做出修改和改变。所以,应该理解,在公开的特定实施例中可做出各种改变,其落入本发明如所附权利要求 所概括的范围和精神内。由此,已经说明了按专利法要求的细节和特 性的本发明的各个方面,在所附权利要求书中阐述所要求保护并且希 望被以后的专利保护的本发明的各个方面。
权利要求
1.一种半导体器件,包括具有至少两种晶体取向的半导体材料,该半导体材料形成所述器件的有源区;和在所述至少两个晶体取向上形成的器件沟道,其包括在所述半导体材料的第一晶体取向表面中形成的第一区域和在所述半导体材料的第二晶体取向表面中形成的第二区域,其中所述第一晶体取向表面与所述第二晶体取向表面形成夹角,并且所述器件沟道至少覆盖所述夹角的交叉点。
2. 如权利要求l所述的器件,其中,所述半导体材料包括硅,而 所述第一晶体取向表面包括(110)表面和(100)表面中的一个。
3. 如权利要求2所述的器件,其中,所述第二晶体取向表面包括 所述(110)表面和所述(100)表面中的另 一个。
4. 如权利要求l所述的器件,其中,所述第一晶体取向表面被形 成在村底中的垂直侧壁上。
5. 如权利要求4所迷的器件,其中,所述第二晶体取向表面被形 成在所述衬底的水平部分上。
6. 如权利要求l所述的器件,其中,所述半导体材料包括绝缘体 上硅村底的硅层。
7. 如权利要求l所述的器件,其中,所述第一区域包括第一沟道 尺寸,而所述第二区域包括第二沟道尺寸。
8. 如权利要求7所述的器件,其中,所述第一沟道尺寸和所述第 二沟道尺寸基本上相等。
9. 如权利要求7所述的器件,其中,所述第一沟道尺寸小于所述 第二沟道尺寸。
10. 如权利要求l所述的器件,其中,所述有源区包括在所述器 件沟道的一侧上的源极,并且包括在所述器件沟道的另一侧上的漏 极,使得所述器件沟道在至少两种晶体取向上提供所述源极和所述漏极之间的传导。
11. 如权利要求l所述的器件,其中,所述夹角基本上是垂直的。
12. —种用于形成角形器件的方法,包括 在绝缘体上硅(SOI)晶片上形成由隔离区围绕的硅岛; 形成与所述硅岛相邻的腔以暴露至少两个硅表面,其中每个表面具有不同的结晶取向;在所述至少两个硅表面上形成栅氧化物以限定器件沟道,使得所 述器件沟道在所述至少两个硅表面上方延伸;以及通过在所述至少两个硅表面上方沉积栅导体来形成栅导体。
13. 如权利要求12所述的方法,还包括形成所述角形器件的源极 和漏极注入区。
14. 如权利要求12所述的方法,还包括通过去除所述栅导体的一 部分来修整所述器件沟道的沟道宽度。
15. —种用于在同一芯片上集成角形器件和平面器件的方法,包括在绝缘体上硅(SOI)晶片上形成多个由隔离区围绕的硅岛; 形成与所述硅島相邻的多个腔以暴露至少两个硅表面,其中每个表面具有不同的结晶取向;在所述至少两个硅表面上形成栅氧化物以限定器件沟道,使得对于角形器件,所述器件沟道在所述至少两个硅表面上延伸,而对于平面器件,所述器件沟道在所述至少两个硅表面中的一个上延伸;以及 通过在所述至少两个硅表面上沉积栅导体来形成所述角形器件 的栅导体,同时通过在所述至少两个硅表面中的一个上沉积栅导体来形成所述平面器件的栅导体。
16. 如权利要求15所述的方法,还包括形成所述角形器件和所述平面器件的源极和漏极注入区。
17. 如权利要求16所述的方法,其中,形成遮蔽掩模以用于角形 器件注入和平面器件注入处理中的一个。
18. 如权利要求15所述的方法,还包括通过去除所述栅导体的一部分来修整所述角形器件的沟道宽度。
19. 如权利要求18所述的方法,其中,修整包括去除所述栅导体 的整个水平部分,使得只在垂直侧壁上形成所述器件的器件沟道。
20. 如权利要求15所述的方法,其中,所述角形器件包括PMOS 器件,而所述平面器件包括NMOS器件。
全文摘要
公开了半导体器件和在同一芯片上集成角形器件与平面器件的方法。该半导体器件包括具有两种晶体取向的半导体材料。该半导体材料形成器件的有源区。在两个晶体取向上形成器件沟道,其包括在半导体材料的第一晶体取向表面中形成的第一区域、以及在半导体材料的第二晶体取向表面中形成的第二区域,其中第一晶体取向表面与第二晶体取向表面形成夹角,并且器件沟道至少覆盖夹角的交叉点。
文档编号H01L29/78GK101262008SQ20081008134
公开日2008年9月10日 申请日期2008年2月25日 优先权日2007年3月6日
发明者拉齐夫·V·约什, 欧阳旭, 许履尘 申请人:国际商业机器公司

最新回复(0)