【专利交易】【专利代理】【商标和版权申请】【高新技术企业认定】Tel:18215660330

电流镜像电路的制作方法

xiaoxiao2020-08-01  1

【专利交易】【专利代理】【商标和版权申请】【高新技术企业认定】Tel:18215660330

专利名称:电流镜像电路的制作方法
技术领域
本发明涉及形成电流镜像电路的方法,其抑制电流镜像电路的镜 像比的偏移。
背景技术
图7是示出常规技术的电流镜像电路的基本电路结构图。如图7 所示,已知电流镜像电路包括两个p型M0S晶体管301和302。 M0S晶 体管301具有连接到电流源303的源极和具有连接到漏极的栅极,并 且其间的公共连接部分接地。另外,MOS晶体管302具有连接到MOS 晶体管301的栅极的栅极,连接到电流源303的源极,和接地的漏极。 端子之间的互连由金属线制成,诸如图7中所示的金属互连312.在具有上述结构的电流镜像电路中,输入电流il从电流源303提 供到MOS晶体管301的源极。流过MOS晶体管302的源极的输出电流 i2由施加到其栅极的电压控制。输入电流il和输出电流i2之间的比 率i2/il (电流镜像比)基于MOS晶体管301和MOS晶体管302之间的 晶体管尺寸W/L的比率来确定。在这种情况下,W表示MOS晶体管的柵 极宽度以及L表示MOS晶体管的栅极长度。例如,当形成电流镜像电 路的MOS晶体管301和MOS晶体管302之间的比率是1: 100时,流过 MOS晶体管301的电流的100倍的电流流过MOS晶体管302 (例如,参 见JP 200H75343 A)。然而,当由MOS晶体管的尺寸确定电流镜像比i2/il时,存在这 样的问题,即由于工艺变化和半导体衬底表面上的不均匀性,在许多 情况下电流镜像比i2/il偏离期望值。为了一个原因,出现在制造工 艺期间(工艺过程中)由对栅极充电导致的阈值电压的偏移。这是因 为形成电流镜像电路的相邻MOS晶体管的栅极的电势浮置直到所述栅 极通过金属互连彼此连接为止,而且还因为电荷的影响程度根据栅极 面积而变化的缘故。发明内容鉴于上述情况形成本发明,并且本发明的目的是提供形成能够通 过降低工艺过程中引起的电流影响来获得具有高精确度的电流镜像比 的电流镜像电路的方法。为了解决上述问题,本发明采用下列手段(1) 电流镜像电路,包括被提供输入电流的第一MOS晶体管; 和具有连接到第一 M0S晶体管的栅极的栅极的第二 M0S晶体管,用于 输出用于镜像输入电流的电流,其特征在于第一 M0S晶体管的栅极 和第二M0S晶体管的栅极均由多晶硅形成;并且第一M0S晶体管的栅 极和第二M0S晶体管的栅极利用多晶硅彼此直接连接;(2) 电流镜像电路,进一步包括熔丝,其特征在于熔丝的一 端连接到第一 M0S晶体管的栅极和第二 M0S晶体管的栅极之间的栅极 部分,所述第一M0S晶体管的栅极和第二MOS晶体管的栅极利用多晶 硅彼此直接连接;且熔丝的另一端接地到衬底;以及(3) 电流镜像电路,其特征在于熔丝在完成电流镜像电路的制 造工艺之后执行的调整(trimming)工艺期间断开。如上所述,在本发明中,形成电流镜像电路的相邻M0S晶体管的 栅极利用多晶硅彼此直接连接,并且连接到衬底的熔丝连接到所述栅 极部分,由此能够均勻地分布工艺过程中相邻M0S晶体管的每个栅极 上的电荷影响。结杲,可以降低阈值偏移。


在附图中图1是示出根据本发明的实施例的半导体器件的电路图; 图2是示意性地示出制造根据本发明的半导体器件的方法的步骤 顺序截面图;图3是示意性地示出制造根据本发明的半导体器件的方法的步骤 顺序截面图;图4是示意性地示出制造根据本发明的半导体器件的方法的步骤 顺序截面图;图5是示意性地示出制造根据本发明的半导体器件的方法的步骤 顺序截面图;图6是示意性地示出制造根据本发明的半导体器件的方法的步骤顺序截面图;以及图7是示出根据常规技术的半导体器件的电路图。
具体实施方式
在下文,将参考附图来描述本发明的实施例。首先,参考图2到6, 给出对根据本发明的实施例制造形成电流镜像电路的M0S晶体管的方 法的示例性轮廓图的描述。如图2所示,阱202形成在半导体衬底201 中,并且例如,具有几百nm的厚度的热氧化物膜通过LOCOS工艺形成 为场绝缘膜203。然后,去除形成MOS晶体管的区域上的绝缘膜,以由 此形成沟道形成部分204。其后,如图3所示,在半导体衬底201上生 长牺牲氧化物膜205至例如15nm的厚度。然后,使沟道形成部分204 经受离子注入处理以调节阈值电压。接下来,如图4所示,在利用氢 氟酸(HF)基溶液蚀刻牺牲氧化物膜205之后,生长栅极绝缘膜206 至例如几十nm的厚度,并且在栅极绝缘膜206上沉积多晶硅207。然 后,通过预沉积或离子注入引入杂质并且执行图案化以形成多晶硅栅 电极207。随后,如图5所示,为了在多晶硅栅电极207的两端处形成 漏极高浓度区208和源极高浓度区209,以lxlO"至lxl0"原子/cm2 的剂量注入硼离子。然后,如图6所示,沉积层间介电膜210至大约 200nm-800nm的厚度以-使形成接触孔211用于源才及高浓度区209和漏核_ 高浓度区208以与金属互连连接。接下来,通过执行溅射等和图案化来沉积布线金属,由此通过接 触孔211将布线金属212连接到漏极高浓度区208和源极高浓度区209 的每个表面。图1是示出根据本发明的电流镜像电路的结构图,所述电流镜像 电路通过上述制造工艺形成。如图l所示,在图4所示的制造步骤中, ;波此相邻的MOS晶体管101和MOS晶体管102的相应棚-极207a和栅极 207b利用多晶硅207彼此直接连接。当栅极207a和栅极207b这样彼 此连接时,在工艺过程中产生的电荷影响,例如当在形成布线金属212 之前执行平面化时或者当通过执行溅射等和图案化形成布线金属212 时产生的电荷影响,能够均匀地分布到MOS晶体管101的栅极207a和 MOS晶体管102的栅极207b的每一个。结果,也能够降低阈值偏移。另外,直接连接到衬底的熔丝213利用多晶硅207形成在通过L0C0S工艺形成的场绝缘膜203上,并且连接到利用多晶硅207直接相 连的栅极207a和栅极207b之间的栅电极部分。结果,在工艺过程中 施加到栅极207a和栅极207b之间的栅电极部分的电荷可以有效地分 散到半导体衬底201。当完成半导体晶片的制造工艺时,熔丝213结束 其作用。因此,只要熔丝213在作为随后的检查步骤之一的调整工艺 期间断开,就不会出现IC的性能问题。
权利要求
1.一种电流镜像电路,包括被提供输入电流的第一MOS晶体管;和具有连接到第一MOS晶体管的栅极的栅极的第二MOS晶体管,用于产生其幅度是输入电流的幅度乘以电流镜像比的输出电流,其中第一MOS晶体管的栅极和第二MOS晶体管的栅极均由多晶硅形成;并且第一MOS晶体管的栅极和第二MOS晶体管的栅极利用多晶硅彼此直接连接。
2. 根据权利要求1的电流镜像电路,进一步包括熔丝该熔丝的 一端连接到第 一栅极和第二栅极之间的栅极部分,所述 第一栅极和第二栅极利用多晶硅彼此直接连接;以及 该熔丝的另一端接地。
3. 根据权利要求2的电流镜像电路,其中该熔丝在完成电流镜像 电路的制造工艺之后执行的调整工艺期间断开。
全文摘要
本发明涉及电流镜像电路。提供一种半导体器件,通过利用多晶硅将形成电流镜像电路的相邻MOS晶体管的栅极彼此之间连接以及通过进一步将连接到衬底的熔丝连接到与多晶硅相连的栅极部分,其能够在半导体器件的制造工艺期间均匀地分布形成电流镜像电路的相邻MOS晶体管的每个栅极上的电荷影响,并且能够通过将电荷分散到衬底来降低该影响。所述熔丝在调整工艺期间断开。
文档编号H01L29/49GK101252131SQ20081008137
公开日2008年8月27日 申请日期2008年2月25日 优先权日2007年2月24日
发明者南志昌 申请人:精工电子有限公司

【专利交易】【专利代理】【商标和版权申请】【高新技术企业认定】Tel:18215660330

最新回复(0)