【专利交易】【专利代理】【商标和版权申请】【高新技术企业认定】Tel:18215660330

半导体元件结构及其制作方法

xiaoxiao2020-08-01  2

【专利交易】【专利代理】【商标和版权申请】【高新技术企业认定】Tel:18215660330

专利名称:半导体元件结构及其制作方法
技术领域
本发明涉及一种半导体元件结构及其制作方法,特别是涉及一种具有栅 极间桥接沟道的半导体元件结构及其制作方法。
背景技术
在以互补式金属氧化物半导体(complementary metal-oxide semiconductor, CMOS)晶体管所设计的静态随机存取存储器(static random access memory, SRAM)等的元件中,常有P型金属氧化物半导体与N型金属氧化物半导体 的栅极(gate electrode)相连接的设计。但此等元件若结合高介电-金属栅极置 换(High-K/Metal gate replacement)工艺时,P型金属氧化物半导体与N型 金属氧化物半导体栅极中的多晶硅与栅氧化层(gate dielectric layer)会在不同 的步骤时移除,以分别填入相对应的导电型金属栅极与栅氧化层(gate dielectric layer)。然就在高介电材料与金属栅极材料沉积完成后,P型金属氧 化物半导体与N型金属氧化物半导体的金属栅极之间,会因为被各别高介电 层所孤立绝缘而失去电连接。于是,需要一个技术对策来恢复P型金属氧化 物半导体与N型金属氧化物半导体的金属栅极之间的电连接。
在美国专利6,849,511中4皮露一种电连接方案。其通过化学机械抛光 (CMP)对于不同材料产生移除速率上的差异,而在移除速率较高的材料面 形成浅碟的事实,再将此等浅碟当成P型金属氧化物半导体101与N型金属 氧化物半导体102的金属栅极之间电连接材料110的空间,如图1所示。然 而,由于此等浅碟厚度实在太薄,这会导致高阻值的电连接效果,且浅碟厚 度不易控制,不能有效又稳定的维持P型金属氧化物半导体101与N型金属 氧化物半导体102金属栅极之间足够的电连接。
在美国专利6,653,698中4皮露另 一种电连接方案。通过全面性回蚀刻P 型金属氧化物半导体201与N型金属氧化物半导体202的金属栅极与高介电 材料作为电连接的空间,如图2所示。然而,由于在无掩模的辅助下回蚀刻 是非选择性的,所以电连接材料的厚度不易控制平均,同时还会影响半导体元件的高度。
在美国专利7,045,428中又披露一种电连接方案。在不使用掩模与蚀刻 技术的方式下,直接将高介电材料转换成金属来实现金属栅极间的电连接。
尽管有以上的技术方案,仍然需要一种既稳定又可靠的方式,来构成P 型金属氧化物半导体与N型金属氧化物半导体金属栅极之间足够的电连接。

发明内容
本发明于是提供一种新颖的半导体元件结构,可以既稳定又可靠的方 式,来提供P型金属氧化物半导体与N型金属氧化物半导体金属栅极之间足 够的电连接。
本发明的新颖半导体元件结构,包含第一金属氧化物半导体,其具有用 于第一栅极的第一高介电材料与第一金属、第二金属氧化物半导体,其具有 用于第二栅极的第二高介电材料与第二金属、以及桥接沟道,其位于连通第 一栅极与第二栅极的凹槽中以电连接第二^^极与第一栅极,且桥接沟道嵌入 第一金属与第二金属的至少一者。
本发明又提供一种形成半导体元件结构的方法。首先,提供基材,其上 有第一金属氧化物半导体与第二金属氧化物半导体,第一金属氧化物半导体 的栅极与第二金属氧化物半导体的栅极相连接,其中的第一金属氧化物半导 体包含用于第一栅极的第一高介电材料与第一金属'而第二金属氧化物半导 体则包含用于第二栅极的第二高介电材料与第二金属。其次,部分地移除第 二金属氧化物半导体与第一金属氧化物半导体以形成连通的凹槽。然后'再 将导电材料填入连通的凹槽中形成桥接沟道,以电连接第二金属与第 一金 属。
由于在本发明新颖的半导体元件结构中,桥接沟道是位于连通第一栅极 与第二栅极的凹槽中并嵌入第 一金属与第二金属的至少 一者,所以此等桥接 沟道既不会改变元件的高度,又能保证各栅极间具有充分又稳定的电连接。


图1例示先前技艺中所提出,电连接P型金属氧化物半导体与N型金属 氧化物半导体金属栅极的第 一种方案。
图2例示先前技艺中所提出,电连接P型金属氧化物半导体与N型金属氧化物半导体金属栅极的第二种方案。
图3例示本发明半导体元件结构的优选实施例。
图4-6例示本发明形成半导体元件结构方法的优选实施例。
附图标记说明
101P型金属氧化物半导体102N型金属氧化物半导体
110电连接材料201P型金属氧化物半导体
202N型金属氧化物半导体300半导体元件结构
301基材310第一金属氧化物半导体
311第 一栅极312第一高介电材料
313第一金属313'P型金属
320第二金属氧化物半导体321第二栅极
322第二高介电材料323第二金属
323,N型金属330桥接沟道
331凹槽401基材
410第一金属氧化物半导体411第 一栅极
412第一高介电材料413第一金属
413,P型金属420第二金属氧化物半导体
421第二栅极422第二高介电材料
423第二金属423'N型金属
440凹槽441光致抗蚀剂
442开口
具体实施例方式
本发明在于提供一种新颖的栅极间电连接的结构,其可应用在反相器
(inverter )、静态随机存取存储器(SRAM)等的元件的结构中,其中的桥接沟 道既不会影响元件的高度,还能保证各栅极间具有充分又稳定的电连接。
请参考图3 ,例示本发明应用在静态随机存取存储器(SRAM)结构的优选 实施例。本发明半导体元件结构300,包含基材301、第一金属氧化物半导 体310、第二金属氧化物半导体320与桥接沟道330。第一金属氧化物半导 体310与第二金属氧化物半导体320可以分别代表P型金属氧化物半导体与 N型金属氧化物半导体,并包含各种已知的构件,例如源极(图未示)、漏极(图未示)、栅极等。请注意,第一金属氧化物半导体310与第二金属氧 化物半导体320是任意指定的。
第一金属氧化物半导体310位于基材301之中,包含有用于第一栅极311 的第一高介电材料312与第一金属313。类似的,第二金属氧化物半导体320 亦位于基材301之中,包含用于第二栅极321的第二高介电材料322与第二 金属323。优选地,第 一栅极311与第二栅极321彼此连接,使得第 一高介 电材料312与第二高介电材料322夹于第一金属313与第二金属323之间。
基材301可以为半导体基材,例如硅。第一高介电材料312与第二高介 电材料322可以为任何适合的高介电材料,例如HfSixOy、 HfSiON、 HfOx、 LaOx、 LaAlxOy、 ZrOx、 ZrSixOy、 HfZrx04,其介电值可高于10。类似的,第 一金属313与第二金属323亦可以为任何适用于金属氧化物半导体栅极的单 一金属或是复合金属,如图3所示,端视第一金属氧化物半导体310与第二 金属氧化物半导体320各别为P型金属氧化物半导体或N型金属氧化物半导 体而定,例如铝或是钨。如果第一金属氧化物半导体310为P型金属氧化物 半导体而第二金属氧化物半导体320为N型金属氧化物半导体时,第一金属 313可以包含P型金属313'(P-type metal),例如W、 WN、 Pt(Ni)、 TiN、 Ru, 而第二金属323可以包含一 N型金属323,(N-type metal),例如TaN、 TaSiN、 TaC、 TiAlN、 TiAl、 Al。 P型金属的功函数可以介于4.9 eV-5.1 eV间,而N 型金属的功函凄t可以介于4.0 eV-4.2 eV间。而如同本领域技术人员所熟知, 第 一栅极311与第二栅极321可以分别使用例如高介电-金属栅极置换工艺的 方式,来形成各別栅极中的高介电材料与金属,在此不多加赘述。
桥接沟道330位于连通第一栅极311与第二栅极321的连通的凹槽331 中,使得桥接沟道330可以电连接第二栅极321与第一栅极311。该凹槽331 的最小范围仅限于第一栅极311与第二栅极321的第一高介电材料W2与第 二高介电材料322的空间,亦或者连通的凹槽331可扩大占据部分第一栅极 311与第二栅极321的空间。例如,部分第一高介电材料312与第二高介电 材料322的空间,其更可占据部分的第 一金属313与第二金属323的至少一 者,优选地,同时占据部分的第一金属313与第二金属323。于是位于连通 第一栅极311与第二栅极321的连通的凹槽331中的桥接沟道330即嵌入第 '一金属313与第二金属323中。
桥接沟道330可以由金属组成,以构成第二栅极321与第一栅极311,亦即第一金属氧化物半导体310与第二金属氧化物半导体320间的电连接。 可以使用任何适用于电连接的金属来构成桥接沟道330,例如W、 Al、 TiAl、 CoWP。
由于桥接沟道330位于连通第一栅极311与第二栅极321的连通的凹槽 331中,所以可以视情况需要来建构连通的凹槽331的适当尺寸。因此,既 不会发生连通的凹槽331过浅,电连接不足的缺点;亦不需要全面性回蚀刻 第 一栅极311与第二栅极321 ,也避免了电连接材料的厚度不易控制的问题。 这是一个既稳定又可靠的解决方案,来构成P型金属氧化物半导体与N型金 属氧化物半导体金属栅极之间足够的电连接。
本发明又提供一种形成栅极间电连接结构的新颖方法,例如一种形成静 态随机存取存储器(SRAM)结构的新颖方法。请参考图4-6,例示本发明形成 静态随机存取存储器结构方法的优选实施例。本发明形成静态随机存取存储 器结构400的方法,如图4所示,首先提供基材401。基材401上形成有第 一金属氧化物半导体410与邻接第一金属氧化物半导体410的第二金属氧化 物半导体420。第一金属氧化物半导体410与第二金属氧化物半导体420可 以分别代表P型金属氧化物半导体与N型金属氧化物半导体。请注意,第一 金属氧化物半导体410与第二金属氧化物半导体420是任意指定的。
第一金属氧化物半导体410包含有各种已知的半导体构件,例如源极(图 未示)、漏极(图未示)或第一栅极411。第一金属氧化物半导体410中还有 用于第一柵极411的第一高介电材料412与第一金属413。类似的,第二金 属氧化物半导体420亦包含有半导体构件,例如源极(图未示)、漏极(图 未示)或第二栅极421。第二金属氧化物半导体420中也有用于第二栅极421 的第二高介电材料422与第二金属423。由于第一栅极411与第二栅极421 彼此邻接,因此,第一高介电材料412与第二高介电材料422夹于第一金属 413与第二金属423之间。
基材401可以为半导体基材,例如Si或SiGe或GaAs。第一高介电材 料412与第二高介电材料422可以为任何适合的高介电材料,例如HfSixOy、 HfSiON、 HfOx、 LaOx、 LaAlxOy、 ZrOx、 ZrSixOy、 HfZrx04,其介电值可高 于10。类似的,第一金属413与第二金属423亦可以为任何适用于金属氧化 物半导体栅极的单一金属或是复合金属,如图4所示,端视第一金属氧化物 半导体410与第二金属氧化物半导体420各别为P型金属氧化物半导体与N型金属氧化物半导体而定,例如钨或铝。如果第一金属氧化物半导体410为
P型金属氧化物半导体而第二金属氧化物半导体420为N型金属氧化物半导 体时,第一金属413另可以包含P型金属413,(P-typemetal),例如W、 WN、 Pt(Ni)、 TiN、 Ru,而第二金属423另可以包含一 N型金属423,(N-type metal), 例如TaN、 TaSiN、 TaC、 TiAlN、 TiAl、 Al。 P型金属的功函数可以介于4.9 eV-5.1 eV间,而N型金属的功函凄t可以介于4.0 eV-4.2 eV间。而如同本领 域技术人员所熟知,第一栅极411与第二栅极421可以分别使用例如高介电 -金属栅极最后置换工艺的方式,来形成各别栅极中的高介电材料与金属, 在此不多加赘述。
然后,如图5所示,部分地移除第一栅极411与第二栅极421,亦即第 二金属氧化物半导体420与第一金属氧化物半导体410,以形成连通的凹槽 440。例如,可以先使用光致抗蚀剂441覆盖在半导体元件结构400上,并 利用曝光暨显影工艺在光致抗蚀剂441中形成定义连通的凹槽440的开口 442,再通过光致抗蚀剂441中的开口 442来进行蚀刻,形成连通的凹槽440。 最后再剥除光致抗蚀剂441。
值得注意的是,形成连通的凹槽440的方法及"i殳置位置可以有许多种。 例如,可以使用湿蚀刻来形成连通的凹槽440。如果使用湿蚀刻来形成连通 的凹槽440,可以使用选择性湿蚀刻或非选择性湿蚀刻。选择性湿蚀刻可以 仅选择性移除第一高介电材料412与第二高介电材料422。另一方面,非选 择性湿蚀刻则会部分地移除第一高介电材料412、第二高介电材料422、第 一金属413与第二金属423。也可以使用由多个阶段所组成的蚀刻工艺来分 别部分地移除第一高介电材料412、第二高介电材料422、第一金属4U与 第二金属423。
另一方面,若使用干蚀刻来形成连通的凹槽440,可以使用选择性干蚀 刻或非选择性千蚀刻。选择性干蚀刻可以仅选择性移除第一高介电材料412 与第二高介电材料422。另一方面,非选择性干蚀刻则会部分地移除第一高 介电材料412、第二高介电材料422、第一金属413与第二金属4"。例如, 若欲蚀刻的金属为钨,可以使用Cl2+SF6的蚀刻条件。或者,若欲蚀刻的金
属为铝,可以使用Cl2+BCl3的蚀刻条件。
要不然,也可以使用能量烧除法(energy burning),例如激光,在无光 致抗蚀剂等的掩模的辅助下来形成连通的凹槽440。连通的凹槽"0的适当
9尺寸视情况需要而定。
再来,如图6所示,将低电阻值的导电材料,例如W、 Al、 TiAl、 CoWP, 直接填入连通的凹槽440中形成桥接沟道430,以电连接第一金属413与第 二金属423。可以使用多种方法来形成桥接沟道430,例如沉积法或是电镀 法。若使用电镀法来形成桥接沟道430,可以使用一般电镀法或是无电镀法 (electroless plating)。
由于可以视情况需要来建构桥接沟道430的适当尺寸。因此,既不会发 生桥接沟道430过浅,电连接不足的缺点;亦不需要全面性回蚀刻第一栅极 411与第二栅极421,也避免了电连接材料的厚度不易控制的问题。这是一 个既稳定又可靠的解决方案,来构成P型金属氧化物半导体与N型金属氧化 物半导体金属栅极之间足够的电连接。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的均等变 化与修饰,皆应属本发明的涵盖范围。
权利要求
1.一种半导体元件结构,包含第一金属氧化物半导体,包含用于第一栅极的第一高介电材料与第一金属;第二金属氧化物半导体,包含用于第二栅极的第二高介电材料与第二金属;以及桥接沟道,位于连通该第一栅极与该第二栅极的连通的凹槽中以电连接该第二栅极与该第一栅极,且该桥接沟道嵌入该第一金属与该第二金属的至少一者。
2. 如权利要求1的半导体元件结构,其中该第一金属进一步包含P型 金属,且该第二金属进一步包含N型金属。
3. 如权利要求2的半导体元件结构,其中该P型金属的功函数介于 4.9eV-5.1eV间。
4. 如权利要求2的半导体元件结构,其中该N型金属的功函数介于 4.0eV-4.2eV间。
5. 如权利要求1的半导体元件结构,其中该第一栅极邻接该第二栅极, 且部分的该第一高介电材料与该第二高介电材料夹于该第一金属与该第二 金属之间。
6. 如权利要求1的半导体元件结构,其中该桥接沟道部分占据该第二金 属与该第一金属的部分空间。
7. 如权利要求1的半导体元件结构,其中该桥接沟道包含金属。
8. 如权利要求7的半导体元件结构,其中该金属选自由铝与钨所组成的 群组。
9. 一种制作半导体元件结构的方法,包含提供基材,该基材上有第一金属氧化物半导体与邻接该第一金属氧化物 半导体的第二金属氧化物半导体,其中该第 一金属氧化物半导体包含用于第 一栅极的第 一高介电材料与第 一金属,而该第二金属氧化物半导体包含用于 第二栅极的第二高介电材料与第二金属;部分地移除该第一4册极与该第二栅极以形成一连通的凹槽;以及 将导电材料填入该连通的凹槽中形成桥接沟道,以电连接该第二金属与该第一金属。
10. 如权利要求9的方法,其中使用光致抗蚀剂来辅助形成该连通的凹槽。
11. 如权利要求9的方法,其中使用湿蚀刻来形成该连通的凹槽。
12. 如权利要求11的方法,其中该湿蚀刻仅选择性移除该第一高介电材 料与该第二高介电材料。
13. 如权利要求ll的方法,其中该湿蚀刻部分移除该第一高介电材料、 该第二高介电材料、该第一金属与该第二金属。
14. 如权利要求11的方法,其中该湿蚀刻使用多个阶段蚀刻来部分移除 该第一高介电材料、该第二高介电材料、该第一金属与该第二金属。
15. 如权利要求ll的方法,其中使用干蚀刻来形成该连通的凹槽。
16. 如权利要求15的方法,其中该干蚀刻仅选择性移除该第一高介电材 料与该第二高介电材料。
17. 如权利要求15的方法,其中该干蚀刻部分移除该第一高介电材料、 该第二高介电材料、该第一金属与该第二金属。
18. 如权利要求9的方法,其中使用烧除法在无光致抗蚀剂的辅助下来 形成该连通的凹槽。
19. 如权利要求9的方法,其中使用电镀法来形成该桥接沟道。
20. 如权利要求19的方法,其中该电镀法为无电镀。
全文摘要
本发明公开了一种半导体元件结构及其制作方法。该半导体元件结构包含第一金属氧化物半导体,其具有用于第一栅极的第一高介电材料与第一金属、第二金属氧化物半导体,其具有用于第二栅极的第二高介电材料与第二金属以及桥接沟道,其位于连通第一栅极与第二栅极的凹槽中以电连接第二栅极与第一栅极,且桥接沟道嵌入第一金属与第二金属的至少一者。
文档编号H01L27/02GK101515581SQ20081008146
公开日2009年8月26日 申请日期2008年2月22日 优先权日2008年2月22日
发明者周正贤, 尤志豪, 林建廷, 程立伟, 蒋天福, 许哲华, 赖建铭, 陈奕文, 马光华 申请人:联华电子股份有限公司

【专利交易】【专利代理】【商标和版权申请】【高新技术企业认定】Tel:18215660330

最新回复(0)