【专利交易】【专利代理】【商标和版权申请】【高新技术企业认定】Tel:18215660330

电荷捕获型存储装置及其制造方法

xiaoxiao2020-08-01  2

【专利交易】【专利代理】【商标和版权申请】【高新技术企业认定】Tel:18215660330

专利名称:电荷捕获型存储装置及其制造方法
电荷捕获型存储装置及其制造方法 技术领域示例实施例涉及一种半导体存储装置以及一种制造该半导体存储装置的 方法。其它示例实施例涉及一种具有阻挡绝缘层的电荷捕获型存储装置和一 种制造该电荷捕获型存储装置的方法,其中,所述阻挡绝缘层由同时确保相 对高的介电常数和相对大的能带间隙的材料形成。
背景技术
在半导体存储装置中,非易失性存储装置是即使电源断开时也能保存存 储的数据的存储介质。存储单元是非易失性半导体存储装置中的基本元件, 存储单元的构造可根据非易失性存储装置的应用领域而改变。在作为具有增大的容量的非易失性半导体存储装置的NAND型闪速存储装置中,晶体管的 栅极可包括控制栅极和存储电荷(例如,数据)的浮置栅极,其中,浮置栅 极和控制栅极顺序堆叠。在闪速存储装置中,为了满足提高存储器容量的需求,可以减小存储单 元的尺寸。另外,根据存储单元尺寸的减小,浮置栅极的高度在垂直方向可 被有效地减小。为了减小存储单元在垂直方向的高度,并同时保持存储单元 的存储特性(例如,在相对长的时间内保持数据存储的保持特性),已经提出 了具有硅-氧化物-氮化物-氧化物-半导体(SONOS)而不是浮置栅极的半导体 存储装置或者具有金属-氧化物-绝缘体-氧化物-半导体(MOIOS)(例如,金 属_氧化物_氮化物_氧化物_半导体(MONOS))的半导体存储装置,其中, SONOS由氮化硅层(Si3N4)形成。另外,正在对半导体存储装置领域进行研究。SONOS可以使用硅材料作 为控制栅极,MONOS可以使用金属材料作为控制栅极。MOIOS存储装置可 以使用电荷捕获层(例如,氮化硅层(Si3N4))作为存储电荷的单元,而不是 使用浮置栅极。例如,MOIOS存储装置可通过利用堆叠结构(ONO)来代替 闪速存储装置中的存储单元的堆叠结构来形成,其中,在堆叠结构(ONO) 中,氧化物、氮化物和氧化物顺序堆叠;在闪速存储装置中的存储单元中,堆叠结构为浮置栅极和浮置栅极上部和下部上的绝缘层。因此,MOIOS存储 装置的阈值电压会由于电荷可被氮化物层捕获而漂移(shift )。SONOS存储装置的传统结构如下。第一氧化硅层(Si02)可作为隧道绝 缘层形成在源区和漏区之间的半导体基底(例如,在沟道区)上,从而第一 氧化硅层的两端会接触源区和漏区。第 一氧化硅层可为用于使电荷隧穿的层。 氮化硅层(Sl3N4)可作为电荷捕获层形成在第一氧化硅层上。氮化硅层可为实 质上存储数据的材料层,而隧穿第 一氧化硅层的电荷可被捕获在氮化硅层中。 第二氧化硅层可作为阻挡绝缘层形成在氮化硅层上,其中,阻挡绝缘层阻挡 穿过氮化硅层向上运动的电荷。栅电极可形成在第二氧化硅层上。然而,在具有上述结构的SONOS存储装置中,氮化硅层和氧化硅层的 介电常数会相对低,氮化硅层中的捕获点(trap site)的密度会不足,因而存储 装置的操作电压会相对高。此外,在垂直方向和水平方向的数据记录速度(程 序速度)和电荷保持时间会不足。可以使用介电常数大于氧化硅层的介电常 数的氧化铝层(A1203 )来取代氧化硅层作为阻挡绝缘层,因此,程序速度和 保持特性会提高。氧化铝层的材料的介电常数可为氧化硅层材料的介电常数的大约两倍, 因此,氧化铝层的材料的优点在于可提高程序速度。氧化硅(Si02)的介电 常数可为大约3.9,然而,氧化铝(A1203 )的介电常数可为大约9。例如,为 了提高程序速度,可将相对大的电压施加到隧道绝缘层。当形成阻挡绝缘层 的材料的介电常数增大时,施加的电压也可增大。由于氧化硅层具有相对小 的介电常数,所以在提高程度速度方面不利。然而,如果使用氧化铝材料来形成阻挡绝缘层,则由于氧化铝材料的介 电常数是氧化硅材料的介电常数的大约两倍,所以可施加到隧道绝缘层的电 压会增大,从而程序速度会增大。另一方面,如果用于形成阻挡绝缘层的材料的介电常数相对大,则在擦 除特性方面会有优势。例如,当使用具有相对大的介电常数的材料时,阻挡 绝缘层的物理厚度会增大。另外,当执行擦除操作时,施加到阻挡绝缘层的 电压会减小而施加到隧道绝缘层的电压增大。如果使用相对厚的阻挡绝缘层 或者施加到阻挡绝缘层的电压相对低,则从栅电极传输的电子的数量会减少, 从而可提高擦除特性。另外,当施加到隧道绝缘层的电压相对大时,从基底 传输的空穴的速度会增大,从而可提高擦除特性。另一方面,当材料的介电常数增大时,能带间隙会减小,然而,小能带 间隙会劣化擦除特性。由于相对小的能带间隙,所以执行擦除操作时施加的负偏置电压(bias voltage )会将电子从栅电极引入到电荷捕获层中。发明内容示例实施例提供了一种电荷捕获型存储装置和一种制造该电荷捕获型存 储装置的方法,该电荷捕获型存储装置具有由含有相对高的介电常数和相对 大的能带间隙的材料形成的阻挡绝缘层,以提高程序速度并同时改善擦除特性。根据示例实施例,电荷捕获型存储装置可包括隧道绝缘层,位于基底 上;电荷捕获层,位于隧道绝缘层上;阻挡绝缘层,由包含Gd或更小镧系 元素的材料形成,并位于电荷捕获层上。根据示例实施例,制造电荷捕获型存储装置的方法可包括在基底上形 成隧道绝缘层;在隧道绝缘层上形成电荷捕获层;在电荷捕获层上形成阻挡 绝缘层,所述阻挡绝缘层由包含Gd或更小镧系元素的材料形成。根据示例实施例,阻挡绝缘层可由包含Gd或更小镧系元素以及铝(Al) 的材料形成。阻挡绝缘层可由包含Gd或更小镧系元素的组合(Ln) -Al-O的 材料形成。阻挡绝缘层可由包含Gd或更小镧系元素、铝以及氮的材料形成。阻挡绝缘层可由GdA10N形成。电荷捕获层可由包含硅的材料形成。电 荷捕获层可包含SiN材料。电荷捕获层可由从多晶硅、氮化物材料、纳米点 和高k介电材料中选^^的一种材料形成。电荷捕获型存储装置还可包括形成 在阻挡绝缘层上的栅电极。


通过下面结合附图进行的详细描述,示例实施例将会被更清楚地理解。 图1至图5表示在此描述的非限制性的示例实施例。图1是根据示例实施例的样品在经过热处理后的透射电子显微镜(TEM) 分析照片,其中,在该样品中,La-Al-0高介电常数绝缘层形成在SiN电荷 捕获层上;图2和图3示出了根据示例实施例的图1中的沉积在SiN层上的La-Al-0 高介电常数绝缘层在热处理之后的X射线衍射(XRD)分析结果和组成分析结果;图4示出了根据示例实施例的镧系元素(Ln)与下面的硅的反应程度; 图5示意性地示出了根据示例实施例的电荷捕获存储装置。 应该指出,这些附图意图示出在特定示例实施例中利用的方法、结构和/ 或材料的一般特点,并对下面提供的书面描述作补充。然而,这些附图并不 是按比例的,并且不能够精确地反映任何给出的实施例的精确的结构和性能 特性,并且不应该被解释为限定或限制示例实施例包含的值的范围或性能。 具体地讲,为了清晰起见,可缩小或夸大分子、层、区域和/或结构性元件的 相对厚度和位置。在不同的附图中使用相似或相同的标号意图表示存在相似 或相同的元件或特4正。
具体实施方式
在下文中,将参照附图详细描述根据示例实施例的电荷捕获型存储装置。 然而,示例实施例可以以很多不同的形式来实施,并不应该被解释为限于在 此提出的实施例。然而,提供这些实施例是为了使本公开将是彻底和完全的, 并将把示例实施例的范围充分地传达给本领域的技术人员。在附图中,为了 清晰起见,会夸大层和区域的厚度。相同的标号表示相同的元件。应该理解,当元件或层被称作"在,,另一元件或层上或者"连接"或"结 合,,到另一元件或层时,该元件或层可以直接在另一元件或层上或者直接连 接到或结合到另一元件或层,或者也可以存在中间元件或中间层。相反,当 元件或层被称作"直接在"另一元件或层"上"或者"直接连接到"或"直 接结合到',另一元件或层时,不存在中间元件或中间层。相同的标号始终表 示相同的元件。如这里所使用的,术语"和/或"包括相关所列项的一个或多 个的任意组合和全部组合。应该理解的是,尽管在这里可使用术语第一、第二、第三等来描述不同 的元件、组件、区域、层和/或部分,但是这些元件、组件、区域、层和/或部 分并不受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层 或部分与另一个元件、组件、区域、层或部分区分开来。因此,在不脱离示 例实施例的教导的情况下,下面讨论的第一元件、组件、区域、层或部分可 被命名为第二元件、组件、区域、层或部分。在这里可使用空间相对术语,如"在...以下"、"在...下方"、"下面的"、"在…上方"、"上面的"等,用来轻 f公地描述如图中所示的一个元件或特征 与其它元件或特征的关系。应该理解的是,空间相对术语意在包含除了在附 图中描述的方位之外的装置在使用或操作中的不同方位。例如,如果在附图 中装置被翻转,则描述为"在',其它元件或特征"以下"或"在"其它元件 或特征"下方"的元件随后将被定位为"在"其它元件或特征"上方"。因此, 示例性术语"在…下方"可包括"在...上方"和"在...下方"的两种方位。 所述装置可被另外定位(旋转90度或者在其它方位),相应地解释这里使用 的空间相对描述符。这里使用的术语仅为了描述特定实施例的目的,而不意图限制示例实施 例。如这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括 复数形式。还将理解的是,当在本说明书中使用术语"包含"和/或"包括" 时,说明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在 或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。在此参照作为示例实施例的理想实施例(和中间结构)的示意性图示的 剖视图来描述示例实施例。这样,预计会出现例如由制造技术和/或公差引起 的图示的形状变化。因此,示例实施例不应该被理解为限制于在此示出的区 域的具体形状,而应该包括例如由制造导致的形状变形。例如,示出为矩形 的注入区域在其边缘通常具有倒圆或曲线的特征和/或注入浓度的梯度,而不 是从注入区域到非注入区域的二元变化。同样地,通过注入形成的埋区可导 致在埋区和通过其发生注入的表面之间的区域中出现一定程度的注入。因此, 在图中示出的区域实际上是示意性的,它们的形状并不意图示出装置的区域 的实际形状,也不意图限制示例实施例的范围。除非另有定义,否则这里使用的所有术语(包括:忮术术语和科技术语) 具有与示例实施例所属领域的普通技术人员所通常理解的意思相同的意思。 将进一步理解,除非这里明确定义,否则术语例如在通用的字典中定义的术 语应该被解释为具有与相关领域的上下文中它们的意思相同的意思,而不是 理想地或者过于正式地解释它们的意思。根据示例实施例,阻挡绝缘层可包括例如镧系元素的材料,该材料可以 同时确保相对高的介电常数和相对大的能带间隙。此外,可以调整在电荷捕获型存储装置中利用包含镧系元素(Ln)的绝缘层作为阻挡绝缘层所需要的 界面反应。镧系元素(Ln)是从Ce (58)到Lu (71 )的14种元素或者是包括La的15种元素。例如,LaA10材料的能带间隙可显著地大以与氧化铝材料(A1203 )的能 带间隙相似,同时,LaA10材料的介电常数可大于氧化铝材料(A1203 )的介 电常数。根据发明人进行的实验,氧化铝材料(A1203 )的能带间隙为大约 6.1eV~大约6.2eV,氧化铝材料(A1203 )的介电常数为大约9。另一方面, LaA103化合物的能带间隙为大约5.65eV, LaA103化合物的介电常数为大约 12, 1^4八1209化合物的能带间隙为大约5.95eV, La4Al209化合物的介电常数 为大约20。如上所述,在不减小介电常数的情况下,LaA103化合物和La4Al20(j化合 物具有相对大的能带间隙。实际上,LaA103化合物或La4Al209化合物具有类 似于氧化铝材料的能带间隙的相对大的能带间隙,而LaA103化合物或 La4Al209化合物的介电常数大于氧化铝材料的介电常数。因此,当阻挡绝缘 层包含镧系元素(Ln)之一时,阻挡绝缘层可实现相对高的介电常数和相对 大的能带间隙。然而,当电荷捕获型存储装置的电荷捕获层由SiN层形成并且阻挡绝缘 层由包含La-Al-0化合物的相对高介电常数绝缘层形成时,包含La-Al-0化 合物的相对高介电常数绝缘层可与SiN反应,从而相对高介电常数绝缘层具 有La5Si3NO,2的不同的晶体结构。SiN层可为Si;N4层。图1是示出了样品在经过热处理之后的透射电子显微镜(TEM)分析照 片,其中,在该样品中,La-Al-0高介电常数绝缘层可位于SiN电荷捕获层 上。参照图1,由于La元素的反应性相对大,导致在大约950。C的温度下执 行热处理后不能观察到下层(例如,SiN层)。根据发明人进行的实验,当在大约800。C的温度下执行热处理时会保留 少部分的SiN层。然而,为了制造电荷捕获型存储装置,例如,可在大约850 。C的温度下执行用于形成源区/漏区的热处理大约20分钟,因此,在与La元 素反应之后不会剩余SiN层。可执行热处理来制造电荷捕获型存储装置。因 此,会要求电荷捕获层和阻挡绝缘层具有热稳定性。图2和图3示出了图1中示出的沉积在SiN层上的La-Al-0高介电常数 绝缘层在执行热处理之后的X射线衍射(XRD)分析结果和组成分析结果。 在图3中,水平轴表示溅射时间,垂直轴表示元素的含量。如图2和图3所示,在执行热处理之后,La-Al-0高介电常数绝缘层可与SiN反应。因此,展现出晶化结构完全不同的La5Si3N012。此外,如图3 所示,在该晶化结构中可不包含铝(Al)。例如,尽管存在A1元素,但是A1 元素不会有助于晶化,并会作为金属剩余。如上所述,在具有镧(La)元素的情况下,由于La元素的相对大的反 应性而导致不会保留SiN层,并且在热处理之后会观察到完全不同的晶化结 构。镧系元素(Ln)可具有用于形成图4中示出的稀土 (RE)氧磷灰石 (oxyapatite)结构的相对低的能量。另一方面,在镧系元素的尺寸(size) 小于Gd的尺寸的情况下,用于形成RE-氧磷灰石结构的能量可相对高,因此, 与SiN的反应性可相对低。在图4中,垂直轴表示生成焓。如上所述,当镧系元素(例如,La)具有相对大的尺寸时,由于与硅的反 应性相对大,所以会难以保留SiN电荷捕获层。例如,会导致存储性能的不 期望的劣化,并可示出不期望的晶化结构。与La元素不同,具有相对小的尺寸的镧系元素(Ln)(例如,Gd )可具 有相对低的反应性。因此,当高介电常数绝缘层包含Gd元素或更小的镧系 元素(Ln)时,与SiN层的反应性会降低,从而可将绝缘层和SiN电荷捕获 层之间的界面反应最小化或减少绝缘层和SiN电荷捕获层之间的界面反应。 因此,SiN层可被保留,并可以获得相对高的介电常lt和相对大的能带间隙, 其中,包含镧系元素(Ln)的高介电常数绝缘层的优点就在于相对高的介电 常数和相对大的能带间隙。因此,根据示例实施例的电荷捕获型存储装置可包括阻挡绝缘层,其中, 该阻挡绝缘层由包含Gd元素或更小的镧系元素(Ln)的材料形成。因此, 可以获得相对高的介电常数和相对大的能带间隙,即使当电荷捕获层由包含 硅的材料形成时,也可以保留电荷捕获层。因此,可以实现由于操作电压的 降低而具有改善的稳定性和提高的存储性能的电荷捕获型存储装置。在下文 中,将参照附图更详细地描述根据示例实施例的电荷捕获型存储装置。在附 图中,为了清晰起见,夸大了层和区域的厚度。图5示意性地示出了根据示例实施例的电荷捕获型存储装置10。参照图 5,电荷捕获型存储装置10可包括基底11和形成在基底11上的栅极结构20。 基底11可包括掺杂有预定的导电杂质的第一杂质区13和第二杂质区15。第 一杂质区13和第二杂质区15中的一个可用作漏极(D),另一个可用作源极 (S)。栅极结构20可包括隧道绝缘层21,形成在基底11上;电荷捕荻层23, 形成在隧道绝缘层21上;阻挡绝缘层25,形成在电荷捕获层23上;栅电极 27,可形成在阻挡绝缘层25上。在图5中,标号19表示分隔件。隧道绝缘层21可为用于使电荷隧穿的层,并可形成在基底11上以接触 第一杂质区13和第二杂质区15。隧道绝缘层21可为隧穿氧化物层,该隧穿 氧化物层由Si02、各种高k (介电常数)的氧化物材料和/或包含它们的组合 的氧化物材料形成。另外,隧道绝缘层21可由氮化硅层(例如,Si3N4)形成。氮化硅层可 形成为具有相对低的杂质密度(例如,杂质密度可与氧化硅层的杂质密度相 似),并与硅的界面特性得到改善。为了形成质量提高的氮化硅层,可利用喷 射气相沉积法来形成用于形成隧道绝缘层21的氮化硅层。当利用上述方法形 成氮化硅层时,可形成杂质密度不高于氧化硅层的杂质密度并且改善了与硅 的界面特性的无缺陷氮化硅层(Si3N4)。另外,隧道绝缘层21可由包含氮化 硅层和氧化硅层的双层结构形成。如上所述,隧道绝缘层21可被形成为具有包括氧化物层或氮化物层的单 层结构和/或包括含有能带间隙相互不同的材料的多层结构。电荷捕获层23 可为通过电荷捕获而存储信息的区域。电荷捕获层23可由包含硅的材料(例 如,SiN)或各种材料和各种结构形成。例如,电荷捕获层23可形成为包含 多晶硅、氮化物材料、具有相对高的介电常数的高k介电材料和/或纳米点 (nanodot)之一 。例如,电荷捕获层23可由氮化物材料(例如,Si3N4)和/或高k氧化物 材料(例如,Si02、 Hf02、 Zr02、 A1203、 HfSiON、 HfON和/或HfAlO)形 成。另外,电荷捕获层23可包含多个纳米点,所述多个纳米点^C不连续地设 置为电荷捕获点。纳米点可形成为纳米晶。栅电极27可由金属层形成。例如, 栅电极27可由铝(Al)形成。可使用金属(例如,Ru和TaN)和/或硅化物 材料(例如,NiSi)来形成栅电极27,其中,所述上述材料通常被用作半导 体存储装置中的栅电极。阻挡绝缘层25可阻挡穿过电荷捕获层23并向上运动的电荷,并可由包 括镧系元素(Ln)之一 (例如,Gd和/或镧系元素(Ln)中的更小的元素) 的材料形成,以同时确保相对高的介电常数和相对大的能带间隙。镧系元素可包括从铈(Ce:58 )到镥(Lu:71 )的14种元素,或包含镧(La )的15种元素。因此,尺寸等于Gd的尺寸或小于Gd的尺寸的镧系元素(Ln) 为Gd、 Tb、 Dy、 Ho、 Er、 Tm、 Yb和Lu。在下文中,为了便于说明,将Gd 或更小的镧系元素(Ln)称作"小镧系元素(Ln)"。阻挡绝缘层25可由包 含Gd或更小的镧系元素(Ln)以及上述的Al的材料形成。阻挡绝缘层25 可为由小镧系元素(Ln ) -A1-0的组合(例如,Gd-Al-0的组合)形成的高介 电常数绝缘层。阻挡绝缘层25可由例如GdA10形成。另外,阻挡绝缘层25 可由包含Gd或更小的镧系元素(Ln)、 Al以及氮的材料形成。例如,阻挡绝 缘层25可由GdA10N形成。如上所述,当阻挡绝缘层25由包含小镧系元素(Ln)的材料形成时, 可以获得可以同时确保相对高的介电常数和相对大的能带间隙的阻挡绝缘 层。另外,即使当电荷捕获层23由包含硅的材料形成时,电荷捕获层23也 可被保留。根据示例实施例的电荷捕获型存储装置,阻挡绝缘层可由包含Gd或更 小镧系元素(Ln)的材料形成,从而同时确保相对高的介电常数和相对大的 能带间隙,并且即使当电荷捕获层由包含硅的材料形成时,也可以将电荷捕 获层和阻挡绝缘层之间的界面反应最小化或减小所述界面反应。因此,在存储装置中,可以提高由于减小操作电压而获得的稳定性,并 具有改善的存储操作特性。例如,可以实现具有提高的程序速度和改进的擦 除特性的电荷捕获型存储装置。另外,由于即使电荷捕获层由包含硅的材料 形成也可以保持电荷捕获层,所以可防止或减少存储特性的劣化,因此,可 以提高存储装置的稳定性。尽管已经具体地示出了示例实施例并参照示例实施例进行了描述,但是 本领域的普通技术人员应该理解,在不脱离权利要求限定的精神和范围的情 况下,可以以形式和细节的方式作出各种改变。
权利要求
1、一种电荷捕获型存储装置,包括隧道绝缘层,位于基底上;电荷捕获层,位于隧道绝缘层上;阻挡绝缘层,由包含Gd或更小镧系元素的材料形成,并位于电荷捕获层上。
2、 根据权利要求1所述的电荷捕获型存储装置,其中,阻挡绝缘层由包 含Gd或更小镧系元素以及铝的材料形成。
3、 根据权利要求2所述的电荷捕获型存储装置,其中,阻挡绝缘层由包 含Gd或更小镧系元素的组合的材料形成,所述组合具有式(Ln) -Al-O。
4、 根据权利要求2所述的电荷捕获型存储装置,其中,阻挡绝缘层由包 含Gd或更小镧系元素、铝以及氮的材料形成。
5、 根据权利要求4所述的电荷捕获型存储装置,其中,阻挡绝缘层由 GdA10N形成。
6、 根据权利要求1所述的电荷捕获型存储装置,其中,电荷捕获层由包 含硅的材料形成。
7、 根据权利要求6所述的电荷捕获型存储装置,其中,电荷捕获层包含 SiN材料。
8、 根据权利要求1所述的电荷捕获型存储装置,其中,电荷捕获层由从 多晶硅、氮化物材料、纳米点和高k介电材料中选择的一种材料形成。
9、 根据权利要求1所述的电荷捕获型存储装置,还包括位于阻挡绝缘层 上的栅电极。
10、 一种制造电荷捕获型存储装置的方法,包括 在基底上形成隧道绝缘层;在隧道绝缘层上形成电荷捕获层;在电荷捕获层上形成阻挡绝缘层,所述阻挡绝缘层由包含Gd或更小镧 系元素的材料形成。
11、 根据权利要求IO所述的方法,其中,阻挡绝缘层由包含Gd或更小 镧系元素以及铝的材料形成。
12、 根据权利要求11所述的方法,其中,阻挡绝缘层由包含Gd或更小镧系元素的组合的材料形成,所述组合具有式(Ln) -Al-O。
13、 根据权利要求11所述的方法,其中,阻挡绝缘层由包含Gd或更小 镧系元素、铝以及氮的材料形成。
14、 根据权利要求13所述的方法,其中,阻挡绝缘层由GdA10N形成。
15、 根据权利要求IO所述的方法,其中,电荷捕获层由包含硅的材料形成o
16、 根据权利要求15所述的方法,其中,电荷捕获层包含SiN材料。
17、 根据权利要求IO所述的方法,其中,电荷捕获层由从多晶硅、氮化 物材料、纳米点和高k介电材料中选择的一种材料形成。
18、 根据权利要求IO所述的方法,还包括在阻挡绝缘层上形成栅电极。
全文摘要
本发明提供了一种电荷捕获型存储装置和一种制造电荷捕获型存储装置的方法。电荷捕获型存储装置可包括基底上的隧道绝缘层、隧道绝缘层上的电荷捕获层和电荷捕获层上的由包含Gd或更小镧系元素的材料形成的阻挡绝缘层。
文档编号H01L29/40GK101262014SQ20081008158
公开日2008年9月10日 申请日期2008年3月7日 优先权日2007年3月9日
发明者崔相武, 成政宪, 朴祥珍, 薛光洙 申请人:三星电子株式会社

【专利交易】【专利代理】【商标和版权申请】【高新技术企业认定】Tel:18215660330

最新回复(0)