有源元件阵列基板及其制造方法
专利名称：有源元件阵列基板及其制造方法
技术领域：
本发明是有关于一种有源元件阵列基板及其制造方法，且特别是有关于一
种借由多重穿透式光掩模(multi tone mask)来减少所需光掩模数量的有源元 件阵列基板及其制造方法。
背景技术：
现今社会多媒体技术相当发达，多半受惠于半导体元件或显示装置的进 步。就显示器而言，具有高画质、空间利用效率佳、低消耗功率、无辐射等优 越特性的薄膜晶体管液晶显示器已逐渐成为市场的主流。
薄膜晶体管液晶显示器主要是由一薄膜晶体管阵列基板、 一彩色滤光基板 与一夹于两基板之间的液晶层所构成。 一般来说，传统薄膜晶体管阵列基板的 制造方法需通过五道光掩模制程才能完成，其中第一道光掩模制程主要是将栅 极与扫描线(scan line)定义出来，第二道光掩模制程主要是将沟道层(channel) 定义出来，第三道光掩模制程主要是将源极(source)、漏极(drain)与数据 线(data line)定义出来，第四道光掩模制程主要是将保护层(passivation)定 义出来，而第五道光掩模制程主要是将像素电极(pixel electrode)定义出来。
由于进行光掩模制程的次数会直接影响到整个薄膜晶体管阵列基板的制 造成本与制程时间，因此各家制造厂商无不朝向縮减光掩模制程的次数来发 展。为了提升产能(throughput)并降低制造成本，传统的薄膜晶体管阵列基板 的制程实有改进的必要。
发明内容
本发明提供一种有源元件阵列基板及其制造方法，以解决现有的制造方法 无法有效降低制造成本与制造时间的问题。
本发明提出一种有源元件阵列基板的制造方法，包括下列步骤首先，提供一基板与一多重穿透式光掩模(multi tone mask)。然后，于基板上形成一 第一金属材料层。接着，于第一金属材料层上形成一栅绝缘材料层。之后，于 栅绝缘材料层上形成一沟道材料层。然后，于沟道材料层上形成一第二金属材 料层。接着，于第二金属材料层上形成一第一光阻层，并借由多重穿透式光掩 模对第一光阻层进行图案化，以形成一第一图案化光阻层。其中，第一图案化 光阻层具有一凹陷图案，且部分的第二金属材料层暴露于第一图案化光阻层 外。之后，以第一图案化光阻层为罩幕进行一第一移除制程，以移除未被第一 图案化光阻层覆盖的第二金属材料层、沟道材料层、栅绝缘材料层与第一金属 材料层，进而形成一栅极、 一栅绝缘层与一沟道层。然后，迸行一第二移除制 程，以移除第一图案化光阻层的凹陷图案以及对应凹陷图案下方的第二金属材 料层，进而形成一源极/漏极，并暴露出部分的沟道层。接着，移除第一图案化 光阻层。之后，于基板上形成一保护层，以覆盖部分的基板、源极/漏极与部分 的沟道层。然后，于保护层上形成一第二图案化光阻层。其中，对应于源极/ 漏极上方的保护层暴露于第二图案化光阻层外。接着，以第二图案化光阻层为 罩幕进行一第三移除制程，以移除部分的保护层，并形成多个接触窗开口，以 暴露出源极/漏极。之后，于保护层上形成一像素电极材料层，以覆盖第二图案 化光阻层与暴露出的源极/漏极。然后，剥离(liftoff)第二图案化光阻层，以 移除位于第二图案化光阻层上的像素电极材料层，以形成一像素电极。
在本发明的一实施例中，上述的多重穿透式光掩模包括半调式光掩模(half tone mask)。
在本发明的一实施例中，上述的第一移除制程还包括对第一金属材料层过 度蚀刻(over-etching)，以于栅极的侧缘形成一侧蚀凹陷。
在本发明的一实施例中，在形成上述的栅极时，还包括一并形成与栅极电 性连接的一扫描线(scan line)以及一共用配线(common line)。
在本发明的一实施例中，在形成上述的源极/漏极时，还包括在共用配线上 方一并形成一储存电容电极。
在本发明的一实施例中，在形成上述的栅极时，还包括一并形成多个第一 子数据线段。
在本发明的一实施例中，在保护层上形成上述的像素电极时，还包括沿着这些第一子数据线段的延伸方向一并形成多个第二子数据线段。这些第二子数
据线段其中之一经由对应的接触窗开口电性连接至源极，且这些第二子数据线
段与这些第一子数据线段电性连接以形成一数据线。
在本发明的一实施例中，上述的第二子数据线段通过保护层部分的这些接
触窗开口而电性连接于两第一子数据线段之间。
在本发明的一实施例中，上述的第一移除制程包括湿蚀刻制程。 在本发明的一实施例中，上述的第二移除制程包括干蚀刻制程。 在本发明的一实施例中，在形成上述的沟道材料层之后，还包括于沟道材
料层上形成一欧姆接触材料层。
在本发明的一实施例中，上述的第二移除制程还包括移除部份的欧姆接触
材料层，以形成一欧姆接触层(Ohmcontactlayer)。
本发明还提出一种有源元件阵列基板的制造方法，包括下列步骤首先， 提供一基板与一多重穿透式光掩模。然后，于基板上形成一第一金属材料层。 接着，于第一金属材料层上形成一栅绝缘材料层。之后，于栅绝缘材料层上形 成一沟道材料层。然后，于沟道材料层上形成一第二金属材料层。接着，于第 二金属材料层上形成一第一光阻层，并借由多重穿透式光掩模对第一光阻层进 行图案化，以形成一第一图案化光阻层。其中，第一图案化光阻层具有一凹陷 图案，且部分的第二金属材料层暴露于第一图案化光阻层外。之后，以第一图 案化光阻层为罩幕进行一第一移除制程，以移除未被第一图案化光阻层覆盖的 第二金属材料层、沟道材料层、栅绝缘材料层与第一金属材料层，进而形成一 栅极、 一栅绝缘层与一沟道层。然后，进行一第二移除制程，以移除第一图案 化光阻层的凹陷图案以及对应凹陷图案下方的第二金属材料层，进而形成一源 极/漏极，并暴露出部分的沟道层。接着，移除第一图案化光阻层。之后，于基 板上形成一保护层，以覆盖部分的基板、源极/漏极与部分的沟道层。然后，于 保护层上形成一第二图案化光阻层。其中，对应于源极/漏极上方的保护层暴露 于第二图案化光阻层外。接着，以第二图案化光阻层为罩幕进行一第三移除制 程，以移除部分的保护层，并形成多个接触窗开口，以暴露出源极/漏极。之后， 移除该第二图案化光阻层。然后，于保护层上形成一像素电极，填入这些接触 开口，并与漏极电性连接。在本发明的一实施例中，上述的多重穿透式光掩模包括半调式光掩模。
在本发明的一实施例中，在形成上述的栅极时，还包括一并形成与栅极电 性连接的一扫描线以及一共用配线。
在本发明的一实施例中，在形成上述的源极/漏极时，还包括在共用配线上 方一并形成一储存电容电极。
在本发明的一实施例中，在形成上述的源极/漏极时，还包括一并形成多个 第一子数据线段。
在本发明的一实施例中，在保护层上形成上述的像素电极时，还包括沿着 这些第一子数据线段的延伸方向一并形成多个第二子数据线段。这些第二子数 据线段其中之一经由对应的接触窗开口电性连接至源极，且这些第二子数据线 段与这些第一子数据线段电性连接以形成一数据线。
在本发明的一实施例中，上述的第二子数据线段通过保护层部分的这些接 触窗开口而电性连接于两第一子数据线段之间。
在本发明的一实施例中，上述的第一移除制程包括湿蚀刻制程。
在本发明的一实施例中，上述的第二移除制程包括干蚀刻制程。
在本发明的一实施例中，在形成上述的沟道材料层之后，还包括于沟道材 料层上形成一欧姆接触材料层。
在本发明的一实施例中，上述的第二移除制程还包括移除部份的欧姆接触 材料层，以形成一欧姆接触层。
在本发明的一实施例中，形成上述的像素电极的步骤包括首先，于保护 层上形成一像素电极材料层，以覆盖保护层与暴露出的源极/漏极。然后，于保 护层上形成一第三图案化光阻层。接着，以第三图案化光阻层为罩幕对像素电 极材料层进行图案化，以形成像素电极。
本发明还提出一种有源元件阵列基板，包括一基板、 一扫描线、 一有源元 件、 一保护层、 一像素电极、多个第一子数据线段以及多个第二子数据线段。 扫描线与有源元件皆配置于基板上，其中有源元件包括一栅极、 一栅绝缘层、 一沟道层以及一源极/漏极。栅极配置于基板上，并与扫描线电性连接，且栅极 的侧缘具有一侧蚀凹陷。栅绝缘层配置于栅极上，而沟道层配置于栅绝缘层上， 且源极/漏极分别配置于沟道层上的两侧。保护层覆盖有源元件与扫描线，并具有多个接触窗开口。部分的这些接触窗开口暴露出源极/漏极。像素电极配置于 保护层上，并通过部分的这些接触窗开口而与漏极电性连接。这些第一子数据 线段与源极/漏极位于相同膜层，而第二子数据线段与像素电极位于相同膜层。 这些第二子数据线段通过部分的这些接触窗开口而电性连接于两第一子数据 线段之间，以形成一数据线，且这些第二子数据线段其中之一经由对应的接触 窗开口电性连接至源极。
在本发明的一实施例中，上述的有源元件阵列基板还包括一配置于基板上 的共用配线，且共用配线与栅极位于相同膜层。
在本发明的一实施例中，上述的有源元件阵列基板还包括一配置于共用配 线上方的储存电容电极，且保护层位于储存电容电极与像素电极之间。像素电 极通过对应的这些接触窗开口其中之一而与储存电容电极电性连接。
本发明的有源元件阵列基板的制造方法因采用多重穿透式光掩模来对光 阻层进行图案化，这会使图案化光阻层可以具有二种不同的厚度。以此图案化 光阻层来作为图案化各个膜层的罩幕，可以使本发明的有源元件阵列基板的制 造方法最少只需二道光掩模制程即可完成。因此，不论是制造成本或是制程时 间可以有效地降低，进而可以大幅提升产能。
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发 明的具体实施方式
作详细说明，其中
图1A至图1H为本发明第一实施例的有源元件阵列基板的制造方法的剖 面流程示意图。
图2A至图2B为本发明第一实施例的有源元件阵列基板的制造流程的局部
俯视图。
图3A至图3H为本发明第二实施例的有源元件阵列基板的制造方法的剖 面流程示意图。
图4A至图4C为本发明第二实施例的有源元件阵列基板的制造流程的局部 俯视图。
主要元件符号说明100a、 100b:有源元件阵列基板
110:基板
112:数据线预定区域
120:第一金属材料层
122:栅极
124:侧蚀凹陷
130:栅绝缘材料层
132:栅绝缘层
140:沟道材料层
142:沟道层
150:欧姆接触材料层
152:欧姆接触层
160:第二金属材料层
162:第一子数据线段
164a:源极
164b:漏极
166:储存电容电极
170:保护层
172:接触窗开口
180:像素电极材料层
182:像素电极
184:第二子数据线段
210:第一光阻层
212:第一图案化光阻层
214:凹陷图案
220a、 220b:第二图案化光阻层 222:开口
230:第三图案化光阻层 CL:共用配线DL:数据线
Ml:多重穿透式光掩模
SL:扫描线
Tl、 T2、 T3:透光区
具体实施方式
第一实施例
图1A至图1H为本发明第一实施例的有源元件阵列基板的制造方法的剖 面流程示意图，而图2A至图2B为本发明第一实施例的有源元件阵列基板的制 造流程的局部俯视图。请先参考图1A，首先，提供一基板110。然后，于基板 110上依序形成一第一金属材料层120、 一栅绝缘材料层130、 一沟道材料层 140、 一第二金属材料层160以及一第一光阻层210。
详细而言，第一金属材料层120例如是通过物理气相沉积法(physical v叩or deposition, PVD)沉积金属材料于基板210上，且其材料例如是铝、金、铜、 钼、铬、钛、铝合金或钼合金等低阻值材料。栅绝缘材料层130例如是通过化 学气相沉积法(chemical vapor deposition, CVD)沉积于第一金属材料层120上， 且其材料例如是以氮化硅(SiN)或是以四乙氧基硅垸(tetra-ethyl-ortho-silicate, TEOS)为反应气体源而形成的氧化硅(SiO)。
另夕卜，沟道材料层140例如是通过化学气相沉积法沉积非晶硅(amorphous silicon, a-Si)于栅绝缘材料层130上，而第二金属材料层160例如是通过物理 气相沉积法沉积金属材料于沟道材料层140上，且第二金属材料层160可以是 与第一金属材料层120的材料相同或近似的导电材料。除此之外，在本实施例 中的第一光阻层210例如是采用正型光阻。
值得注意的是，为了使沟道材料层140与第二金属材料层160之间的接触 阻抗下降，在实务上还可以选择于沟道材料层140与第二金属材料层160之间 形成一欧姆接触材料层150，其材料例如是N型掺杂非晶硅。欧姆接触材料层 150例如是在形成沟道材料层140后，进行一离子掺杂步骤。其中，欧姆接触 材料层150的材料例如是N型掺杂非晶硅。
接着，提供一多重穿透式光掩模(multi tone mask) Ml，其例如是半调式光掩模(halftone mask)。其中，多重穿透式光掩模Ml具有一第一透光区Tl 、 一第二透光区T2与一第三透光区T3。详细地说，第一透光区Tl的透光率 (transmittance)大于第二透光区T2的透光率，而第二透光区T2的透光率大 于第三透光区T3的透光率。在本实施例中，第三透光区T3可以是不透光区。 之后请参考图1B，借由多重穿透式光掩模M1对第一光阻层210进行图案 化，以形成一第一图案化光阻层212。值得注意的是，由于多重穿透式光掩模 Ml具有三种不同的透光率，因此，第一光阻层210在图案化后所形成的第一 图案化光阻层212也会具有二种不同的残留厚度。由于第一透光区Tl的透光 率最强。因此，对应第一透光区Tl的第一光阻层210在经过图案化后会被移 除，而使对应第一透光区Tl的第二金属材料层160会暴露于第一图案化光阻 层212外。
此外，由于在本实施例中第三透光区T3为不透光区。因此，对应第三透 光区T3的第一光阻层210不会被移除。另外，由于第二透光区T2的透光率介 于第一透光区Tl的透光率与第三透光区T3的透光率之间。因此，对应第二透 光区T2的第一光阻层210的厚度会小于对应第三透光区T3的第一光阻层210 的厚度，以形成一凹陷图案214。
接着请参考图1C，以第一图案化光阻层212为罩幕进行一第一移除制程， 以移除未被第一图案化光阻层212覆盖的第二金属材料层160、欧姆接触材料 层150、沟道材料层140、栅绝缘材料层130与第一金属材料层120，进而形成 一栅极122、 一栅绝缘层132与一沟道层142。 一般而言，第一移除制程例如 是非等向性的湿蚀刻制程。
在本实施例中，第一移除制程还可以包括对第一金属材料层120过度蚀刻 (over-etching)，以于栅极122的侧缘形成如图1C所示的一侧蚀凹陷124。 相同的，位于第一子数据线段162下方的第一金属材料层120的侧缘亦可形成 如图1C所示的侧蚀凹陷124。其中，侧蚀凹陷124的功能将在稍后作详细说明。
然后请参考图1D，进行一第二移除制程，以移除图1C所示的第一图案化 光阻层212的凹陷图案214以及对应图1C所示的凹陷图案214下方的欧姆接 触材料层150与第二金属材料层160，进而形成一源极164a以及一漏极164b， 并暴露出部分的沟道层142。其中，第二移除制程例如是采用等向性的干蚀刻制程。接着，再移除第一图案化光阻层212。
此外，请参考图2A，在第一移除制程中还可以一并形成一扫描线SL以及 一共用配线CL (两者皆为第一金属材料层120所形成)，并在基板110上的 一数据线预定区域112中形成多个第一子数据线段162(为第二金属材料层160 所形成)。其中，扫描线SL与栅极122电性连接，而共用配线CL例如是平行 于扫描线SL。此外，这些第一子数据线段162的延伸方向例如是与扫描线SL 及共用配线CL的延伸方向相交。值得注意的是，位于这些第一子数据线段162 下方的第一金属材料层120不与扫描线SL及共用配线CL电性连接。
此外，在第一移除制程中还可以在共用配线CL上方一并形成一储存电容 电极166。其中，栅极122、扫描线SL与共用配线CL例如是由第一金属材料 层120所形成，而第一子数据线段162、源极164a、漏极164b与储存电容电极 166例如是由第二金属材料层160所形成。
然后请参考图1E，于基板UO上依序形成一保护层170以及一第二图案化 光阻层220a。保护层132例如是通过化学气相沉积法形成于基板UO上，且其 材料例如是氧化硅、氮化硅或氮氧化硅。此外，第二图案化光阻层220a是借由 --道光掩模图案化而形成。详细地说，保护层170覆盖部分的基板110、部分 的沟道层142、第一子数据线段162、源极164a、漏极164b与储存电容电极166, 而第二图案化光阻层220a具有多个开口 222。其中，这些幵口 222暴露出部分 对应于这些第一子数据线段162、源极164a、漏极164b与储存电容电极166 上方的保护层170。
接着请参考图1F，以第二图案化光阻层220a为罩幕进行一第三移除制程， 以移除部分的保护层170并形成多个接触窗开口 172，以暴露出这些第一子数 据线段162、源极164a、漏极164b与储存电容电极166。
然后请参考图1G，于保护层170与第二图案化光阻层220a上形成一像素 电极材料层180,以覆盖第二图案化光阻层180与暴露出的第一子数据线段 162、源极164a、漏极164b与储存电容电极166。其中，像素电极材料层180 例如是通过化学气相沉积法形成于基板110上，且其材料例如是铟锡氧化物 (indium tin o cide,ITO)、铟锌氧化物(indium zinc oxide, IZO)或铝锌氧化物 (aluminum zinc oxide, AZO)。值得注意的是，由于第二图案化光阻层220a具有相当的厚度，且其开口 222的侧壁趋近于垂直。因此，像素电极材料层180不易形成于开口 222内的 侧壁上。特别的是，由于栅极122的侧缘与位于第一子数据线段162下方的第 一金属材料层120的侧缘具有侧蚀凹陷124。因此，形成于基板UO上的像素 电极材料层180不会电性连接于栅极122与位于第一子数据线段162下方的第 一金属材料层120。
接着请参考图1H，进行一剥离(liftoff)制程，以剥离第二图案化光阻层 220a，并移除位于第二图案化光阻层220a上的像素电极材料层180，以形成一 像素电极182。此外，像素电极182可以借由接触窗开口 172而与储存电容电 极166电性连接，而部分的共用配线CL与储存电容电极166可构成一储存电 容器(storage capacitor)。
之后请参考图2B，在形成像素电极182时还可以沿第一子数据线段162 的延伸方向(数据线预定区域112中)， 一并形成多个第二子数据线段184。 其中，像素电极182与第二子数据线段184皆是由像素电极材料层180所形成。 具体而言，第二子数据线段184电性连接于两第一子数据线段162之间，以形 成一数据线DL。
上述至此，本发明的有源元件阵列基板的制造方法仅通过二道光掩模制程 并配合适当的移除制程，即可将本发明的有源元件阵列基板100a制作完成。因 此，本发明的有源元件阵列基板的制造方法可以有大幅低制造成本。
第二实施例
图3A至图3H为本发明第二实施例的有源元件阵列基板的制造方法的剖 面流程示意图，而图4A至图4C为本发明第二实施例的有源元件阵列基板的制 造流程的局部俯视图。第二实施例与第一实施例大致相同，而二者主要不同之 处在于第二实施例是利用一第三图案化光阻层230作为图案化的罩幕，以形 成一像素电极182与多个第二子数据线段184。
请先参考图3A至图3D与图4A，首先，于基板110上依序形成一第一金 属材料层120、 一栅绝缘材料层130、 一沟道材料层140、 一第二金属材料层 160以及一第一光阻层210。然后，借由一多重穿透式光掩模M1对第一光阻层 210进行图案化，以形成一第一图案化光阻层212。接着，以第一图案化光阻
16层212为罩幕依序进行一第一移除制程与一第二移除制程，以在基板110上形
成一栅极122、 一栅绝缘层132、 一沟道层142、 一扫描线SL、 一共用配线CL、 多个第一子数据线段162、 一源极164a、 一漏极164b、 一储存电容电极166与 一欧姆接触层152。其中，形成上述各膜层的步骤与材料皆与第一实施例中图 1A至1D与图2A所示的步骤类似，于此不多加赘述。
然后请参考图3E,于基板110上依序形成一保护层170以及一第二图案化 光阻层220b。其中，形成保护层170的步骤与材料与第一实施例类似，于此不 多加赘述。接着，以第二图案化光阻层220b为罩幕进行一第三移除制程，以 移除部分的保护层170。接着，请参考图3F与图4B，保护层170会形成多个 接触窗开口 172，以暴露出部份的第一子数据线段162、部份的源极164a、部 份的漏极164b与部份的储存电容电极166。然后，移除第二图案化光阻层220b。
值得注意的是，相较于第一实施例，由于第二实施例中的第二图案化光阻 层220b的开口 222仅暴露出较少部分的保护层170。因此，在进行第三移除制 程后，保护层170的接触窗开口 172仅暴露出较少部份的第二金属材料层160。 而且，由于保护层170可完全覆盖第一移除制程后所暴露出的基板110。因此， 第一移除制程中可不需要对第一金属材料层120过度蚀刻，以形成侧蚀凹陷 124。
接着请参考图3G，于基板110上依序形成一像素电极材料层180以及第 三图案化光阻层230。其中，形成像素电极材料层180的步骤与材料与第一实 施例类似，于此不多加赘述。然后，请参考图3H，以第三图案化光阻层230 为罩幕对像素电极材料层180进行图案化，以形成一像素电极182。此时，共 用配线CL与像素电极182之间会形成一储存电容。接着，移除第三图案化光 阻层230。
另外，请参考图4C，对像素电极材料层180进行图案化时，还可以在基 板110上的数据线预定区域112中沿着这些第一子数据线段162的延伸方向一 并形成多个第二子数据线段184。其中，像素电极182与这些第二子数据线段 184例如是由像素电极材料层180所形成，且像素电极182电性连接至漏极 164b，而第二子数据线段184其中之一电性连接至源极164a。再者，这些第二 子数据线段184电性连接于两第一子数据线段162之间，以形成一数据线DL。上述至此，本发明有源元件阵列基板的制造方法仅通过三道光掩模制程，并配 合适当的移除制程，即可将本发明的有源元件阵列基板100b制作完成。因此， 本发明的有源元件阵列基板的制造方法可以有效降低制造成本。
综上所述，由于本发明的有源元件阵列基板的制造方法采用多重穿透式光 掩模来对第一光阻层进行图案化，这会使第一图案化光阻层可以具有二种不同 的厚度。因此，只要搭配适当的移除制程便可以通过一道光掩模制程而制作出 栅极、栅绝缘层、沟道层与源极/漏极。也因此，本发明的有源元件阵列基板的 制造方法只需二道或三道光掩模制程即可完成。这不但可以有效縮减制程时 间，也能有效降低制造成本，进而达到提升产能的目的。
虽然本发明己以较佳实施例揭示如上，然其并非用以限定本发明，任何本 领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善， 因此本发明的保护范围当以权利要求书所界定的为准。
权利要求
1.一种有源元件阵列基板的制造方法，包括提供一基板与一多重穿透式光掩模；于该基板上形成一第一金属材料层；于该第一金属材料层上形成一栅绝缘材料层；于该栅绝缘材料层上形成一沟道材料层；于该沟道材料层上形成一第二金属材料层；于该第二金属材料层上形成一第一光阻层，并借由该多重穿透式光掩模对该第一光阻层进行图案化，以形成一第一图案化光阻层，其中该第一图案化光阻层具有一凹陷图案，且部分的该第二金属材料层暴露于该第一图案化光阻层外；以该第一图案化光阻层为罩幕进行一第一移除制程，以移除未被该第一图案化光阻层覆盖的该第二金属材料层、该沟道材料层、该栅绝缘材料层与该第一金属材料层，进而形成一栅极、一栅绝缘层与一沟道层；进行一第二移除制程，以移除该第一图案化光阻层的凹陷图案以及对应该凹陷图案下方的该第二金属材料层，进而形成一源极/漏极，并暴露出部分的该沟道层；移除该第一图案化光阻层；于该基板上形成一保护层，以覆盖部分的该基板、该源极/漏极与部分的该沟道层；于该保护层上形成一第二图案化光阻层，其中对应于该源极/漏极上方的该保护层暴露于该第二图案化光阻层外；以该第二图案化光阻层为罩幕进行一第三移除制程，以移除部分的该保护层，并形成多个接触窗开口，以暴露出该源极/漏极；于该保护层上形成一像素电极材料层，以覆盖该第二图案化光阻层与暴露出的该源极/漏极；以及剥离该第二图案化光阻层，以移除位于该第二图案化光阻层上的该像素电极材料层，以形成一像素电极。
2. 如权利要求1所述的有源元件阵列基板的制造方法，其特征在于，该多重穿透式光掩模包括半调式光掩模。
3. 如权利要求1所述的有源元件阵列基板的制造方法，其特征在于，该第一移除制程还包括对该第一金属材料层过度蚀刻，以于该栅极的侧缘形成一侧蚀凹陷。
4. 如权利要求1所述的有源元件阵列基板的制造方法，其特征在于，在形成该栅极时，还包括一并形成与该栅极电性连接的一扫描线以及一共用配线。
5. 如权利要求4所述的有源元件阵列基板的制造方法，其特征在于，在形成该源极/漏极时，还包括在该共用配线上方一并形成一储存电容电极。
6. 如权利要求1所述的有源元件阵列基板的制造方法，其特征在于，在形成该栅 极时，还包括一并形成多个第一子数据线段。
7. 如权利要求6所述的有源元件阵列基板的制造方法，其特征在于，在该保护层上形成该像素电极时，还包括沿着该些第一子数据线段的延伸方向一并形成多个第二子数据线段，该些第二子数据线段其中之一经由对应的该接触窗开口电性连接至该源极，且该些第二子数据线段与该些第一子数据线段电性连接以形成一数据线。
8. 如权利要求7所述的有源元件阵列基板的制造方法，其特征在于，该些第二子数据线段通过该保护层部分的该些接触窗开口而电性连接于两第一子数据线段之间。
9. 如权利要求l所述的有源元件阵列基板的制造方法，其特征在于，该第一移除制程包括湿蚀刻制程。
10. 如权利要求1所述的有源元件阵列基板的制造方法，其特征在于，该第二移除制程包括干蚀刻制程。
11. 如权利要求1所述的有源元件阵列基板的制造方法，其特征在于，在形成该沟道材料层之后，还包括于该沟道材料层上形成一欧姆接触材料层。
12. 如权利要求11所述的有源元件阵列基板的制造方法，其特征在于，该第二移除制程还包括移除部份的该欧姆接触材料层，以形成一欧姆接触层。
13. —种有源元件阵列基板的制造方法，包括提供一基板与一多重穿透式光掩模；于该基板上形成一第一金属材料层；于该第一金属材料层上形成一栅绝缘材料层；于该栅绝缘材料层上形成一沟道材料层；于该沟道材料层上形成一第二金属材料层；于该第二金属材料层上形成一第一光阻层，并借由该多重穿透式光掩模对该第一光阻层进行图案化，以形成一第一图案化光阻层，其中该第一图案化光阻层具有一凹陷图案，且部分的该第二金属材料层暴露于该第一图案化光阻层外；以该第一图案化光阻层为罩幕进行一第一移除制程，以移除未被该第一图案化光阻层覆盖的该第二金属材料层、该沟道材料层、该栅绝缘材料层与该第一金属材料层，进而形成一栅极、 一栅绝缘层与一沟道层；进行一第二移除制程，以移除该第一图案化光阻层的凹陷图案以及对应该凹陷图案下方的该第二金属材料层，进而形成一源极/漏极，并暴露出部分的该沟道层；移除该第一图案化光阻层；于该基板上形成一保护层，以覆盖部分的该基板、该源极/漏极与部分的该沟道层；于该保护层上形成一第二图案化光阻层，其中对应于该源极/漏极上方的该保护层暴露于该第二图案化光阻层外；以该第二图案化光阻层为罩幕进行一第三移除制程，以移除部分的该保护层，并形成多个接触窗开口，以暴露出该源极/漏极；移除该第二图案化光阻层；以及于该保护层上形成一像素电极，填入该些接触开口，并与该漏极电性连接。
14. 如权利要求13所述的有源元件阵列基板的制造方法，其特征在于，该多重穿透式光掩模包括半调式光掩模。
15. 如权利要求13所述的有源元件阵列基板的制造方法，其特征在于，在形成该栅极时，还包括一并形成与该栅极电性连接的一扫描线以及一共用配线。
16. 如权利要求15所述的有源元件阵列基板的制造方法，其特征在于，在形成该源极/漏极时，还包括在该共用配线上方一并形成一储存电容电极。
17. 如权利要求13所述的有源元件阵列基板的制造方法，其特征在于，在形成该栅极时，还包括一并形成多个第一子数据线段。
18. 如权利要求17所述的有源元件阵列基板的制造方法，其特征在于，在该保护层上形成该像素电极时，还包括沿着该些第一子数据线段的延伸方向一并形成多个第二子数据线段，该些第二子数据线段其中之一经由对应的该接触窗开口电性连接于该源极，且该些第二子数据线段与该些第一子数据线段电性连接以形成一数据线。
19. 如权利要求18所述的有源元件阵列基板的制造方法，其特征在于，该些第二子数据线段通过该保护层部分的该些接触窗开口而电性连接于两第一子数据线段之间。
20. 如权利要求13所述的有源元件阵列基板的制造方法，其特征在于，该第一移除制程包括湿蚀刻制程。
21. 如权利要求13所述的有源元件阵列基板的制造方法，其特征在于，该第二移除制程包括干蚀刻制程。
22. 如权利要求13所述的有源元件阵列基板的制造方法，其特征在于，在形成该沟道材料层之后，还包括于该沟道材料层上形成一欧姆接触材料层。
23. 如权利要求22所述的有源元件阵列基板的制造方法，其特征在于，该第一移除制程还包括移除部份的该欧姆接触材料层，以形成一欧姆接触层。
24. 如权利要求13所述的有源元件阵列基板的制造方法，其特征在于，形成该像素电极的步骤包括于该保护层上形成一像素电极材料层，以覆盖该保护层与暴露出的该源极/漏极；于该保护层上形成一第三图案化光阻层；以及以该第三图案化光阻层为罩幕对该像素电极材料层进行图案化，以形成该像素电极。
25. —种有源元件阵列基板，包括一基板；一扫描线，配置于该基板上；一有源元件，配置于该基板上，该有源元件包括一栅极，配置于该基板上，并与该扫描线电性连接，且该栅极的侧缘具有一侧蚀凹陷；一栅绝缘层，配置于该栅极上；一沟道层，配置于该栅绝缘层上；一源极/漏极，分别配置于该沟道层上的两侧；一保护层，覆盖该有源元件与该扫描线，且该保护层具有多个接触窗开口，部分的该些接触窗开口暴露出该源极/漏极；一像素电极，配置于该保护层上，并通过部分的该些接触窗开口而与该漏极电性连接；多个第一子数据线段；以及多个第二子数据线段，该些第一子数据线段与该源极/漏极位于相同膜层，该第二子数据线段与该像素电极位于相同膜层，其中该些第二子数据线段通过部分的该些接触窗开口而电性连接于两第一子数据线段之间，以形成一数据线，且该些第二子数据线段其中之一经由对应的该接触窗开口电性连接至该源极。 .
26. 如权利要求25所述的有源元件阵列基板，其特征在于，还包括一共用配线，配置于该基板上，且该共用配线与该栅极位于相同膜层。
27. 如权利要求25所述的有源元件阵列基板，其特征在于，还包括一储存电容电极，配置于该共用配线上方，且该保护层位于该储存电容电极与该像素电极之间，该像素电极通过对应的该些接触窗开口其中之一而与该储存电容电极电性连接。
全文摘要
本发明揭示一种有源元件阵列基板的制造方法，其包括下列步骤提供基板与多重穿透式光掩模。于基板上依序形成第一金属材料层、栅绝缘材料层、沟道材料层、第二金属材料层与第一光阻层。借由多重穿透式光掩模对光阻层进行图案化以形成具有二种不同厚度的第一图案化光阻层。以第一图案化光阻层为罩幕依序进行第一移除制程与第二移除制程以形成栅极、栅绝缘层、沟道层与源极/漏极。移除第一图案化光阻层。于基板上形成保护层与第二图案化光阻层。进行第三移除制程以形成多个接触窗开口。于基板上形成像素电极材料层。剥离第二图案化光阻层以形成像素电极。
文档编号H01L21/336GK101527281SQ20081008174
公开日2009年9月9日 申请日期2008年3月7日 优先权日2008年3月7日
发明者王文铨, 陈士钦 申请人:中华映管股份有限公司
技术领域：
本发明是有关于一种有源元件阵列基板及其制造方法，且特别是有关于一
种借由多重穿透式光掩模(multi tone mask)来减少所需光掩模数量的有源元 件阵列基板及其制造方法。
背景技术：
现今社会多媒体技术相当发达，多半受惠于半导体元件或显示装置的进 步。就显示器而言，具有高画质、空间利用效率佳、低消耗功率、无辐射等优 越特性的薄膜晶体管液晶显示器已逐渐成为市场的主流。
薄膜晶体管液晶显示器主要是由一薄膜晶体管阵列基板、 一彩色滤光基板 与一夹于两基板之间的液晶层所构成。 一般来说，传统薄膜晶体管阵列基板的 制造方法需通过五道光掩模制程才能完成，其中第一道光掩模制程主要是将栅 极与扫描线(scan line)定义出来，第二道光掩模制程主要是将沟道层(channel) 定义出来，第三道光掩模制程主要是将源极(source)、漏极(drain)与数据 线(data line)定义出来，第四道光掩模制程主要是将保护层(passivation)定 义出来，而第五道光掩模制程主要是将像素电极(pixel electrode)定义出来。
由于进行光掩模制程的次数会直接影响到整个薄膜晶体管阵列基板的制 造成本与制程时间，因此各家制造厂商无不朝向縮减光掩模制程的次数来发 展。为了提升产能(throughput)并降低制造成本，传统的薄膜晶体管阵列基板 的制程实有改进的必要。
发明内容
本发明提供一种有源元件阵列基板及其制造方法，以解决现有的制造方法 无法有效降低制造成本与制造时间的问题。
本发明提出一种有源元件阵列基板的制造方法，包括下列步骤首先，提供一基板与一多重穿透式光掩模(multi tone mask)。然后，于基板上形成一 第一金属材料层。接着，于第一金属材料层上形成一栅绝缘材料层。之后，于 栅绝缘材料层上形成一沟道材料层。然后，于沟道材料层上形成一第二金属材 料层。接着，于第二金属材料层上形成一第一光阻层，并借由多重穿透式光掩 模对第一光阻层进行图案化，以形成一第一图案化光阻层。其中，第一图案化 光阻层具有一凹陷图案，且部分的第二金属材料层暴露于第一图案化光阻层 外。之后，以第一图案化光阻层为罩幕进行一第一移除制程，以移除未被第一 图案化光阻层覆盖的第二金属材料层、沟道材料层、栅绝缘材料层与第一金属 材料层，进而形成一栅极、 一栅绝缘层与一沟道层。然后，迸行一第二移除制 程，以移除第一图案化光阻层的凹陷图案以及对应凹陷图案下方的第二金属材 料层，进而形成一源极/漏极，并暴露出部分的沟道层。接着，移除第一图案化 光阻层。之后，于基板上形成一保护层，以覆盖部分的基板、源极/漏极与部分 的沟道层。然后，于保护层上形成一第二图案化光阻层。其中，对应于源极/ 漏极上方的保护层暴露于第二图案化光阻层外。接着，以第二图案化光阻层为 罩幕进行一第三移除制程，以移除部分的保护层，并形成多个接触窗开口，以 暴露出源极/漏极。之后，于保护层上形成一像素电极材料层，以覆盖第二图案 化光阻层与暴露出的源极/漏极。然后，剥离(liftoff)第二图案化光阻层，以 移除位于第二图案化光阻层上的像素电极材料层，以形成一像素电极。
在本发明的一实施例中，上述的多重穿透式光掩模包括半调式光掩模(half tone mask)。
在本发明的一实施例中，上述的第一移除制程还包括对第一金属材料层过 度蚀刻(over-etching)，以于栅极的侧缘形成一侧蚀凹陷。
在本发明的一实施例中，在形成上述的栅极时，还包括一并形成与栅极电 性连接的一扫描线(scan line)以及一共用配线(common line)。
在本发明的一实施例中，在形成上述的源极/漏极时，还包括在共用配线上 方一并形成一储存电容电极。
在本发明的一实施例中，在形成上述的栅极时，还包括一并形成多个第一 子数据线段。
在本发明的一实施例中，在保护层上形成上述的像素电极时，还包括沿着这些第一子数据线段的延伸方向一并形成多个第二子数据线段。这些第二子数
据线段其中之一经由对应的接触窗开口电性连接至源极，且这些第二子数据线
段与这些第一子数据线段电性连接以形成一数据线。
在本发明的一实施例中，上述的第二子数据线段通过保护层部分的这些接
触窗开口而电性连接于两第一子数据线段之间。
在本发明的一实施例中，上述的第一移除制程包括湿蚀刻制程。 在本发明的一实施例中，上述的第二移除制程包括干蚀刻制程。 在本发明的一实施例中，在形成上述的沟道材料层之后，还包括于沟道材
料层上形成一欧姆接触材料层。
在本发明的一实施例中，上述的第二移除制程还包括移除部份的欧姆接触
材料层，以形成一欧姆接触层(Ohmcontactlayer)。
本发明还提出一种有源元件阵列基板的制造方法，包括下列步骤首先， 提供一基板与一多重穿透式光掩模。然后，于基板上形成一第一金属材料层。 接着，于第一金属材料层上形成一栅绝缘材料层。之后，于栅绝缘材料层上形 成一沟道材料层。然后，于沟道材料层上形成一第二金属材料层。接着，于第 二金属材料层上形成一第一光阻层，并借由多重穿透式光掩模对第一光阻层进 行图案化，以形成一第一图案化光阻层。其中，第一图案化光阻层具有一凹陷 图案，且部分的第二金属材料层暴露于第一图案化光阻层外。之后，以第一图 案化光阻层为罩幕进行一第一移除制程，以移除未被第一图案化光阻层覆盖的 第二金属材料层、沟道材料层、栅绝缘材料层与第一金属材料层，进而形成一 栅极、 一栅绝缘层与一沟道层。然后，进行一第二移除制程，以移除第一图案 化光阻层的凹陷图案以及对应凹陷图案下方的第二金属材料层，进而形成一源 极/漏极，并暴露出部分的沟道层。接着，移除第一图案化光阻层。之后，于基 板上形成一保护层，以覆盖部分的基板、源极/漏极与部分的沟道层。然后，于 保护层上形成一第二图案化光阻层。其中，对应于源极/漏极上方的保护层暴露 于第二图案化光阻层外。接着，以第二图案化光阻层为罩幕进行一第三移除制 程，以移除部分的保护层，并形成多个接触窗开口，以暴露出源极/漏极。之后， 移除该第二图案化光阻层。然后，于保护层上形成一像素电极，填入这些接触 开口，并与漏极电性连接。在本发明的一实施例中，上述的多重穿透式光掩模包括半调式光掩模。
在本发明的一实施例中，在形成上述的栅极时，还包括一并形成与栅极电 性连接的一扫描线以及一共用配线。
在本发明的一实施例中，在形成上述的源极/漏极时，还包括在共用配线上 方一并形成一储存电容电极。
在本发明的一实施例中，在形成上述的源极/漏极时，还包括一并形成多个 第一子数据线段。
在本发明的一实施例中，在保护层上形成上述的像素电极时，还包括沿着 这些第一子数据线段的延伸方向一并形成多个第二子数据线段。这些第二子数 据线段其中之一经由对应的接触窗开口电性连接至源极，且这些第二子数据线 段与这些第一子数据线段电性连接以形成一数据线。
在本发明的一实施例中，上述的第二子数据线段通过保护层部分的这些接 触窗开口而电性连接于两第一子数据线段之间。
在本发明的一实施例中，上述的第一移除制程包括湿蚀刻制程。
在本发明的一实施例中，上述的第二移除制程包括干蚀刻制程。
在本发明的一实施例中，在形成上述的沟道材料层之后，还包括于沟道材 料层上形成一欧姆接触材料层。
在本发明的一实施例中，上述的第二移除制程还包括移除部份的欧姆接触 材料层，以形成一欧姆接触层。
在本发明的一实施例中，形成上述的像素电极的步骤包括首先，于保护 层上形成一像素电极材料层，以覆盖保护层与暴露出的源极/漏极。然后，于保 护层上形成一第三图案化光阻层。接着，以第三图案化光阻层为罩幕对像素电 极材料层进行图案化，以形成像素电极。
本发明还提出一种有源元件阵列基板，包括一基板、 一扫描线、 一有源元 件、 一保护层、 一像素电极、多个第一子数据线段以及多个第二子数据线段。 扫描线与有源元件皆配置于基板上，其中有源元件包括一栅极、 一栅绝缘层、 一沟道层以及一源极/漏极。栅极配置于基板上，并与扫描线电性连接，且栅极 的侧缘具有一侧蚀凹陷。栅绝缘层配置于栅极上，而沟道层配置于栅绝缘层上， 且源极/漏极分别配置于沟道层上的两侧。保护层覆盖有源元件与扫描线，并具有多个接触窗开口。部分的这些接触窗开口暴露出源极/漏极。像素电极配置于 保护层上，并通过部分的这些接触窗开口而与漏极电性连接。这些第一子数据 线段与源极/漏极位于相同膜层，而第二子数据线段与像素电极位于相同膜层。 这些第二子数据线段通过部分的这些接触窗开口而电性连接于两第一子数据 线段之间，以形成一数据线，且这些第二子数据线段其中之一经由对应的接触 窗开口电性连接至源极。
在本发明的一实施例中，上述的有源元件阵列基板还包括一配置于基板上 的共用配线，且共用配线与栅极位于相同膜层。
在本发明的一实施例中，上述的有源元件阵列基板还包括一配置于共用配 线上方的储存电容电极，且保护层位于储存电容电极与像素电极之间。像素电 极通过对应的这些接触窗开口其中之一而与储存电容电极电性连接。
本发明的有源元件阵列基板的制造方法因采用多重穿透式光掩模来对光 阻层进行图案化，这会使图案化光阻层可以具有二种不同的厚度。以此图案化 光阻层来作为图案化各个膜层的罩幕，可以使本发明的有源元件阵列基板的制 造方法最少只需二道光掩模制程即可完成。因此，不论是制造成本或是制程时 间可以有效地降低，进而可以大幅提升产能。
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发 明的具体实施方式
作详细说明，其中
图1A至图1H为本发明第一实施例的有源元件阵列基板的制造方法的剖 面流程示意图。
图2A至图2B为本发明第一实施例的有源元件阵列基板的制造流程的局部
俯视图。
图3A至图3H为本发明第二实施例的有源元件阵列基板的制造方法的剖 面流程示意图。
图4A至图4C为本发明第二实施例的有源元件阵列基板的制造流程的局部 俯视图。
主要元件符号说明100a、 100b:有源元件阵列基板
110:基板
112:数据线预定区域
120:第一金属材料层
122:栅极
124:侧蚀凹陷
130:栅绝缘材料层
132:栅绝缘层
140:沟道材料层
142:沟道层
150:欧姆接触材料层
152:欧姆接触层
160:第二金属材料层
162:第一子数据线段
164a:源极
164b:漏极
166:储存电容电极
170:保护层
172:接触窗开口
180:像素电极材料层
182:像素电极
184:第二子数据线段
210:第一光阻层
212:第一图案化光阻层
214:凹陷图案
220a、 220b:第二图案化光阻层 222:开口
230:第三图案化光阻层 CL:共用配线DL:数据线
Ml:多重穿透式光掩模
SL:扫描线
Tl、 T2、 T3:透光区
具体实施方式
第一实施例
图1A至图1H为本发明第一实施例的有源元件阵列基板的制造方法的剖 面流程示意图，而图2A至图2B为本发明第一实施例的有源元件阵列基板的制 造流程的局部俯视图。请先参考图1A，首先，提供一基板110。然后，于基板 110上依序形成一第一金属材料层120、 一栅绝缘材料层130、 一沟道材料层 140、 一第二金属材料层160以及一第一光阻层210。
详细而言，第一金属材料层120例如是通过物理气相沉积法(physical v叩or deposition, PVD)沉积金属材料于基板210上，且其材料例如是铝、金、铜、 钼、铬、钛、铝合金或钼合金等低阻值材料。栅绝缘材料层130例如是通过化 学气相沉积法(chemical vapor deposition, CVD)沉积于第一金属材料层120上， 且其材料例如是以氮化硅(SiN)或是以四乙氧基硅垸(tetra-ethyl-ortho-silicate, TEOS)为反应气体源而形成的氧化硅(SiO)。
另夕卜，沟道材料层140例如是通过化学气相沉积法沉积非晶硅(amorphous silicon, a-Si)于栅绝缘材料层130上，而第二金属材料层160例如是通过物理 气相沉积法沉积金属材料于沟道材料层140上，且第二金属材料层160可以是 与第一金属材料层120的材料相同或近似的导电材料。除此之外，在本实施例 中的第一光阻层210例如是采用正型光阻。
值得注意的是，为了使沟道材料层140与第二金属材料层160之间的接触 阻抗下降，在实务上还可以选择于沟道材料层140与第二金属材料层160之间 形成一欧姆接触材料层150，其材料例如是N型掺杂非晶硅。欧姆接触材料层 150例如是在形成沟道材料层140后，进行一离子掺杂步骤。其中，欧姆接触 材料层150的材料例如是N型掺杂非晶硅。
接着，提供一多重穿透式光掩模(multi tone mask) Ml，其例如是半调式光掩模(halftone mask)。其中，多重穿透式光掩模Ml具有一第一透光区Tl 、 一第二透光区T2与一第三透光区T3。详细地说，第一透光区Tl的透光率 (transmittance)大于第二透光区T2的透光率，而第二透光区T2的透光率大 于第三透光区T3的透光率。在本实施例中，第三透光区T3可以是不透光区。 之后请参考图1B，借由多重穿透式光掩模M1对第一光阻层210进行图案 化，以形成一第一图案化光阻层212。值得注意的是，由于多重穿透式光掩模 Ml具有三种不同的透光率，因此，第一光阻层210在图案化后所形成的第一 图案化光阻层212也会具有二种不同的残留厚度。由于第一透光区Tl的透光 率最强。因此，对应第一透光区Tl的第一光阻层210在经过图案化后会被移 除，而使对应第一透光区Tl的第二金属材料层160会暴露于第一图案化光阻 层212外。
此外，由于在本实施例中第三透光区T3为不透光区。因此，对应第三透 光区T3的第一光阻层210不会被移除。另外，由于第二透光区T2的透光率介 于第一透光区Tl的透光率与第三透光区T3的透光率之间。因此，对应第二透 光区T2的第一光阻层210的厚度会小于对应第三透光区T3的第一光阻层210 的厚度，以形成一凹陷图案214。
接着请参考图1C，以第一图案化光阻层212为罩幕进行一第一移除制程， 以移除未被第一图案化光阻层212覆盖的第二金属材料层160、欧姆接触材料 层150、沟道材料层140、栅绝缘材料层130与第一金属材料层120，进而形成 一栅极122、 一栅绝缘层132与一沟道层142。 一般而言，第一移除制程例如 是非等向性的湿蚀刻制程。
在本实施例中，第一移除制程还可以包括对第一金属材料层120过度蚀刻 (over-etching)，以于栅极122的侧缘形成如图1C所示的一侧蚀凹陷124。 相同的，位于第一子数据线段162下方的第一金属材料层120的侧缘亦可形成 如图1C所示的侧蚀凹陷124。其中，侧蚀凹陷124的功能将在稍后作详细说明。
然后请参考图1D，进行一第二移除制程，以移除图1C所示的第一图案化 光阻层212的凹陷图案214以及对应图1C所示的凹陷图案214下方的欧姆接 触材料层150与第二金属材料层160，进而形成一源极164a以及一漏极164b， 并暴露出部分的沟道层142。其中，第二移除制程例如是采用等向性的干蚀刻制程。接着，再移除第一图案化光阻层212。
此外，请参考图2A，在第一移除制程中还可以一并形成一扫描线SL以及 一共用配线CL (两者皆为第一金属材料层120所形成)，并在基板110上的 一数据线预定区域112中形成多个第一子数据线段162(为第二金属材料层160 所形成)。其中，扫描线SL与栅极122电性连接，而共用配线CL例如是平行 于扫描线SL。此外，这些第一子数据线段162的延伸方向例如是与扫描线SL 及共用配线CL的延伸方向相交。值得注意的是，位于这些第一子数据线段162 下方的第一金属材料层120不与扫描线SL及共用配线CL电性连接。
此外，在第一移除制程中还可以在共用配线CL上方一并形成一储存电容 电极166。其中，栅极122、扫描线SL与共用配线CL例如是由第一金属材料 层120所形成，而第一子数据线段162、源极164a、漏极164b与储存电容电极 166例如是由第二金属材料层160所形成。
然后请参考图1E，于基板UO上依序形成一保护层170以及一第二图案化 光阻层220a。保护层132例如是通过化学气相沉积法形成于基板UO上，且其 材料例如是氧化硅、氮化硅或氮氧化硅。此外，第二图案化光阻层220a是借由 --道光掩模图案化而形成。详细地说，保护层170覆盖部分的基板110、部分 的沟道层142、第一子数据线段162、源极164a、漏极164b与储存电容电极166, 而第二图案化光阻层220a具有多个开口 222。其中，这些幵口 222暴露出部分 对应于这些第一子数据线段162、源极164a、漏极164b与储存电容电极166 上方的保护层170。
接着请参考图1F，以第二图案化光阻层220a为罩幕进行一第三移除制程， 以移除部分的保护层170并形成多个接触窗开口 172，以暴露出这些第一子数 据线段162、源极164a、漏极164b与储存电容电极166。
然后请参考图1G，于保护层170与第二图案化光阻层220a上形成一像素 电极材料层180,以覆盖第二图案化光阻层180与暴露出的第一子数据线段 162、源极164a、漏极164b与储存电容电极166。其中，像素电极材料层180 例如是通过化学气相沉积法形成于基板110上，且其材料例如是铟锡氧化物 (indium tin o cide,ITO)、铟锌氧化物(indium zinc oxide, IZO)或铝锌氧化物 (aluminum zinc oxide, AZO)。值得注意的是，由于第二图案化光阻层220a具有相当的厚度，且其开口 222的侧壁趋近于垂直。因此，像素电极材料层180不易形成于开口 222内的 侧壁上。特别的是，由于栅极122的侧缘与位于第一子数据线段162下方的第 一金属材料层120的侧缘具有侧蚀凹陷124。因此，形成于基板UO上的像素 电极材料层180不会电性连接于栅极122与位于第一子数据线段162下方的第 一金属材料层120。
接着请参考图1H，进行一剥离(liftoff)制程，以剥离第二图案化光阻层 220a，并移除位于第二图案化光阻层220a上的像素电极材料层180，以形成一 像素电极182。此外，像素电极182可以借由接触窗开口 172而与储存电容电 极166电性连接，而部分的共用配线CL与储存电容电极166可构成一储存电 容器(storage capacitor)。
之后请参考图2B，在形成像素电极182时还可以沿第一子数据线段162 的延伸方向(数据线预定区域112中)， 一并形成多个第二子数据线段184。 其中，像素电极182与第二子数据线段184皆是由像素电极材料层180所形成。 具体而言，第二子数据线段184电性连接于两第一子数据线段162之间，以形 成一数据线DL。
上述至此，本发明的有源元件阵列基板的制造方法仅通过二道光掩模制程 并配合适当的移除制程，即可将本发明的有源元件阵列基板100a制作完成。因 此，本发明的有源元件阵列基板的制造方法可以有大幅低制造成本。
第二实施例
图3A至图3H为本发明第二实施例的有源元件阵列基板的制造方法的剖 面流程示意图，而图4A至图4C为本发明第二实施例的有源元件阵列基板的制 造流程的局部俯视图。第二实施例与第一实施例大致相同，而二者主要不同之 处在于第二实施例是利用一第三图案化光阻层230作为图案化的罩幕，以形 成一像素电极182与多个第二子数据线段184。
请先参考图3A至图3D与图4A，首先，于基板110上依序形成一第一金 属材料层120、 一栅绝缘材料层130、 一沟道材料层140、 一第二金属材料层 160以及一第一光阻层210。然后，借由一多重穿透式光掩模M1对第一光阻层 210进行图案化，以形成一第一图案化光阻层212。接着，以第一图案化光阻
16层212为罩幕依序进行一第一移除制程与一第二移除制程，以在基板110上形
成一栅极122、 一栅绝缘层132、 一沟道层142、 一扫描线SL、 一共用配线CL、 多个第一子数据线段162、 一源极164a、 一漏极164b、 一储存电容电极166与 一欧姆接触层152。其中，形成上述各膜层的步骤与材料皆与第一实施例中图 1A至1D与图2A所示的步骤类似，于此不多加赘述。
然后请参考图3E,于基板110上依序形成一保护层170以及一第二图案化 光阻层220b。其中，形成保护层170的步骤与材料与第一实施例类似，于此不 多加赘述。接着，以第二图案化光阻层220b为罩幕进行一第三移除制程，以 移除部分的保护层170。接着，请参考图3F与图4B，保护层170会形成多个 接触窗开口 172，以暴露出部份的第一子数据线段162、部份的源极164a、部 份的漏极164b与部份的储存电容电极166。然后，移除第二图案化光阻层220b。
值得注意的是，相较于第一实施例，由于第二实施例中的第二图案化光阻 层220b的开口 222仅暴露出较少部分的保护层170。因此，在进行第三移除制 程后，保护层170的接触窗开口 172仅暴露出较少部份的第二金属材料层160。 而且，由于保护层170可完全覆盖第一移除制程后所暴露出的基板110。因此， 第一移除制程中可不需要对第一金属材料层120过度蚀刻，以形成侧蚀凹陷 124。
接着请参考图3G，于基板110上依序形成一像素电极材料层180以及第 三图案化光阻层230。其中，形成像素电极材料层180的步骤与材料与第一实 施例类似，于此不多加赘述。然后，请参考图3H，以第三图案化光阻层230 为罩幕对像素电极材料层180进行图案化，以形成一像素电极182。此时，共 用配线CL与像素电极182之间会形成一储存电容。接着，移除第三图案化光 阻层230。
另外，请参考图4C，对像素电极材料层180进行图案化时，还可以在基 板110上的数据线预定区域112中沿着这些第一子数据线段162的延伸方向一 并形成多个第二子数据线段184。其中，像素电极182与这些第二子数据线段 184例如是由像素电极材料层180所形成，且像素电极182电性连接至漏极 164b，而第二子数据线段184其中之一电性连接至源极164a。再者，这些第二 子数据线段184电性连接于两第一子数据线段162之间，以形成一数据线DL。上述至此，本发明有源元件阵列基板的制造方法仅通过三道光掩模制程，并配 合适当的移除制程，即可将本发明的有源元件阵列基板100b制作完成。因此， 本发明的有源元件阵列基板的制造方法可以有效降低制造成本。
综上所述，由于本发明的有源元件阵列基板的制造方法采用多重穿透式光 掩模来对第一光阻层进行图案化，这会使第一图案化光阻层可以具有二种不同 的厚度。因此，只要搭配适当的移除制程便可以通过一道光掩模制程而制作出 栅极、栅绝缘层、沟道层与源极/漏极。也因此，本发明的有源元件阵列基板的 制造方法只需二道或三道光掩模制程即可完成。这不但可以有效縮减制程时 间，也能有效降低制造成本，进而达到提升产能的目的。
虽然本发明己以较佳实施例揭示如上，然其并非用以限定本发明，任何本 领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善， 因此本发明的保护范围当以权利要求书所界定的为准。
权利要求
1.一种有源元件阵列基板的制造方法，包括提供一基板与一多重穿透式光掩模；于该基板上形成一第一金属材料层；于该第一金属材料层上形成一栅绝缘材料层；于该栅绝缘材料层上形成一沟道材料层；于该沟道材料层上形成一第二金属材料层；于该第二金属材料层上形成一第一光阻层，并借由该多重穿透式光掩模对该第一光阻层进行图案化，以形成一第一图案化光阻层，其中该第一图案化光阻层具有一凹陷图案，且部分的该第二金属材料层暴露于该第一图案化光阻层外；以该第一图案化光阻层为罩幕进行一第一移除制程，以移除未被该第一图案化光阻层覆盖的该第二金属材料层、该沟道材料层、该栅绝缘材料层与该第一金属材料层，进而形成一栅极、一栅绝缘层与一沟道层；进行一第二移除制程，以移除该第一图案化光阻层的凹陷图案以及对应该凹陷图案下方的该第二金属材料层，进而形成一源极/漏极，并暴露出部分的该沟道层；移除该第一图案化光阻层；于该基板上形成一保护层，以覆盖部分的该基板、该源极/漏极与部分的该沟道层；于该保护层上形成一第二图案化光阻层，其中对应于该源极/漏极上方的该保护层暴露于该第二图案化光阻层外；以该第二图案化光阻层为罩幕进行一第三移除制程，以移除部分的该保护层，并形成多个接触窗开口，以暴露出该源极/漏极；于该保护层上形成一像素电极材料层，以覆盖该第二图案化光阻层与暴露出的该源极/漏极；以及剥离该第二图案化光阻层，以移除位于该第二图案化光阻层上的该像素电极材料层，以形成一像素电极。
2. 如权利要求1所述的有源元件阵列基板的制造方法，其特征在于，该多重穿透式光掩模包括半调式光掩模。
3. 如权利要求1所述的有源元件阵列基板的制造方法，其特征在于，该第一移除制程还包括对该第一金属材料层过度蚀刻，以于该栅极的侧缘形成一侧蚀凹陷。
4. 如权利要求1所述的有源元件阵列基板的制造方法，其特征在于，在形成该栅极时，还包括一并形成与该栅极电性连接的一扫描线以及一共用配线。
5. 如权利要求4所述的有源元件阵列基板的制造方法，其特征在于，在形成该源极/漏极时，还包括在该共用配线上方一并形成一储存电容电极。
6. 如权利要求1所述的有源元件阵列基板的制造方法，其特征在于，在形成该栅 极时，还包括一并形成多个第一子数据线段。
7. 如权利要求6所述的有源元件阵列基板的制造方法，其特征在于，在该保护层上形成该像素电极时，还包括沿着该些第一子数据线段的延伸方向一并形成多个第二子数据线段，该些第二子数据线段其中之一经由对应的该接触窗开口电性连接至该源极，且该些第二子数据线段与该些第一子数据线段电性连接以形成一数据线。
8. 如权利要求7所述的有源元件阵列基板的制造方法，其特征在于，该些第二子数据线段通过该保护层部分的该些接触窗开口而电性连接于两第一子数据线段之间。
9. 如权利要求l所述的有源元件阵列基板的制造方法，其特征在于，该第一移除制程包括湿蚀刻制程。
10. 如权利要求1所述的有源元件阵列基板的制造方法，其特征在于，该第二移除制程包括干蚀刻制程。
11. 如权利要求1所述的有源元件阵列基板的制造方法，其特征在于，在形成该沟道材料层之后，还包括于该沟道材料层上形成一欧姆接触材料层。
12. 如权利要求11所述的有源元件阵列基板的制造方法，其特征在于，该第二移除制程还包括移除部份的该欧姆接触材料层，以形成一欧姆接触层。
13. —种有源元件阵列基板的制造方法，包括提供一基板与一多重穿透式光掩模；于该基板上形成一第一金属材料层；于该第一金属材料层上形成一栅绝缘材料层；于该栅绝缘材料层上形成一沟道材料层；于该沟道材料层上形成一第二金属材料层；于该第二金属材料层上形成一第一光阻层，并借由该多重穿透式光掩模对该第一光阻层进行图案化，以形成一第一图案化光阻层，其中该第一图案化光阻层具有一凹陷图案，且部分的该第二金属材料层暴露于该第一图案化光阻层外；以该第一图案化光阻层为罩幕进行一第一移除制程，以移除未被该第一图案化光阻层覆盖的该第二金属材料层、该沟道材料层、该栅绝缘材料层与该第一金属材料层，进而形成一栅极、 一栅绝缘层与一沟道层；进行一第二移除制程，以移除该第一图案化光阻层的凹陷图案以及对应该凹陷图案下方的该第二金属材料层，进而形成一源极/漏极，并暴露出部分的该沟道层；移除该第一图案化光阻层；于该基板上形成一保护层，以覆盖部分的该基板、该源极/漏极与部分的该沟道层；于该保护层上形成一第二图案化光阻层，其中对应于该源极/漏极上方的该保护层暴露于该第二图案化光阻层外；以该第二图案化光阻层为罩幕进行一第三移除制程，以移除部分的该保护层，并形成多个接触窗开口，以暴露出该源极/漏极；移除该第二图案化光阻层；以及于该保护层上形成一像素电极，填入该些接触开口，并与该漏极电性连接。
14. 如权利要求13所述的有源元件阵列基板的制造方法，其特征在于，该多重穿透式光掩模包括半调式光掩模。
15. 如权利要求13所述的有源元件阵列基板的制造方法，其特征在于，在形成该栅极时，还包括一并形成与该栅极电性连接的一扫描线以及一共用配线。
16. 如权利要求15所述的有源元件阵列基板的制造方法，其特征在于，在形成该源极/漏极时，还包括在该共用配线上方一并形成一储存电容电极。
17. 如权利要求13所述的有源元件阵列基板的制造方法，其特征在于，在形成该栅极时，还包括一并形成多个第一子数据线段。
18. 如权利要求17所述的有源元件阵列基板的制造方法，其特征在于，在该保护层上形成该像素电极时，还包括沿着该些第一子数据线段的延伸方向一并形成多个第二子数据线段，该些第二子数据线段其中之一经由对应的该接触窗开口电性连接于该源极，且该些第二子数据线段与该些第一子数据线段电性连接以形成一数据线。
19. 如权利要求18所述的有源元件阵列基板的制造方法，其特征在于，该些第二子数据线段通过该保护层部分的该些接触窗开口而电性连接于两第一子数据线段之间。
20. 如权利要求13所述的有源元件阵列基板的制造方法，其特征在于，该第一移除制程包括湿蚀刻制程。
21. 如权利要求13所述的有源元件阵列基板的制造方法，其特征在于，该第二移除制程包括干蚀刻制程。
22. 如权利要求13所述的有源元件阵列基板的制造方法，其特征在于，在形成该沟道材料层之后，还包括于该沟道材料层上形成一欧姆接触材料层。
23. 如权利要求22所述的有源元件阵列基板的制造方法，其特征在于，该第一移除制程还包括移除部份的该欧姆接触材料层，以形成一欧姆接触层。
24. 如权利要求13所述的有源元件阵列基板的制造方法，其特征在于，形成该像素电极的步骤包括于该保护层上形成一像素电极材料层，以覆盖该保护层与暴露出的该源极/漏极；于该保护层上形成一第三图案化光阻层；以及以该第三图案化光阻层为罩幕对该像素电极材料层进行图案化，以形成该像素电极。
25. —种有源元件阵列基板，包括一基板；一扫描线，配置于该基板上；一有源元件，配置于该基板上，该有源元件包括一栅极，配置于该基板上，并与该扫描线电性连接，且该栅极的侧缘具有一侧蚀凹陷；一栅绝缘层，配置于该栅极上；一沟道层，配置于该栅绝缘层上；一源极/漏极，分别配置于该沟道层上的两侧；一保护层，覆盖该有源元件与该扫描线，且该保护层具有多个接触窗开口，部分的该些接触窗开口暴露出该源极/漏极；一像素电极，配置于该保护层上，并通过部分的该些接触窗开口而与该漏极电性连接；多个第一子数据线段；以及多个第二子数据线段，该些第一子数据线段与该源极/漏极位于相同膜层，该第二子数据线段与该像素电极位于相同膜层，其中该些第二子数据线段通过部分的该些接触窗开口而电性连接于两第一子数据线段之间，以形成一数据线，且该些第二子数据线段其中之一经由对应的该接触窗开口电性连接至该源极。 .
26. 如权利要求25所述的有源元件阵列基板，其特征在于，还包括一共用配线，配置于该基板上，且该共用配线与该栅极位于相同膜层。
27. 如权利要求25所述的有源元件阵列基板，其特征在于，还包括一储存电容电极，配置于该共用配线上方，且该保护层位于该储存电容电极与该像素电极之间，该像素电极通过对应的该些接触窗开口其中之一而与该储存电容电极电性连接。
全文摘要
本发明揭示一种有源元件阵列基板的制造方法，其包括下列步骤提供基板与多重穿透式光掩模。于基板上依序形成第一金属材料层、栅绝缘材料层、沟道材料层、第二金属材料层与第一光阻层。借由多重穿透式光掩模对光阻层进行图案化以形成具有二种不同厚度的第一图案化光阻层。以第一图案化光阻层为罩幕依序进行第一移除制程与第二移除制程以形成栅极、栅绝缘层、沟道层与源极/漏极。移除第一图案化光阻层。于基板上形成保护层与第二图案化光阻层。进行第三移除制程以形成多个接触窗开口。于基板上形成像素电极材料层。剥离第二图案化光阻层以形成像素电极。
文档编号H01L21/336GK101527281SQ20081008174
公开日2009年9月9日 申请日期2008年3月7日 优先权日2008年3月7日
发明者王文铨, 陈士钦 申请人:中华映管股份有限公司
最新回复(0)