一种非易失性存储单元及其制造方法

专利名称：一种非易失性存储单元及其制造方法
技术领域：
本发明主要涉及半导体存储器件，尤其涉及一种非易失性存储单元及其制造方法。
背景技术：
非易失性存储器芯片广泛用于电子产品、计算机、通讯器件、消费电子以及其他需要数据掉电保存的应用上。非易失性存储器包括多种类型，其中，EPR0M、闪存(Flash Memory)等类型均具有编程与擦写功能。

发明内容
有鉴于此，本发明的目的在于提供一种非易失性存储单元及其制造方法，其与现有逻辑工艺尤其是深亚微米逻辑工艺完全兼容，并且存储单元的面积可随工艺的缩小而缩小。根据本发明的一方面，提供了一种非易失性存储单元，包括由漏极、源极、栅极和衬底构成的晶体管；晶体管包括第一重掺杂区、第二重掺杂区、多晶硅层、衬底、非对称轻掺杂区、第一侧墙、第二侧墙和氧化硅层；其中，氧化硅层位于衬底上；多晶硅层、第一侧墙、第二侧墙均位于氧化硅层上；第一侧墙、第二侧墙分别位于多晶硅层的两侧；非对称轻掺杂区邻接于第二重掺杂区和氧化硅层。根据本发明的一个特征，所述第一侧墙，用于存储电荷。根据本发明的另一个特征，所述氧化硅层的厚度等于标准半导体逻辑工艺下的厚栅氧晶体管的氧化硅层的厚度。根据本发明的另一个特征，所述晶体管为NMOS晶体管。根据本发明的另一方面，提供了一种根据所述非易失性存储单元制造的非易失性存储器。根据本发明的另一方面，提供了一种非易失性存储单元的版图，包括有源区层、多晶硅层、漏源注入区层和辅助层，其中，辅助层用于覆盖位于多晶硅层两侧中的一侧的有源区层。根据本发明的另一个特征，辅助层的尺寸和形状能够根据预定设计规则进行设定。
根据本发明的另 一方面，提供了一种根据所述版图生成的掩膜版图形，包括有源区层、多晶硅层、漏源注入区层和非对称轻掺杂注入层，其中，根据预定逻辑运算公式对漏源注入区层和辅助层进行逻辑运算，使在所述辅助层覆盖的所述有源区层中不进行轻掺杂注入，从而获得所述非对称轻掺杂注入层。根据本发明的一个特征，预定逻辑运算公式为Sm5 一 SL3_SL4_SX5其中，Sm5表示掩膜版图形中的轻掺杂注入层的面积，Su表示版图中的漏源注入区层的面积，Sl4表示版图中的辅助层的面积，Sx5表示预先设定的从版图转换到掩模版图形时轻掺杂注入层的面积修正值。根据本发明的另一方面，提供了一种所述掩膜版图形的非易失性存储单元的制造方法。本发明所述的非易失性存储单元及其制造方法，与现有逻辑工艺尤其是深亚微米逻辑工艺完全兼容，存储单元的面积能够随现有逻辑工艺的缩小而缩小。该非易失性存储单元利用非对称轻掺杂区的晶体管的侧墙存储电荷，通过控制侧墙的存储电荷的多少来控制存储单元的源、漏极之间的导通电阻，以改变存储单元的源、漏极之间的导通电流，从而能够根据存储单元的源、漏极之间的导通电流来确定存储的数据。


图I为本发明实施例中作为非易失性存储单元的晶体管的电路图；图2为基于逻辑工艺的标准厚栅氧晶体管的结构图；图3为本发明实施例中作为非易失性存储单元的晶体管的结构图；图4为基于逻辑工艺的标准厚栅氧晶体管的版图；图5为本发明实施例中作为非易失性存储单元的晶体管的版图；图6为基于逻辑工艺的标准厚栅氧晶体管的掩膜版图形；图7为本发明实施例中作为非易失性存储单元的晶体管的掩膜版图形。
具体实施例方式下面结合附图详细描述本发明的具体实施例。图I为本发明实施例中作为非易失性存储单元的晶体管的电路图，图I中，基于逻辑工艺的本发明实施例中作为非易失性存储单元的晶体管包括漏极D、源极S、栅极G和衬底B。图2为基于逻辑工艺的标准厚栅氧晶体管的结构图，图2中，标准厚栅氧晶体管包括第一重掺杂区201、第二重掺杂区202、多晶硅层203、衬底204、第一轻掺杂区205、 第二轻掺杂区206、第一侧墙207、第二侧墙208和氧化硅层209。根据图2可知，标准厚栅氧晶体管包括对称的第一轻掺杂区205、第二轻掺杂区 206。其中，第一重掺杂区201、第二重掺杂区202为N型重掺杂区，衬底204为P型阱。标准厚栅氧晶体管在逻辑工艺中用于实现输入输出电路。在0. 13微米的半导体制造工艺下， 标准厚栅氧晶体管的氧化硅层209的厚度一般为6-8纳米。在不同的半导体制造工艺下， 标准厚栅氧晶体管的氧化硅层209的厚度也有所不同。图3为本发明实施例中作为非易失性存储单元的晶体管的结构图，图3中，本发明实施例中作为非易失性存储单元的晶体管包括第一重掺杂区301、第二重掺杂区302、多晶硅层303、衬底304、轻掺杂区305、第一侧墙306、第二侧墙307和氧化硅层308。其中， 氧化硅层308位于衬底304上；多晶硅层303、第一侧墙306、第二侧墙307均位于氧化硅层308上；第一侧墙306、第二侧墙307分别位 于多晶硅层303的两侧；轻掺杂区305邻接于第二重掺杂区302和氧化硅层308。氧化硅层308的厚度等于标准半导体逻辑工艺下的厚栅氧层晶体管的氧化硅层的厚度。根据图3可知，本发明实施例中作为非易失性存储单元的晶体管仅包括轻掺杂区 305，属于非对称轻掺杂区型晶体管。将本发明实施例中作为非易失性存储单元的晶体管的存储区域设置于第一侧墙 306处，即采用第一侧墙306存储电荷，通过控制第一侧墙306存储的电荷数来控制作为非易失性存储单元的晶体管的源漏极之间的导通电阻，以改变非易失性存储单元的晶体管的源漏极之间的导通电流大小，从而可以根据非易失性存储单元的晶体管的源漏极之间的导通电流大小来确定存储的数据。本发明实施例中作为非易失性存储单元的晶体管通过使用非对称轻掺杂区，不但降低了编程擦除电压，而且提高了编程擦除速度。图4为基于逻辑工艺的标准厚栅氧晶体管的版图，图4中包括有源区层LI、多晶娃层L2和漏源注入区层L3。根据图4中的版图生成图2中的标准厚栅氧晶体管。图5为本发明实施例中作为非易失性存储单元的晶体管的版图，图5中包括有源区层LI、多晶娃层L2、漏源注入区层L3和辅助层L4。根据图5中的版图制造图3中的本发明实施例中作为非易失性存储单元的晶体管。通过比较图4、5可知，图5中的版图与图4中的版图的区别在于增加了辅助层L4， 辅助层L4不影响版图中的有源区层LI、多晶硅层L2、漏源注入区层L3等其它层的图形。辅助层L4可以根据晶圆厂(集成电路芯片制造厂)提供的设计规则来设定。图 5中的辅助层L4仅作为一个示例，并不用于限制辅助层L4的具体尺寸和形状，设计人员可以根据晶圆厂提供的设计规则和实际需要对辅助层L4的尺寸和形状进行设计，只要能覆盖图5中的版图中的位于多晶硅层L2两侧中的一侧的有源区即可。晶体管的制造是通过将晶体管的掩模版图形复制到硅片来完成，而晶体管的掩模版图形是由晶体管的版图转换得到，晶圆厂会提供版图到掩模版图形的转换计算方法，即预定逻辑运算公式，不同晶圆厂具有不同的预定逻辑运算公式。例如，对于NMOS晶体管，在版图中一般不画出P型阱，而是在制作掩模版图形的过程中，根据晶圆厂提供的预定逻辑运算公式对NMOS的P型阱层进行逻辑运算获得。与此相类似，本发明正是利用这一过程实现作为非易失性存储单元的晶体管的非对称轻掺杂区。具体地，在本发明实施例中作为非易失性存储单元的晶体管的版图中添加辅助层，该辅助层用于在生成掩模版图形时对轻掺杂区层进行逻辑运算。也就是说，通过修改掩模版图形的逻辑运算方法，在掩模版图形上实现非对称的轻掺杂区。图6为基于逻辑工艺的标准厚栅氧晶体管的掩膜版图形，图6中包括有源区层 Ml、多晶硅层M2、漏源注入区层M3和轻掺杂注入层M4。根据预定逻辑运算公式对图4中的有源区层LI进行逻辑运算，获得有源区层Ml ； 其中，有源区层Ml的预定逻辑运算公式可以为Smi — Su-SxiSmi表示掩膜版图形中的有源区层Ml的面 积，Sli表示版图中的有源区层LI的面积，Sxi表示预先设定的从版图转换到掩模版图形时有源区层的面积修正值，该面积修正值Sxi可根据实际设计需要设定为正值、负值或者为零(即无需修正)。根据预定逻辑运算公式对图4中的多晶硅层L2进行逻辑运算，获得多晶硅层M2 ； 其中，多晶硅层M2的预定逻辑运算公式可以为Sm2 一 SL2_SX2Sm2表示掩膜版图形中的多晶硅层M2的面积，Sl2表示版图中的多晶硅层L2的面积，Sx2表不预先设定的从版图转换到掩模版图形时多晶娃层的面积修正值,该面积修正值Sx2可根据实际设计需要设定为正值、负值或者为零(即无需修正)。根据预定逻辑运算公式对图4中的漏源注入区层L3进行逻辑运算，获得漏源注入区层M3 ;其中，漏源注入区层M3的预定逻辑运算公式可以为Sm3 — SL3_SX3Sm3表示掩膜版图形中的漏源注入区层M3的面积，Sl3表示版图中的漏源注入区层L3的面积，Sx3表示预先设定的从版图转换到掩模版图形时漏源注入区层的面积修正值，该面积修正值Sx3可根据实际设计需要设定为正值、负值或者为零(即无需修正)。根据预定逻辑运算公式对图4中的漏源注入区层L3进行逻辑运算，获得轻掺杂注入层M4 ;其中，轻掺杂注入层M4的预定逻辑运算公式可以为Sm4 — SL3_SX4Sm4表示掩膜版图形中的轻掺杂注入层M4的面积，Sl3表示版图中的漏源注入区层L3的面积，Sx4表示预先设定的从版图转换到掩模版图形时轻掺杂注入层的面积修正值，该面积修正值Sx4可根据实际设计需要设定为正值、负值或者为零(即无需修正)。通过图6中的掩模版图形实现的标准厚栅氧晶体管具有如图2所示的对称的轻掺杂区。图7为本发明实施例中作为非易失性存储单元的晶体管的掩膜版图形，图7中包括有源区层Ml、多晶硅层M2、漏源注入区层M3和轻掺杂注入层M5。
根据预定逻辑运算公式对图5中的有源区层LI进行逻辑运算，获得有源区层Ml ； 其中，有源区层Ml的预定逻辑运算公式可以为Smi — Su-SxiSmi表示掩膜版图形中的有源区层Ml的面积，Sli表示版图中的有源区层LI的面积，Sxi表示预先设定的从版图转换到掩模版图形时有源区层的面积修正值，该面积修正值Sxi可根据实际设计需要设定为正值、负值或者为零(即无需修正)。根据预定逻辑运算公式对图5中的多晶硅层L2进行逻辑运算，获得多晶硅层M2 ； 其中，多晶硅层M2的预定逻辑运算公式可以为Sm2 一 SL2_SX2Sm2表示掩膜版图形中的多晶硅层M2的面积， S。表示版图中的多晶硅层L2的面积，Sx2表不预先设定的从版图转换到掩模版图形时多晶娃层的面积修正值,该面积修正值Sx2可根据实际设计需要设定为正值、负值或者为零(即无需修正)。根据预定逻辑运算公式对图5中的漏源注入区层L3进行逻辑运算，获得漏源注入区层M3 ;其中，漏源注入区层M3的预定逻辑运算公式可以为Sm3 一 SL3_SX3Sm3表示掩膜版图形中的漏源注入区层M3的面积，Sl3表示版图中的漏源注入区层L3的面积，Sx3表示预先设定的从版图转换到掩模版图形时漏源注入区层的面积修正值，该面积修正值Sx3可根据实际设计需要设定为正值、负值或者为零(即无需修正)。根据预定逻辑运算公式对图5中的漏源注入区层L3和辅助层L4进行逻辑运算， 获得轻掺杂注入层M5 ;其中，轻掺杂注入层M5的预定逻辑运算公式可以为Sm5 一 SL3_SL4_SX5,Sm5表示掩膜版图形中的轻掺杂注入层M5的面积，Sl3表示版图中的漏源注入区层L3的面积，Sl4表示版图中的辅助层L4的面积，Sx5表示预先设定的从版图转换到掩模版图形时轻掺杂注入层的面积修正值，该面积修正值Sx5可根据实际设计需要设定为正值、负值或者为零(即无需修正)。即在作为非易失性存储单元的晶体管的掩模版图形的逻辑计算中去除作为非易失性存储单元的晶体管的版图中的辅助层L4的面积部分，以实现非对称的轻掺杂区的掩模版图形，从而制造非对称的轻掺杂区，仅在有轻掺杂注入层M5的区域进行轻掺杂注入。通过图7中的掩膜版图形实现的本发明实施例中作为非易失性存储单元的晶体管具有如图3所示的非对称的轻掺杂区。图7中用于计算获得有源区层Ml、多晶硅层M2、漏源注入区层M3的逻辑计算公式与图6中用于计算获得有源区层Ml、多晶硅层M2、漏源注入区层M3的逻辑计算公式相同。 而图7中用于计算获得轻掺杂注入层M5的逻辑计算公式与图6中用于计算获得轻掺杂注入层M4的逻辑计算公式不同。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，对本发明实施例所作的任何修改、 变更、组合、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种非易失性存储单元，其特征在于，包括 由漏极、源极、栅极和衬底构成的晶体管； 所述晶体管包括 第一重掺杂区、第二重掺杂区、多晶硅层、衬底、非对称轻掺杂区、第一侧墙、第二侧墙和氧化硅层；其中， 所述氧化硅层位于所述衬底上； 所述多晶硅层、所述第一侧墙、所述第二侧墙均位于所述氧化硅层上； 所述第一侧墙、所述第二侧墙分别位于所述多晶硅层的两侧； 所述非对称轻掺杂区邻接于所述第二重掺杂区和所述氧化硅层。
2.根据权利要求I所述的非易失性存储单元，其特征在于， 所述第一侧墙，用于存储电荷。
3.根据权利要求I所述的非易失性存储单元，其特征在于， 所述氧化硅层的厚度等于标准半导体逻辑工艺下的厚栅氧晶体管的氧化硅层的厚度。
4.根据权利要求I所述的非易失性存储单元，其特征在于， 所述晶体管为NMOS晶体管。
5.一种根据权利要求I所述的非易失性存储单元制造的非易失性存储器。
6.一种非易失性存储单元的版图，其特征在于，包括 有源区层、多晶硅层、漏源注入区层和辅助层，其中， 所述辅助层用于覆盖位于所述多晶硅层两侧中的一侧的所述有源区层。
7.根据权利要求6所述的版图，其特征在于， 所述辅助层的尺寸和形状能够根据预定设计规则进行设定。
8.一种根据权利要求6所述的版图生成的掩膜版图形，其特征在于，包括 有源区层、多晶硅层、漏源注入区层和非对称轻掺杂注入层，其中， 根据预定逻辑运算公式对所述版图中的漏源注入区层和辅助层进行逻辑运算，使在所述辅助层覆盖的所述有源区层中不进行轻掺杂注入，从而获得所述非对称轻掺杂注入层。
9.根据权利要求8所述的掩膜版图形，其特征在于， 所述预定逻辑运算公式为 Sms 一 SL3_SL4_SX5 其中，Sm5表示所述掩膜版图形中的轻掺杂注入层的面积， Sl3表示所述版图中的漏源注入区层的面积， Sl4表示所述版图中的辅助层的面积， Sx5表示预先设定的从版图转换到掩模版图形时轻掺杂注入层的面积修正值。
10.一种根据权利要求8所述的掩膜版图形的非易失性存储单元的制造方法。
全文摘要
本发明公开了一种非易失性存储单元及其制造方法，包括由漏极、源极、栅极和衬底构成的晶体管；晶体管包括第一重掺杂区、第二重掺杂区、多晶硅层、衬底、非对称轻掺杂区、第一侧墙、第二侧墙和氧化硅层；其中，氧化硅层位于衬底上；多晶硅层、第一侧墙、第二侧墙均位于氧化硅层上；第一侧墙、第二侧墙分别位于多晶硅层的两侧；非对称轻掺杂区邻接于第二重掺杂区和氧化硅层。本发明所述的非易失性存储单元及其制造方法，与现有逻辑工艺尤其是深亚微米逻辑工艺完全兼容，存储单元的面积能够随现有逻辑工艺的缩小而缩小。
文档编号H01L27/115GK102623455SQ20111003019
公开日2012年8月1日 申请日期2011年1月27日 优先权日2011年1月27日
发明者刘奎伟, 张赛 申请人:北京兆易创新科技有限公司