一种双极型集成电路制作过程中的厚铝刻蚀方法
专利名称：一种双极型集成电路制作过程中的厚铝刻蚀方法
技术领域：
本发明涉及一种双极型集成电路制作过程中的厚铝刻蚀方法。
背景技术：
在目前的半导体制作业中，铝是最普遍的互连金属材料。为了减少铝的电迁徙和形成小丘等问题，铝铜、铝硅铜合金材料越来越多地被应用于半导体制作工艺，但是其主要介质还是铝，铜和硅只作为少量的惨杂。在传统的金属化过程中，铝或者铝合金材料被覆盖在介质层上，然后通过光刻和干刻形成金属连线。对传统的金属化过程来讲，金属刻蚀是一个重要的技术环节，刻蚀效果的优劣直接影响到整个集成电路的性能、质量。铝是淀积在硅片上的最厚的薄膜之一。例如，具有焊接区的金属层，其厚度能超过2.0 μ m。在FAB生产实践中发现，金属介质厚度越厚，对刻蚀工艺的难度要求也越高，尤其是金属介质厚度超过 2. 0 μ m的情况下越发明显。排除设备方面因素，就工艺方面来讲，金属介质越厚所需刻蚀时间也越长，干法刻蚀的负载效应和邻近效应等弊端所引起的不良效果反应也随之加剧。传统的铝刻蚀步骤可以分为1、去除自然氧化层的预刻蚀；2、刻蚀ARC层；3、刻蚀铝的主刻蚀(Main Kch);4、去除残留物的过刻蚀(Over Etch) ；5、阻挡层的刻蚀；6、为防止侵蚀残留物的选择性去除；7、去除光刻胶。其中主刻蚀步骤为核心技术环节，其速率、均勻性、选择比、刻蚀剖面等参数最大程度地影响到整个刻蚀效果，所以获得一个理想的主刻蚀步骤是至关重要的。传统的主刻蚀步骤是利用等离子刻蚀机，设置一步(包括RF、DC bias、气体流量、 刻蚀腔体压力和刻蚀时间等参数)刻蚀步骤并通过终点检测的方法来实现整个主刻蚀步骤过程，然后再设置一步过刻蚀步骤来去除残留物和弥补部分区域的刻蚀差异。这种刻蚀方法把大部分刻蚀压力都集中到了主刻蚀步骤，也自然提高了对主刻蚀步骤工艺的要求， 变得非常依赖于他。在实际FAB生产过程中发现，在铝膜厚度较厚的情况下，尤其是大于 2. 0 μ m的情况下，寻求一步理想的主刻蚀步骤工艺设置是异常困难的，通常会顾此失彼，为得到理想的刻蚀速率，却得不到高的选择比；为得到高的选择比却又不能得到良好的刻蚀均勻性。为了减少对下层介质损伤通常也会采取干法刻蚀与湿法腐蚀结合的方法，即用干法去除大部分厚度的铝层，再用湿法腐净剩余铝层。虽然这种方法可以保证下层介质的损失量，但是它也存在一些不足比如湿法腐蚀各向同性会使铝条变细；工艺步骤繁琐，且容易诱发侵蚀，后腐蚀等异常，影响生产。
发明内容
本发明的目的在于提供一种双极型集成电路制作过程中的厚铝刻蚀方法，此方法可降低对单步主刻蚀工艺设置的要求和依赖性，有效地减轻干法刻蚀负载效应等弊端带来的负面影响，从而获得更好的刻蚀效果。本发明的技术方案在于一种双极型集成电路制作过程中的厚铝刻蚀方法，其特征在于按以下步骤进行1)预刻蚀，以去除金属层表面氧化物及ARC层；2)刻蚀1/2 2/3厚度的铝介质层；3)刻蚀剩余1/3 1/2厚度的铝介质层，并去除残留物层。所述步骤2)中对铝介质层的平均刻蚀速率为70(Γ1000 Λ/min，刻蚀均勻性为Γ5%, Al/Si02选择比为8. 0 10· 0。所述步骤2)中刻蚀腔体压力为2(T50mTorr，射频最大为2000W，直流电压为 180 220V，BC13 的流量为 8(T90SCCM，Cl2 的流量为 20 40SCCM，CHF3 的流量为 1(T20SCCM，刻蚀时间为15 25min。所述步骤3)中对铝介质层的平均刻蚀速率为120(Tl500 A /min,刻蚀均勻性为 5. 5 8. 0%, AVSiO2 选择比为 15 20。所述步骤3)中刻蚀腔体压力为2(T50mTorr，射频最大为2000W，直流电压为 180 220V，BCl3 的流量为 90 110SCCM，Cl2 的流量为 40 60SCCM，CHF3 的流量为 1(T20SCCM， 刻蚀时间为不超过25min。所述步骤2)中形成的刻蚀剖面的最大斜度α为87、9°，所述步骤3)中形成的刻蚀剖面的最大斜度β为84、7°。所述步骤1)中刻蚀腔体压力为2(T50mTorr，射频最大为2000W，直流电压为 250 270V，BCl3的流量为80 110SCCM，Cl2的流量为10 20SCCM，CHF3的流量为10 20SCCM， 刻蚀时间为不超过2 5min。所述步骤1)进行前，先在铝介质层表面淀积一层2. (Γ3. 5 μ m纯铝或者铝硅铜合金，并在其上光刻形成所需图形作为刻蚀掩护。刻蚀结束后，去除光刻胶，形成金属连线结构。本发明的优点在于本发明与传统的刻蚀方法最大的区别在于，传统的铝刻蚀是利用主刻蚀步骤以单步刻蚀的方式完成绝大部分铝层的刻蚀，再用一步过刻蚀步骤去除残留物和弥补部分区域的刻蚀差异的过程，而本发明是利用两步特殊要求的工艺步骤，阶段性地完成铝层的刻蚀并去除刻蚀残留物的过程，它不存在严格意义上的主刻蚀和过刻蚀步骤的区分。在双极型集成电路制作中厚铝刻蚀的工艺范畴内，本发明的优越性尤其显著，本发明的核心理论思想可以被更广泛地应用于其他介质层的刻蚀技术领域，例如厚的二氧化硅、氮化硅等介质的刻蚀。
图1为本发明完成金属化前道工艺的结构示意图。图2为本发明完成光刻形成刻蚀掩护的结构示意图。图3为本发明完成预刻蚀步骤的结构示意图。图4为本发明完成步骤2)后的结构示意图。图5为本发明完成步骤3)后的结构示意图。图6为本发明步骤2)和步骤3)形成的刻蚀剖面的最大斜度对比示意图。图7为本发明最终形成的结构示意图。图中标号所示I、衬底介质II、铝介质层III、铝硅铜合金层。
具体实施例方式如图1及图2所示，先在铝介质层表面淀积一层2. (Γ3. 5μπι纯铝或者铝硅铜合金，如图所示III层，并在其上光刻形成所需图形作为刻蚀掩护。刻前坚膜(Hard Bake)，其意义在于减少光刻胶内液体溶剂含量，增强光刻胶与金属介质层的粘附性，有利于干刻获得更理想的刻蚀效果。如图3所示，接着进行铝介质层，如图所示II层，的刻蚀，1)、预刻蚀，以去除金属层表面氧化物及ARC层，此步骤主要利用B离子物理轰击作用，去除生长在金属表层的氧化层以及ARC层，避免金属刻蚀受阻，所述步骤1)中刻蚀腔体压力为2(T50mTorr，射频最大为 2000W，直流电压为 250 270V，BCl3 的流量为 8(TllOSCCM，Cl2 的流量为 1(T20SCCM，CHF3 的流量为1(T20SCCM，刻蚀时间为不超过2 5min。如图4所示，2)、刻蚀1/2 2/3厚度的铝介质层，所述步骤2)中对铝介质层的平均刻蚀速率为70(Tl000l/min，刻蚀均勻性为广5%，Al/Si02选择比为8. (TlO. 0，所述步骤 2)中刻蚀腔体压力为2(T50mTorr，射频最大为2000W，直流电压为18(T220V，BCl3的流量为 80 90SCCM，Cl2的流量为20 40SCCM，CHF3的流量为1(T20SCCM，刻蚀时间为15 25min。如图5所示，3)、刻蚀剩余1/3 1/2厚度的铝介质层，并去除残留物层，所述步骤3) 中对铝介质层的平均刻蚀速率为120(Γ 500Α/π η，刻蚀均勻性为5. 5^8. 0%，Al/Si02选择比为15 20，所述步骤3)中刻蚀腔体压力为2(T50mTorr，射频最大为2000W，直流电压为 180 220V，BCl3 的流量为 90 110SCCM，Cl2 的流量为 40 60SCCM，CHF3 的流量为 1(T20SCCM， 刻蚀时间为不超过25min。设置一步带有终点检测的刻蚀步骤，采取手动终止刻蚀程序的方式快速地完成第二步刻蚀所剩余1/3到1/2厚度的金属介质层以及刻蚀残留物的去除的过程，并确保此过程中的过刻蚀对金属层下衬底过刻损伤达到工艺要求
所述步骤2)中形成的刻蚀剖面的最大斜度α为87、9°，所述步骤3)中形成的刻蚀剖面的最大斜度β为84 87°。步骤2)中参数设置相对第一步提高了 Cl2和BCl3气体流量，在铝的刻蚀中，化学反应主导着刻蚀的进行，因此提高Cl2流量就增加了氯化物的含量，也就能加快铝的刻蚀速率；加入少量的硅和铜在铝中为常见的铝合金材料，因此硅和铜的去除也成为铝刻蚀所需考虑的因素。如果两者未能去除，会带来Micromasking现象，即微屏蔽现象，对于硅的刻蚀可直接于氯化物气体电浆中完成，而SiCl4挥发性很好，因此不会带来很大麻烦。然而铜的去除比较困难，因为CuCl2蒸气压很低，不易挥发，所以需要高能量的离子撞击来去除铜原子，B离子则是物理作用的主攻手，提高BCl3流量主要目的也是为此。伴随着气体流量的变化，刻蚀形貌也会受其影响，可以通过微调刻蚀压力等来实现控制。步骤2)与步骤3)相对比步骤2)的刻蚀均勻性更好，步骤3)的速率更快且选择比更理想。所获得的铝刻蚀剖面斜度差不超过10°，数学方式表示为刻蚀剖面斜度差 Δ = Ζ α-Ζ β，Δ彡10°，如图6所示，因此对后道介质层的覆盖影响甚小。如图7所示，刻蚀结束后，利用等离子去胶机去除光刻胶，最终完成金属介质刻蚀的整个过程，形成金属连线结构。在实际FAB生产过程中，因受各种客观因素影响，往往不能保证每批硅片刻蚀后都能及时去除光刻胶，这可能带来金属层被侵蚀等问题，所以在去除光刻胶步骤前通常会增加一些步骤用来有效控制金属层被侵蚀。例如在芯片移出腔体之前，以氟化物(CF4、CHF3等)电浆作表面处理，将残留的Cl置换为F，形成AlF3,在铝表面形成一层聚合物，以隔离Al与Cl的接触；或者在芯片移出腔体后施以大量的去离子水冲洗等，因其对本发明无直接性影响，所以不作详细论述。本发明与传统的刻蚀方法最大的区别在于，传统的铝刻蚀是利用主刻蚀步骤以单步刻蚀的方式完成绝大部分铝层的刻蚀，再用一步过刻蚀步骤去除残留物和弥补部分区域的刻蚀差异的过程，而本发明是利用两步特殊要求的工艺步骤，阶段性地完成铝层的刻蚀并去除刻蚀残留物的过程，它不存在严格意义上的主刻蚀和过刻蚀步骤的区分，在双极型集成电路制作中厚铝刻蚀的工艺范畴内，本发明的优越性尤其显著，其实本发明的核心理论思想可以被更广泛地应用于其他介质层的刻蚀技术领域，例如厚的二氧化硅、氮化硅等介质的刻蚀。以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种双极型集成电路制作过程中的厚铝刻蚀方法，其特征在于按以下步骤进行1)预刻蚀，以去除金属层表面氧化物及ARC层；2)刻蚀1/2 2/3厚度的铝介质层；3)刻蚀剩余1/3 1/2厚度的铝介质层，并去除残留物层。
2.根据权利要求1所述的一种双极型集成电路制作过程中的厚铝刻蚀方法，其特征在于所述步骤2)中对铝介质层的平均刻蚀速率为700~1000 A /min，刻蚀均勻性为广5%，AVSiO2选择比为8. 0 10. 0。
3.根据权利要求1或2所述的一种双极型集成电路制作过程中的厚铝刻蚀方法，其特征在于所述步骤2)中刻蚀腔体压力为20~50mTorr，射频最大为2000W，直流电压为 180 220V，BC13 的流量为 80~90SCCM，Cl2 的流量为 20 40SCCM，CHF3 的流量为 100~20SCCM，刻蚀时间为15 25min。
4.根据权利要求1所述的一种双极型集成电路制作过程中的厚铝刻蚀方法，其特征在于所述步骤3)中对铝介质层的平均刻蚀速率为1200~1500 i/min，刻蚀均勻性为 5. 5 8. 0%, AVSiO2 选择比为 15 20。
5.根据权利要求1或4所述的一种双极型集成电路制作过程中的厚铝刻蚀方法，其特征在于所述步骤3)中刻蚀腔体压力为20~50mTorr，射频最大为2000W，直流电压为 180 220V，BCl3 的流量为 90 110SCCM，Cl2 的流量为 40 60SCCM，CHF3 的流量为 10~20SCCM， 刻蚀时间为不超过25min。
6.根据权利要求3或5所述的一种双极型集成电路制作过程中的厚铝刻蚀方法，其特征在于所述步骤2)中形成的刻蚀剖面的最大斜度α为87、9°，所述步骤3)中形成的刻蚀剖面的最大斜度β为84、7°。
7.根据权利要求1所述的一种双极型集成电路制作过程中的厚铝刻蚀方法，其特征在于所述步骤1)中刻蚀腔体压力为20~50mTorr，射频最大为2000W，直流电压为250~270V， BCl3的流量为80~llOSCCM，Cl2的流量为10~20SCCM，CHF3的流量为10~20SCCM，刻蚀时间为不超过2 5min。
8.根据权利要求1所述的一种双极型集成电路制作过程中的厚铝刻蚀方法，其特征在于所述步骤1)进行前，先在铝介质层表面淀积一层2. 0~3. 5 μ m纯铝或者铝硅铜合金，并在其上光刻形成所需图形作为刻蚀掩护。
9.根据权利要求8所述的一种双极型集成电路制作过程中的厚铝刻蚀方法，其特征在于刻蚀结束后，去除光刻胶，形成金属连线结构。
全文摘要
本发明涉及一种双极型集成电路制作过程中的厚铝刻蚀方法，其特征在于按以下步骤进行1)预刻蚀，以去除金属层表面氧化物及ARC层；2)刻蚀1/2~2/3厚度的铝介质层；3)刻蚀剩余1/3~1/2厚度的铝介质层，并去除残留物层，此方法可降低对单步主刻蚀工艺设置的要求和依赖性，有效地减轻干法刻蚀负载效应等弊端带来的负面影响，从而获得更好的刻蚀效果。
文档编号H01L21/768GK102154650SQ20111003163
公开日2011年8月17日 申请日期2011年1月30日 优先权日2011年1月30日
发明者吴昌贵, 夏辉, 林善彪, 林立桂, 梅海军, 熊爱华 申请人:福建福顺微电子有限公司
技术领域：
本发明涉及一种双极型集成电路制作过程中的厚铝刻蚀方法。
背景技术：
在目前的半导体制作业中，铝是最普遍的互连金属材料。为了减少铝的电迁徙和形成小丘等问题，铝铜、铝硅铜合金材料越来越多地被应用于半导体制作工艺，但是其主要介质还是铝，铜和硅只作为少量的惨杂。在传统的金属化过程中，铝或者铝合金材料被覆盖在介质层上，然后通过光刻和干刻形成金属连线。对传统的金属化过程来讲，金属刻蚀是一个重要的技术环节，刻蚀效果的优劣直接影响到整个集成电路的性能、质量。铝是淀积在硅片上的最厚的薄膜之一。例如，具有焊接区的金属层，其厚度能超过2.0 μ m。在FAB生产实践中发现，金属介质厚度越厚，对刻蚀工艺的难度要求也越高，尤其是金属介质厚度超过 2. 0 μ m的情况下越发明显。排除设备方面因素，就工艺方面来讲，金属介质越厚所需刻蚀时间也越长，干法刻蚀的负载效应和邻近效应等弊端所引起的不良效果反应也随之加剧。传统的铝刻蚀步骤可以分为1、去除自然氧化层的预刻蚀；2、刻蚀ARC层；3、刻蚀铝的主刻蚀(Main Kch);4、去除残留物的过刻蚀(Over Etch) ；5、阻挡层的刻蚀；6、为防止侵蚀残留物的选择性去除；7、去除光刻胶。其中主刻蚀步骤为核心技术环节，其速率、均勻性、选择比、刻蚀剖面等参数最大程度地影响到整个刻蚀效果，所以获得一个理想的主刻蚀步骤是至关重要的。传统的主刻蚀步骤是利用等离子刻蚀机，设置一步(包括RF、DC bias、气体流量、 刻蚀腔体压力和刻蚀时间等参数)刻蚀步骤并通过终点检测的方法来实现整个主刻蚀步骤过程，然后再设置一步过刻蚀步骤来去除残留物和弥补部分区域的刻蚀差异。这种刻蚀方法把大部分刻蚀压力都集中到了主刻蚀步骤，也自然提高了对主刻蚀步骤工艺的要求， 变得非常依赖于他。在实际FAB生产过程中发现，在铝膜厚度较厚的情况下，尤其是大于 2. 0 μ m的情况下，寻求一步理想的主刻蚀步骤工艺设置是异常困难的，通常会顾此失彼，为得到理想的刻蚀速率，却得不到高的选择比；为得到高的选择比却又不能得到良好的刻蚀均勻性。为了减少对下层介质损伤通常也会采取干法刻蚀与湿法腐蚀结合的方法，即用干法去除大部分厚度的铝层，再用湿法腐净剩余铝层。虽然这种方法可以保证下层介质的损失量，但是它也存在一些不足比如湿法腐蚀各向同性会使铝条变细；工艺步骤繁琐，且容易诱发侵蚀，后腐蚀等异常，影响生产。
发明内容
本发明的目的在于提供一种双极型集成电路制作过程中的厚铝刻蚀方法，此方法可降低对单步主刻蚀工艺设置的要求和依赖性，有效地减轻干法刻蚀负载效应等弊端带来的负面影响，从而获得更好的刻蚀效果。本发明的技术方案在于一种双极型集成电路制作过程中的厚铝刻蚀方法，其特征在于按以下步骤进行1)预刻蚀，以去除金属层表面氧化物及ARC层；2)刻蚀1/2 2/3厚度的铝介质层；3)刻蚀剩余1/3 1/2厚度的铝介质层，并去除残留物层。所述步骤2)中对铝介质层的平均刻蚀速率为70(Γ1000 Λ/min，刻蚀均勻性为Γ5%, Al/Si02选择比为8. 0 10· 0。所述步骤2)中刻蚀腔体压力为2(T50mTorr，射频最大为2000W，直流电压为 180 220V，BC13 的流量为 8(T90SCCM，Cl2 的流量为 20 40SCCM，CHF3 的流量为 1(T20SCCM，刻蚀时间为15 25min。所述步骤3)中对铝介质层的平均刻蚀速率为120(Tl500 A /min,刻蚀均勻性为 5. 5 8. 0%, AVSiO2 选择比为 15 20。所述步骤3)中刻蚀腔体压力为2(T50mTorr，射频最大为2000W，直流电压为 180 220V，BCl3 的流量为 90 110SCCM，Cl2 的流量为 40 60SCCM，CHF3 的流量为 1(T20SCCM， 刻蚀时间为不超过25min。所述步骤2)中形成的刻蚀剖面的最大斜度α为87、9°，所述步骤3)中形成的刻蚀剖面的最大斜度β为84、7°。所述步骤1)中刻蚀腔体压力为2(T50mTorr，射频最大为2000W，直流电压为 250 270V，BCl3的流量为80 110SCCM，Cl2的流量为10 20SCCM，CHF3的流量为10 20SCCM， 刻蚀时间为不超过2 5min。所述步骤1)进行前，先在铝介质层表面淀积一层2. (Γ3. 5 μ m纯铝或者铝硅铜合金，并在其上光刻形成所需图形作为刻蚀掩护。刻蚀结束后，去除光刻胶，形成金属连线结构。本发明的优点在于本发明与传统的刻蚀方法最大的区别在于，传统的铝刻蚀是利用主刻蚀步骤以单步刻蚀的方式完成绝大部分铝层的刻蚀，再用一步过刻蚀步骤去除残留物和弥补部分区域的刻蚀差异的过程，而本发明是利用两步特殊要求的工艺步骤，阶段性地完成铝层的刻蚀并去除刻蚀残留物的过程，它不存在严格意义上的主刻蚀和过刻蚀步骤的区分。在双极型集成电路制作中厚铝刻蚀的工艺范畴内，本发明的优越性尤其显著，本发明的核心理论思想可以被更广泛地应用于其他介质层的刻蚀技术领域，例如厚的二氧化硅、氮化硅等介质的刻蚀。
图1为本发明完成金属化前道工艺的结构示意图。图2为本发明完成光刻形成刻蚀掩护的结构示意图。图3为本发明完成预刻蚀步骤的结构示意图。图4为本发明完成步骤2)后的结构示意图。图5为本发明完成步骤3)后的结构示意图。图6为本发明步骤2)和步骤3)形成的刻蚀剖面的最大斜度对比示意图。图7为本发明最终形成的结构示意图。图中标号所示I、衬底介质II、铝介质层III、铝硅铜合金层。
具体实施例方式如图1及图2所示，先在铝介质层表面淀积一层2. (Γ3. 5μπι纯铝或者铝硅铜合金，如图所示III层，并在其上光刻形成所需图形作为刻蚀掩护。刻前坚膜(Hard Bake)，其意义在于减少光刻胶内液体溶剂含量，增强光刻胶与金属介质层的粘附性，有利于干刻获得更理想的刻蚀效果。如图3所示，接着进行铝介质层，如图所示II层，的刻蚀，1)、预刻蚀，以去除金属层表面氧化物及ARC层，此步骤主要利用B离子物理轰击作用，去除生长在金属表层的氧化层以及ARC层，避免金属刻蚀受阻，所述步骤1)中刻蚀腔体压力为2(T50mTorr，射频最大为 2000W，直流电压为 250 270V，BCl3 的流量为 8(TllOSCCM，Cl2 的流量为 1(T20SCCM，CHF3 的流量为1(T20SCCM，刻蚀时间为不超过2 5min。如图4所示，2)、刻蚀1/2 2/3厚度的铝介质层，所述步骤2)中对铝介质层的平均刻蚀速率为70(Tl000l/min，刻蚀均勻性为广5%，Al/Si02选择比为8. (TlO. 0，所述步骤 2)中刻蚀腔体压力为2(T50mTorr，射频最大为2000W，直流电压为18(T220V，BCl3的流量为 80 90SCCM，Cl2的流量为20 40SCCM，CHF3的流量为1(T20SCCM，刻蚀时间为15 25min。如图5所示，3)、刻蚀剩余1/3 1/2厚度的铝介质层，并去除残留物层，所述步骤3) 中对铝介质层的平均刻蚀速率为120(Γ 500Α/π η，刻蚀均勻性为5. 5^8. 0%，Al/Si02选择比为15 20，所述步骤3)中刻蚀腔体压力为2(T50mTorr，射频最大为2000W，直流电压为 180 220V，BCl3 的流量为 90 110SCCM，Cl2 的流量为 40 60SCCM，CHF3 的流量为 1(T20SCCM， 刻蚀时间为不超过25min。设置一步带有终点检测的刻蚀步骤，采取手动终止刻蚀程序的方式快速地完成第二步刻蚀所剩余1/3到1/2厚度的金属介质层以及刻蚀残留物的去除的过程，并确保此过程中的过刻蚀对金属层下衬底过刻损伤达到工艺要求
所述步骤2)中形成的刻蚀剖面的最大斜度α为87、9°，所述步骤3)中形成的刻蚀剖面的最大斜度β为84 87°。步骤2)中参数设置相对第一步提高了 Cl2和BCl3气体流量，在铝的刻蚀中，化学反应主导着刻蚀的进行，因此提高Cl2流量就增加了氯化物的含量，也就能加快铝的刻蚀速率；加入少量的硅和铜在铝中为常见的铝合金材料，因此硅和铜的去除也成为铝刻蚀所需考虑的因素。如果两者未能去除，会带来Micromasking现象，即微屏蔽现象，对于硅的刻蚀可直接于氯化物气体电浆中完成，而SiCl4挥发性很好，因此不会带来很大麻烦。然而铜的去除比较困难，因为CuCl2蒸气压很低，不易挥发，所以需要高能量的离子撞击来去除铜原子，B离子则是物理作用的主攻手，提高BCl3流量主要目的也是为此。伴随着气体流量的变化，刻蚀形貌也会受其影响，可以通过微调刻蚀压力等来实现控制。步骤2)与步骤3)相对比步骤2)的刻蚀均勻性更好，步骤3)的速率更快且选择比更理想。所获得的铝刻蚀剖面斜度差不超过10°，数学方式表示为刻蚀剖面斜度差 Δ = Ζ α-Ζ β，Δ彡10°，如图6所示，因此对后道介质层的覆盖影响甚小。如图7所示，刻蚀结束后，利用等离子去胶机去除光刻胶，最终完成金属介质刻蚀的整个过程，形成金属连线结构。在实际FAB生产过程中，因受各种客观因素影响，往往不能保证每批硅片刻蚀后都能及时去除光刻胶，这可能带来金属层被侵蚀等问题，所以在去除光刻胶步骤前通常会增加一些步骤用来有效控制金属层被侵蚀。例如在芯片移出腔体之前，以氟化物(CF4、CHF3等)电浆作表面处理，将残留的Cl置换为F，形成AlF3,在铝表面形成一层聚合物，以隔离Al与Cl的接触；或者在芯片移出腔体后施以大量的去离子水冲洗等，因其对本发明无直接性影响，所以不作详细论述。本发明与传统的刻蚀方法最大的区别在于，传统的铝刻蚀是利用主刻蚀步骤以单步刻蚀的方式完成绝大部分铝层的刻蚀，再用一步过刻蚀步骤去除残留物和弥补部分区域的刻蚀差异的过程，而本发明是利用两步特殊要求的工艺步骤，阶段性地完成铝层的刻蚀并去除刻蚀残留物的过程，它不存在严格意义上的主刻蚀和过刻蚀步骤的区分，在双极型集成电路制作中厚铝刻蚀的工艺范畴内，本发明的优越性尤其显著，其实本发明的核心理论思想可以被更广泛地应用于其他介质层的刻蚀技术领域，例如厚的二氧化硅、氮化硅等介质的刻蚀。以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种双极型集成电路制作过程中的厚铝刻蚀方法，其特征在于按以下步骤进行1)预刻蚀，以去除金属层表面氧化物及ARC层；2)刻蚀1/2 2/3厚度的铝介质层；3)刻蚀剩余1/3 1/2厚度的铝介质层，并去除残留物层。
2.根据权利要求1所述的一种双极型集成电路制作过程中的厚铝刻蚀方法，其特征在于所述步骤2)中对铝介质层的平均刻蚀速率为700~1000 A /min，刻蚀均勻性为广5%，AVSiO2选择比为8. 0 10. 0。
3.根据权利要求1或2所述的一种双极型集成电路制作过程中的厚铝刻蚀方法，其特征在于所述步骤2)中刻蚀腔体压力为20~50mTorr，射频最大为2000W，直流电压为 180 220V，BC13 的流量为 80~90SCCM，Cl2 的流量为 20 40SCCM，CHF3 的流量为 100~20SCCM，刻蚀时间为15 25min。
4.根据权利要求1所述的一种双极型集成电路制作过程中的厚铝刻蚀方法，其特征在于所述步骤3)中对铝介质层的平均刻蚀速率为1200~1500 i/min，刻蚀均勻性为 5. 5 8. 0%, AVSiO2 选择比为 15 20。
5.根据权利要求1或4所述的一种双极型集成电路制作过程中的厚铝刻蚀方法，其特征在于所述步骤3)中刻蚀腔体压力为20~50mTorr，射频最大为2000W，直流电压为 180 220V，BCl3 的流量为 90 110SCCM，Cl2 的流量为 40 60SCCM，CHF3 的流量为 10~20SCCM， 刻蚀时间为不超过25min。
6.根据权利要求3或5所述的一种双极型集成电路制作过程中的厚铝刻蚀方法，其特征在于所述步骤2)中形成的刻蚀剖面的最大斜度α为87、9°，所述步骤3)中形成的刻蚀剖面的最大斜度β为84、7°。
7.根据权利要求1所述的一种双极型集成电路制作过程中的厚铝刻蚀方法，其特征在于所述步骤1)中刻蚀腔体压力为20~50mTorr，射频最大为2000W，直流电压为250~270V， BCl3的流量为80~llOSCCM，Cl2的流量为10~20SCCM，CHF3的流量为10~20SCCM，刻蚀时间为不超过2 5min。
8.根据权利要求1所述的一种双极型集成电路制作过程中的厚铝刻蚀方法，其特征在于所述步骤1)进行前，先在铝介质层表面淀积一层2. 0~3. 5 μ m纯铝或者铝硅铜合金，并在其上光刻形成所需图形作为刻蚀掩护。
9.根据权利要求8所述的一种双极型集成电路制作过程中的厚铝刻蚀方法，其特征在于刻蚀结束后，去除光刻胶，形成金属连线结构。
全文摘要
本发明涉及一种双极型集成电路制作过程中的厚铝刻蚀方法，其特征在于按以下步骤进行1)预刻蚀，以去除金属层表面氧化物及ARC层；2)刻蚀1/2~2/3厚度的铝介质层；3)刻蚀剩余1/3~1/2厚度的铝介质层，并去除残留物层，此方法可降低对单步主刻蚀工艺设置的要求和依赖性，有效地减轻干法刻蚀负载效应等弊端带来的负面影响，从而获得更好的刻蚀效果。
文档编号H01L21/768GK102154650SQ20111003163
公开日2011年8月17日 申请日期2011年1月30日 优先权日2011年1月30日
发明者吴昌贵, 夏辉, 林善彪, 林立桂, 梅海军, 熊爱华 申请人:福建福顺微电子有限公司
最新回复(0)