一种扩散阻挡层及其制备方法
专利名称：一种扩散阻挡层及其制备方法
技术领域：
本发明涉及半导体器件中阻挡层的技术领域，具体涉及一种用于Cu塞工艺的具有多层膜结构的扩散阻挡层及其制备方法。
背景技术：
在半导体技术领域，最早的互连金属是Al，然而随着器件的集成度的不断提高，特别是超大规模集成电路的发展，器件的特征尺寸不断缩小，芯片上互连线的截面积和线间距持续下降，这导致了互连线电阻R和寄生电容C不断增大，并使互连线的延迟时间常数RC大幅度地提高。由于RC在集成电路系统延迟中所占的比例越来越大，使其成为限制互连速度的主要因素。
为了保证集成电路的高速度、高集成度、高稳定性以及低功率，需要进一步减小互连线电阻R和寄生电容C。前者的解决方法是采用电阻率更低的Cu金属来代替传统的互连材料Al，即开发Cu互连技术，后者则需要开发低介电常数k的材料作为绝缘介质材料。目前，Cu互连已经替代Al互连成为主流工艺，然而在其应用过程中也带来了一些新的挑战
I) Cu在Si及其氧化物及大部分介质层中扩散很快，且Cu—旦进入器件中就会形成深能级杂质，对器件中的载流子有很强的陷阱效应，使器件性能退化甚至失效。2) Cu在200 °C以下极易与Si ,SiO2发生反应，形成铜硅化合物造成组件失效。3) Cu与介质材料的粘附性较差，导致集成电路中薄膜的机械强度不够高。4) Cu不像Al可形成一层致密的氧化物保护层，因此易被氧化和腐蚀，从而影响金属连线的导电稳定性。为了解决这些问题，需要在Cu与介质之间添加一层超薄的阻挡层来抑制铜与介质的反应。由于集成电路工艺要进行较高温度的热处理，作为具有扩散阻挡作用的阻挡层应具有良好的热稳定性、导电性、与其上的Cu及其下的介质都有好的粘附性、较小的热应力及机械应力。金属氮化物(例如HfN、TaN、TiN、MoN等)因具有优良的热稳定性和电学特性而被研究用来作为阻挡层材料。其中TaN因其优异的阻挡性能成为广泛使用的Cu互连阻挡层材料。同时为了提高与Cu的粘附性，通常采用Ta/TaN双层结构。目前在多层互连工艺中，Cu双大马士革工艺已在除第一层金属互连以外的其它各层实现，而第一层金属互连仍然使用钨塞/硅化物源漏接触结构。由于钨的电阻率Γ9. 17μ Ω · cm)相对于Cu Γ .67μ Ω · cm)大很多，随着器件及互连尺寸的不断缩小，钨塞造成的RC延迟将大到难以忽略；另外，由于钨塞占有较高的电阻份额造成其功耗大，将对第一层的互连的可靠性产生很大影响。因此采用Cu塞替代钨塞变得十分必要，然而这对阻挡层的性能提出了更高的要求。目前已使用的阻挡层还不能满足Cu塞工艺的要求
发明内容
本发明要解决的技术 问题是提供一种具有多层膜结构的阻挡层，拥有优异的阻挡性能，满足Cu塞工艺的要求。为了达到上述目的，本发明采用的技术方案为一种扩散阻挡层，包括底层TaSiN层，似于底层TaSiN层上的TaN层，以及似于TaN层上的顶层TaSiN层。上述方案中，所述底层TaSiN层为非晶结构，厚度为4_40nm。上述方案中，所述TaN层为非晶结构，厚度为4_40nm。上述方案中，所述顶层TaSiN层为非晶结构，厚度为4_40nm。本发明还提供了一种扩散阻挡层的制备方法，包括如下步骤
采用物理气相沉积方法依次沉积TaSi层、Ta层、TaSi层；
将TaSi层、Ta层、TaSi层置于浸没式等离子注入机中注入N生成TaSiN层、TaN层、TaSiN 层。上述方案中，所述物理气相沉积方法为磁控溅射方法。上述方案中，所述等离子注入机使用的等离子注入方法为浸没式等离子注入。与现有技术相比，本发明采用的技术方案产生的有益效果如下
本发明提供的多层膜结构的扩散阻挡层更加致密，其中的TaSiN、TaN层为非晶结构，由于非晶结构不存在晶界这样的可供快速扩散的通道，是理想的阻挡层结构，同时该结构还保证其具有好的热稳定性。
图I为本发明实施例提供的扩散阻挡层的结构示意图。
具体实施例方式下面结合附图和实施例对本发明技术方案进行详细描述。如图I所示，本发明实施例提供了一种用于Cu塞工艺的具有多层膜结构的扩散阻挡层，包括底层TaSiN层101，位于底层TaSiN层101上的TaN层102，以及位于TaN层102上的顶层TaSiN层103。其中底层TaSiN层101的厚度为4_40nm，为非晶结构；TaN层102的厚度为4-40nm，为非晶结构；顶层TaSiN层103的厚度为4_40nm，为非晶结构。本发明实施例还提供了一种多层膜结构的扩散阻挡层的制备方法，包括如下步骤
(1)采用磁控溅射方法依次沉积TaSi层、Ta层、TaSi层。制备TaSi层时，可使用TaSi合金靶进行溅射或采用Ta、Si双靶共溅射制备TaSi层。溅射前设备的本底真空度为10_4_10_6Pa，溅射时通入氩气在O. I-IPa下溅射，溅射速度控制在O. 1-1 nm/s。溅射的TaSi层的厚度在2-20 nm之间，Ta层的厚度在2-20 nm之间；
(2)将步骤(I)得到的三层结构的TaSi层、Ta层、TaSi层置于浸没式等离子注入机中注入N生成底层TaSiN层IOUTaN层102、顶层TaSiN层103 ;注入时可对基片加温，使N原子向膜内扩散，注入深度可通过调节注入偏压加以控制，注入的剂量则由调节注入时间来控制。氮离子注入到TaSi、Ta膜中，将自身的能量传递Ta和Si，由此导致Ta、Si原子位移和二次的级联碰撞，Ta、Si的活性增加将有助于消除薄膜中的孔洞、提高其致密性。同时注入导致的晶格原子的位移会破坏薄膜的晶格结构，使之非晶化。从结构上讲，最理想的阻挡层应是单晶材料，不过单晶材料的生长困难，成本高，难以大规模使用。多晶材料由于存在晶界这样的快速扩散通道，不是理想的阻挡层结构。非晶材料由于没有晶界，其阻挡Cu扩散的效果显然优于多晶材料。本发明中采用等离子注入的方法，对薄膜的非晶化起决定性的作用。TaSiN薄膜的应力值低、表面粗糙度低，与Cu以及介质层的粘附性好，然而其致密度不如TaN。在TaSiN层之间插入TaN将显著提高整个阻挡层的阻挡效果，另一方面，由于TaSiN的晶化温度高，将对非晶的TaN起到稳定作用，从而提高了整个阻挡层的热稳定性。等离子体浸没离子注入(PlasmaImmersion Ion Implantation,简称为 PIII),在半导体业界有时也称为等离子体注入、等离子体掺杂、等离子体浸没注入、等离子体源离子注入或等离子体基离子注入等。这几种称法表示相同的一种工艺技术，即待注入样品直接浸没在等离子体中，通过向样品加偏置电压(也可称为“注入电压”)，使得样品和等离子体之间形成注入鞘层电场；位于注入鞘层电场内和从等离子体进入注入鞘层电场的反应离子 在电场的加速作用下直接注入到样品中。由于在样品的表面形成鞘层，所以曝露在等离子体中的样品表面各处将同时被注入。等离子体浸没注入的特点是全方位离子注入，可以实现大面积地均匀注入，由于束流强度高，注入速率是常规离子注入机的数十倍甚至数百倍，其注入剂量可达到102°/cm2,非常适合用来大规模制备TaN保护层。以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种扩散阻挡层，其特征在于包括底层TaSiN层，位于底层TaSiN层上的TaN层，以及似于TaN层上的顶层TaSiN层。
2.如权利要求I所述的扩散阻挡层，其特征在于所述底层TaSiN层为非晶结构，厚度为 4_40nm。
3.如权利要求I所述的扩散阻挡层，其特征在于所述TaN层为非晶结构，厚度为4_40nmo
4.如权利要求I所述的扩散阻挡层，其特征在于所述顶层TaSiN层为非晶结构，厚度 为 4_40nm。
5.一种扩散阻挡层的制备方法，其特征在于，包括如下步骤 采用物理气相沉积方法依次沉积TaSi层、Ta层、TaSi层； 将TaSi层、Ta层、TaSi层直于等尚子注入机中注入N生成TaSiN层、TaN层、TaSiN层。
6.如权利要求5所述的扩散阻挡层的制备方法，其特征在于所述物理气相沉积方法为磁控溅射方法。
7.如权利要求6所述的扩散阻挡层的制备方法，其特征在于所述等离子注入机使用的等离子注入方法为浸没式等离子注入。
全文摘要
本发明涉及半导体器件中阻挡层技术领域，具体涉及一种具有多层膜结构的扩散阻挡层及其制备方法。该扩散阻挡层包括底层TaSiN层，位于底层TaSiN层上的TaN层，以及位于TaN层上的顶层TaSiN层。该阻挡层的制备方法，包括如下步骤采用物理气相沉积方法依次沉积TaSi层、Ta层、TaSi层；将TaSi层、Ta层、TaSi层置于浸没式等离子注入机中注入N生成TaSiN层、TaN层、TaSiN层。本发明提供的多层膜结构的扩散阻挡层更加致密，其中的TaSiN及TaN层均为非晶结构，不存在晶界这样的可供快速扩散的通道，是理想的阻挡层结构，保证其热稳定性更好。
文档编号H01L23/532GK102623434SQ201110033129
公开日2012年8月1日 申请日期2011年1月31日 优先权日2011年1月31日
发明者刘训春, 刘邦武, 夏洋, 李勇滔, 李超波, 王文东 申请人:中国科学院微电子研究所, 北京泰龙电子技术有限公司
技术领域：
本发明涉及半导体器件中阻挡层的技术领域，具体涉及一种用于Cu塞工艺的具有多层膜结构的扩散阻挡层及其制备方法。
背景技术：
在半导体技术领域，最早的互连金属是Al，然而随着器件的集成度的不断提高，特别是超大规模集成电路的发展，器件的特征尺寸不断缩小，芯片上互连线的截面积和线间距持续下降，这导致了互连线电阻R和寄生电容C不断增大，并使互连线的延迟时间常数RC大幅度地提高。由于RC在集成电路系统延迟中所占的比例越来越大，使其成为限制互连速度的主要因素。
为了保证集成电路的高速度、高集成度、高稳定性以及低功率，需要进一步减小互连线电阻R和寄生电容C。前者的解决方法是采用电阻率更低的Cu金属来代替传统的互连材料Al，即开发Cu互连技术，后者则需要开发低介电常数k的材料作为绝缘介质材料。目前，Cu互连已经替代Al互连成为主流工艺，然而在其应用过程中也带来了一些新的挑战
I) Cu在Si及其氧化物及大部分介质层中扩散很快，且Cu—旦进入器件中就会形成深能级杂质，对器件中的载流子有很强的陷阱效应，使器件性能退化甚至失效。2) Cu在200 °C以下极易与Si ,SiO2发生反应，形成铜硅化合物造成组件失效。3) Cu与介质材料的粘附性较差，导致集成电路中薄膜的机械强度不够高。4) Cu不像Al可形成一层致密的氧化物保护层，因此易被氧化和腐蚀，从而影响金属连线的导电稳定性。为了解决这些问题，需要在Cu与介质之间添加一层超薄的阻挡层来抑制铜与介质的反应。由于集成电路工艺要进行较高温度的热处理，作为具有扩散阻挡作用的阻挡层应具有良好的热稳定性、导电性、与其上的Cu及其下的介质都有好的粘附性、较小的热应力及机械应力。金属氮化物(例如HfN、TaN、TiN、MoN等)因具有优良的热稳定性和电学特性而被研究用来作为阻挡层材料。其中TaN因其优异的阻挡性能成为广泛使用的Cu互连阻挡层材料。同时为了提高与Cu的粘附性，通常采用Ta/TaN双层结构。目前在多层互连工艺中，Cu双大马士革工艺已在除第一层金属互连以外的其它各层实现，而第一层金属互连仍然使用钨塞/硅化物源漏接触结构。由于钨的电阻率Γ9. 17μ Ω · cm)相对于Cu Γ .67μ Ω · cm)大很多，随着器件及互连尺寸的不断缩小，钨塞造成的RC延迟将大到难以忽略；另外，由于钨塞占有较高的电阻份额造成其功耗大，将对第一层的互连的可靠性产生很大影响。因此采用Cu塞替代钨塞变得十分必要，然而这对阻挡层的性能提出了更高的要求。目前已使用的阻挡层还不能满足Cu塞工艺的要求
发明内容
本发明要解决的技术 问题是提供一种具有多层膜结构的阻挡层，拥有优异的阻挡性能，满足Cu塞工艺的要求。为了达到上述目的，本发明采用的技术方案为一种扩散阻挡层，包括底层TaSiN层，似于底层TaSiN层上的TaN层，以及似于TaN层上的顶层TaSiN层。上述方案中，所述底层TaSiN层为非晶结构，厚度为4_40nm。上述方案中，所述TaN层为非晶结构，厚度为4_40nm。上述方案中，所述顶层TaSiN层为非晶结构，厚度为4_40nm。本发明还提供了一种扩散阻挡层的制备方法，包括如下步骤
采用物理气相沉积方法依次沉积TaSi层、Ta层、TaSi层；
将TaSi层、Ta层、TaSi层置于浸没式等离子注入机中注入N生成TaSiN层、TaN层、TaSiN 层。上述方案中，所述物理气相沉积方法为磁控溅射方法。上述方案中，所述等离子注入机使用的等离子注入方法为浸没式等离子注入。与现有技术相比，本发明采用的技术方案产生的有益效果如下
本发明提供的多层膜结构的扩散阻挡层更加致密，其中的TaSiN、TaN层为非晶结构，由于非晶结构不存在晶界这样的可供快速扩散的通道，是理想的阻挡层结构，同时该结构还保证其具有好的热稳定性。
图I为本发明实施例提供的扩散阻挡层的结构示意图。
具体实施例方式下面结合附图和实施例对本发明技术方案进行详细描述。如图I所示，本发明实施例提供了一种用于Cu塞工艺的具有多层膜结构的扩散阻挡层，包括底层TaSiN层101，位于底层TaSiN层101上的TaN层102，以及位于TaN层102上的顶层TaSiN层103。其中底层TaSiN层101的厚度为4_40nm，为非晶结构；TaN层102的厚度为4-40nm，为非晶结构；顶层TaSiN层103的厚度为4_40nm，为非晶结构。本发明实施例还提供了一种多层膜结构的扩散阻挡层的制备方法，包括如下步骤
(1)采用磁控溅射方法依次沉积TaSi层、Ta层、TaSi层。制备TaSi层时，可使用TaSi合金靶进行溅射或采用Ta、Si双靶共溅射制备TaSi层。溅射前设备的本底真空度为10_4_10_6Pa，溅射时通入氩气在O. I-IPa下溅射，溅射速度控制在O. 1-1 nm/s。溅射的TaSi层的厚度在2-20 nm之间，Ta层的厚度在2-20 nm之间；
(2)将步骤(I)得到的三层结构的TaSi层、Ta层、TaSi层置于浸没式等离子注入机中注入N生成底层TaSiN层IOUTaN层102、顶层TaSiN层103 ;注入时可对基片加温，使N原子向膜内扩散，注入深度可通过调节注入偏压加以控制，注入的剂量则由调节注入时间来控制。氮离子注入到TaSi、Ta膜中，将自身的能量传递Ta和Si，由此导致Ta、Si原子位移和二次的级联碰撞，Ta、Si的活性增加将有助于消除薄膜中的孔洞、提高其致密性。同时注入导致的晶格原子的位移会破坏薄膜的晶格结构，使之非晶化。从结构上讲，最理想的阻挡层应是单晶材料，不过单晶材料的生长困难，成本高，难以大规模使用。多晶材料由于存在晶界这样的快速扩散通道，不是理想的阻挡层结构。非晶材料由于没有晶界，其阻挡Cu扩散的效果显然优于多晶材料。本发明中采用等离子注入的方法，对薄膜的非晶化起决定性的作用。TaSiN薄膜的应力值低、表面粗糙度低，与Cu以及介质层的粘附性好，然而其致密度不如TaN。在TaSiN层之间插入TaN将显著提高整个阻挡层的阻挡效果，另一方面，由于TaSiN的晶化温度高，将对非晶的TaN起到稳定作用，从而提高了整个阻挡层的热稳定性。等离子体浸没离子注入(PlasmaImmersion Ion Implantation,简称为 PIII),在半导体业界有时也称为等离子体注入、等离子体掺杂、等离子体浸没注入、等离子体源离子注入或等离子体基离子注入等。这几种称法表示相同的一种工艺技术，即待注入样品直接浸没在等离子体中，通过向样品加偏置电压(也可称为“注入电压”)，使得样品和等离子体之间形成注入鞘层电场；位于注入鞘层电场内和从等离子体进入注入鞘层电场的反应离子 在电场的加速作用下直接注入到样品中。由于在样品的表面形成鞘层，所以曝露在等离子体中的样品表面各处将同时被注入。等离子体浸没注入的特点是全方位离子注入，可以实现大面积地均匀注入，由于束流强度高，注入速率是常规离子注入机的数十倍甚至数百倍，其注入剂量可达到102°/cm2,非常适合用来大规模制备TaN保护层。以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种扩散阻挡层，其特征在于包括底层TaSiN层，位于底层TaSiN层上的TaN层，以及似于TaN层上的顶层TaSiN层。
2.如权利要求I所述的扩散阻挡层，其特征在于所述底层TaSiN层为非晶结构，厚度为 4_40nm。
3.如权利要求I所述的扩散阻挡层，其特征在于所述TaN层为非晶结构，厚度为4_40nmo
4.如权利要求I所述的扩散阻挡层，其特征在于所述顶层TaSiN层为非晶结构，厚度 为 4_40nm。
5.一种扩散阻挡层的制备方法，其特征在于，包括如下步骤 采用物理气相沉积方法依次沉积TaSi层、Ta层、TaSi层； 将TaSi层、Ta层、TaSi层直于等尚子注入机中注入N生成TaSiN层、TaN层、TaSiN层。
6.如权利要求5所述的扩散阻挡层的制备方法，其特征在于所述物理气相沉积方法为磁控溅射方法。
7.如权利要求6所述的扩散阻挡层的制备方法，其特征在于所述等离子注入机使用的等离子注入方法为浸没式等离子注入。
全文摘要
本发明涉及半导体器件中阻挡层技术领域，具体涉及一种具有多层膜结构的扩散阻挡层及其制备方法。该扩散阻挡层包括底层TaSiN层，位于底层TaSiN层上的TaN层，以及位于TaN层上的顶层TaSiN层。该阻挡层的制备方法，包括如下步骤采用物理气相沉积方法依次沉积TaSi层、Ta层、TaSi层；将TaSi层、Ta层、TaSi层置于浸没式等离子注入机中注入N生成TaSiN层、TaN层、TaSiN层。本发明提供的多层膜结构的扩散阻挡层更加致密，其中的TaSiN及TaN层均为非晶结构，不存在晶界这样的可供快速扩散的通道，是理想的阻挡层结构，保证其热稳定性更好。
文档编号H01L23/532GK102623434SQ201110033129
公开日2012年8月1日 申请日期2011年1月31日 优先权日2011年1月31日
发明者刘训春, 刘邦武, 夏洋, 李勇滔, 李超波, 王文东 申请人:中国科学院微电子研究所, 北京泰龙电子技术有限公司
最新回复(0)