封装及该封装的制造方法
专利名称：封装及该封装的制造方法
技术领域：
本发明涉及一种封装以及该封装的制造方法。
技术背景
根据电子工业中多功能、紧凑性及高性能的需求，已经尝试将各种半导体(例如， 封装中系统(SIP)半导体、片上系统(SOC)半导体等)放置为彼此接近。
另外，具有硅通孔(TSV)结构的半导体在高性能和紧凑性方面是非常有用的。已经进行了对安装印刷电路板的方法的研究，以最大化具有硅通孔(TSV)结构的半导体的性能。
此外，根据高性能和高速半导体的需求，晶体管被集成到半导体中，半导体的工作速度增加，由此导致与半导体的功率稳定性有关的问题。
为了解决该问题，已经尝试通过减少通孔和衬底布线的长度以减小电流路径的电感以及通过将电容器接近半导体放置以减小功率传输网络的阻抗。发明内容
本发明用于提供一种具有晶粒(die)堆结构的封装，该封装包含硅通孔(TSV)，能够通过独立将功率信号施加到每个晶粒而增强每个晶粒的功率稳定性。
此外，本发明还用于提供一种具有晶粒堆结构的封装，该封装包括TSV，能够通过在针对每个晶粒的电性能检验完成之后组装封装以改善封装的最终产出。
此外，本发明还用于提供一种具有晶粒堆结构的封装，该封装能够更平滑地执行散热。
根据本发明的第一优选实施方式，提供一种封装，包括第一封装，包括具有第一表面和第二表面的第一印刷电路板，并具有安装在第一表面上的第一晶粒，该第一晶粒具有硅通孔；第二封装，包括具有第一表面和第二表面的第二印刷电路板，并具有安装在该第一表面上的第二晶粒，该第二晶粒具有硅通孔；第一外连接端子，将第一印刷电路板的第一表面和第二印刷电路板的第一表面电互连，该第一印刷电路板的第一表面与第二印刷电路板的第一表面被设置成彼此相对；以及第一连接块，将第一晶粒与第二晶粒电互连。
第一晶粒和第二晶粒的每一个可以具有形成在第一和第二印刷电路板的安装表面上的有源表面。
封装还可以包括第二连接块，将第一印刷电路板和第一晶粒电互连。
封装还可以包括第三连接块，将第二印刷电路板与第二晶粒电互连。
封装还可以包括形成在第二印刷电路板的第二表面上的功率面或接地面。
封装还可以包括形成在第一印刷电路板的第二表面上的第二连接端子。
根据本发明的第二优选实施方式，提供一种制造封装的方法，包括将具有在其中形成的硅通孔的第一晶粒安装在具有第一表面和第二表面的第一印刷电路板的第一表面上以准备第一封装；将具有在其中形成的硅通孔的第二晶粒安装在具有第一表面和第二表面的第二印刷电路板的第一表面上以准备第二封装；将第一印刷电路板的第一表面与第二印刷电路板的第一表面设置成彼此相对；在第一印刷电路板的第一表面与第二印刷电路板的第一表面之间形成第一外连接端子，使得第一印刷电路板的第一表面和第二印刷电路板的第一表面电互连；以及在第一晶粒与第二晶粒之间形成第一连接块，从而使得第一晶粒与第二晶粒电互连。
第一晶粒和第二晶粒的每一者可以具有形成在第一和第二印刷电路板的安装表面上的有源表面。
该制造封装的方法还可以包括形成将第一印刷电路板和第一晶粒电互连的第二连接块。
该制造封装的方法还可以包括形成将第二印刷电路板和第二晶粒电互连的第三连接块。
该制造封装的方法还可以包括在第二印刷电路板的第二表面上形成功率面或接地面。
该制造封装的方法还可包括在第一印刷电路板的第二表面上形成第二连接端子。
图1是示出了根据本发明优选实施方式的封装结构的横截面图2是示出了根据本发明优选实施方式的第一封装的结构的横截面图；以及
图3是示出了根据本发明优选实施方式的第二封装的结构的横截面图。
具体实施方式
参考附图并根据以下描述可以更清楚理解本发明的各种特征和优点。
说明书以及权利要求中使用的术语和词组不应当理解为局限于一般含义或字典定义，基于发明人可适当地对术语的概念进行定义以更为适当地对其所知的用于执行本发明的最佳方法进行描述这一原则，所述术语及词语应被解释为具有与本发明的技术范围相关的意义及概念。
从以下结合附图的具体描述中可以更清楚理解本发明的上述或其它目的、特征和优点。在说明书中，给图中的组件添加了附图标记，应当注意相似的附图标记表示相似的组件，即使组件在不同的附图中被示出。此外，当确定对与本发明有关的已知技术的具体描述可能使本发明的要旨模糊时，该具体描述被省略。在描述中，术语“第一”、“第二”等被用于区别一个元件和另一个元件，且这些元件不受以上术语限定。
下面将参考附图详细描述本发明的优选实施方式。
封装
图1是根据本发明优选实施方式的封装结构的横截面图，图2是根据本发明优选5实施方式的第一封装的结构的横截面图，以及图3是根据本发明优选实施方式的第二封装的结构的横截面图。
如图1-3所示，封装100包括第一封装和第二封装。
更具体地，如图1和2所示，第一封装包括第一印刷电路板10，具有第一表面IOa 和第二表面10b，且第一晶粒20被安装在第一表面IOa上，其中第一晶粒20具有硅通孔 (TSV)21。
这里，第一晶粒20具有形成在第一印刷电路板10的安装表面上的有源表面23。 该有源表面被定义为连接到在其上安装有有源元件(例如，晶体管、二极管等)的表面的表
此外，第一封装包括第二连接块25，该第二连接块25将第一印刷电路板10电连接到第一晶粒20。
此外，第一封装还包括形成在第一印刷电路板10的第二表面IOb上的第二外连接端子13。
如图1和图3所示，第二封装包括具有第一表面30a和第二表面30b的第二印刷电路板30，和第二晶粒40被安装在第一表面30a上，其中第二晶粒40具有TSV 41。
这里，第二晶粒40具有形成在第二印刷电路板30的安装表面上的有源表面43。
附图标记23和43表示的有源表面对应于与连接有源元件(未示出)等的其它表面相比应当被特别保护的表面等。因此，根据本发明优选实施方式的有源表面被形成在对应于印刷电路板的安装表面的晶粒表面上，这样在封装的制造过程中被暴露在外部，从而能够被保护而不受损害。
此外，第二封装包括第三连接块45，该第三连接块45将第二印刷电路板30电连接到第二晶粒40。
此外，如图3所示，第二封装包括形成在第二印刷电路板30的第二表面30b上的功率面或接地面33。
这里，功率面或接地面33具有在通过组装第一和第二封装而形成的封装的顶部上广泛分布的结构，可以有效地发散封装生成的热量，从而能够改善散热效果。
此外，附图标记55a、55b以及11表示的连接垫还可以被用作功率线、地线或信号输入/输出(I/O)线，且可以根据操作者需要在设计中改变。
同时，如图1所示，封装可以包括第一外连接端子53a和53b，该第一外连接端子 53a和5 将第一印刷电路板10的第一表面IOa与第二印刷电路板30的第一表面30a电连接，该第一印刷电路板10的第一表面IOa与第二印刷电路板30的第一表面30a被设置成彼此相对；以及第一连接块50，该第一连接块50将第一晶粒20与第二晶粒40电连接。
如上所述，第一晶粒20和第二晶粒40的每一个通过第二连接块25和第三连接块 45被安装在第一印刷电路板10和第二印刷电路板30上，该第二连接块25和第三连接块 45是倒装芯片(flip-chip)块，第一晶粒20和第二晶粒40的每一个的电性能通过在第一和第二封装被组装之前的状态中的每一个印刷电路板被独立检验，从而能够改善封装的最终产出。
为此，第一和第二封装的每一个被形成有对应于功率线/地线以及信号输入/输出(I/O)线的连接垫，由此第一和第二封装的每一个可以独立接收信号。
更具体地，附图标记31a、31b、51a以及51b表示的第二封装侧的连接垫还可以被应用为功率线、地线、信号输入/输出(I/O)线等，且可以根据操作者需要在设计中改变。
上述附图标记51a表示的连接垫优选的可以形成为功率垫(power pad)或接地垫 (ground pad)，但是不局限于此。
但是，第二封装应当包括至少一个功率垫使得第二封装自身可以独立接收功率信号。
在使用一般硅通孔的封装中，第一和第二晶粒通过硅通孔互连以共享功率/地电压(ground)，从而由于从第一晶粒供应功率/地电压而造成例如同时切换噪声(SSN)等的问题。因此，当功率稳定性减弱时，其还会对第二晶粒的功率/地电压稳定性产生影响。
为了解决该问题，根据本发明的优选实施方式，第一晶粒20和第二晶粒40的功率 /地电压的每一者分别被提供，由此第二晶粒40由于独立的功率/地电压而确保功率稳定性。
例如，当第一晶粒20从被设置在第二外连接端子13以下的主板(未示出)接收功率信号时，其通过从第二外连接端子13经由连接垫11到第二连接块25的路径被连接到功率或地电压。这里，主板被定义为在其上安装有电子组件的主板，电子组件需要执行包括封装的功率信号应用的一些功能。
另外，当第二晶粒40独立于第一晶粒20从被设置在第二外连接端子13下面的主板接收功率信号时，其通过从第二外连接端子13经由连接垫11、连接垫55b、第一外连接端子5 以及连接垫51b到第三连接块45的路径或从连接垫11经由连接垫55b、第一外连接端子53b、连接垫51b以及连接垫31b到第三连接块45的路径被连接到功率或地电压。
上述功率传输路径是以示例的方式被描述的，且可以根据对连接垫的设计而改变。
虽然没有示出，但是第一印刷电路板10和第二印刷电路板30可以包括用于传输从主板发送的信号或功率的通路(via)和/或电路。
制造封装的方法
这里，将参考图1-3描述制造封装的方法，该方法包括将第一晶粒和第二晶粒中的每一个通过倒装芯片块工艺安装在印刷电路板上，该第一晶粒和第二晶粒的每一个在其中形成有硅通孔；通过焊料印刷方法或微珠凸块方法将焊料块形成在第一和第二封装的每一个上；将第一封装和第二封装对齐；以及通过回流工艺将第一封装和第二封装结合。
首先，如图2所示，具有在其中形成的硅通孔21的第一晶粒20被安装在具有第一表面IOa和第二表面IOb的第一印刷电路板10的第一表面IOa上以准备第一封装。
这里，通过使用激光钻孔、干蚀刻或湿蚀刻形成通孔然后填充该通孔的方法来形成硅通孔，但并不局限于该方法。
同时，第一晶粒20具有形成在第一印刷电路板10的安装表面上的有源表面23。 该有源表面被定义为连接到其上安装有源元件(例如晶体管、二极管等)的表面的表面。
此外，可以形成将第一印刷电路板10电连接到第一晶粒20的第二连接块25。当第一晶粒20被安装在第一印刷电路板10上时，可以形成第二连接块25。
此外，第二外连接端子13可以被形成在第一印刷电路板10的第二表面IOb上。
虽然没有示出，但是用于施加功率信号等的主板可以被设置在第二外连接端子137的下面。
如图3所示，具有在其中形成的硅通孔41的第二晶粒40被安装在具有第一表面 30a和第二表面30b的第二印刷电路板30的第一表面30a上以准备第二封装。
这里，第二晶粒40具有形成在第二印刷电路板30的安装表面上的有源表面43。
此外，可以形成将第二印刷电路板30电连接到第二晶粒40的第三连接块45。当第二晶粒40被安装在第二印刷电路板30上时，可以形成第三连接块45。
此外，功率面或接地面33可以被形成在第二印刷电路板30的第二表面30b上。
这里，功率面或接地面33具有在通过组装第一和第二封装形成的封装的顶部上广泛分布的结构，可以有效地发散封装生成的热量，从而能够改善散热效果。
同时，附图标记31a、31b、55a以及51b表示的连接垫还可以被形成为电源线、地线或信号输入/输出(I/O)线等，且可以根据操作者需要在设计中改变。
另外，上述附图标记51a表示的连接垫优选地可以形成为功率垫或接地垫，但是不局限于此。
但是，第二封装应当包括至少一个功率垫使得第二封装自身可以独立接收功率信号。
此外，附图标记55a、55b以及11表示的连接垫还可以被形成为功率线、地线或信号输入/输出(I/O)线，且可以根据操作者需要在设计中改变。
如上所述，由于第一封装和第二封装的每一个包括能够接收功率信号的连接垫， 因此在第一和第二封装被组装之前可以检验第一晶粒20和第二晶粒40的电性能。
例如，当附图标记51a表示的连接垫被设计为功率垫且用于检验第二晶粒40的电性能时，被施加通过用于检验电性能的设备的功率信号从功率垫51a被接收以检验第二晶粒40的电性能。
然后，如图1所示，第一印刷电路板10的第一表面IOa和第二印刷电路板30的第一表面30a被设置成彼此相对。
此外，在第一印刷电路板10的第一表面IOa与第二印刷电路板30的第一表面30a 之间形成外连接端子53a和53b，使得第一印刷电路板10的第一表面IOa与第二印刷电路板30的第一表面30a电互连。
此外，在第一晶粒20与第二晶粒40之间形成第一连接块50，从而第一晶粒20和第二晶粒40被电互连。
使用根据本发明优选实施方式的封装以及制造该封装的方法，具有包括硅通孔的晶粒堆结构的封装可以独立地将功率信号施加到每个晶粒，从而能够改善每个晶粒的功率稳定性。
此外，根据本发明的优选实施方式，由于具有包含硅通孔的晶粒堆结构的封装可以独立地将功率信号施加到每个晶粒，因此可以在对于每个晶粒的电性能验证被完成之后组装封装，以减小封装的故障率，从而能够改善封装的最终产出。
此外，根据本发明的优选实施方式，具有晶粒堆结构的封装其中形成有功率面/ 接地面，从而能够进一步改善对封装生成的热的散热效果。
尽管以示例的目的公开了本发明的优选实施方式，它们用于具体解释本发明，因此根据本发明的封装及其制造方法不限于此，本领域技术人员可以理解在不背离权利要求公开的本发明的范围和实质的情况下可以有各种修改、添加以及替换。
因此，这些修改、添加和替换应当理解为落入本发明的范围。
权利要求
1.一种封装，该封装包括第一封装，该第一封装包括具有第一表面和第二表面及具有被安装在该第一表面上的第一晶粒的第一印刷电路板，该第一晶粒具有硅通孔；第二封装，该第二封装包括具有第一表面和第二表面及具有被安装在该第一表面上的第二晶粒的第二印刷电路板，该第二晶粒具有硅通孔；第一外连接端子，该第一外连接端子将所述第一印刷电路板的第一表面与所述第二印刷电路板的第一表面电互连，该第一印刷电路板的第一表面和所述第二印刷电路板的第一表面被设置成彼此相对；以及第一连接块，该第一连接块将所述第一晶粒与所述第二晶粒电互连。
2.根据权利要求1所述的封装，其中，所述第一晶粒和第二晶粒的每一者具有形成在所述第一印刷电路板和所述第二印刷电路板的安装表面上的有源表面。
3.根据权利要求1所述的封装，该封装还包括第二连接块，该第二连接块将所述第一印刷电路板与所述第一晶粒电互连。
4.根据权利要求1所述的封装，该封装还包括第三连接块，该第三连接块将所述第二印刷电路板与所述第二晶粒电互连。
5.根据权利要求1所述的封装，该封装还包括形成在所述第二印刷电路板的第二表面上的功率面或接地面。
6.根据权利要求1所述的封装，该封装还包括形成在所述第一印刷电路板的第二表面上的第二连接端子。
7.—种制造封装的方法，该方法包括将具有在其中形成有硅通孔的第一晶粒安装在具有第一表面和第二表面的第一印刷电路板的第一表面上，以准备第一封装；将具有在其中形成有硅通孔的第二晶粒安装在具有第一表面和第二表面的第二印刷电路板的第一表面上，以准备第二封装；将第一印刷电路的第一表面与第二印刷电路的第一表面设置成彼此相对；在所述第一印刷电路的第一表面与所述第二印刷电路的第一表面之间形成第一外连接端子，以使得所述第一印刷电路的第一表面与所述第二印刷电路的第一表面被电互连； 以及在所述第一晶粒与第二晶粒之间形成第一连接块，以使得所述第一晶粒与所述第二晶粒被电互连。
8.根据权利要求7所述的制造封装的方法，其中，所述第一晶粒和第二晶粒的每一者具有形成在所述第一印刷电路板和所述第二印刷电路板的安装表面上的有源表面。
9.根据权利要求7所述的制造封装的方法，该方法还包括形成第二连接块，该第二连接块将所述第一印刷电路板与所述第一晶粒电互连。
10.根据权利要求7所述的制造封装的方法，该方法还包括形成第三连接块，该第三连接块将所述第二印刷电路板与所述第二晶粒电互连。
11.根据权利要求7所述的制造封装的方法，该方法还包括在所述第二印刷电路板的第二表面上形成功率面或接地面。
12.根据权利要求7所述的制造封装的方法，该方法还包括在所述第一印刷电路板的第二表面上形成第二连接端子。
全文摘要
本发明公开了一种封装及制造该封装的方法。该封装包括第一封装，包括具有第一表面和第二表面的第一印刷电路板，第一晶粒被安装在第一表面上，该第一晶粒具有硅通孔；第二封装，包括具有第一表面和第二表面的第二印刷电路板，第二晶粒被安装在该第一表面上，该第二晶粒具有硅通孔；第一外连接端子，将第一印刷电路板的第一表面电连接到第二印刷电路板的第一表面，该第一印刷电路板的第一表面与第二印刷电路板的第一表面被设置成彼此相对；以及第一连接块，将第一晶粒与第二晶粒电互连。由此，功率信号能独立地施加到每个晶粒，从而能够改善每个晶粒的功率稳定性。
文档编号H01L21/60GK102543967SQ20111003387
公开日2012年7月4日 申请日期2011年1月28日 优先权日2010年12月21日
发明者金兴圭 申请人:三星电机株式会社
技术领域：
本发明涉及一种封装以及该封装的制造方法。
技术背景
根据电子工业中多功能、紧凑性及高性能的需求，已经尝试将各种半导体(例如， 封装中系统(SIP)半导体、片上系统(SOC)半导体等)放置为彼此接近。
另外，具有硅通孔(TSV)结构的半导体在高性能和紧凑性方面是非常有用的。已经进行了对安装印刷电路板的方法的研究，以最大化具有硅通孔(TSV)结构的半导体的性能。
此外，根据高性能和高速半导体的需求，晶体管被集成到半导体中，半导体的工作速度增加，由此导致与半导体的功率稳定性有关的问题。
为了解决该问题，已经尝试通过减少通孔和衬底布线的长度以减小电流路径的电感以及通过将电容器接近半导体放置以减小功率传输网络的阻抗。发明内容
本发明用于提供一种具有晶粒(die)堆结构的封装，该封装包含硅通孔(TSV)，能够通过独立将功率信号施加到每个晶粒而增强每个晶粒的功率稳定性。
此外，本发明还用于提供一种具有晶粒堆结构的封装，该封装包括TSV，能够通过在针对每个晶粒的电性能检验完成之后组装封装以改善封装的最终产出。
此外，本发明还用于提供一种具有晶粒堆结构的封装，该封装能够更平滑地执行散热。
根据本发明的第一优选实施方式，提供一种封装，包括第一封装，包括具有第一表面和第二表面的第一印刷电路板，并具有安装在第一表面上的第一晶粒，该第一晶粒具有硅通孔；第二封装，包括具有第一表面和第二表面的第二印刷电路板，并具有安装在该第一表面上的第二晶粒，该第二晶粒具有硅通孔；第一外连接端子，将第一印刷电路板的第一表面和第二印刷电路板的第一表面电互连，该第一印刷电路板的第一表面与第二印刷电路板的第一表面被设置成彼此相对；以及第一连接块，将第一晶粒与第二晶粒电互连。
第一晶粒和第二晶粒的每一个可以具有形成在第一和第二印刷电路板的安装表面上的有源表面。
封装还可以包括第二连接块，将第一印刷电路板和第一晶粒电互连。
封装还可以包括第三连接块，将第二印刷电路板与第二晶粒电互连。
封装还可以包括形成在第二印刷电路板的第二表面上的功率面或接地面。
封装还可以包括形成在第一印刷电路板的第二表面上的第二连接端子。
根据本发明的第二优选实施方式，提供一种制造封装的方法，包括将具有在其中形成的硅通孔的第一晶粒安装在具有第一表面和第二表面的第一印刷电路板的第一表面上以准备第一封装；将具有在其中形成的硅通孔的第二晶粒安装在具有第一表面和第二表面的第二印刷电路板的第一表面上以准备第二封装；将第一印刷电路板的第一表面与第二印刷电路板的第一表面设置成彼此相对；在第一印刷电路板的第一表面与第二印刷电路板的第一表面之间形成第一外连接端子，使得第一印刷电路板的第一表面和第二印刷电路板的第一表面电互连；以及在第一晶粒与第二晶粒之间形成第一连接块，从而使得第一晶粒与第二晶粒电互连。
第一晶粒和第二晶粒的每一者可以具有形成在第一和第二印刷电路板的安装表面上的有源表面。
该制造封装的方法还可以包括形成将第一印刷电路板和第一晶粒电互连的第二连接块。
该制造封装的方法还可以包括形成将第二印刷电路板和第二晶粒电互连的第三连接块。
该制造封装的方法还可以包括在第二印刷电路板的第二表面上形成功率面或接地面。
该制造封装的方法还可包括在第一印刷电路板的第二表面上形成第二连接端子。
图1是示出了根据本发明优选实施方式的封装结构的横截面图2是示出了根据本发明优选实施方式的第一封装的结构的横截面图；以及
图3是示出了根据本发明优选实施方式的第二封装的结构的横截面图。
具体实施方式
参考附图并根据以下描述可以更清楚理解本发明的各种特征和优点。
说明书以及权利要求中使用的术语和词组不应当理解为局限于一般含义或字典定义，基于发明人可适当地对术语的概念进行定义以更为适当地对其所知的用于执行本发明的最佳方法进行描述这一原则，所述术语及词语应被解释为具有与本发明的技术范围相关的意义及概念。
从以下结合附图的具体描述中可以更清楚理解本发明的上述或其它目的、特征和优点。在说明书中，给图中的组件添加了附图标记，应当注意相似的附图标记表示相似的组件，即使组件在不同的附图中被示出。此外，当确定对与本发明有关的已知技术的具体描述可能使本发明的要旨模糊时，该具体描述被省略。在描述中，术语“第一”、“第二”等被用于区别一个元件和另一个元件，且这些元件不受以上术语限定。
下面将参考附图详细描述本发明的优选实施方式。
封装
图1是根据本发明优选实施方式的封装结构的横截面图，图2是根据本发明优选5实施方式的第一封装的结构的横截面图，以及图3是根据本发明优选实施方式的第二封装的结构的横截面图。
如图1-3所示，封装100包括第一封装和第二封装。
更具体地，如图1和2所示，第一封装包括第一印刷电路板10，具有第一表面IOa 和第二表面10b，且第一晶粒20被安装在第一表面IOa上，其中第一晶粒20具有硅通孔 (TSV)21。
这里，第一晶粒20具有形成在第一印刷电路板10的安装表面上的有源表面23。 该有源表面被定义为连接到在其上安装有有源元件(例如，晶体管、二极管等)的表面的表
此外，第一封装包括第二连接块25，该第二连接块25将第一印刷电路板10电连接到第一晶粒20。
此外，第一封装还包括形成在第一印刷电路板10的第二表面IOb上的第二外连接端子13。
如图1和图3所示，第二封装包括具有第一表面30a和第二表面30b的第二印刷电路板30，和第二晶粒40被安装在第一表面30a上，其中第二晶粒40具有TSV 41。
这里，第二晶粒40具有形成在第二印刷电路板30的安装表面上的有源表面43。
附图标记23和43表示的有源表面对应于与连接有源元件(未示出)等的其它表面相比应当被特别保护的表面等。因此，根据本发明优选实施方式的有源表面被形成在对应于印刷电路板的安装表面的晶粒表面上，这样在封装的制造过程中被暴露在外部，从而能够被保护而不受损害。
此外，第二封装包括第三连接块45，该第三连接块45将第二印刷电路板30电连接到第二晶粒40。
此外，如图3所示，第二封装包括形成在第二印刷电路板30的第二表面30b上的功率面或接地面33。
这里，功率面或接地面33具有在通过组装第一和第二封装而形成的封装的顶部上广泛分布的结构，可以有效地发散封装生成的热量，从而能够改善散热效果。
此外，附图标记55a、55b以及11表示的连接垫还可以被用作功率线、地线或信号输入/输出(I/O)线，且可以根据操作者需要在设计中改变。
同时，如图1所示，封装可以包括第一外连接端子53a和53b，该第一外连接端子 53a和5 将第一印刷电路板10的第一表面IOa与第二印刷电路板30的第一表面30a电连接，该第一印刷电路板10的第一表面IOa与第二印刷电路板30的第一表面30a被设置成彼此相对；以及第一连接块50，该第一连接块50将第一晶粒20与第二晶粒40电连接。
如上所述，第一晶粒20和第二晶粒40的每一个通过第二连接块25和第三连接块 45被安装在第一印刷电路板10和第二印刷电路板30上，该第二连接块25和第三连接块 45是倒装芯片(flip-chip)块，第一晶粒20和第二晶粒40的每一个的电性能通过在第一和第二封装被组装之前的状态中的每一个印刷电路板被独立检验，从而能够改善封装的最终产出。
为此，第一和第二封装的每一个被形成有对应于功率线/地线以及信号输入/输出(I/O)线的连接垫，由此第一和第二封装的每一个可以独立接收信号。
更具体地，附图标记31a、31b、51a以及51b表示的第二封装侧的连接垫还可以被应用为功率线、地线、信号输入/输出(I/O)线等，且可以根据操作者需要在设计中改变。
上述附图标记51a表示的连接垫优选的可以形成为功率垫(power pad)或接地垫 (ground pad)，但是不局限于此。
但是，第二封装应当包括至少一个功率垫使得第二封装自身可以独立接收功率信号。
在使用一般硅通孔的封装中，第一和第二晶粒通过硅通孔互连以共享功率/地电压(ground)，从而由于从第一晶粒供应功率/地电压而造成例如同时切换噪声(SSN)等的问题。因此，当功率稳定性减弱时，其还会对第二晶粒的功率/地电压稳定性产生影响。
为了解决该问题，根据本发明的优选实施方式，第一晶粒20和第二晶粒40的功率 /地电压的每一者分别被提供，由此第二晶粒40由于独立的功率/地电压而确保功率稳定性。
例如，当第一晶粒20从被设置在第二外连接端子13以下的主板(未示出)接收功率信号时，其通过从第二外连接端子13经由连接垫11到第二连接块25的路径被连接到功率或地电压。这里，主板被定义为在其上安装有电子组件的主板，电子组件需要执行包括封装的功率信号应用的一些功能。
另外，当第二晶粒40独立于第一晶粒20从被设置在第二外连接端子13下面的主板接收功率信号时，其通过从第二外连接端子13经由连接垫11、连接垫55b、第一外连接端子5 以及连接垫51b到第三连接块45的路径或从连接垫11经由连接垫55b、第一外连接端子53b、连接垫51b以及连接垫31b到第三连接块45的路径被连接到功率或地电压。
上述功率传输路径是以示例的方式被描述的，且可以根据对连接垫的设计而改变。
虽然没有示出，但是第一印刷电路板10和第二印刷电路板30可以包括用于传输从主板发送的信号或功率的通路(via)和/或电路。
制造封装的方法
这里，将参考图1-3描述制造封装的方法，该方法包括将第一晶粒和第二晶粒中的每一个通过倒装芯片块工艺安装在印刷电路板上，该第一晶粒和第二晶粒的每一个在其中形成有硅通孔；通过焊料印刷方法或微珠凸块方法将焊料块形成在第一和第二封装的每一个上；将第一封装和第二封装对齐；以及通过回流工艺将第一封装和第二封装结合。
首先，如图2所示，具有在其中形成的硅通孔21的第一晶粒20被安装在具有第一表面IOa和第二表面IOb的第一印刷电路板10的第一表面IOa上以准备第一封装。
这里，通过使用激光钻孔、干蚀刻或湿蚀刻形成通孔然后填充该通孔的方法来形成硅通孔，但并不局限于该方法。
同时，第一晶粒20具有形成在第一印刷电路板10的安装表面上的有源表面23。 该有源表面被定义为连接到其上安装有源元件(例如晶体管、二极管等)的表面的表面。
此外，可以形成将第一印刷电路板10电连接到第一晶粒20的第二连接块25。当第一晶粒20被安装在第一印刷电路板10上时，可以形成第二连接块25。
此外，第二外连接端子13可以被形成在第一印刷电路板10的第二表面IOb上。
虽然没有示出，但是用于施加功率信号等的主板可以被设置在第二外连接端子137的下面。
如图3所示，具有在其中形成的硅通孔41的第二晶粒40被安装在具有第一表面 30a和第二表面30b的第二印刷电路板30的第一表面30a上以准备第二封装。
这里，第二晶粒40具有形成在第二印刷电路板30的安装表面上的有源表面43。
此外，可以形成将第二印刷电路板30电连接到第二晶粒40的第三连接块45。当第二晶粒40被安装在第二印刷电路板30上时，可以形成第三连接块45。
此外，功率面或接地面33可以被形成在第二印刷电路板30的第二表面30b上。
这里，功率面或接地面33具有在通过组装第一和第二封装形成的封装的顶部上广泛分布的结构，可以有效地发散封装生成的热量，从而能够改善散热效果。
同时，附图标记31a、31b、55a以及51b表示的连接垫还可以被形成为电源线、地线或信号输入/输出(I/O)线等，且可以根据操作者需要在设计中改变。
另外，上述附图标记51a表示的连接垫优选地可以形成为功率垫或接地垫，但是不局限于此。
但是，第二封装应当包括至少一个功率垫使得第二封装自身可以独立接收功率信号。
此外，附图标记55a、55b以及11表示的连接垫还可以被形成为功率线、地线或信号输入/输出(I/O)线，且可以根据操作者需要在设计中改变。
如上所述，由于第一封装和第二封装的每一个包括能够接收功率信号的连接垫， 因此在第一和第二封装被组装之前可以检验第一晶粒20和第二晶粒40的电性能。
例如，当附图标记51a表示的连接垫被设计为功率垫且用于检验第二晶粒40的电性能时，被施加通过用于检验电性能的设备的功率信号从功率垫51a被接收以检验第二晶粒40的电性能。
然后，如图1所示，第一印刷电路板10的第一表面IOa和第二印刷电路板30的第一表面30a被设置成彼此相对。
此外，在第一印刷电路板10的第一表面IOa与第二印刷电路板30的第一表面30a 之间形成外连接端子53a和53b，使得第一印刷电路板10的第一表面IOa与第二印刷电路板30的第一表面30a电互连。
此外，在第一晶粒20与第二晶粒40之间形成第一连接块50，从而第一晶粒20和第二晶粒40被电互连。
使用根据本发明优选实施方式的封装以及制造该封装的方法，具有包括硅通孔的晶粒堆结构的封装可以独立地将功率信号施加到每个晶粒，从而能够改善每个晶粒的功率稳定性。
此外，根据本发明的优选实施方式，由于具有包含硅通孔的晶粒堆结构的封装可以独立地将功率信号施加到每个晶粒，因此可以在对于每个晶粒的电性能验证被完成之后组装封装，以减小封装的故障率，从而能够改善封装的最终产出。
此外，根据本发明的优选实施方式，具有晶粒堆结构的封装其中形成有功率面/ 接地面，从而能够进一步改善对封装生成的热的散热效果。
尽管以示例的目的公开了本发明的优选实施方式，它们用于具体解释本发明，因此根据本发明的封装及其制造方法不限于此，本领域技术人员可以理解在不背离权利要求公开的本发明的范围和实质的情况下可以有各种修改、添加以及替换。
因此，这些修改、添加和替换应当理解为落入本发明的范围。
权利要求
1.一种封装，该封装包括第一封装，该第一封装包括具有第一表面和第二表面及具有被安装在该第一表面上的第一晶粒的第一印刷电路板，该第一晶粒具有硅通孔；第二封装，该第二封装包括具有第一表面和第二表面及具有被安装在该第一表面上的第二晶粒的第二印刷电路板，该第二晶粒具有硅通孔；第一外连接端子，该第一外连接端子将所述第一印刷电路板的第一表面与所述第二印刷电路板的第一表面电互连，该第一印刷电路板的第一表面和所述第二印刷电路板的第一表面被设置成彼此相对；以及第一连接块，该第一连接块将所述第一晶粒与所述第二晶粒电互连。
2.根据权利要求1所述的封装，其中，所述第一晶粒和第二晶粒的每一者具有形成在所述第一印刷电路板和所述第二印刷电路板的安装表面上的有源表面。
3.根据权利要求1所述的封装，该封装还包括第二连接块，该第二连接块将所述第一印刷电路板与所述第一晶粒电互连。
4.根据权利要求1所述的封装，该封装还包括第三连接块，该第三连接块将所述第二印刷电路板与所述第二晶粒电互连。
5.根据权利要求1所述的封装，该封装还包括形成在所述第二印刷电路板的第二表面上的功率面或接地面。
6.根据权利要求1所述的封装，该封装还包括形成在所述第一印刷电路板的第二表面上的第二连接端子。
7.—种制造封装的方法，该方法包括将具有在其中形成有硅通孔的第一晶粒安装在具有第一表面和第二表面的第一印刷电路板的第一表面上，以准备第一封装；将具有在其中形成有硅通孔的第二晶粒安装在具有第一表面和第二表面的第二印刷电路板的第一表面上，以准备第二封装；将第一印刷电路的第一表面与第二印刷电路的第一表面设置成彼此相对；在所述第一印刷电路的第一表面与所述第二印刷电路的第一表面之间形成第一外连接端子，以使得所述第一印刷电路的第一表面与所述第二印刷电路的第一表面被电互连； 以及在所述第一晶粒与第二晶粒之间形成第一连接块，以使得所述第一晶粒与所述第二晶粒被电互连。
8.根据权利要求7所述的制造封装的方法，其中，所述第一晶粒和第二晶粒的每一者具有形成在所述第一印刷电路板和所述第二印刷电路板的安装表面上的有源表面。
9.根据权利要求7所述的制造封装的方法，该方法还包括形成第二连接块，该第二连接块将所述第一印刷电路板与所述第一晶粒电互连。
10.根据权利要求7所述的制造封装的方法，该方法还包括形成第三连接块，该第三连接块将所述第二印刷电路板与所述第二晶粒电互连。
11.根据权利要求7所述的制造封装的方法，该方法还包括在所述第二印刷电路板的第二表面上形成功率面或接地面。
12.根据权利要求7所述的制造封装的方法，该方法还包括在所述第一印刷电路板的第二表面上形成第二连接端子。
全文摘要
本发明公开了一种封装及制造该封装的方法。该封装包括第一封装，包括具有第一表面和第二表面的第一印刷电路板，第一晶粒被安装在第一表面上，该第一晶粒具有硅通孔；第二封装，包括具有第一表面和第二表面的第二印刷电路板，第二晶粒被安装在该第一表面上，该第二晶粒具有硅通孔；第一外连接端子，将第一印刷电路板的第一表面电连接到第二印刷电路板的第一表面，该第一印刷电路板的第一表面与第二印刷电路板的第一表面被设置成彼此相对；以及第一连接块，将第一晶粒与第二晶粒电互连。由此，功率信号能独立地施加到每个晶粒，从而能够改善每个晶粒的功率稳定性。
文档编号H01L21/60GK102543967SQ20111003387
公开日2012年7月4日 申请日期2011年1月28日 优先权日2010年12月21日
发明者金兴圭 申请人:三星电机株式会社
最新回复(0)