基于soi的锗硅异质结双极晶体管及其制作方法
专利名称：基于soi的锗硅异质结双极晶体管及其制作方法
技术领域：
本发明属于微电子与固体电子领域，涉及一种晶体管，特别是涉及一种基于SOI的锗硅异质结双极晶体管。
背景技术：
由于移动通信产业的迅猛发展，使得对射频集成电路(RF IC)的需求量大大增加，同时也成为一个竞争激烈的技术领域。集成了双极型晶体管(Bipolar JunctionTransistor,简称BJT )和互补金属氧化物半导体器件(Complementary Metal OxideSemiconductor，简称CMOS)的器件(BiCMOS)具有高的集成度以及兼备BJT和MOS两方面的优点，使得其在竞争激烈的射频集成电路领域大放异彩。 半导体工业已经寻找制造BiCMOS器件的解决办法长达数十年。普通体硅BiCMOS技术已被广泛采用。随着技术发展，现有体硅BiCMOS由于其固有特点在低耗高集成方面难以达到更高要求，因此锗娃(SiGe)技术和绝缘体上娃(Silicon-On-Insulator,简称S0I)技术应运而生，并得到了快速发展。CMOS采用薄的SOI衬底可以达到较低的功率和较高的速度。而锗硅(SiGe)技术克服了传统体硅技术高频性能差，以及GaAs技术工艺复杂、成本高的缺点，凭借其与体硅工艺的良好兼容性，及其高速、低噪声材料的优势而得到广泛的应用。而且SiGe技术与先进的CMOS工艺完全兼容，所以就形成了 SOI上SiGe-BiCMOS技术。异质结双极型晶体管(Hetero junction bipolar transistor,简称HBT)利用能带工程从根本上克服了常规双极结型晶体管(Bipolar Junction Transistor,简称BJT)所存在的内部矛盾，即提闻放大系数与提闻特征频率的矛盾，因此HBT可以实现超闻频率和超高速。SiGe-HBT与Si-BJT器件相比较，具有传输时间短、截止频率高、电流增益大、低温特性好等优点。然而，由于BiCMOS要求用较厚的集电区来降低其电阻，SOI上HBT存在的主要问题是大的集电区电阻，导致SOI上HBT的截止频率低。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于SOI的锗硅异质结双极晶体管，用于解决现有技术中集电区电阻高导致SOI上HBT的截止频率低的问题。为实现上述目的及其他相关目的，本发明提供一种基于SOI的锗硅异质结双极晶体管，包括背衬底、位于背衬底上的埋氧化层以及形成于该埋氧化层上的有源区和隔离区；所述有源区一端形成有集电极，其余部分形成集电区，所述集电区与所述隔离区上形成有基区，所述基区上形成有发射极和基极，所述发射极和基极分别被侧墙氧化层包围；所述集电区包括掺杂娃膜以及位于所述掺杂娃膜下部的重掺杂第一多晶娃层。可选地，所述发射极向基区扩散形成有浅发射结。可选地,所述重掺杂第一多晶娃层的厚度范围是10 50 nm。本发明还提供一种基于SOI的锗硅异质结双极晶体管的制作方法，包括以下步骤
I)提供一自下而上依次为背衬底、埋氧化层和顶层硅膜的SOI衬底；2)在所述顶层硅膜位置处形成有源区和隔离区；3)对所述有源区进行Si离子注入，在所述有源区下部靠近埋氧化层的位置形成
第一多晶娃层；4)对设有所述第一多晶硅层的有源区进行掺杂，形成集电区；5)在所述集电区和隔离区上外延基区，并在所述基区上制作出发射极、基极及包围所述发射极和基极的侧墙氧化层，在所述集电区一端制作出集电极。可选地，于所述步骤4)中，对设有所述第一多晶硅层的有源区进行掺杂时采用两次离子注入，首先进行离子深注入，注入深度至所述第一多晶硅层，形成重掺杂第一多晶硅层，然后进行离子浅注入，注入深度至所述重掺杂第一多晶硅层之上，形成掺杂硅膜，所述 重掺杂第一多晶娃层与所述掺杂娃膜形成集电区。可选地，于所述步骤5)中，通过在所述基区上沉积第二多晶硅层，然后对所述第二多晶硅层两侧分别进行离子注入，并进行刻蚀形成发射极和基极。可选地，所述基区为第一导电类型掺杂，所述设有第一多晶硅层的有源区为第二导电类型掺杂；所述基极采用第一导电类型重掺杂得到，所述集电极与发射极通过第二导电类型重掺杂得到。可选地,于所述步骤3)中Si离子的注入剂量范围是1E14 1E16 cm_2。可选地,所述第一多晶娃层的厚度范围是10 50 nm。可选地，所述基区为第一导电类型掺杂的SiGe = C材料。如上所述，本发明的基于SOI的锗硅异质结双极晶体管及其制作方法，具有以下有益效果利用高剂量的Si离子注入，在SOI的顶层硅膜与埋氧层交界的地方形成多晶硅，多晶硅层降低了集电极电阻，从而有效提高了基于SOI的SiGe HBT器件的截止频率。
图I显示为本发明基于SOI的锗硅异质结双极晶体管的结构示意图。图2显示为本发明基于SOI的锗硅异质结双极晶体管的制作方法中SOI衬底的示意图。图3显示为本发明基于SOI的锗硅异质结双极晶体管的制作方法中顶层硅膜位置处形成有源区和隔离区的示意图。图4显示为本发明基于SOI的锗硅异质结双极晶体管的制作方法中进行Si离子注入形成第一多晶硅层的示意图。图5显示为本发明基于SOI的锗硅异质结双极晶体管的制作方法中进行两次离子注入形成集电区的示意图。图6显示为本发明基于SOI的锗硅异质结双极晶体管的制作方法中在集电区和隔离区上外延基区的示意图。图7显示为本发明基于SOI的锗硅异质结双极晶体管的制作方法中在基区上沉积第二多晶硅层的示意图。图8显示为本发明基于SOI的锗硅异质结双极晶体管的制作方法中对第二多晶硅层两侧分别进行离子注入的示意图。
图9显示为本发明基于SOI的锗硅异质结双极晶体管的制作方法中对经离子注入后的第二多晶硅层进行刻蚀形成发射极和基极的示意图。图10显示为本发明基于SOI的锗硅异质结双极晶体管的制作方法中制作包围发射极和基极的侧墙氧化层的示意图。图11显示为本发明基于SOI的锗硅异质结双极晶体管的制作方法中在集电区一端制作出集电极的示意图。元件标号说明I背衬底2埋氧化层
3有源区4隔离区5集电极6集电区61掺杂硅膜62重掺杂第一多晶娃层63第一多晶硅层7基区8发射极9基极10侧墙氧化层11顶层硅膜12第二多晶硅层
具体实施例方式以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式
加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。请参阅图I至图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本发明提供一种基于SOI的锗硅异质结双极晶体管，请参阅图1，显示为本发明基于SOI的锗硅异质结双极晶体管的结构示意图。如图所示，所述基于SOI的锗硅异质结双极晶体管包括背衬底I、位于背衬底I上的埋氧化层2以及形成于该埋氧化层上的有源区3和隔离区4 ;所述有源区3 —端形成有集电极5，其余部分形成集电区6，所述集电区6与所述隔离区4上形成有基区7，所述基区7上形成有发射极8和基极9，所述发射极8和基极9分别被侧墙氧化层10包围；所述集电区6包括掺杂硅膜61以及位于所述掺杂硅膜61下部的重掺杂第一多晶娃层62。
具体的，所述发射极8向所述基区7扩散形成有发射结。所述重掺杂第一多晶硅层62的厚度范围是1(T50 nm，本实施例中，其厚度优选为25 nm。具体地，所述基区为第一导电类型掺杂，所述设有第一多晶硅层的有源区为第二导电类型掺杂；所述基极采用第一导电类型重掺杂得到，所述集电极与发射极通过第二导电类型重掺杂得到。当第一导电类型为P型时，第二导电类型为N型，反之亦然，相应的，所述基于SOI的锗硅异质结双极晶体管可以为PNP型或NPN型。本发明还提供一种基于SOI的锗硅异质结双极晶体管的制作方法，请参阅图2至图11，显示为本发明的基于SOI的锗硅异质结双极晶体管的制作过程。需要指出的是，本发明的基于SOI的锗硅异质结双极晶体管的制作方法制作出的晶体管可以为PNP型或NPN型。本实施例中将以NPN型为例进行说明，对于PNP型，可以相应地调整以下各步骤中的掺杂类型得到。
本发明的基于SOI的锗硅异质结双极晶体管的制作方法包括以下步骤步骤1)，请参阅图2，如图所示，提供一自下而上依次为背衬底I、埋氧化层2和顶层硅膜11的SOI衬底；步骤2)，请参阅图3，如图所示，在所述顶层硅膜11位置处形成有源区3和隔离区
4。具体地,采用浅沟道隔离(shallow trench isolation,简称STI)工艺制作有源区3和隔离区4。步骤3)，请参阅图4，如图所示，对所述有源区3进行Si离子注入，并调整离子注入能量，在所述有源区3下部靠近埋氧化层2的位置形成第一多晶硅层63。具体的，Si离子的注入剂量范围是1Ε1Γ1Ε16 cnT2，本实施例中Si离子的注入剂量优选为1E15 cm—2。具体的，形成的第一多晶硅63的厚度范围是1(T50 nm，本实施例中最终形成厚度为25 nm的第一多晶娃层63。步骤4)，请参阅图5，如图所示，对设有所述第一多晶硅层63的有源区进行N型掺杂，形成集电区6。具体的，对设有所述第一多晶硅层63的有源区进行掺杂时采用两次离子注入，首先进行离子深注入，注入深度至所述第一多晶硅层63，形成重掺杂第一多晶硅层62，然后进行离子浅注入，注入深度至所述重掺杂第一多晶硅层62之上，形成掺杂硅膜61，所述重掺杂第一多晶娃层62与所述掺杂娃膜61形成集电区6。具体的，离子深注入采用As离子但不限于As离子，注入剂量高，为1E15 cm_2 ;离子浅注入采用P离子但不限于P离子，注入剂量低，为5E12 Cm—2。步骤5)，在所述集电区和隔离区上外延基区，并在所述基区上制作出发射极、基极及包围所述发射极和基极的侧墙氧化层，在所述集电区一端制作出集电极。具体地，基区的制作方法如下，请参阅图6，如图所示，在所述集电区6和隔离区4上外延P型GeSi : C结构，形成基区7，其中，基区7的P型掺杂采用B离子但不限于B离子，掺杂浓度为1E19 cm_3。具体的，制作发射极和基极的方法如下请参阅图疒图9，首先在所述基区7上沉积第二多晶硅层12 (如图7所示)，然后对所述第二多晶硅层12左侧进行N型重掺杂，右侧进行P型重掺杂(如图8所示)，最后进行刻蚀，所述第二多晶硅层12的左侧N型重掺杂区域形成发射极8，右侧P型重掺杂区域形成基极9。其中发射极8的掺杂采用As离子注入但不限于As离子，基极9的掺杂采用B离子但不限于B离子。发射极8会向基区7扩散，在交界处形成浅发射结。请参阅图10，如图所示，制作包围所述发射极8和基极9的侧墙氧化层10。请参阅图11，如图所示，在所述集电区6的一侧进行重掺杂，形成集电极5。所述集电极5的掺杂采用P离子但不限于P离子，形成N型重掺杂的集电极。需要指出的是，所述集电极5的形成并不限于最后一步，也可以在基区7、发射极
8、基极9或侧墙氧化层10的形成之前。综上所述，本发明的基于SOI的锗硅异质结双极晶体管及其制作方法利用高剂量的Si离子注入，在SOI的顶层硅膜与埋氧层交界的地方形成多晶硅，多晶硅层降低了集电极电阻，从而有效提高了基于SOI的SiGe HBT器件的截止频率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
权利要求
1.一种基于SOI的锗硅异质结双极晶体管，其特征在于包括背衬底、位于背衬底上的埋氧化层以及形成于该埋氧化层上的有源区和隔离区；所述有源区一端形成有集电极，其余部分形成集电区，所述集电区与所述隔离区上形成有基区，所述基区上形成有发射极和基极，所述发射极和基极分别被侧墙氧化层包围；所述集电区包括掺杂硅膜以及位于所述掺杂娃膜下部的重掺杂第一多晶娃层。
2.根据权利要求I所述的基于SOI的锗硅异质结双极晶体管，其特征在于所述发射极向基区扩散形成有浅发射结。
3.根据权利要求I所述的基于SOI的锗硅异质结双极晶体管，其特征在于所述重掺杂第一多晶硅层的厚度范围是1(T50 nm。
4.一种基于SOI的锗硅异质结双极晶体管的制作方法，其特征在于，包括以下步骤 1)提供一自下而上依次为背衬底、埋氧化层和顶层硅膜的SOI衬底； 2)在所述顶层硅膜位置处形成有源区和隔离区； 3)对所述有源区进行Si离子注入，在所述有源区下部靠近埋氧化层的位置形成第一多晶娃层; 4)对设有所述第一多晶硅层的有源区进行掺杂，形成集电区； 5)在所述集电区和隔离区上外延基区，并在所述基区上制作出发射极、基极及包围所述发射极和基极的侧墙氧化层，在所述集电区一端制作出集电极。
5.根据权利要求4所述的所述的基于SOI的锗硅异质结双极晶体管的制作方法，其特征在于于所述步骤4)中，对设有所述第一多晶硅层的有源区进行掺杂时采用两次离子注入，首先进行离子深注入，注入深度至所述第一多晶硅层，形成重掺杂第一多晶硅层，然后进行离子浅注入，注入深度至所述重掺杂第一多晶硅层之上，形成掺杂硅膜，所述重掺杂第一多晶娃层与所述掺杂娃膜形成集电区。
6.根据权利要求4所述的所述的基于SOI的锗硅异质结双极晶体管的制作方法，其特征在于于所述步骤5)中，通过在所述基区上沉积第二多晶硅层，然后对所述第二多晶硅层两侧分别进行离子注入，并进行刻蚀形成发射极和基极。
7.根据权利要求4所述的所述的基于SOI的锗硅异质结双极晶体管的制作方法，其特征在于所述基区为第一导电类型掺杂，所述设有第一多晶娃层的有源区为第二导电类型掺杂；所述基极采用第一导电类型重掺杂得到，所述集电极与发射极通过第二导电类型重掺杂得到。
8.根据权利要求4所述的所述的基于SOI的锗硅异质结双极晶体管的制作方法，其特征在于于所述步骤3)中Si离子的注入剂量范围是1Ε1Γ1Ε16 cm_2。
9.根据权利要求4所述的所述的基于SOI的锗硅异质结双极晶体管的制作方法，其特征在于所述第一多晶硅层的厚度范围是1(T50 nm。
10.根据权利要求4所述的所述的基于SOI的锗硅异质结双极晶体管的制作方法，其特征在于所述基区为第一导电类型掺杂的SiGe:C材料。
全文摘要
本发明提供一种基于SOI的锗硅异质结双极晶体管及其制作方法。该基于SOI的锗硅异质结双极晶体管，其包括背衬底、位于背衬底上的埋氧化层以及形成于该埋氧化层上的有源区和隔离区；所述有源区一端形成有集电极，其余部分形成集电区，所述集电区与所述隔离区上形成有基区，所述基区上形成有发射极和基极，所述发射极和基极分别被侧墙氧化层包围；所述集电区包括掺杂硅膜以及位于所述掺杂硅膜下部的重掺杂第一多晶硅层。本发明的基于SOI的锗硅异质结双极晶体管及其制作方法利用高剂量的Si离子注入，在SOI的顶层硅膜与埋氧层交界的地方形成多晶硅，多晶硅层降低了集电极电阻，从而有效提高了基于SOI的SiGeHBT器件的截止频率。
文档编号H01L29/737GK102916041SQ20121045819
公开日2013年2月6日 申请日期2012年11月15日 优先权日2012年11月15日
发明者罗杰馨, 陈静, 伍青青, 柴展, 余涛, 吕凯, 王曦 申请人:中国科学院上海微系统与信息技术研究所
技术领域：
本发明属于微电子与固体电子领域，涉及一种晶体管，特别是涉及一种基于SOI的锗硅异质结双极晶体管。
背景技术：
由于移动通信产业的迅猛发展，使得对射频集成电路(RF IC)的需求量大大增加，同时也成为一个竞争激烈的技术领域。集成了双极型晶体管(Bipolar JunctionTransistor,简称BJT )和互补金属氧化物半导体器件(Complementary Metal OxideSemiconductor，简称CMOS)的器件(BiCMOS)具有高的集成度以及兼备BJT和MOS两方面的优点，使得其在竞争激烈的射频集成电路领域大放异彩。 半导体工业已经寻找制造BiCMOS器件的解决办法长达数十年。普通体硅BiCMOS技术已被广泛采用。随着技术发展，现有体硅BiCMOS由于其固有特点在低耗高集成方面难以达到更高要求，因此锗娃(SiGe)技术和绝缘体上娃(Silicon-On-Insulator,简称S0I)技术应运而生，并得到了快速发展。CMOS采用薄的SOI衬底可以达到较低的功率和较高的速度。而锗硅(SiGe)技术克服了传统体硅技术高频性能差，以及GaAs技术工艺复杂、成本高的缺点，凭借其与体硅工艺的良好兼容性，及其高速、低噪声材料的优势而得到广泛的应用。而且SiGe技术与先进的CMOS工艺完全兼容，所以就形成了 SOI上SiGe-BiCMOS技术。异质结双极型晶体管(Hetero junction bipolar transistor,简称HBT)利用能带工程从根本上克服了常规双极结型晶体管(Bipolar Junction Transistor,简称BJT)所存在的内部矛盾，即提闻放大系数与提闻特征频率的矛盾，因此HBT可以实现超闻频率和超高速。SiGe-HBT与Si-BJT器件相比较，具有传输时间短、截止频率高、电流增益大、低温特性好等优点。然而，由于BiCMOS要求用较厚的集电区来降低其电阻，SOI上HBT存在的主要问题是大的集电区电阻，导致SOI上HBT的截止频率低。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于SOI的锗硅异质结双极晶体管，用于解决现有技术中集电区电阻高导致SOI上HBT的截止频率低的问题。为实现上述目的及其他相关目的，本发明提供一种基于SOI的锗硅异质结双极晶体管，包括背衬底、位于背衬底上的埋氧化层以及形成于该埋氧化层上的有源区和隔离区；所述有源区一端形成有集电极，其余部分形成集电区，所述集电区与所述隔离区上形成有基区，所述基区上形成有发射极和基极，所述发射极和基极分别被侧墙氧化层包围；所述集电区包括掺杂娃膜以及位于所述掺杂娃膜下部的重掺杂第一多晶娃层。可选地，所述发射极向基区扩散形成有浅发射结。可选地,所述重掺杂第一多晶娃层的厚度范围是10 50 nm。本发明还提供一种基于SOI的锗硅异质结双极晶体管的制作方法，包括以下步骤
I)提供一自下而上依次为背衬底、埋氧化层和顶层硅膜的SOI衬底；2)在所述顶层硅膜位置处形成有源区和隔离区；3)对所述有源区进行Si离子注入，在所述有源区下部靠近埋氧化层的位置形成
第一多晶娃层；4)对设有所述第一多晶硅层的有源区进行掺杂，形成集电区；5)在所述集电区和隔离区上外延基区，并在所述基区上制作出发射极、基极及包围所述发射极和基极的侧墙氧化层，在所述集电区一端制作出集电极。可选地，于所述步骤4)中，对设有所述第一多晶硅层的有源区进行掺杂时采用两次离子注入，首先进行离子深注入，注入深度至所述第一多晶硅层，形成重掺杂第一多晶硅层，然后进行离子浅注入，注入深度至所述重掺杂第一多晶硅层之上，形成掺杂硅膜，所述 重掺杂第一多晶娃层与所述掺杂娃膜形成集电区。可选地，于所述步骤5)中，通过在所述基区上沉积第二多晶硅层，然后对所述第二多晶硅层两侧分别进行离子注入，并进行刻蚀形成发射极和基极。可选地，所述基区为第一导电类型掺杂，所述设有第一多晶硅层的有源区为第二导电类型掺杂；所述基极采用第一导电类型重掺杂得到，所述集电极与发射极通过第二导电类型重掺杂得到。可选地,于所述步骤3)中Si离子的注入剂量范围是1E14 1E16 cm_2。可选地,所述第一多晶娃层的厚度范围是10 50 nm。可选地，所述基区为第一导电类型掺杂的SiGe = C材料。如上所述，本发明的基于SOI的锗硅异质结双极晶体管及其制作方法，具有以下有益效果利用高剂量的Si离子注入，在SOI的顶层硅膜与埋氧层交界的地方形成多晶硅，多晶硅层降低了集电极电阻，从而有效提高了基于SOI的SiGe HBT器件的截止频率。
图I显示为本发明基于SOI的锗硅异质结双极晶体管的结构示意图。图2显示为本发明基于SOI的锗硅异质结双极晶体管的制作方法中SOI衬底的示意图。图3显示为本发明基于SOI的锗硅异质结双极晶体管的制作方法中顶层硅膜位置处形成有源区和隔离区的示意图。图4显示为本发明基于SOI的锗硅异质结双极晶体管的制作方法中进行Si离子注入形成第一多晶硅层的示意图。图5显示为本发明基于SOI的锗硅异质结双极晶体管的制作方法中进行两次离子注入形成集电区的示意图。图6显示为本发明基于SOI的锗硅异质结双极晶体管的制作方法中在集电区和隔离区上外延基区的示意图。图7显示为本发明基于SOI的锗硅异质结双极晶体管的制作方法中在基区上沉积第二多晶硅层的示意图。图8显示为本发明基于SOI的锗硅异质结双极晶体管的制作方法中对第二多晶硅层两侧分别进行离子注入的示意图。
图9显示为本发明基于SOI的锗硅异质结双极晶体管的制作方法中对经离子注入后的第二多晶硅层进行刻蚀形成发射极和基极的示意图。图10显示为本发明基于SOI的锗硅异质结双极晶体管的制作方法中制作包围发射极和基极的侧墙氧化层的示意图。图11显示为本发明基于SOI的锗硅异质结双极晶体管的制作方法中在集电区一端制作出集电极的示意图。元件标号说明I背衬底2埋氧化层
3有源区4隔离区5集电极6集电区61掺杂硅膜62重掺杂第一多晶娃层63第一多晶硅层7基区8发射极9基极10侧墙氧化层11顶层硅膜12第二多晶硅层
具体实施例方式以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式
加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。请参阅图I至图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本发明提供一种基于SOI的锗硅异质结双极晶体管，请参阅图1，显示为本发明基于SOI的锗硅异质结双极晶体管的结构示意图。如图所示，所述基于SOI的锗硅异质结双极晶体管包括背衬底I、位于背衬底I上的埋氧化层2以及形成于该埋氧化层上的有源区3和隔离区4 ;所述有源区3 —端形成有集电极5，其余部分形成集电区6，所述集电区6与所述隔离区4上形成有基区7，所述基区7上形成有发射极8和基极9，所述发射极8和基极9分别被侧墙氧化层10包围；所述集电区6包括掺杂硅膜61以及位于所述掺杂硅膜61下部的重掺杂第一多晶娃层62。
具体的，所述发射极8向所述基区7扩散形成有发射结。所述重掺杂第一多晶硅层62的厚度范围是1(T50 nm，本实施例中，其厚度优选为25 nm。具体地，所述基区为第一导电类型掺杂，所述设有第一多晶硅层的有源区为第二导电类型掺杂；所述基极采用第一导电类型重掺杂得到，所述集电极与发射极通过第二导电类型重掺杂得到。当第一导电类型为P型时，第二导电类型为N型，反之亦然，相应的，所述基于SOI的锗硅异质结双极晶体管可以为PNP型或NPN型。本发明还提供一种基于SOI的锗硅异质结双极晶体管的制作方法，请参阅图2至图11，显示为本发明的基于SOI的锗硅异质结双极晶体管的制作过程。需要指出的是，本发明的基于SOI的锗硅异质结双极晶体管的制作方法制作出的晶体管可以为PNP型或NPN型。本实施例中将以NPN型为例进行说明，对于PNP型，可以相应地调整以下各步骤中的掺杂类型得到。
本发明的基于SOI的锗硅异质结双极晶体管的制作方法包括以下步骤步骤1)，请参阅图2，如图所示，提供一自下而上依次为背衬底I、埋氧化层2和顶层硅膜11的SOI衬底；步骤2)，请参阅图3，如图所示，在所述顶层硅膜11位置处形成有源区3和隔离区
4。具体地,采用浅沟道隔离(shallow trench isolation,简称STI)工艺制作有源区3和隔离区4。步骤3)，请参阅图4，如图所示，对所述有源区3进行Si离子注入，并调整离子注入能量，在所述有源区3下部靠近埋氧化层2的位置形成第一多晶硅层63。具体的，Si离子的注入剂量范围是1Ε1Γ1Ε16 cnT2，本实施例中Si离子的注入剂量优选为1E15 cm—2。具体的，形成的第一多晶硅63的厚度范围是1(T50 nm，本实施例中最终形成厚度为25 nm的第一多晶娃层63。步骤4)，请参阅图5，如图所示，对设有所述第一多晶硅层63的有源区进行N型掺杂，形成集电区6。具体的，对设有所述第一多晶硅层63的有源区进行掺杂时采用两次离子注入，首先进行离子深注入，注入深度至所述第一多晶硅层63，形成重掺杂第一多晶硅层62，然后进行离子浅注入，注入深度至所述重掺杂第一多晶硅层62之上，形成掺杂硅膜61，所述重掺杂第一多晶娃层62与所述掺杂娃膜61形成集电区6。具体的，离子深注入采用As离子但不限于As离子，注入剂量高，为1E15 cm_2 ;离子浅注入采用P离子但不限于P离子，注入剂量低，为5E12 Cm—2。步骤5)，在所述集电区和隔离区上外延基区，并在所述基区上制作出发射极、基极及包围所述发射极和基极的侧墙氧化层，在所述集电区一端制作出集电极。具体地，基区的制作方法如下，请参阅图6，如图所示，在所述集电区6和隔离区4上外延P型GeSi : C结构，形成基区7，其中，基区7的P型掺杂采用B离子但不限于B离子，掺杂浓度为1E19 cm_3。具体的，制作发射极和基极的方法如下请参阅图疒图9，首先在所述基区7上沉积第二多晶硅层12 (如图7所示)，然后对所述第二多晶硅层12左侧进行N型重掺杂，右侧进行P型重掺杂(如图8所示)，最后进行刻蚀，所述第二多晶硅层12的左侧N型重掺杂区域形成发射极8，右侧P型重掺杂区域形成基极9。其中发射极8的掺杂采用As离子注入但不限于As离子，基极9的掺杂采用B离子但不限于B离子。发射极8会向基区7扩散，在交界处形成浅发射结。请参阅图10，如图所示，制作包围所述发射极8和基极9的侧墙氧化层10。请参阅图11，如图所示，在所述集电区6的一侧进行重掺杂，形成集电极5。所述集电极5的掺杂采用P离子但不限于P离子，形成N型重掺杂的集电极。需要指出的是，所述集电极5的形成并不限于最后一步，也可以在基区7、发射极
8、基极9或侧墙氧化层10的形成之前。综上所述，本发明的基于SOI的锗硅异质结双极晶体管及其制作方法利用高剂量的Si离子注入，在SOI的顶层硅膜与埋氧层交界的地方形成多晶硅，多晶硅层降低了集电极电阻，从而有效提高了基于SOI的SiGe HBT器件的截止频率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
权利要求
1.一种基于SOI的锗硅异质结双极晶体管，其特征在于包括背衬底、位于背衬底上的埋氧化层以及形成于该埋氧化层上的有源区和隔离区；所述有源区一端形成有集电极，其余部分形成集电区，所述集电区与所述隔离区上形成有基区，所述基区上形成有发射极和基极，所述发射极和基极分别被侧墙氧化层包围；所述集电区包括掺杂硅膜以及位于所述掺杂娃膜下部的重掺杂第一多晶娃层。
2.根据权利要求I所述的基于SOI的锗硅异质结双极晶体管，其特征在于所述发射极向基区扩散形成有浅发射结。
3.根据权利要求I所述的基于SOI的锗硅异质结双极晶体管，其特征在于所述重掺杂第一多晶硅层的厚度范围是1(T50 nm。
4.一种基于SOI的锗硅异质结双极晶体管的制作方法，其特征在于，包括以下步骤 1)提供一自下而上依次为背衬底、埋氧化层和顶层硅膜的SOI衬底； 2)在所述顶层硅膜位置处形成有源区和隔离区； 3)对所述有源区进行Si离子注入，在所述有源区下部靠近埋氧化层的位置形成第一多晶娃层; 4)对设有所述第一多晶硅层的有源区进行掺杂，形成集电区； 5)在所述集电区和隔离区上外延基区，并在所述基区上制作出发射极、基极及包围所述发射极和基极的侧墙氧化层，在所述集电区一端制作出集电极。
5.根据权利要求4所述的所述的基于SOI的锗硅异质结双极晶体管的制作方法，其特征在于于所述步骤4)中，对设有所述第一多晶硅层的有源区进行掺杂时采用两次离子注入，首先进行离子深注入，注入深度至所述第一多晶硅层，形成重掺杂第一多晶硅层，然后进行离子浅注入，注入深度至所述重掺杂第一多晶硅层之上，形成掺杂硅膜，所述重掺杂第一多晶娃层与所述掺杂娃膜形成集电区。
6.根据权利要求4所述的所述的基于SOI的锗硅异质结双极晶体管的制作方法，其特征在于于所述步骤5)中，通过在所述基区上沉积第二多晶硅层，然后对所述第二多晶硅层两侧分别进行离子注入，并进行刻蚀形成发射极和基极。
7.根据权利要求4所述的所述的基于SOI的锗硅异质结双极晶体管的制作方法，其特征在于所述基区为第一导电类型掺杂，所述设有第一多晶娃层的有源区为第二导电类型掺杂；所述基极采用第一导电类型重掺杂得到，所述集电极与发射极通过第二导电类型重掺杂得到。
8.根据权利要求4所述的所述的基于SOI的锗硅异质结双极晶体管的制作方法，其特征在于于所述步骤3)中Si离子的注入剂量范围是1Ε1Γ1Ε16 cm_2。
9.根据权利要求4所述的所述的基于SOI的锗硅异质结双极晶体管的制作方法，其特征在于所述第一多晶硅层的厚度范围是1(T50 nm。
10.根据权利要求4所述的所述的基于SOI的锗硅异质结双极晶体管的制作方法，其特征在于所述基区为第一导电类型掺杂的SiGe:C材料。
全文摘要
本发明提供一种基于SOI的锗硅异质结双极晶体管及其制作方法。该基于SOI的锗硅异质结双极晶体管，其包括背衬底、位于背衬底上的埋氧化层以及形成于该埋氧化层上的有源区和隔离区；所述有源区一端形成有集电极，其余部分形成集电区，所述集电区与所述隔离区上形成有基区，所述基区上形成有发射极和基极，所述发射极和基极分别被侧墙氧化层包围；所述集电区包括掺杂硅膜以及位于所述掺杂硅膜下部的重掺杂第一多晶硅层。本发明的基于SOI的锗硅异质结双极晶体管及其制作方法利用高剂量的Si离子注入，在SOI的顶层硅膜与埋氧层交界的地方形成多晶硅，多晶硅层降低了集电极电阻，从而有效提高了基于SOI的SiGeHBT器件的截止频率。
文档编号H01L29/737GK102916041SQ20121045819
公开日2013年2月6日 申请日期2012年11月15日 优先权日2012年11月15日
发明者罗杰馨, 陈静, 伍青青, 柴展, 余涛, 吕凯, 王曦 申请人:中国科学院上海微系统与信息技术研究所
最新回复(0)