化合物半导体器件及其制造方法
专利名称：化合物半导体器件及其制造方法
技术领域：
本文所讨论的实施方案涉及化合物半导体器件、化合物半导体器件的制造方法
坐寸O
背景技术：
在使用化合物半导体器件的高功率和高频器件，具体地，包括氮化物如GaN的高电子迁移率晶体管(HEMT)中，由电流崩塌引起的导通电阻增加是公认的问题。出现由栅电极的漏极侧附近的电场集中引起的电流崩塌等。因此，已经研究了其中被称为场板的导电膜连接到源电极的结构以减少由电流崩塌等引起的导通电阻增加，以及进一步减小输出电流的降低。场板有时被称为源极壁。在该结构中，场板从源电极通过栅电极的上方，并且延伸到栅电极与漏电极之间的任意位置的上方，并且将接地电势施加给源电极和场板。根据该结构，控制了栅电极与漏电极之间的电场集中，并降低了栅电极的漏极侧边处的电场强度。因此抑制了电流崩塌。特别地，这对用于通信等的高频和高功率器件有效。然而，虽然减少了电流崩塌，但是另一方面，在使用场板的常规HEMT中增益也被降低。[专利文献I]日本公开特许公报号2001-60684。
发明内容
实施方案的一个目的是提供能够在抑制电流崩塌的同时获得高增益的化合物半导体器件以及其制造方法。根据本实施方案的一个方面，化合物半导体器件包括:衬底；形成在衬底上或上方的氮化物化合物半导体堆叠结构；和形成在化合物半导体堆叠结构上或上方的栅电极、源电极和漏电极。在化合物半导体堆叠结构的表面处形成有在俯视图中位于栅电极与漏电极之间的凹部。根据本实施方案的另一方面，制造化合物半导体器件的方法包括:在衬底上或上方形成氮化物化合物半导体堆叠结构；在化合物半导体堆叠结构上或上方形成栅电极、源电极和漏电极；以及在化合物半导体堆叠结构的表面处形成在俯视图中位于栅电极与漏电极之间的凹部。
图1是示出一个参考例的结构的截面图；图2A是示出根据第一实施方案的化合物半导体器件的结构的截面图；图2B是示出根据第一实施方案的化合物半导体器件的布局的视图；图3A至图3M是按照工艺顺序示出制造根据第一实施方案的化合物半导体器件的方法的截面图；图4是示出根据第二实施方案的化合物半导体器件的结构的截面图5A至图是按照工艺顺序示出制造根据第二实施方案的化合物半导体器件的方法的截面图；图6是示出根据第三实施方案的化合物半导体器件的结构的截面图；图7是示出根据第四实施方案的化合物半导体器件的结构的截面图；图8A至图8K是按照工艺顺序示出制造根据第四实施方案的化合物半导体器件的方法的截面图；图9是示出根据第五实施方案的化合物半导体器件的结构的截面图；图10是示出根据第六实施方案的化合物半导体器件的结构的截面图；图11是示出当向第五实施方案应用MIS结构时获得的结构的截面图；图12是示出当向第二实施方案应用MIS结构和栅极凹部时获得的结构的截面图；图13是示出根据第七实施方案的分立封装件的图；图14是示出根据第八实施方案的功率因子校正(PFC)电路的布线图；图15是示出根据第九实施方案的电源装置的布线图；图16是示出根据第十实施方案的高频放大器的布线图；图17A至图17C是示出第一实验的结果的视图；以及图18A至图18C是示出第二实验的结果的视图。
具体实施例方式本发明人对在传统HEMT中增益降低的原因进行了研究。结果，本发明人发现:如作为参考例在图1中示出的，在场板116与栅电极113之间的寄生电容Cgs和在场板116与漏电极114d之间的寄生电容Cds根据连接到源电极114s的场板116的存在而增加，并且这导致增益降低。注意，在参考例中，在衬底111上形成有缓冲层112a、电子传输层112b、电子供给层112c以及表面层112d。在电子传输层112b中与电子供给层112c边界的附近存在二维电子气(2DEG)。在缓冲层112a、电子传输层112b、电子供给层112c和表面层112d中形成有限定有源区域的元件隔离区域118。在表面层112d中形成有露出电子供给层112c的凹部131s和131d，在凹部131s中形成有源电极114s，在凹部131d中形成有漏电极114d。此夕卜，形成有覆盖表面层112d、源电极114s以及漏电极114d的绝缘膜119。在绝缘膜119中在源电极114s与漏电极114d之间的大致中间位置处形成有开口 133。经由开口 133与表面层112d接触的栅电极113形成在绝缘膜119上，此外，在绝缘膜119上形成有覆盖栅电极113的绝缘膜115。场板116连接至源电极114s，并且形成在绝缘膜115上。本发明人基于上述知识进行了努力研究，并且得到以下实施方案。(第一实施方案)首先，描述第一实施方案。图2A是示出根据第一实施方案的GaN基HEMT (化合物半导体器件)的结构的截面图。在第一实施方案中，例如，如图2A所示，在半绝缘SiC衬底等的衬底11上或上方形成有缓冲层12a、电子传输层12b、电子供给层12c以及表面层12d。缓冲层12a、电子传输层12b、电子供给层12c以及表面层12d包括在氮化物化合物半导体堆叠结构12中。缓冲层12a和电子传输层12b是其中例如没有掺杂杂质的GaN层(i_GaN层)，并且这两层的总厚度为约3 μ m。缓冲层12a防止存在于衬底11的表面处的晶格缺陷传播到电子传输层12b。电子供给层12c例如为η型AlGaN层(n-AlGaN层)，并且该层的厚度为约10nm。表面层12d例如为η型GaN层(n_GaN层)，并且该层的厚度为IOnm或更小。在电子传输层12b中与电子供给层12c的边界附近存在二维电子气(2DEG)。此外,在缓冲层12a、电子传输层12b、电子供给层12c和表面层12d中形成有限定有源区域的元件隔离区域18。在表面层12d中形成有露出电子供给层12c的凹部31s和31d，在凹部31s中形成有源电极14s，在凹部31d中形成有漏电极14d。此外，形成有覆盖表面层12d、源电极14s以及漏电极14d的绝缘膜19。例如，形成氮化硅膜作为绝缘膜19，并且，例如，该氮化硅膜的厚度为约50nm。在绝缘膜19中源电极14s与漏电极14b之间的大致中间位置处形成有开口 33。在绝缘膜19上形成有经由开口 33与表面层12d接触的栅电极13。此外，在绝缘膜19上形成有覆盖栅电极13的绝缘膜15。注意，栅电极13不是必须位于源电极14s与漏电极14d之间的中央。在本实施方案中，在表面层12d的表面处形成有在俯视图中在漏电极14d与栅电极13之间穿过的凹部32。绝缘膜19形成为进入凹部32。在上述构造的GaN基HEMT中，如图2A所示，凹部32形成在表面层12d的表面处，因此，不但耗尽层41在栅电极13附近扩展，而且耗尽层42在凹部32附近扩展。因此，在俯视图中在栅电极13与漏电极14d之间形成有电场集中区域。结果，电势降不但在栅电极13附近出现而且在凹部32附近出现，从而降低了栅电极13附近的电场强度。因此，由栅电极13附近的电子俘获而导致的耗尽层41的膨胀减少，从而电流崩塌得到抑制。如上所述，根据本实施方案，即使在没有设置场板的情况下，也可以抑制电流崩塌。由于不存在场板，因此，避免了寄生电容间Cgs和寄生电容Cds的增加，并且可以获得闻的增益。在从衬底11的表面侧观察时的布局例如如图2B所示。即，栅电极13、源电极14s和漏电极14d的平面形状为梳齿形状,并且源电极14s和漏电极14d交替地设置。此外，凹部32形成为在俯视图中在栅电极13与漏电极14d之间沿着与栅电极13和漏电极14d平行的方向延伸，并且在栅电极13与漏电极14d之间的区域被元件隔离区域18限定的元件区域中的凹部32分成两个部分。多个栅电极13通常彼此连接，多个源电极14s通常彼此连接以及多个漏电极14d通常彼此连接。可以通过应用如上所述的多指栅极结构来提高输出。接下来，描述制造根据第一实施方案的GaN基HEMT的方法。图3A至图3M是按照工艺顺序示出制造根据第一实施方案的GaN基HEMT的方法的截面图。首先，例如，如图3A所示，通过金属有机化学气相沉积(MOCVD)在如半绝缘SiC衬底等的衬底11上或上方外延地生长缓冲层12a、电子传输层12b、电子供给层12c和表面层12d。缓冲层12a、电子传输层12b、电子供给层12c和表面层12d包括在化合物半导体堆叠结构12中。接下来，将Ar选择性地注入到化合物半导体堆叠结构12，由此，如图3B所示，在化合物半导体堆叠结构12中以及衬底11的表面层部分中形成限定有源区域的元件隔离区域18。然后，如图3C所示，在化合物半导体堆叠结构12上形成在待形成源电极的区域处以及待形成漏电极的区域处具有开口 21a的光刻胶图案21。接着，如图3D所示，使用惰性气体和诸如Cl2气的氯气以光刻胶图案21作为掩模对表面层12d进行干法蚀刻以在表面层12d中形成凹部31s和31d。注意，关于凹部31s和31d的深度可以保留表面层12d的一部分或移除电子供给层12c的一部分。S卩，凹部31s和31d的深度不是必须与表面层12d的厚度匹配。接下来，如图3E所示，在凹部31s中形成源电极14s，并且在凹部31d中形成漏电极14d。在形成源电极14s和漏电极14d时，例如，首先，通过气相沉积法形成Ti层，并且通过气相沉积法在Ti层上形成Al层。Ti层的厚度为约20nm，并且Al层的厚度为约200nm。将用于形成凹部31s和31d的光刻胶图案21连同形成在光刻胶图案21上的Ti层和Al层一起移除掉。即，例如，将气相沉积和剥离技术用于形成源电极14s和漏电极14d。然后，以约550°C进行热处理，由此，源电极14s和漏电极14d与化合物半导体芯片堆叠结构12的表面(电子供给层12c的表面)形成欧姆接触。注意，用于剥离的光刻胶图案21可以与用于形成凹部31s和31d的光刻胶图案不同。例如，可以使用具有檐式结构的光刻胶。接着，如图3F所示，在化合物半导体堆叠结构12、源电极14s和漏电极14d上形成在待形成凹部32的区域处具有开口 22a的光刻胶图案22。例如，使用由住友化学株式会社(Sumitomo Chemical C0.,Ltd.)制造的PF1-32作为光刻胶图案22的材料。此外，在形成开口 22a时进行用于曝光的紫外线曝光，并且，例如，使用由东京应化公司(Tokyo OhkaKogyoC0., Ltd.)制造的NMD-W作为显影液。接下来，如图3G所示，以光刻胶图案22作为掩模进行干法蚀刻以在表面层12d的表面处形成凹部32。例如，在该干法蚀刻中使用Cl2气。凹部32的宽度例如为约500nm。在形成凹部32后移除光刻胶图案22。然后，如图3H所示，在化合物半导体堆叠结构12的整个表面处形成覆盖源电极14s和漏电极14d的绝缘膜19。例如，通过等离子CVD法形成作为绝缘膜19的氮化硅(SiN)膜。接下来，如图31所示，在绝缘膜19上形成在待形成用于栅电极的开口的区域处具有开口 23a的光刻胶图案23。例如，使用由住友化学株式会社制造的PF1-32作为光刻胶图案23的材料。此外，当形成开口 23a时进行用于曝光的紫外线曝光，并且，例如，使用由东京应化公司制造的NMD-W作为显影液。以光刻胶图案23作为掩模执行干法蚀刻以在绝缘膜19中形成开口 33。例如，在该干法蚀刻中使用SF6气体。开口 33的宽度例如为约600nm。在形成开口 33后移除光刻胶图案23。接着，如图3J所示，在绝缘膜19上形成具有用于栅电极的开口 24a的光刻胶图案24和具有比开口 24a窄的开口 25a的光刻胶图案25。例如，使用聚甲基戊二酰亚胺(PMGI)(例如，由美国的Micro-chem Inc.制造)作为光刻胶图案24的材料,并且,例如,使用由住友化学株式会社制造的PF1-32作为光刻胶图案25的材料。此外，当形成开口 24a和25a时进行用于曝光的紫外线曝光。并且，例如，使用由东京应化公司制造的NMD-W作为显影液。开口 25a的宽度例如为约1.5μπι。通过上述过程来获得檐式结构中的多层光刻胶。接下来，如图3Κ所示，在绝缘膜19上形成经由开口 33与表面层12d接触的栅电极13。例如，通过气体沉积法形成Ni层，并且当形成栅电极13时通过气相沉积法在栅电极上形成Au层。Ni层的厚度为约10nm，并且Au层的厚度为约300nm。
然后，如图3L所示，利用加热过的有机溶剂将光刻胶图案24和25连同其上的Ni层和Au层一起移除掉。即，例如，还使用气相沉积和剥离技术用于形成栅电极13。接着,如图3M所示,在绝缘膜19上形成覆盖栅电极13的绝缘膜15。例如,通过等离子CVD法形成氮化硅(SiN)膜作为绝缘膜15。根据需要形成保护膜、导线等，由此完成GaN基HEMT (半导体器件)。注意，没有具体限制凹部32的深度，但是，优选地，表面层12d在凹部32的底部处保留。当表面层12d没有在凹部32的底部处保留，即，当凹部32达到电子供给层12c时，可能出现电子供给层12c的表面的改变等，并且如果改变发生则存在出现电荷的陷阱能级的情况。当表面层12d在凹部32的底部处保留时，可抑制陷阱能级的出现并且进一步改善电流崩塌。(第二实施方案)接下来，描述第二实施方案，图4是示出根据第二实施方案的GaN基HEMT (化合物半导体器件)的结构的截面图。在第二实施方案中，如图4所示，在表面层12d处形成有深度彼此不同的两个凹部32a和32b。注意，与凹部32 —样，凹部32a和32b形成为在俯视图中在栅电极13与漏电极14d之间沿着与栅电极13和漏电极14d平行的方向延伸。凹部32a和32b沿着连接栅电极13和漏电极14d的方向彼此连续。定位在漏电极14d侧的凹部32a比定位在栅电极13侧的凹部32b深。可以认为凹部32a和32b的组合是具有在连接栅电极13和漏电极14d的方向上的深度互相不同的台阶的一个凹部。其他构造与第一实施方案的构造相同。根据如上所述的第二实施方案，如图4所示，与第一实施方案相比，耗尽层42的梯度是适中的。因此，与第一实施方案相比，电场的梯度适度地改变。当电场的梯度相对地陡峭时，存在以下情况:电子被化合物半导体堆叠结构12的表面等处的陷阱在该表面的周界处捕获，并且这引起了导通电阻的增加。另一方面，根据第二实施方案，可以抑制如上所述的电子捕获以及导通电阻增加。接下来，描述制造根据第二实施方案的GaN基HEMT的方法。图5A至图是按照工艺顺序示出制造根据第二实施方案的GaN基HEMT的方法的截面图。首先，与第一实施方案(图3E) —样，进行直到形成源电极14s和漏电极14d的过程。接着，如图5A所示，在化合物半导体堆叠结构12、源电极14s和漏电极14d上形成在待形成凹部32a和32b的区域处具有开口 26a的光刻胶图案26。例如，使用由住友化学株式会社制造的PF1-32作为光刻胶图案26的材料。此外，当形成开口 26a时进行用于暴露的紫外线曝光。并且，例如，使用由东京应化公司制造的NMD-W作为显影液。然后，如图5B所示，以光刻胶图案26作为掩模执行干法蚀刻，由此在表面层12d的表面处形成凹部32b'。例如，在该干法蚀刻中使用Cl2气。凹部32b'的宽度例如为约lOOOnm。在形成了凹部32b'后移除光刻胶图案26。接着，如图5C所示，在化合物半导体堆叠结构12、源电极14s以及漏电极14d上形成具有在待形成凹部32a的区域处的开口 27a的光刻胶图案27。例如，使用由住友化学株式会社制造的PF1-32作为光刻胶图案27的材料。此外，当形成开口 27a时进行用于曝光的紫外线曝光。并且，例如，使用由东京应化公司制造的NMD-W作为显影液。接下来，如图所示，以光刻胶图案27作为掩模进行干法蚀刻以使得凹部32b'更深并且形成凹部32a。例如，在干法蚀刻中使用Cl2气。凹部32a的宽度例如为约500nm。在形成凹部32a后移除光刻胶图案27。凹部32b'的剩余部分为凹部32b。接着，与第一实施方案一样进行形成绝缘膜19之后的工艺。由此，完成GaN基HEMT (半导体器件)。如上所述，通过执行两次光刻胶掩模的形成以及干法蚀刻等形成凹部32a和32b来代替形成凹部32，例如，以制造根据第二实施方案的化合物半导体器件。注意，没有具体地限制凹部32a和32b的深度。但是，优选地，表面层12d在比凹部32b深的凹部32a的底部处保留。当表面层12d没有在凹部32a的底部处保留，S卩，当凹部32a达到电子传输层12c时，可能发生电子供给层12c的表面的改变等，并且如果发生改变则存在出现电荷的陷阱能级的情况。当表面层12d在凹部32a的底部处保留时可抑制陷阱能级的出现并且进一步改善电流崩塌。(第三实施方案)接下来，描述第三实施方案。图6是示出根据第三实施方案的GaN基HEMT(化合物半导体器件)的结构的截面图。在第三实施方案中，如图6所示，在表面层12d处形成有两个凹部32c和32d。注意，与凹部32 —样，凹部32c和32d形成为在俯视图中在栅电极13与漏电极14d之间沿着与栅电极13和漏电极14d平行的方向延伸。凹部32c和32d沿着连接栅电极13和漏电极14d的方向彼此分开。可以认为凹部32c和32d的组合是包括有沿着连接栅电极13和漏电极14d的方向分离成多个部分的一个凹部。其他构造与第一实施方案的构造相同。根据上述的第三实施方案，如图6所示，相比第一实施方案，耗尽层42的梯度适中。因此，与第二实施方案一样，根据第三实施方案可以抑制电子的捕获和导通电阻的增加。注意，例如，可以形成凹部32c和32d替代凹部32以制造根据第三实施方案的化合物半导体器件。凹部32c和32d的深度可以彼此相同或彼此不同。当凹部32c和32d的深度彼此相同时，形成光刻胶掩模的、干法蚀刻等的次数可以与以前形成凹部32时的情况相同。(第四实施方案)接下来，描述第四实施方案。图7是示出根据第四实施方案的GaN基HEMT(化合物半导体器件)的结构的截面图。在第四实施方案中，如图7所示，在表面层12d中包括有下层12dl、中间层12d2和上层12d3。下层12dl例如为没有掺杂杂质的GaN层(i_GaN层)。中间层12d2例如为没有惨杂杂质的AlGaN层(i_AlGa层)。上层12d3例如为没有惨杂杂质的GaN层(i_GaN层)。与第二实施方案一样，深度彼此不同的两个凹部32a和32b形成在表面层12d处。例如，凹部32a的深度比上层12d3和中间层12d2的总厚度大，而且比上层12d3、中间层12d2和下层12dl的总厚度小。此外,例如，凹部32b的深度基本等于上层12d3和中间层12d2的总厚度。此外，在上层12d3和中间层12d2中形成栅极凹部34，并且栅电极13经由栅极凹部34与下层12dl接触。其他构造与第一实施方案的构造相同。在如上所述构造的GaN基HEMT中，受包括在表面层12d中的下层12dl、中间层12d2和上层12d3影响，相比第二实施方案，凹部32a和32b的下方与凹部32a和32b的周边之间的薄层电阻之差大。因此，更容易出现由耗尽层42引起的压降。因此，根据第四实施方案，可以通过将电场有效地集中在凹部32a和32b下方来进一步抑制电流崩塌。注意,可以将第四实施方案的表面层12d应用于第一实施方案和第三实施方案。接下来，描述制造根据第四实施方案的GaN基HEMT的方法。图8A至图8K是按照工艺顺序示出制造根据第四实施方案的GaN基HEMT的方法的截面图。首先，如图8A所示，例如，通过MOCVD法在如半绝缘SiC衬底上或上方外延地生长缓冲层12a、电子传输层12b、电子供给层12c、下层12dl、中间层12d2和上层12d3。下层12dl、中间层12d2和上层12d3包括在表面层12d中并且缓冲层12a、电子传输层12b、电子供给层12c和表面层12d包括在化合物半导体堆叠结构12中。接下来，如图8B所示，将Ar选择性地注入到化合物半导体堆叠结构12，因此，在化合物半导体堆叠结构12和衬底11的表面层部分中形成了限定有源区域的元件隔离区域18。然后,如图8C所不,与第一实施方案一样,形成源电极14s和漏电极14d。接着，如图8D所示，在化合物半导体堆叠结构12、源电极14s和漏电极14d上形成在待形成凹部32a和32b的区域处具有开口 26a的光刻胶图案26。接下来，如图8E所示，以光刻胶图案26作为掩模对上层12d3和中间层12d2进行干法蚀刻以在表面层12d的表面处形成凹部32b'。凹部32b'的宽度例如为约lOOOnm。在形成凹部32b'后移除光刻胶图案26。然后，如图8F所示，在化合物半导体堆叠结构12、源电极14s和漏电极14d上形成在待形成凹部32a的区域处具有开口 27a的光刻胶图案27。接着，如图SG所示，以光刻胶图案27作为掩模对下层12dl进行干法蚀刻以使得凹部32b'更深并且形成凹部32a。凹部32a的宽度例如为约500nm。在形成凹部32a后移除光刻胶图案27。凹部32b'的剩余部分是凹部32b。接下来，如图8H所示，在化合物半导体堆叠结构12的整个表面处形成覆盖源电极14s和漏电极14d的绝缘膜19。然后，如图81所示，在绝缘膜19上形成具有在待形成用于栅电极的开口的区域处具有开口 23a的光刻胶图案23。以光刻胶图案23作为掩模进行干法蚀刻以在绝缘膜19中形成开口 33。开口 33的宽度例如为约600nm。接着，如图8J所示，以光刻胶图案23作为掩模进行干法蚀刻以在上层12d3和中间层12d2中形成栅极凹部34。例如，在该干法蚀刻中使用C12气。在形成栅极凹部34后移除光刻胶图案23。接下来，如图8K所示。与第一实施方案相同，形成栅电极13和绝缘膜15。根据需要形成保护膜、布线等以完成GaN基HEMT (半导体器件)。(第五实施方案)接下来，描述第五实施方案。图9是示出根据第五实施方案的GaN基HEMT(化合物半导体器件)的结构的截面图。在第五实施方案中，如图9所示，栅极凹部34形成为比第四实施方案中的栅极凹部34深以到达电子供给层12c的一部分。其他的构造与第四实施方案的构造相同。
在如上所述构造的GaN基HEMT中，耗尽层41扩展到其中在电子传输层12b的表面附近存在2DEG的区域。从而，GaN基HEMT可以以增强模式操作。注意，例如，形成栅极凹部34的蚀刻时间比在第五实施方案中的对应的蚀刻时间长以制造根据第五实施方案的化合物半导体器件。此外，可以将第五实施方案的栅极凹部34应用于第一至第三实施方案。(第六实施方案)接下来，描述第六实施方案。图10是示出根据第六实施方案的GaN基HEMT (化合物半导体器件)的结构的截面图。在第一实施方案中在栅电极13与化合物半导体堆叠结构12之间形成有肖特基结。另一方面，绝缘膜19位于栅电极13与化合物半导体堆叠结构12之间，并且绝缘膜19用作第六实施方案中的栅极绝缘膜。即，在绝缘膜19中不形成开口 33，并且使用MIS型结构。与上述第一实施方案相同，根据第六实施方案可以在避免寄生电容增加的同时抑制电流崩塌。注意，没有具体地限制绝缘膜19的材料，但是，例如，优选氧化物、氮化物或者S1、Al、Hf、Zr、T1、Ta或W的氧氮化物，并且特别地优选Al氧化物。此外，绝缘膜19的厚度为2nm至200nm,例如，为约10nm。此外，可以将如上所述的MIS型结构应用于第二至第五实施方案。例如，将不进行开口 33的形成以获得包括在如上所述MIS型结构中的绝缘膜19。图11示出了在将MIS结构应用于第五实施方案时所获得的结构，并且图12示出了在将MIS结构和栅极凹部应用于第二实施方案时所获得的结构。(第七实施方案)第七实施方案涉及包括有GaN基HEMT的化合物半导体器件的分立封装件。图13是示出根据第七实施方案的分立封装件的视图。在第七实施方案中，如图13所示，使用管芯粘合剂234如钎料来将根据第一至第六实施方案中任一项的化合物半导体器件的HEMT芯片210的背表面固定在焊盘(芯片焊垫)233上。导线235d如Al导线的一端接合至连接有漏电极14d的漏电极焊垫226d，并且导线235d的另一端接合至与焊盘233为一体的漏电极引线232d。导线235s如Al导线的一端接合到连接有源电极14s的源电极焊垫226s，并且导线235s的另一端接合到与焊接区233分离开的源电极引线232s。导线235g如Al导线的一端接合到连接至栅电极13的栅电极焊垫226g，并且导线235g的另一端接合到与焊接区233分离开的栅电极引线232g。使用模制树脂231来对焊接区233、HEMT芯片210等进行封装，以使栅电极导线232g的一部分、漏电极导线232d的一部分以及源电极导线232s的一部分向外突出。例如，可以通过下面的程序制造分立封装件。首先，使用管芯粘合剂234如钎料将HEMT芯片210接合至引线框的焊盘233。接下来，使用导线235g、235d以及235s，通过导线接合分别将栅电极焊垫226g连接到引线框的栅电极引线232g，将漏电极焊垫226d连接到引线框的漏电极引线232d以及将源电极焊垫226s连接到引线框的源电极引线232s。通过传递模制来进行使用模制树脂231的模制。然后将引线框切掉。(第八实施方案)
接下来，将说明第八实施方案。第八实施方案涉及配备有包括GaN基HEMT的化合物半导体器件的PFC (功率因子校正)电路。图14是示出根据第八实施方案的PFC电路的布线图。PFC电路250包括开关元件(晶体管)251、二极管252、扼流圈253、电容器254和255、二极管电桥256以及AC电源(AC) 257。开关元件251的漏电极、二极管252的阳极端子以及扼流圈253的一个端子彼此连接。开关元件251的源电极、电容器254的一个端子以及电容器255的一个端子彼此连接。电容器254的另一个端子和扼流圈253的另一个端子彼此连接。电容器255的另一个端子和二极管252的阴极端子彼此连接。栅极驱动器连接到开关元件251的栅电极。AC 257经由二极管电桥256连接在电容器254的两个端子之间。DC电源(DC)连接在电容器255的两个端子之间。在本实施方案中，将根据第一至第六实施方案中任一项的化合物半导体器件用作开关元件251。在制造PFC电路250的过程中，例如使用如钎料将开关元件251和扼流圈253等连接到二极管252。(第九实施方案)接下来，将说明第九实施方案，第九实施方案涉及配备有包括GaN基HEMT的化合物半导体器件的电源装置。图15是示出根据第九实施方案的电源装置的布线图。电源装置包括高压一次侧电路261、低压二次侧电路262以及设置在一次侧电路261与二次侧电路262之间的变压器263。一次侧电路261包括根据第八实施方案的PFC电路250，以及连接在PFC电路250中的电容器255的两个端子之间的可以是例如全电桥逆变器电路260的逆变器电路。全电桥逆变器电路260包括多个(在本实施方案中为4个)开关元件264a、264b、264c以及264d。—次侧电路262包括多个(在本实施方案中为3个)开关兀件265a、265b以及265c。在实施方案中，将根据第一至第六实施方案中任一个实施方案的化合物半导体器件用于PFC电路250的开关元件251，并且用于全电桥逆变器电路260的开关元件264a、264b,264c以及264d。PFC电路250和全电桥逆变器电路260是一次侧电路261的部件。另一方面，将硅基的普通MIS-FET (场效应管)用于二次侧电路262的开关元件265a、265b以及265c。(第十实施方案)接下来，将说明第十实施方案。第十实施方案涉及配备有包括GaN基HEMT的化合物半导体器件的高频放大器。图16是示出根据第十实施方案的高频放大器的布线图。高频放大器包括数字预失真电路271、混频器272a和272b、以及功率放大器273。数字预失真电路271补偿输入信号中的非线性失真。混频器272a将AC信号与非线性失真已经得到补偿的输入信号进行混合。功率放大器273包括根据第一至第六实施方案中任一实施方案的化合物半导体器件，并且对与AC信号混合的输入信号进行放大。在实施方案示出的示例中，在切换时，可以通过混频器272b将输出侧的信号与AC信号混合，并且可以将该混合的信号传送回数字预失真电路271。没有具体地限制用于化合物半导体堆叠结构的化合物半导体层的组成，可以使用GaN、AlN和InN等。也可以使用它们的混合晶体。栅电极、源电极和漏电极的结构不限于上述实施方案中的构造。例如，它们可以由单一层来构造。形成这些电极的方法不限于剥离工艺。只要可获得欧姆特性，就可以省略源电极和漏电极形成之后的退火。可以对栅电极进行退火。在实施方案中，衬底可以是碳化硅(SiC)衬底，蓝宝石衬底、硅衬底、GaN衬底、GaAs衬底等。衬底可以为导电衬底、半绝缘衬底以及绝缘衬底中的任何一种。每层的厚度、材料等可以不限于上述的实施方案。接下来，描述由本发明人实施的实验。(第一实验)在第一实验中，测量图1中示出的参考例、第一实施方案以及第二实施方案的三端特性。在图17A至图17C中示出了结果。图17A示出参考例的三端特性，图17B示出第一实施方案的三端特性，图17C示出第二实施方案的三端特性。此外，这些图的横轴表示源极-漏极电压Vds,这些图的纵轴表示源极-漏极电流Ids。如图17A至图17C所示，与参考例相比，第一实施方案和第二实施方案中的电流崩塌被显著地抑制。此外，从S参数的测量结果也证明了寄生电阻Cgs和寄生电阻Cds几乎降低了 一半。(第二实验)在第二实验中，实施涉及电子浓度分布的模拟。图18A示出关于与第一实施方案对应的形成了单一凹部32的结构(参考图2A)的结果。图18B示出关于与第三实施方案对应的连续地形成深度彼此不同的两个凹部32a和32b的结构(参考图4)的结果。图18C示出关于与第三实施方案对应的形成彼此分开的两个凹部32c和32d的结构(参考图6)的结果。图18A至图18C中的粗线表示来自化合物半导体层的表面的电子浓度为IXlO13cnT3的区域的深度，并且粗线的梯度与电场强度有关。根据模拟结果明显可见:与对应于第一实施方案的结构相比，对应于第二和第三实施方案的结构有助于电场强度的降低。根据上述的化合物半导体器件等，在化合物半导体堆叠结构的表面形成合适的凹部，因此，可以在抑制电流崩塌的同时获得高增益。
权利要求
1.一种化合物半导体器件，包括: 衬底； 形成在所述衬底上或上方的氮化物化合物半导体堆叠结构；以及 形成在所述化合物半导体堆叠结构上或上方的栅电极、源电极和漏电极， 其中在所述化合物半导体堆叠结构的表面处形成有在俯视图中位于所述栅电极与所述漏电极之间的凹部。
2.根据权利要求1所述的化合物半导体器件，其中所述化合物半导体堆叠结构包括: 氮化物电子传输层； 形成在所述电子传输层上或上方的氮化物电子供给层；以及 形成在所述电子供给层上或上方的氮化物表面层， 其中所述凹部形成在所述表面层处。
3.根据权利要求2所述的化合物半导体器件，其中 所述表面层包括GaN层，以及 所述GaN层出现在所述凹部的底表面处。
4.根据权利要求1至3中任一项所述的化合物半导体器件，其中在所述凹部处沿着连接所述栅电极和所述漏电极的方向存在深度彼此不同的台阶。
5.根据权利要求1至3中任一项所述的化合物半导体器件，其中所述凹部形成为沿着连接所述栅电极和所述漏电极的方向被分成多个部分。
6.根据权利要求2或3所述的化合物半导体器件，其中所述表面层包括: GaN下层； 形成在所述下层上的AlGaN中间层；以及 形成在所述中间层上的GaN上层。
7.根据权利要求1至3中任一项所述的化合物半导体器件，其中 在所述化合物半导体堆叠结构的表面处形成有栅极凹部，以及 所述栅电极的一部分位于所述栅极凹部中。
8.根据权利要求1至3中任一项所述的化合物半导体器件，还包括形成在所述栅电极与所述化合物半导体堆叠结构之间的栅极绝缘膜。
9.根据权利要求1至3中任一项所述的化合物半导体器件，其中所述凹部在俯视图中将在所述栅电极与所述漏电极之间的区域分为两个部分。
10.一种电源装置，包括: 化合物半导体器件，所述化合物半导体器件包括: 衬底； 形成在所述衬底上或上方的氮化物化合物半导体堆叠结构；以及 形成在所述化合物半导体堆叠结构上或上方的栅电极、源电极和漏电极， 其中在所述化合物半导体堆叠结构的表面处形成有在俯视图中位于所述栅电极与所述漏电极之间的凹部。
11.一种放大器，包括: 化合物半导体器件，所述化合物半导体器件包括: 衬底；形成在所述衬底上或上方的氮化物化合物半导体堆叠结构；以及 形成在所述化合物半导体堆叠结构上或上方的栅电极、源电极和漏电极， 其中在所述化合物半导体堆叠结构的表面处形成有在俯视图中位于所述栅电极与所述漏电极之间的凹部。
12.一种制造化合物半导体器件的方法，包括: 在衬底上或上方形成氮化物化合物半导体堆叠结构； 在所述化合物半导体堆叠结构上或上方形成栅电极、源电极和漏电极；以及在所述化合物半导体堆叠结构的表面处形成在俯视图中位于所述栅电极与所述漏电极之间的凹部。
13.根据权利要求12所述的制造化合物半导体器件的方法，其中所述形成化合物半导体堆叠结构包括: 形成氮化物电子传输层； 在所述电子传输层上或上方形成氮化物电子供给层；以及 在所述电子供给层上或上方形成氮化物表面层， 其中在所述表面层处形成所述凹部。
14.根据权利要求13所述的制造化合物半导体器件的方法，其中 形成GaN层作 为所述表面层，以及 在形成所述凹部时在所述凹部的底面处保留所述GaN层。
15.根据权利要求12至14中任一项所述的制造化合物半导体器件的方法，其中对所述凹部设置沿着连接所述栅电极和所述漏电极的方向的深度彼此不同的台阶。
16.根据权利要求12至14中任一项所述的制造化合物半导体器件的方法，其中所述凹部形成为沿着连接所述栅电极和所述漏电极的方向被分成多个部分。
17.根据权利要求13或14所述的制造化合物半导体器件的方法，其中所述形成表面层包括: 形成GaN下层； 在所述下层上形成AlGaN中间层； 在所述中间层上形成GaN上层。
18.根据权利要求12至14中任一项所述的制造化合物半导体器件的方法，还包括在所述化合物半导体堆叠结构的表面处形成栅极凹部，其中所述栅电极的一部分位于所述栅极凹部中。
19.根据权利要求12至14中任一项所述的制造化合物半导体器件的方法，还包括形成位于所述栅电极与所述化合物半导体堆叠结构之间的栅极绝缘膜。
20.根据权利要求12至14中任一项所述的制造化合物半导体器件的方法，其中所述凹部形成为在俯视图中将所述栅电极与所述漏电极之间的区域分为两个部分。
全文摘要
本发明涉及化合物半导体器件及其制造方法。化合物半导体器件的一个实施方案包括衬底；形成在衬底上或上方的氮化物化合物半导体堆叠结构；以及形成在化合物半导体堆叠结构上或上方的栅电极、源电极和漏电极。在化合物半导体堆叠结构的表面处形成有在俯视图中位于栅电极与漏电极之间的凹部。
文档编号H01L21/335GK103151370SQ201210458928
公开日2013年6月12日 申请日期2012年11月14日 优先权日2011年12月7日
发明者牧山刚三 申请人:富士通株式会社
技术领域：
本文所讨论的实施方案涉及化合物半导体器件、化合物半导体器件的制造方法
坐寸O
背景技术：
在使用化合物半导体器件的高功率和高频器件，具体地，包括氮化物如GaN的高电子迁移率晶体管(HEMT)中，由电流崩塌引起的导通电阻增加是公认的问题。出现由栅电极的漏极侧附近的电场集中引起的电流崩塌等。因此，已经研究了其中被称为场板的导电膜连接到源电极的结构以减少由电流崩塌等引起的导通电阻增加，以及进一步减小输出电流的降低。场板有时被称为源极壁。在该结构中，场板从源电极通过栅电极的上方，并且延伸到栅电极与漏电极之间的任意位置的上方，并且将接地电势施加给源电极和场板。根据该结构，控制了栅电极与漏电极之间的电场集中，并降低了栅电极的漏极侧边处的电场强度。因此抑制了电流崩塌。特别地，这对用于通信等的高频和高功率器件有效。然而，虽然减少了电流崩塌，但是另一方面，在使用场板的常规HEMT中增益也被降低。[专利文献I]日本公开特许公报号2001-60684。
发明内容
实施方案的一个目的是提供能够在抑制电流崩塌的同时获得高增益的化合物半导体器件以及其制造方法。根据本实施方案的一个方面，化合物半导体器件包括:衬底；形成在衬底上或上方的氮化物化合物半导体堆叠结构；和形成在化合物半导体堆叠结构上或上方的栅电极、源电极和漏电极。在化合物半导体堆叠结构的表面处形成有在俯视图中位于栅电极与漏电极之间的凹部。根据本实施方案的另一方面，制造化合物半导体器件的方法包括:在衬底上或上方形成氮化物化合物半导体堆叠结构；在化合物半导体堆叠结构上或上方形成栅电极、源电极和漏电极；以及在化合物半导体堆叠结构的表面处形成在俯视图中位于栅电极与漏电极之间的凹部。
图1是示出一个参考例的结构的截面图；图2A是示出根据第一实施方案的化合物半导体器件的结构的截面图；图2B是示出根据第一实施方案的化合物半导体器件的布局的视图；图3A至图3M是按照工艺顺序示出制造根据第一实施方案的化合物半导体器件的方法的截面图；图4是示出根据第二实施方案的化合物半导体器件的结构的截面图5A至图是按照工艺顺序示出制造根据第二实施方案的化合物半导体器件的方法的截面图；图6是示出根据第三实施方案的化合物半导体器件的结构的截面图；图7是示出根据第四实施方案的化合物半导体器件的结构的截面图；图8A至图8K是按照工艺顺序示出制造根据第四实施方案的化合物半导体器件的方法的截面图；图9是示出根据第五实施方案的化合物半导体器件的结构的截面图；图10是示出根据第六实施方案的化合物半导体器件的结构的截面图；图11是示出当向第五实施方案应用MIS结构时获得的结构的截面图；图12是示出当向第二实施方案应用MIS结构和栅极凹部时获得的结构的截面图；图13是示出根据第七实施方案的分立封装件的图；图14是示出根据第八实施方案的功率因子校正(PFC)电路的布线图；图15是示出根据第九实施方案的电源装置的布线图；图16是示出根据第十实施方案的高频放大器的布线图；图17A至图17C是示出第一实验的结果的视图；以及图18A至图18C是示出第二实验的结果的视图。
具体实施例方式本发明人对在传统HEMT中增益降低的原因进行了研究。结果，本发明人发现:如作为参考例在图1中示出的，在场板116与栅电极113之间的寄生电容Cgs和在场板116与漏电极114d之间的寄生电容Cds根据连接到源电极114s的场板116的存在而增加，并且这导致增益降低。注意，在参考例中，在衬底111上形成有缓冲层112a、电子传输层112b、电子供给层112c以及表面层112d。在电子传输层112b中与电子供给层112c边界的附近存在二维电子气(2DEG)。在缓冲层112a、电子传输层112b、电子供给层112c和表面层112d中形成有限定有源区域的元件隔离区域118。在表面层112d中形成有露出电子供给层112c的凹部131s和131d，在凹部131s中形成有源电极114s，在凹部131d中形成有漏电极114d。此夕卜，形成有覆盖表面层112d、源电极114s以及漏电极114d的绝缘膜119。在绝缘膜119中在源电极114s与漏电极114d之间的大致中间位置处形成有开口 133。经由开口 133与表面层112d接触的栅电极113形成在绝缘膜119上，此外，在绝缘膜119上形成有覆盖栅电极113的绝缘膜115。场板116连接至源电极114s，并且形成在绝缘膜115上。本发明人基于上述知识进行了努力研究，并且得到以下实施方案。(第一实施方案)首先，描述第一实施方案。图2A是示出根据第一实施方案的GaN基HEMT (化合物半导体器件)的结构的截面图。在第一实施方案中，例如，如图2A所示，在半绝缘SiC衬底等的衬底11上或上方形成有缓冲层12a、电子传输层12b、电子供给层12c以及表面层12d。缓冲层12a、电子传输层12b、电子供给层12c以及表面层12d包括在氮化物化合物半导体堆叠结构12中。缓冲层12a和电子传输层12b是其中例如没有掺杂杂质的GaN层(i_GaN层)，并且这两层的总厚度为约3 μ m。缓冲层12a防止存在于衬底11的表面处的晶格缺陷传播到电子传输层12b。电子供给层12c例如为η型AlGaN层(n-AlGaN层)，并且该层的厚度为约10nm。表面层12d例如为η型GaN层(n_GaN层)，并且该层的厚度为IOnm或更小。在电子传输层12b中与电子供给层12c的边界附近存在二维电子气(2DEG)。此外,在缓冲层12a、电子传输层12b、电子供给层12c和表面层12d中形成有限定有源区域的元件隔离区域18。在表面层12d中形成有露出电子供给层12c的凹部31s和31d，在凹部31s中形成有源电极14s，在凹部31d中形成有漏电极14d。此外，形成有覆盖表面层12d、源电极14s以及漏电极14d的绝缘膜19。例如，形成氮化硅膜作为绝缘膜19，并且，例如，该氮化硅膜的厚度为约50nm。在绝缘膜19中源电极14s与漏电极14b之间的大致中间位置处形成有开口 33。在绝缘膜19上形成有经由开口 33与表面层12d接触的栅电极13。此外，在绝缘膜19上形成有覆盖栅电极13的绝缘膜15。注意，栅电极13不是必须位于源电极14s与漏电极14d之间的中央。在本实施方案中，在表面层12d的表面处形成有在俯视图中在漏电极14d与栅电极13之间穿过的凹部32。绝缘膜19形成为进入凹部32。在上述构造的GaN基HEMT中，如图2A所示，凹部32形成在表面层12d的表面处，因此，不但耗尽层41在栅电极13附近扩展，而且耗尽层42在凹部32附近扩展。因此，在俯视图中在栅电极13与漏电极14d之间形成有电场集中区域。结果，电势降不但在栅电极13附近出现而且在凹部32附近出现，从而降低了栅电极13附近的电场强度。因此，由栅电极13附近的电子俘获而导致的耗尽层41的膨胀减少，从而电流崩塌得到抑制。如上所述，根据本实施方案，即使在没有设置场板的情况下，也可以抑制电流崩塌。由于不存在场板，因此，避免了寄生电容间Cgs和寄生电容Cds的增加，并且可以获得闻的增益。在从衬底11的表面侧观察时的布局例如如图2B所示。即，栅电极13、源电极14s和漏电极14d的平面形状为梳齿形状,并且源电极14s和漏电极14d交替地设置。此外，凹部32形成为在俯视图中在栅电极13与漏电极14d之间沿着与栅电极13和漏电极14d平行的方向延伸，并且在栅电极13与漏电极14d之间的区域被元件隔离区域18限定的元件区域中的凹部32分成两个部分。多个栅电极13通常彼此连接，多个源电极14s通常彼此连接以及多个漏电极14d通常彼此连接。可以通过应用如上所述的多指栅极结构来提高输出。接下来，描述制造根据第一实施方案的GaN基HEMT的方法。图3A至图3M是按照工艺顺序示出制造根据第一实施方案的GaN基HEMT的方法的截面图。首先，例如，如图3A所示，通过金属有机化学气相沉积(MOCVD)在如半绝缘SiC衬底等的衬底11上或上方外延地生长缓冲层12a、电子传输层12b、电子供给层12c和表面层12d。缓冲层12a、电子传输层12b、电子供给层12c和表面层12d包括在化合物半导体堆叠结构12中。接下来，将Ar选择性地注入到化合物半导体堆叠结构12，由此，如图3B所示，在化合物半导体堆叠结构12中以及衬底11的表面层部分中形成限定有源区域的元件隔离区域18。然后，如图3C所示，在化合物半导体堆叠结构12上形成在待形成源电极的区域处以及待形成漏电极的区域处具有开口 21a的光刻胶图案21。接着，如图3D所示，使用惰性气体和诸如Cl2气的氯气以光刻胶图案21作为掩模对表面层12d进行干法蚀刻以在表面层12d中形成凹部31s和31d。注意，关于凹部31s和31d的深度可以保留表面层12d的一部分或移除电子供给层12c的一部分。S卩，凹部31s和31d的深度不是必须与表面层12d的厚度匹配。接下来，如图3E所示，在凹部31s中形成源电极14s，并且在凹部31d中形成漏电极14d。在形成源电极14s和漏电极14d时，例如，首先，通过气相沉积法形成Ti层，并且通过气相沉积法在Ti层上形成Al层。Ti层的厚度为约20nm，并且Al层的厚度为约200nm。将用于形成凹部31s和31d的光刻胶图案21连同形成在光刻胶图案21上的Ti层和Al层一起移除掉。即，例如，将气相沉积和剥离技术用于形成源电极14s和漏电极14d。然后，以约550°C进行热处理，由此，源电极14s和漏电极14d与化合物半导体芯片堆叠结构12的表面(电子供给层12c的表面)形成欧姆接触。注意，用于剥离的光刻胶图案21可以与用于形成凹部31s和31d的光刻胶图案不同。例如，可以使用具有檐式结构的光刻胶。接着，如图3F所示，在化合物半导体堆叠结构12、源电极14s和漏电极14d上形成在待形成凹部32的区域处具有开口 22a的光刻胶图案22。例如，使用由住友化学株式会社(Sumitomo Chemical C0.,Ltd.)制造的PF1-32作为光刻胶图案22的材料。此外，在形成开口 22a时进行用于曝光的紫外线曝光，并且，例如，使用由东京应化公司(Tokyo OhkaKogyoC0., Ltd.)制造的NMD-W作为显影液。接下来，如图3G所示，以光刻胶图案22作为掩模进行干法蚀刻以在表面层12d的表面处形成凹部32。例如，在该干法蚀刻中使用Cl2气。凹部32的宽度例如为约500nm。在形成凹部32后移除光刻胶图案22。然后，如图3H所示，在化合物半导体堆叠结构12的整个表面处形成覆盖源电极14s和漏电极14d的绝缘膜19。例如，通过等离子CVD法形成作为绝缘膜19的氮化硅(SiN)膜。接下来，如图31所示，在绝缘膜19上形成在待形成用于栅电极的开口的区域处具有开口 23a的光刻胶图案23。例如，使用由住友化学株式会社制造的PF1-32作为光刻胶图案23的材料。此外，当形成开口 23a时进行用于曝光的紫外线曝光，并且，例如，使用由东京应化公司制造的NMD-W作为显影液。以光刻胶图案23作为掩模执行干法蚀刻以在绝缘膜19中形成开口 33。例如，在该干法蚀刻中使用SF6气体。开口 33的宽度例如为约600nm。在形成开口 33后移除光刻胶图案23。接着，如图3J所示，在绝缘膜19上形成具有用于栅电极的开口 24a的光刻胶图案24和具有比开口 24a窄的开口 25a的光刻胶图案25。例如，使用聚甲基戊二酰亚胺(PMGI)(例如，由美国的Micro-chem Inc.制造)作为光刻胶图案24的材料,并且,例如,使用由住友化学株式会社制造的PF1-32作为光刻胶图案25的材料。此外，当形成开口 24a和25a时进行用于曝光的紫外线曝光。并且，例如，使用由东京应化公司制造的NMD-W作为显影液。开口 25a的宽度例如为约1.5μπι。通过上述过程来获得檐式结构中的多层光刻胶。接下来，如图3Κ所示，在绝缘膜19上形成经由开口 33与表面层12d接触的栅电极13。例如，通过气体沉积法形成Ni层，并且当形成栅电极13时通过气相沉积法在栅电极上形成Au层。Ni层的厚度为约10nm，并且Au层的厚度为约300nm。
然后，如图3L所示，利用加热过的有机溶剂将光刻胶图案24和25连同其上的Ni层和Au层一起移除掉。即，例如，还使用气相沉积和剥离技术用于形成栅电极13。接着,如图3M所示,在绝缘膜19上形成覆盖栅电极13的绝缘膜15。例如,通过等离子CVD法形成氮化硅(SiN)膜作为绝缘膜15。根据需要形成保护膜、导线等，由此完成GaN基HEMT (半导体器件)。注意，没有具体限制凹部32的深度，但是，优选地，表面层12d在凹部32的底部处保留。当表面层12d没有在凹部32的底部处保留，即，当凹部32达到电子供给层12c时，可能出现电子供给层12c的表面的改变等，并且如果改变发生则存在出现电荷的陷阱能级的情况。当表面层12d在凹部32的底部处保留时，可抑制陷阱能级的出现并且进一步改善电流崩塌。(第二实施方案)接下来，描述第二实施方案，图4是示出根据第二实施方案的GaN基HEMT (化合物半导体器件)的结构的截面图。在第二实施方案中，如图4所示，在表面层12d处形成有深度彼此不同的两个凹部32a和32b。注意，与凹部32 —样，凹部32a和32b形成为在俯视图中在栅电极13与漏电极14d之间沿着与栅电极13和漏电极14d平行的方向延伸。凹部32a和32b沿着连接栅电极13和漏电极14d的方向彼此连续。定位在漏电极14d侧的凹部32a比定位在栅电极13侧的凹部32b深。可以认为凹部32a和32b的组合是具有在连接栅电极13和漏电极14d的方向上的深度互相不同的台阶的一个凹部。其他构造与第一实施方案的构造相同。根据如上所述的第二实施方案，如图4所示，与第一实施方案相比，耗尽层42的梯度是适中的。因此，与第一实施方案相比，电场的梯度适度地改变。当电场的梯度相对地陡峭时，存在以下情况:电子被化合物半导体堆叠结构12的表面等处的陷阱在该表面的周界处捕获，并且这引起了导通电阻的增加。另一方面，根据第二实施方案，可以抑制如上所述的电子捕获以及导通电阻增加。接下来，描述制造根据第二实施方案的GaN基HEMT的方法。图5A至图是按照工艺顺序示出制造根据第二实施方案的GaN基HEMT的方法的截面图。首先，与第一实施方案(图3E) —样，进行直到形成源电极14s和漏电极14d的过程。接着，如图5A所示，在化合物半导体堆叠结构12、源电极14s和漏电极14d上形成在待形成凹部32a和32b的区域处具有开口 26a的光刻胶图案26。例如，使用由住友化学株式会社制造的PF1-32作为光刻胶图案26的材料。此外，当形成开口 26a时进行用于暴露的紫外线曝光。并且，例如，使用由东京应化公司制造的NMD-W作为显影液。然后，如图5B所示，以光刻胶图案26作为掩模执行干法蚀刻，由此在表面层12d的表面处形成凹部32b'。例如，在该干法蚀刻中使用Cl2气。凹部32b'的宽度例如为约lOOOnm。在形成了凹部32b'后移除光刻胶图案26。接着，如图5C所示，在化合物半导体堆叠结构12、源电极14s以及漏电极14d上形成具有在待形成凹部32a的区域处的开口 27a的光刻胶图案27。例如，使用由住友化学株式会社制造的PF1-32作为光刻胶图案27的材料。此外，当形成开口 27a时进行用于曝光的紫外线曝光。并且，例如，使用由东京应化公司制造的NMD-W作为显影液。接下来，如图所示，以光刻胶图案27作为掩模进行干法蚀刻以使得凹部32b'更深并且形成凹部32a。例如，在干法蚀刻中使用Cl2气。凹部32a的宽度例如为约500nm。在形成凹部32a后移除光刻胶图案27。凹部32b'的剩余部分为凹部32b。接着，与第一实施方案一样进行形成绝缘膜19之后的工艺。由此，完成GaN基HEMT (半导体器件)。如上所述，通过执行两次光刻胶掩模的形成以及干法蚀刻等形成凹部32a和32b来代替形成凹部32，例如，以制造根据第二实施方案的化合物半导体器件。注意，没有具体地限制凹部32a和32b的深度。但是，优选地，表面层12d在比凹部32b深的凹部32a的底部处保留。当表面层12d没有在凹部32a的底部处保留，S卩，当凹部32a达到电子传输层12c时，可能发生电子供给层12c的表面的改变等，并且如果发生改变则存在出现电荷的陷阱能级的情况。当表面层12d在凹部32a的底部处保留时可抑制陷阱能级的出现并且进一步改善电流崩塌。(第三实施方案)接下来，描述第三实施方案。图6是示出根据第三实施方案的GaN基HEMT(化合物半导体器件)的结构的截面图。在第三实施方案中，如图6所示，在表面层12d处形成有两个凹部32c和32d。注意，与凹部32 —样，凹部32c和32d形成为在俯视图中在栅电极13与漏电极14d之间沿着与栅电极13和漏电极14d平行的方向延伸。凹部32c和32d沿着连接栅电极13和漏电极14d的方向彼此分开。可以认为凹部32c和32d的组合是包括有沿着连接栅电极13和漏电极14d的方向分离成多个部分的一个凹部。其他构造与第一实施方案的构造相同。根据上述的第三实施方案，如图6所示，相比第一实施方案，耗尽层42的梯度适中。因此，与第二实施方案一样，根据第三实施方案可以抑制电子的捕获和导通电阻的增加。注意，例如，可以形成凹部32c和32d替代凹部32以制造根据第三实施方案的化合物半导体器件。凹部32c和32d的深度可以彼此相同或彼此不同。当凹部32c和32d的深度彼此相同时，形成光刻胶掩模的、干法蚀刻等的次数可以与以前形成凹部32时的情况相同。(第四实施方案)接下来，描述第四实施方案。图7是示出根据第四实施方案的GaN基HEMT(化合物半导体器件)的结构的截面图。在第四实施方案中，如图7所示，在表面层12d中包括有下层12dl、中间层12d2和上层12d3。下层12dl例如为没有掺杂杂质的GaN层(i_GaN层)。中间层12d2例如为没有惨杂杂质的AlGaN层(i_AlGa层)。上层12d3例如为没有惨杂杂质的GaN层(i_GaN层)。与第二实施方案一样，深度彼此不同的两个凹部32a和32b形成在表面层12d处。例如，凹部32a的深度比上层12d3和中间层12d2的总厚度大，而且比上层12d3、中间层12d2和下层12dl的总厚度小。此外,例如，凹部32b的深度基本等于上层12d3和中间层12d2的总厚度。此外，在上层12d3和中间层12d2中形成栅极凹部34，并且栅电极13经由栅极凹部34与下层12dl接触。其他构造与第一实施方案的构造相同。在如上所述构造的GaN基HEMT中，受包括在表面层12d中的下层12dl、中间层12d2和上层12d3影响，相比第二实施方案，凹部32a和32b的下方与凹部32a和32b的周边之间的薄层电阻之差大。因此，更容易出现由耗尽层42引起的压降。因此，根据第四实施方案，可以通过将电场有效地集中在凹部32a和32b下方来进一步抑制电流崩塌。注意,可以将第四实施方案的表面层12d应用于第一实施方案和第三实施方案。接下来，描述制造根据第四实施方案的GaN基HEMT的方法。图8A至图8K是按照工艺顺序示出制造根据第四实施方案的GaN基HEMT的方法的截面图。首先，如图8A所示，例如，通过MOCVD法在如半绝缘SiC衬底上或上方外延地生长缓冲层12a、电子传输层12b、电子供给层12c、下层12dl、中间层12d2和上层12d3。下层12dl、中间层12d2和上层12d3包括在表面层12d中并且缓冲层12a、电子传输层12b、电子供给层12c和表面层12d包括在化合物半导体堆叠结构12中。接下来，如图8B所示，将Ar选择性地注入到化合物半导体堆叠结构12，因此，在化合物半导体堆叠结构12和衬底11的表面层部分中形成了限定有源区域的元件隔离区域18。然后,如图8C所不,与第一实施方案一样,形成源电极14s和漏电极14d。接着，如图8D所示，在化合物半导体堆叠结构12、源电极14s和漏电极14d上形成在待形成凹部32a和32b的区域处具有开口 26a的光刻胶图案26。接下来，如图8E所示，以光刻胶图案26作为掩模对上层12d3和中间层12d2进行干法蚀刻以在表面层12d的表面处形成凹部32b'。凹部32b'的宽度例如为约lOOOnm。在形成凹部32b'后移除光刻胶图案26。然后，如图8F所示，在化合物半导体堆叠结构12、源电极14s和漏电极14d上形成在待形成凹部32a的区域处具有开口 27a的光刻胶图案27。接着，如图SG所示，以光刻胶图案27作为掩模对下层12dl进行干法蚀刻以使得凹部32b'更深并且形成凹部32a。凹部32a的宽度例如为约500nm。在形成凹部32a后移除光刻胶图案27。凹部32b'的剩余部分是凹部32b。接下来，如图8H所示，在化合物半导体堆叠结构12的整个表面处形成覆盖源电极14s和漏电极14d的绝缘膜19。然后，如图81所示，在绝缘膜19上形成具有在待形成用于栅电极的开口的区域处具有开口 23a的光刻胶图案23。以光刻胶图案23作为掩模进行干法蚀刻以在绝缘膜19中形成开口 33。开口 33的宽度例如为约600nm。接着，如图8J所示，以光刻胶图案23作为掩模进行干法蚀刻以在上层12d3和中间层12d2中形成栅极凹部34。例如，在该干法蚀刻中使用C12气。在形成栅极凹部34后移除光刻胶图案23。接下来，如图8K所示。与第一实施方案相同，形成栅电极13和绝缘膜15。根据需要形成保护膜、布线等以完成GaN基HEMT (半导体器件)。(第五实施方案)接下来，描述第五实施方案。图9是示出根据第五实施方案的GaN基HEMT(化合物半导体器件)的结构的截面图。在第五实施方案中，如图9所示，栅极凹部34形成为比第四实施方案中的栅极凹部34深以到达电子供给层12c的一部分。其他的构造与第四实施方案的构造相同。
在如上所述构造的GaN基HEMT中，耗尽层41扩展到其中在电子传输层12b的表面附近存在2DEG的区域。从而，GaN基HEMT可以以增强模式操作。注意，例如，形成栅极凹部34的蚀刻时间比在第五实施方案中的对应的蚀刻时间长以制造根据第五实施方案的化合物半导体器件。此外，可以将第五实施方案的栅极凹部34应用于第一至第三实施方案。(第六实施方案)接下来，描述第六实施方案。图10是示出根据第六实施方案的GaN基HEMT (化合物半导体器件)的结构的截面图。在第一实施方案中在栅电极13与化合物半导体堆叠结构12之间形成有肖特基结。另一方面，绝缘膜19位于栅电极13与化合物半导体堆叠结构12之间，并且绝缘膜19用作第六实施方案中的栅极绝缘膜。即，在绝缘膜19中不形成开口 33，并且使用MIS型结构。与上述第一实施方案相同，根据第六实施方案可以在避免寄生电容增加的同时抑制电流崩塌。注意，没有具体地限制绝缘膜19的材料，但是，例如，优选氧化物、氮化物或者S1、Al、Hf、Zr、T1、Ta或W的氧氮化物，并且特别地优选Al氧化物。此外，绝缘膜19的厚度为2nm至200nm,例如，为约10nm。此外，可以将如上所述的MIS型结构应用于第二至第五实施方案。例如，将不进行开口 33的形成以获得包括在如上所述MIS型结构中的绝缘膜19。图11示出了在将MIS结构应用于第五实施方案时所获得的结构，并且图12示出了在将MIS结构和栅极凹部应用于第二实施方案时所获得的结构。(第七实施方案)第七实施方案涉及包括有GaN基HEMT的化合物半导体器件的分立封装件。图13是示出根据第七实施方案的分立封装件的视图。在第七实施方案中，如图13所示，使用管芯粘合剂234如钎料来将根据第一至第六实施方案中任一项的化合物半导体器件的HEMT芯片210的背表面固定在焊盘(芯片焊垫)233上。导线235d如Al导线的一端接合至连接有漏电极14d的漏电极焊垫226d，并且导线235d的另一端接合至与焊盘233为一体的漏电极引线232d。导线235s如Al导线的一端接合到连接有源电极14s的源电极焊垫226s，并且导线235s的另一端接合到与焊接区233分离开的源电极引线232s。导线235g如Al导线的一端接合到连接至栅电极13的栅电极焊垫226g，并且导线235g的另一端接合到与焊接区233分离开的栅电极引线232g。使用模制树脂231来对焊接区233、HEMT芯片210等进行封装，以使栅电极导线232g的一部分、漏电极导线232d的一部分以及源电极导线232s的一部分向外突出。例如，可以通过下面的程序制造分立封装件。首先，使用管芯粘合剂234如钎料将HEMT芯片210接合至引线框的焊盘233。接下来，使用导线235g、235d以及235s，通过导线接合分别将栅电极焊垫226g连接到引线框的栅电极引线232g，将漏电极焊垫226d连接到引线框的漏电极引线232d以及将源电极焊垫226s连接到引线框的源电极引线232s。通过传递模制来进行使用模制树脂231的模制。然后将引线框切掉。(第八实施方案)
接下来，将说明第八实施方案。第八实施方案涉及配备有包括GaN基HEMT的化合物半导体器件的PFC (功率因子校正)电路。图14是示出根据第八实施方案的PFC电路的布线图。PFC电路250包括开关元件(晶体管)251、二极管252、扼流圈253、电容器254和255、二极管电桥256以及AC电源(AC) 257。开关元件251的漏电极、二极管252的阳极端子以及扼流圈253的一个端子彼此连接。开关元件251的源电极、电容器254的一个端子以及电容器255的一个端子彼此连接。电容器254的另一个端子和扼流圈253的另一个端子彼此连接。电容器255的另一个端子和二极管252的阴极端子彼此连接。栅极驱动器连接到开关元件251的栅电极。AC 257经由二极管电桥256连接在电容器254的两个端子之间。DC电源(DC)连接在电容器255的两个端子之间。在本实施方案中，将根据第一至第六实施方案中任一项的化合物半导体器件用作开关元件251。在制造PFC电路250的过程中，例如使用如钎料将开关元件251和扼流圈253等连接到二极管252。(第九实施方案)接下来，将说明第九实施方案，第九实施方案涉及配备有包括GaN基HEMT的化合物半导体器件的电源装置。图15是示出根据第九实施方案的电源装置的布线图。电源装置包括高压一次侧电路261、低压二次侧电路262以及设置在一次侧电路261与二次侧电路262之间的变压器263。一次侧电路261包括根据第八实施方案的PFC电路250，以及连接在PFC电路250中的电容器255的两个端子之间的可以是例如全电桥逆变器电路260的逆变器电路。全电桥逆变器电路260包括多个(在本实施方案中为4个)开关元件264a、264b、264c以及264d。—次侧电路262包括多个(在本实施方案中为3个)开关兀件265a、265b以及265c。在实施方案中，将根据第一至第六实施方案中任一个实施方案的化合物半导体器件用于PFC电路250的开关元件251，并且用于全电桥逆变器电路260的开关元件264a、264b,264c以及264d。PFC电路250和全电桥逆变器电路260是一次侧电路261的部件。另一方面，将硅基的普通MIS-FET (场效应管)用于二次侧电路262的开关元件265a、265b以及265c。(第十实施方案)接下来，将说明第十实施方案。第十实施方案涉及配备有包括GaN基HEMT的化合物半导体器件的高频放大器。图16是示出根据第十实施方案的高频放大器的布线图。高频放大器包括数字预失真电路271、混频器272a和272b、以及功率放大器273。数字预失真电路271补偿输入信号中的非线性失真。混频器272a将AC信号与非线性失真已经得到补偿的输入信号进行混合。功率放大器273包括根据第一至第六实施方案中任一实施方案的化合物半导体器件，并且对与AC信号混合的输入信号进行放大。在实施方案示出的示例中，在切换时，可以通过混频器272b将输出侧的信号与AC信号混合，并且可以将该混合的信号传送回数字预失真电路271。没有具体地限制用于化合物半导体堆叠结构的化合物半导体层的组成，可以使用GaN、AlN和InN等。也可以使用它们的混合晶体。栅电极、源电极和漏电极的结构不限于上述实施方案中的构造。例如，它们可以由单一层来构造。形成这些电极的方法不限于剥离工艺。只要可获得欧姆特性，就可以省略源电极和漏电极形成之后的退火。可以对栅电极进行退火。在实施方案中，衬底可以是碳化硅(SiC)衬底，蓝宝石衬底、硅衬底、GaN衬底、GaAs衬底等。衬底可以为导电衬底、半绝缘衬底以及绝缘衬底中的任何一种。每层的厚度、材料等可以不限于上述的实施方案。接下来，描述由本发明人实施的实验。(第一实验)在第一实验中，测量图1中示出的参考例、第一实施方案以及第二实施方案的三端特性。在图17A至图17C中示出了结果。图17A示出参考例的三端特性，图17B示出第一实施方案的三端特性，图17C示出第二实施方案的三端特性。此外，这些图的横轴表示源极-漏极电压Vds,这些图的纵轴表示源极-漏极电流Ids。如图17A至图17C所示，与参考例相比，第一实施方案和第二实施方案中的电流崩塌被显著地抑制。此外，从S参数的测量结果也证明了寄生电阻Cgs和寄生电阻Cds几乎降低了 一半。(第二实验)在第二实验中，实施涉及电子浓度分布的模拟。图18A示出关于与第一实施方案对应的形成了单一凹部32的结构(参考图2A)的结果。图18B示出关于与第三实施方案对应的连续地形成深度彼此不同的两个凹部32a和32b的结构(参考图4)的结果。图18C示出关于与第三实施方案对应的形成彼此分开的两个凹部32c和32d的结构(参考图6)的结果。图18A至图18C中的粗线表示来自化合物半导体层的表面的电子浓度为IXlO13cnT3的区域的深度，并且粗线的梯度与电场强度有关。根据模拟结果明显可见:与对应于第一实施方案的结构相比，对应于第二和第三实施方案的结构有助于电场强度的降低。根据上述的化合物半导体器件等，在化合物半导体堆叠结构的表面形成合适的凹部，因此，可以在抑制电流崩塌的同时获得高增益。
权利要求
1.一种化合物半导体器件，包括: 衬底； 形成在所述衬底上或上方的氮化物化合物半导体堆叠结构；以及 形成在所述化合物半导体堆叠结构上或上方的栅电极、源电极和漏电极， 其中在所述化合物半导体堆叠结构的表面处形成有在俯视图中位于所述栅电极与所述漏电极之间的凹部。
2.根据权利要求1所述的化合物半导体器件，其中所述化合物半导体堆叠结构包括: 氮化物电子传输层； 形成在所述电子传输层上或上方的氮化物电子供给层；以及 形成在所述电子供给层上或上方的氮化物表面层， 其中所述凹部形成在所述表面层处。
3.根据权利要求2所述的化合物半导体器件，其中 所述表面层包括GaN层，以及 所述GaN层出现在所述凹部的底表面处。
4.根据权利要求1至3中任一项所述的化合物半导体器件，其中在所述凹部处沿着连接所述栅电极和所述漏电极的方向存在深度彼此不同的台阶。
5.根据权利要求1至3中任一项所述的化合物半导体器件，其中所述凹部形成为沿着连接所述栅电极和所述漏电极的方向被分成多个部分。
6.根据权利要求2或3所述的化合物半导体器件，其中所述表面层包括: GaN下层； 形成在所述下层上的AlGaN中间层；以及 形成在所述中间层上的GaN上层。
7.根据权利要求1至3中任一项所述的化合物半导体器件，其中 在所述化合物半导体堆叠结构的表面处形成有栅极凹部，以及 所述栅电极的一部分位于所述栅极凹部中。
8.根据权利要求1至3中任一项所述的化合物半导体器件，还包括形成在所述栅电极与所述化合物半导体堆叠结构之间的栅极绝缘膜。
9.根据权利要求1至3中任一项所述的化合物半导体器件，其中所述凹部在俯视图中将在所述栅电极与所述漏电极之间的区域分为两个部分。
10.一种电源装置，包括: 化合物半导体器件，所述化合物半导体器件包括: 衬底； 形成在所述衬底上或上方的氮化物化合物半导体堆叠结构；以及 形成在所述化合物半导体堆叠结构上或上方的栅电极、源电极和漏电极， 其中在所述化合物半导体堆叠结构的表面处形成有在俯视图中位于所述栅电极与所述漏电极之间的凹部。
11.一种放大器，包括: 化合物半导体器件，所述化合物半导体器件包括: 衬底；形成在所述衬底上或上方的氮化物化合物半导体堆叠结构；以及 形成在所述化合物半导体堆叠结构上或上方的栅电极、源电极和漏电极， 其中在所述化合物半导体堆叠结构的表面处形成有在俯视图中位于所述栅电极与所述漏电极之间的凹部。
12.一种制造化合物半导体器件的方法，包括: 在衬底上或上方形成氮化物化合物半导体堆叠结构； 在所述化合物半导体堆叠结构上或上方形成栅电极、源电极和漏电极；以及在所述化合物半导体堆叠结构的表面处形成在俯视图中位于所述栅电极与所述漏电极之间的凹部。
13.根据权利要求12所述的制造化合物半导体器件的方法，其中所述形成化合物半导体堆叠结构包括: 形成氮化物电子传输层； 在所述电子传输层上或上方形成氮化物电子供给层；以及 在所述电子供给层上或上方形成氮化物表面层， 其中在所述表面层处形成所述凹部。
14.根据权利要求13所述的制造化合物半导体器件的方法，其中 形成GaN层作 为所述表面层，以及 在形成所述凹部时在所述凹部的底面处保留所述GaN层。
15.根据权利要求12至14中任一项所述的制造化合物半导体器件的方法，其中对所述凹部设置沿着连接所述栅电极和所述漏电极的方向的深度彼此不同的台阶。
16.根据权利要求12至14中任一项所述的制造化合物半导体器件的方法，其中所述凹部形成为沿着连接所述栅电极和所述漏电极的方向被分成多个部分。
17.根据权利要求13或14所述的制造化合物半导体器件的方法，其中所述形成表面层包括: 形成GaN下层； 在所述下层上形成AlGaN中间层； 在所述中间层上形成GaN上层。
18.根据权利要求12至14中任一项所述的制造化合物半导体器件的方法，还包括在所述化合物半导体堆叠结构的表面处形成栅极凹部，其中所述栅电极的一部分位于所述栅极凹部中。
19.根据权利要求12至14中任一项所述的制造化合物半导体器件的方法，还包括形成位于所述栅电极与所述化合物半导体堆叠结构之间的栅极绝缘膜。
20.根据权利要求12至14中任一项所述的制造化合物半导体器件的方法，其中所述凹部形成为在俯视图中将所述栅电极与所述漏电极之间的区域分为两个部分。
全文摘要
本发明涉及化合物半导体器件及其制造方法。化合物半导体器件的一个实施方案包括衬底；形成在衬底上或上方的氮化物化合物半导体堆叠结构；以及形成在化合物半导体堆叠结构上或上方的栅电极、源电极和漏电极。在化合物半导体堆叠结构的表面处形成有在俯视图中位于栅电极与漏电极之间的凹部。
文档编号H01L21/335GK103151370SQ201210458928
公开日2013年6月12日 申请日期2012年11月14日 优先权日2011年12月7日
发明者牧山刚三 申请人:富士通株式会社
最新回复(0)