主动阵列基板的制造方法
专利名称：主动阵列基板的制造方法
技术领域：
本发明是有关于一种制造主动阵列基板的方法。
背景技术：
诸如液晶显示器的平面显示装置已广泛地应用在各种电子产品中。平面显示装置通常包含有主动阵列基板，用以驱动平面显示装置中的像素。通常，主动阵列基板的制造方法必须使用五道的微影蚀刻制程。每一道微影蚀刻制程都必须耗费生产成本。近年来，为了更具经济效益地制造主动阵列基板，业界开发出四道微影蚀刻步骤的制造方法，以更有效率地制造主动阵列基板。不过，为了更进一步提高生产效率及降低制造成本，有必要开发更具竞争力及更具经济效益的制造方法。
发明内容
本发明的一目的是提供一种制造主动阵列基板的方法，以能仅使用二道光罩搭配微影蚀刻制程制造主动阵列基板，且所制造的主动阵列基板具有良好的可靠度。因此，根据本发明所揭露的实施方式具有极高的经济效益以及产品性能。根据本发明一实施方式，上述方法包括以下步骤。依序形成一透明导电层以及一第一金属层覆盖一基材。利用一半色调光罩形成具有一半色调部分的一第一图案化光阻层于第一金属层上。移除露出部分的第一金属层及其下方的透明导电层，以形成一第一图案化金属层及一图案化透明导电层，并移除半色调部分，以露出第一图案化金属层的一部分。移除第一图案化金属层的露出部分，并移除剩余的第一图案化光阻层，而形成一中间结构。依序形成一半导体层、一 绝缘层以及一第二金属覆盖中间结构。形成一第二图案化光阻层于第二金属层上。移除露出部分的第二金属层及其下方的绝缘层和半导体层，以形成一第二图案化金属层、一图案化绝缘层以及一图案化半导体层构成的一堆叠结构。加热第二图案化光阻层，使其流动而形成一保护层覆盖堆叠结构。根据本发明另一实施方式，制造主动阵列基板的方法包括以下步骤。依序毯覆式地形成透明导电层以及一第一金属层覆盖基材。然后，形成第一图案化光阻层于第一金属层上，第一图案化光阻层包含第一部分以及第二部分，且第二部分具有一厚部以及一薄部。厚部的厚度大于薄部的厚度。的后，图案化第一金属层及其下方的透明导电层，以形成第一图案化金属层及图案化透明导电层，且于第一部分下方形成数据线连接垫，并移除第二部分的薄部，以露出部分的第一图案化金属层。然后，移除露出部分的第一图案化金属层，以露出一部分图案化透明导电层，且厚部下方的第一图案化金属层作为一源极及一漏极。的后，移除第一部分及第二部分的厚部。随后，依序毯覆式地形成半导体层、绝缘层以及第二金属层覆盖漏极、源极、该数据线连接垫以及露出部分的图案化透明导电层。然后，形成第二图案化光阻层于第二金属层上。第二图案化光阻层包含第三部分、第四部分以及第五部分。第三部分具有开口露出第二金属层的一部分以及围绕部环绕开口，第四部分具有内侧部以及周边部围绕内侧部，内侧部的厚度小于该周边部的厚度。的后，图案化第二金属层及其下方的绝缘层和半导体层，以于第三部分下方形成围壁围绕数据线连接垫，以及于第四部分下方形成栅极线连接垫，并于第五部分下方形成栅极、栅绝缘层以及通道层连接漏极和源极，并移除第四部分的内侧部，而露出栅极线连接垫的一部分。最后，加热剩余的第二图案化光阻层，使其流动而形成一保护层覆盖栅极、栅绝缘层、通道层、漏极、源极、围壁以及栅极线连接垫的一外缘。
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下:图1绘示本发明一实施方式的制造主动阵列基板的方法的流程图；图2、图3、图4、图5、图6A、图7绘示本发明一实施方式的制造主动阵列基板的方法中各制程阶段的剖面示意图；图6B绘示本发明一实施方式的上视示意图。主要元件符号说明100:方法110:步骤120:步骤130:步骤140:步骤150:步骤 160:步骤170:步骤180:步骤190:步骤200:主动阵列基板202:基材210:透明导电层210a:透明导电层的部分210P:图案化透明导电层220:第一金属层220a:第一图案化金属层的部分220P:第一图案化金属层220r:剩余的第一图案化金属层222:漏极224:源极226:数据线连接垫228:数据线230:第一图案化光阻层232:第一部分234:第二部分234a:厚部234b:薄部240:半导体层240P:图案化半导体层242:通道层250:绝缘层250P:图案化绝缘层252:栅绝缘层260:第二金属层260a:栅极线连接垫的部分260P:第二图案化金属层262:栅极264:栅极线连接垫266:栅极线270:第二图案化光阻层270r:剩余的第二图案化光阻层272:第三部分272a:开口272b:围绕部274:第四部分274a:内侧部274b:周边部276:第五部分278:第六部分
280:围壁290:保护层A:主动区域H1、H2、H3、H4:厚度Rl:第一区域R2:第二区域R3:第三区域R4:第四区域
具体实施例方式为了使本发明的叙述更加详尽与完备，下文针对了本发明的实施方式与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本发明的实施例。在其他情况下，为简化附图，熟知的结构与装置仅示意性地绘示于图中。图1绘示本发明一实施方式的制造主动阵列基板的方法100的流程图，图2、图3、图4、图5、图6A和图7绘示方法100中各制程阶段的剖面示意图。在此揭露的方法所制造的主动阵列基板可应用在各种显示器中，例如薄膜晶体管液晶显示器、电子纸显示装置、有机发光二极管显示器等。在步骤110中，依序毯覆式地形成透明导电层210以及第一金属层220覆盖于基材202上，如图2所示。任何已知的材料及制程方式都可应用在步骤110中。举例而言，透明导电层210材料可例如为氧化铟锡(ITO)等透明的导电材料，或者可为诸如铝、银等具有高反射率的材料。第一金属层220材料可例如为钥(Mo)、铬(Cr)、铝(Al)、钕(Nd)、钛(Ti)或上述的组合或上述的合金。基材202可例如为玻璃或高分子材料所制成。在步骤120中，形成第一图案化光阻层230于第一金属层220上,如图2所不。第一图案化光阻层230包含第一区域Rl以及第二区域R2。而且第一区域Rl的第一图案化光阻层230的厚度Hl小于第二区域的第一图案化光阻层的厚度H2。在一实施例中，可利用半色调(half-tone)光罩及曝光来形成第一图案化光阻层230的第一区域Rl以及第二区域R2。明确而言，第一区域Rl为半色调部分。在一实施方式中，第一图案化光阻层230包含第一部分232以及第二部分234,且第二部分234具有厚部234a以及薄部234b。厚部234a的厚度H2大于薄部234b的厚度Hl。第一部分232用以在后续步骤中形成数据线连接垫(下文步骤130中将更详细描述)。第二部分234用以在后续步骤中形成源极、漏极以及像素电极(下文步骤130和140中将更详细描述)。上述第一部分232以及第二部分234的厚部234a位于第二区域R2中，亦即第一部分232和厚部234a的厚度大致为H2。第二部分234的薄部234b位于第一区域Rl中，亦即薄部234b的厚度为HI。在一实施例中，通过涂布、干燥、半色调曝光、显影制程以及后烘烤(post-back)制程，而形成第一图案化光阻层230。后烘烤(post-back)可在温度为约100°C至150°C的环境中进行，以将显影制程后所形成光阻图案 干燥及/或硬化，而形成第一图案化光阻层230。
在步骤130中，移除露出部分的第一金属层220及其下方的透明导电层210，以形成第一图案化金属层220P及图案化透明导电层210P，如第3图所示。在一实施方式中，可利用第一图案化光阻层230为遮罩，以蚀刻方式移除暴露出的第一金属层220及其下方的透明导电层210，且一并移除第一区域Rl的第一图案化光阻层230。例如可使用干式蚀刻、湿式蚀刻或干式蚀刻与湿式蚀刻合并使用来移除露出的第一金属层220及其下方的透明导电层210。在蚀刻过程中，蚀刻剂会侵蚀或溶解部分的第一图案化光阻层230，而使其厚度减少。因此，较薄的第一区域Rl的第一图案化光阻层230将会被移除，而可使第一图案化金属层220P的一部分220a露出。在一实施方式中，如图3所示，进行步骤130的图案化步骤，可在第一部分232下方形成一数据线连接垫226。此外，可一并移除第二部分234的薄部234b，而露出第一图案化金属层220P的一部分220a。在步骤140中，移除第一图案化金属层220P的露出部分220a，以露出图案化透明导电层210P的一部分210a，如图4所示。例如可使用湿式蚀刻方式来移除第一图案化金属层220P的露出部分220a。图案化透明导电层210P的部分210a可作为像素电极。在此步骤中，并形成剩余部分220r的第一图案化金属层220P。在一实施方式中，剩余部分220r的第一图案化金属层220P包含漏极222、源极224和数据线连接垫226。在一实施方式中，如图4所示，在进行步骤140的移除步骤后，厚部234a下方的第一图案化金属层220P作为主动元件中的源极224及漏极222。在步骤150中，移除剩余的第一图案化光阻层。具体而言，移除第二区域R2的第一图案化光阻层230，如图4所示。例如可使用去光阻液来剥除残留的第一图案化光阻层230。在一实施方式中，在步骤150中移除第一部分232及第二部分234的厚部234a，以露出源极224、漏极222，而形成如图4所示的中间结构。
在步骤160中，依序毯覆式地形成半导体层240、绝缘层250以及第二金属层260覆盖第一图案化金属层220P的剩余部分220r及图案化透明导电层2IOP的部分210a，如图5所示。简言之，即是依序形成半导体层240、绝缘层250以及第二金属层260覆盖图4所示的中间结构。在一实施方式中，可先沉积半导体层240，接着沉积绝缘层250，然后再沉积第二金属层260。因此，半导体层240覆盖漏极222、源极224、数据线连接垫226以及图案化透明导电层210P的部分210a。任何已知的材料及制程方式都可应用在步骤160中。举例而言，半导体层240可例如为非晶娃(a-Si)、多晶娃(poly-Si)、有机半导体(organic semiconductor)或诸如非晶铟镓锌氧化物(a-1GZO)、铟锌氧化物(IZO)及非晶铟锌锡氧化物(a-ΙΖΤΟ)等金属氧化物半导体材料所制成。绝缘层250可例如为氧化硅、氮化硅或有机绝缘材料所制成。第二金属层260的材料可与第一金属层220的材料相同或不同。例如，第二金属层260可包含以下至少一材料:钥、铬、铝、钕及钛。可以依照不同的材料种类选择适合的制程方法来形成半导体层240、绝缘层250以及第二金属层260。在步骤170中，形成第二图案化光阻层270于第二金属层260上，如图5所示。第二图案化光阻层270包含第三区域R3以及第四区域R4。而且第三区域R3的第二图案化光阻层270的厚度H3小于该第四区域R4的第二图案化光阻层270的厚度H4。第二图案化光阻层270的材料及其形成方式可与第一图案化光阻层230相同。在一实施方式中，第二图案化光阻层270包含第三部分272、第四部分274以及第五部分276。第三部分272位于数据线连接垫226的上方，且具有开口 272a以及围绕部272b。开口 272a露出第二金属层260的一部分。围绕部272b环绕开口 272a。第四部分274具有内侧部274a以及周边部274b。周边部274b围绕内侧部274a，且内侧部274a的厚度H3小于该周边部274b的厚度H4。在本实施方式中，第二图案化光阻层270还包含第五部分276。第五部分276大致位在漏极222和源极224的上方。第五部分276用以在后续步骤中形成主动元件的栅极、栅绝缘层及通道层(下文步骤180中将更详细叙述)。上述第三部分272的围绕部272b、第四部分274的周边部274b以及第五部分276位于上述第四区域R4中，亦即围绕部272b、周边部274b及第三部分272的厚度大致为H4。第四部分274的内侧部274a位于第三区域R3中，亦即内侧部274a的厚度为H3。在一实施方式中，第二图案化光阻层270可例如为包含压克力树脂、环氧树脂或酚醛树脂的光阻材料。例如，日本科莱恩公司(Clariant)所提供的型号AZ'501的光阻。在步骤180中，移 除露出部分的第二金属层260及其下方的绝缘层250和半导体层240，如图6A所示，而形成第二图案化金属层260P、图案化绝缘层250P以及图案化半导体层240P。在一实施方式中，可利用第二图案化光阻层270为遮罩，并以蚀刻方式移除暴露出的第二金属层260及其下方的绝缘层250和半导体层240，且一并移除第三区域R3中的第二图案化光阻层270。蚀刻方式可为干式蚀刻、湿式蚀刻或干式与湿式蚀刻合并使用。在一实施例中，先进行湿式蚀刻移除暴露出的第二金属层260，接着再进行干式蚀刻来移除下方的绝缘层250和半导体层240。因此，第二图案化金属层260P、图案化绝缘层250P以及图案化半导体层240P具有大致相同的轮廓，而形成一堆叠结构。此外，在蚀刻第二金属层260、绝缘层250和半导体层240的过程中，蚀刻剂会侵蚀或溶解部分的第二图案化光阻层270，而使其厚度减少。因此，第三区域R3的光阻层270将在蚀刻过程中将被移除。换言之，在到达蚀刻半导体层240的蚀刻终点时，蚀刻剂对第二图案化光阻层270的侵蚀厚度为H3，因此将第三区域R3中的光阻层270移除，使位于第三区域R3中的第二金属层260的部分260a露出。在一实施方式中，如图6A所示，进行步骤180会在光阻层270的第三部分272下方形成围壁280，并在光阻层270的第四部分274下方形成一栅极线连接垫264，且在光阻层270的第五部分276下方形成栅极262、栅绝缘层252以及通道层242的堆叠结构。围壁280围绕数据线连接垫226，但数据线连接垫226的一部分是暴露出的。在进行上述图案化过程时，将一并移除第四部分274的内侧部274a，而露出栅极线连接垫264的一部分260a。图6B绘示本发明一实施方式在进行步骤180后的上视示意图。主动阵列基板上具有主动区域A，诸如薄膜晶体管等主动元件位于主动区域A中。栅极线连接垫264以及数据线连接垫226位于主动阵列基板的主动区域A的外围，并分别用以连接至一栅极集成电路(gate IC)(未绘示)以及一数据集成电路(data IC)(未绘示)。在本实施方式中，进行步骤180时，可同时形成栅极线266。换言之，栅极线266、栅极262与栅极线连接垫264是在同一道微影蚀刻制程中形成。在本实施方式中，第二图案化光阻层270还包含一第六部分278，位于数据线228以及栅极线266上方。因此，在数据线228上方覆盖有一部分的图案化半导体层240P、一部分的图案化绝缘层250P以及一部分的第二图案化金属层260P。栅极线266的下方存在一部分的图案化绝缘层250P以及一部分的图案化半导体层240P。在步骤190中，加热第四区域R4的第二图案化光阻层270，使其流动而形成保护层290，如图7所示。保护层290覆盖第二图案化金属层260P的侧壁、图案化绝缘层250P的侧壁以及图案化半导体层240P的侧壁。在一实施方式中，通过加热剩余的第二图案化光阻层270r，使其流动而覆盖栅极262、栅绝缘层252、通道层242、漏极222、源极224、围壁280以及栅极线连接垫264的外缘，并因此形成保护层290覆盖上述结构。但是，数据线连接垫226的一部分、栅极线连接垫264的一部分以及图案化透明导电层210P的一部分未被保护层290覆盖。在一实施例中，将剩余的第二图案化光阻层270r置于温度为约200°C至约400°C的环境中加热，使其熔化流动。由以上揭露的实施方式可知，根据本发明的实施方式，仅需二道光罩的微影蚀刻制程即可完成主动阵列基板200。第一道光罩的微影蚀刻制程可形成漏极222、源极224、数据线228及/或数据线连接垫226和图案化透明导电层210P等元件。图案化透明导电层210P的部分210a可作为像素电极。第二道光罩的微影蚀刻制程可形成图案化半导体层240P、图案化绝缘层250P以及第二图案化金属层260P。具体而言，第二道光罩及其相关微影蚀刻制程可形成诸如栅极262、栅极线266、栅绝缘层252、通道层242及/或栅极线连接垫264等元件。因此，根据本发明所揭露的实施方式，具有极高的经济效益，可大幅降低生产成本。再者，栅极线连接垫264以及数据线连接垫226的周围被保护层290覆盖，因此可以确保栅极线连接垫264及数据线连接垫226的可靠度。此外，主动元件的栅极262、栅极线266、栅绝缘层252、通道层242也被保护层290覆盖，所以主动元件亦具有良好的可靠
度。 虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
权利要求
1.一种制造主动阵列基板的方法，其特征在于，包含: 依序形成一透明导电层以及一第一金属层覆盖一基材； 形成具有一半色调部分的一第一图案化光阻层于该第一金属层上； 移除露出部分的该第一金属层及其下方的该透明导电层，以形成一第一图案化金属层及一图案化透明导电层，并移除该半色调部分，以露出该第一图案化金属层的一部分； 移除该第一图案化金属层的露出部分，并移除剩余的该第一图案化光阻层，而形成一中间结构； 依序形成一半导体层、一绝缘层以及一第二金属覆盖该中间结构； 形成一第二图案化光阻层于该第二金属层上； 移除露出部分的该第二金属层及其下方的该绝缘层和该半导体层，以形成一第二图案化金属层、一图案化绝缘层以及一图案化半导体层构成的一堆叠结构；以及加热该第二图案化光阻层，使其流动而形成一保护层覆盖该堆叠结构。
2.根据权利要求1所述的制造主动阵列基板的方法，其特征在于，形成该第一图案化光阻层的步骤包含形成一第一区域光阻以及一第二区域光阻，该半色调部分为该第一区域光阻，且该第一区域光阻的一厚度小于该第二区域光阻的一厚度。
3.根据权利要求1所述的制造主动阵列基板的方法，其特征在于，形成该第二图案化光阻层包含形成一第三区域光阻以及一第四区域光阻，且该第三区域光阻的一厚度小于该第四区域光阻的一厚度。
4.根据权利要求3所述的制造主动阵列基板的方法，其特征在于，还包含移除该第三区域光阻，且移除该第三区域 光阻的步骤与移除露出部分的该第二金属层及其下方的该绝缘层和该半导体层的步骤是在同一步骤中进行。
5.根据权利要求1所述的制造主动阵列基板的方法，其特征在于，该图案化透明导电层的一部分未被该保护层覆盖。
6.根据权利要求1所述的制造主动阵列基板的方法，其特征在于，该第二图案化金属层、该图案化绝缘层以及该图案化半导体层具有相同的一轮廓。
7.—种制造主动阵列基板的方法，其特征在于，包含: 依序地形成一透明导电层以及一第一金属层覆盖一基材； 形成一第一图案化光阻层于该第一金属层上，该第一图案化光阻层包含一第一部分以及一第二部分，且该第二部分具有一厚部以及一薄部，该厚部的一厚度大于该薄部的一厚度； 图案化该第一金属层及其下方的该透明导电层，以形成一第一图案化金属层及一图案化透明导电层，且于该第一部分下方形成一数据线连接垫，并移除该第二部分的该薄部，以露出该第一图案化金属层的一部分； 移除该第一图案化金属层的露出部分，以露出该图案化透明导电层的一部分，且该厚部下方的该第一图案化金属层作为一源极及一漏极， 移除该第一部分及该第二部分的该厚部； 依序形成一半导体层、一绝缘层以及一第二金属层覆盖该漏极、该源极、该数据线连接垫以及该露出部分的图案化透明导电层； 形成一第二图案化光阻层于该第二金属层上，该第二图案化光阻层包含一第三部分、一第四部分以及一第五部分，该第三部分具有一开口露出该第二金属层的一部分以及一围绕部环绕该开口，该第四部分具有一内侧部以及一周边部围绕该内侧部，该内侧部的一厚度小于该周边部的一厚度； 图案化该第二金属层及其下方的该绝缘层和该半导体层，以于该第三部分下方形成一围壁围绕该数据线连接垫，以及于该第四部分下方形成一栅极线连接垫，并于该第五部分下方形成一栅极、一栅绝缘层以及一通道层连接该漏极和该源极，并移除该第四部分的该内侧部，而露出该栅极线连接垫的一部分；以及 加热剩余的该第二图案化光阻层，使其流动而形成一保护层覆盖该栅极、该栅绝缘层、该通道层、该漏极、该源极、该围壁以及该栅极线连接垫的一外缘。
8.根据权利要求7所述的制造主动阵列基板的方法，其特征在于，图案化该第一金属层的步骤包含形成一数据线，且图案化该第二金属层的步骤包含形成一栅极线。
9.根据权利要求8所述的制造主动阵列基板的方法，其特征在于，该第二图案化光阻层还包含一第六部分位于该数据线以及该栅极线上方。
10.根据权利要求7所述的制造主动阵列基板的方法，其特征在于，图案化该第二金属层及其下方的该绝缘层和该半导体层的步骤包含使该数据线连接垫的一部分暴露出。
11.根据权利要求7所述的制造主动阵列基板的方法，其特征在于，图案化该第二金属层及其下方的该绝缘层和该半导体层的步骤包含依序以一湿蚀刻制程蚀刻该第二金属层以及以一干蚀刻制程蚀刻该绝缘层和该半导体层。
12.根据权利要求7所述的制造主动阵列基板的方法，其特征在于，加热该剩余的图案化光阻层的步骤包含将该剩余的第二图案化光阻层置于温度为约200°C至约400°C的环境中。·
全文摘要
本发明在此揭露一种制造主动阵列基板的方法。通过二道光罩的微影蚀刻制程可制作出主动阵列基板。第一道光罩的微影蚀刻制程可形成漏极、源极、数据线及/或数据线连接垫和图案化透明导电层等元件。第二道光罩的微影蚀刻制程可形成栅极、栅极线、栅绝缘层、通道层及/或栅极线连接垫等元件。
文档编号H01L21/77GK103247572SQ20121045994
公开日2013年8月14日 申请日期2012年11月15日 优先权日2012年2月10日
发明者唐文忠, 舒芳安, 蔡耀州, 辛哲宏 申请人:元太科技工业股份有限公司
技术领域：
本发明是有关于一种制造主动阵列基板的方法。
背景技术：
诸如液晶显示器的平面显示装置已广泛地应用在各种电子产品中。平面显示装置通常包含有主动阵列基板，用以驱动平面显示装置中的像素。通常，主动阵列基板的制造方法必须使用五道的微影蚀刻制程。每一道微影蚀刻制程都必须耗费生产成本。近年来，为了更具经济效益地制造主动阵列基板，业界开发出四道微影蚀刻步骤的制造方法，以更有效率地制造主动阵列基板。不过，为了更进一步提高生产效率及降低制造成本，有必要开发更具竞争力及更具经济效益的制造方法。
发明内容
本发明的一目的是提供一种制造主动阵列基板的方法，以能仅使用二道光罩搭配微影蚀刻制程制造主动阵列基板，且所制造的主动阵列基板具有良好的可靠度。因此，根据本发明所揭露的实施方式具有极高的经济效益以及产品性能。根据本发明一实施方式，上述方法包括以下步骤。依序形成一透明导电层以及一第一金属层覆盖一基材。利用一半色调光罩形成具有一半色调部分的一第一图案化光阻层于第一金属层上。移除露出部分的第一金属层及其下方的透明导电层，以形成一第一图案化金属层及一图案化透明导电层，并移除半色调部分，以露出第一图案化金属层的一部分。移除第一图案化金属层的露出部分，并移除剩余的第一图案化光阻层，而形成一中间结构。依序形成一半导体层、一 绝缘层以及一第二金属覆盖中间结构。形成一第二图案化光阻层于第二金属层上。移除露出部分的第二金属层及其下方的绝缘层和半导体层，以形成一第二图案化金属层、一图案化绝缘层以及一图案化半导体层构成的一堆叠结构。加热第二图案化光阻层，使其流动而形成一保护层覆盖堆叠结构。根据本发明另一实施方式，制造主动阵列基板的方法包括以下步骤。依序毯覆式地形成透明导电层以及一第一金属层覆盖基材。然后，形成第一图案化光阻层于第一金属层上，第一图案化光阻层包含第一部分以及第二部分，且第二部分具有一厚部以及一薄部。厚部的厚度大于薄部的厚度。的后，图案化第一金属层及其下方的透明导电层，以形成第一图案化金属层及图案化透明导电层，且于第一部分下方形成数据线连接垫，并移除第二部分的薄部，以露出部分的第一图案化金属层。然后，移除露出部分的第一图案化金属层，以露出一部分图案化透明导电层，且厚部下方的第一图案化金属层作为一源极及一漏极。的后，移除第一部分及第二部分的厚部。随后，依序毯覆式地形成半导体层、绝缘层以及第二金属层覆盖漏极、源极、该数据线连接垫以及露出部分的图案化透明导电层。然后，形成第二图案化光阻层于第二金属层上。第二图案化光阻层包含第三部分、第四部分以及第五部分。第三部分具有开口露出第二金属层的一部分以及围绕部环绕开口，第四部分具有内侧部以及周边部围绕内侧部，内侧部的厚度小于该周边部的厚度。的后，图案化第二金属层及其下方的绝缘层和半导体层，以于第三部分下方形成围壁围绕数据线连接垫，以及于第四部分下方形成栅极线连接垫，并于第五部分下方形成栅极、栅绝缘层以及通道层连接漏极和源极，并移除第四部分的内侧部，而露出栅极线连接垫的一部分。最后，加热剩余的第二图案化光阻层，使其流动而形成一保护层覆盖栅极、栅绝缘层、通道层、漏极、源极、围壁以及栅极线连接垫的一外缘。
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下:图1绘示本发明一实施方式的制造主动阵列基板的方法的流程图；图2、图3、图4、图5、图6A、图7绘示本发明一实施方式的制造主动阵列基板的方法中各制程阶段的剖面示意图；图6B绘示本发明一实施方式的上视示意图。主要元件符号说明100:方法110:步骤120:步骤130:步骤140:步骤150:步骤 160:步骤170:步骤180:步骤190:步骤200:主动阵列基板202:基材210:透明导电层210a:透明导电层的部分210P:图案化透明导电层220:第一金属层220a:第一图案化金属层的部分220P:第一图案化金属层220r:剩余的第一图案化金属层222:漏极224:源极226:数据线连接垫228:数据线230:第一图案化光阻层232:第一部分234:第二部分234a:厚部234b:薄部240:半导体层240P:图案化半导体层242:通道层250:绝缘层250P:图案化绝缘层252:栅绝缘层260:第二金属层260a:栅极线连接垫的部分260P:第二图案化金属层262:栅极264:栅极线连接垫266:栅极线270:第二图案化光阻层270r:剩余的第二图案化光阻层272:第三部分272a:开口272b:围绕部274:第四部分274a:内侧部274b:周边部276:第五部分278:第六部分
280:围壁290:保护层A:主动区域H1、H2、H3、H4:厚度Rl:第一区域R2:第二区域R3:第三区域R4:第四区域
具体实施例方式为了使本发明的叙述更加详尽与完备，下文针对了本发明的实施方式与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本发明的实施例。在其他情况下，为简化附图，熟知的结构与装置仅示意性地绘示于图中。图1绘示本发明一实施方式的制造主动阵列基板的方法100的流程图，图2、图3、图4、图5、图6A和图7绘示方法100中各制程阶段的剖面示意图。在此揭露的方法所制造的主动阵列基板可应用在各种显示器中，例如薄膜晶体管液晶显示器、电子纸显示装置、有机发光二极管显示器等。在步骤110中，依序毯覆式地形成透明导电层210以及第一金属层220覆盖于基材202上，如图2所示。任何已知的材料及制程方式都可应用在步骤110中。举例而言，透明导电层210材料可例如为氧化铟锡(ITO)等透明的导电材料，或者可为诸如铝、银等具有高反射率的材料。第一金属层220材料可例如为钥(Mo)、铬(Cr)、铝(Al)、钕(Nd)、钛(Ti)或上述的组合或上述的合金。基材202可例如为玻璃或高分子材料所制成。在步骤120中，形成第一图案化光阻层230于第一金属层220上,如图2所不。第一图案化光阻层230包含第一区域Rl以及第二区域R2。而且第一区域Rl的第一图案化光阻层230的厚度Hl小于第二区域的第一图案化光阻层的厚度H2。在一实施例中，可利用半色调(half-tone)光罩及曝光来形成第一图案化光阻层230的第一区域Rl以及第二区域R2。明确而言，第一区域Rl为半色调部分。在一实施方式中，第一图案化光阻层230包含第一部分232以及第二部分234,且第二部分234具有厚部234a以及薄部234b。厚部234a的厚度H2大于薄部234b的厚度Hl。第一部分232用以在后续步骤中形成数据线连接垫(下文步骤130中将更详细描述)。第二部分234用以在后续步骤中形成源极、漏极以及像素电极(下文步骤130和140中将更详细描述)。上述第一部分232以及第二部分234的厚部234a位于第二区域R2中，亦即第一部分232和厚部234a的厚度大致为H2。第二部分234的薄部234b位于第一区域Rl中，亦即薄部234b的厚度为HI。在一实施例中，通过涂布、干燥、半色调曝光、显影制程以及后烘烤(post-back)制程，而形成第一图案化光阻层230。后烘烤(post-back)可在温度为约100°C至150°C的环境中进行，以将显影制程后所形成光阻图案 干燥及/或硬化，而形成第一图案化光阻层230。
在步骤130中，移除露出部分的第一金属层220及其下方的透明导电层210，以形成第一图案化金属层220P及图案化透明导电层210P，如第3图所示。在一实施方式中，可利用第一图案化光阻层230为遮罩，以蚀刻方式移除暴露出的第一金属层220及其下方的透明导电层210，且一并移除第一区域Rl的第一图案化光阻层230。例如可使用干式蚀刻、湿式蚀刻或干式蚀刻与湿式蚀刻合并使用来移除露出的第一金属层220及其下方的透明导电层210。在蚀刻过程中，蚀刻剂会侵蚀或溶解部分的第一图案化光阻层230，而使其厚度减少。因此，较薄的第一区域Rl的第一图案化光阻层230将会被移除，而可使第一图案化金属层220P的一部分220a露出。在一实施方式中，如图3所示，进行步骤130的图案化步骤，可在第一部分232下方形成一数据线连接垫226。此外，可一并移除第二部分234的薄部234b，而露出第一图案化金属层220P的一部分220a。在步骤140中，移除第一图案化金属层220P的露出部分220a，以露出图案化透明导电层210P的一部分210a，如图4所示。例如可使用湿式蚀刻方式来移除第一图案化金属层220P的露出部分220a。图案化透明导电层210P的部分210a可作为像素电极。在此步骤中，并形成剩余部分220r的第一图案化金属层220P。在一实施方式中，剩余部分220r的第一图案化金属层220P包含漏极222、源极224和数据线连接垫226。在一实施方式中，如图4所示，在进行步骤140的移除步骤后，厚部234a下方的第一图案化金属层220P作为主动元件中的源极224及漏极222。在步骤150中，移除剩余的第一图案化光阻层。具体而言，移除第二区域R2的第一图案化光阻层230，如图4所示。例如可使用去光阻液来剥除残留的第一图案化光阻层230。在一实施方式中，在步骤150中移除第一部分232及第二部分234的厚部234a，以露出源极224、漏极222，而形成如图4所示的中间结构。
在步骤160中，依序毯覆式地形成半导体层240、绝缘层250以及第二金属层260覆盖第一图案化金属层220P的剩余部分220r及图案化透明导电层2IOP的部分210a，如图5所示。简言之，即是依序形成半导体层240、绝缘层250以及第二金属层260覆盖图4所示的中间结构。在一实施方式中，可先沉积半导体层240，接着沉积绝缘层250，然后再沉积第二金属层260。因此，半导体层240覆盖漏极222、源极224、数据线连接垫226以及图案化透明导电层210P的部分210a。任何已知的材料及制程方式都可应用在步骤160中。举例而言，半导体层240可例如为非晶娃(a-Si)、多晶娃(poly-Si)、有机半导体(organic semiconductor)或诸如非晶铟镓锌氧化物(a-1GZO)、铟锌氧化物(IZO)及非晶铟锌锡氧化物(a-ΙΖΤΟ)等金属氧化物半导体材料所制成。绝缘层250可例如为氧化硅、氮化硅或有机绝缘材料所制成。第二金属层260的材料可与第一金属层220的材料相同或不同。例如，第二金属层260可包含以下至少一材料:钥、铬、铝、钕及钛。可以依照不同的材料种类选择适合的制程方法来形成半导体层240、绝缘层250以及第二金属层260。在步骤170中，形成第二图案化光阻层270于第二金属层260上，如图5所示。第二图案化光阻层270包含第三区域R3以及第四区域R4。而且第三区域R3的第二图案化光阻层270的厚度H3小于该第四区域R4的第二图案化光阻层270的厚度H4。第二图案化光阻层270的材料及其形成方式可与第一图案化光阻层230相同。在一实施方式中，第二图案化光阻层270包含第三部分272、第四部分274以及第五部分276。第三部分272位于数据线连接垫226的上方，且具有开口 272a以及围绕部272b。开口 272a露出第二金属层260的一部分。围绕部272b环绕开口 272a。第四部分274具有内侧部274a以及周边部274b。周边部274b围绕内侧部274a，且内侧部274a的厚度H3小于该周边部274b的厚度H4。在本实施方式中，第二图案化光阻层270还包含第五部分276。第五部分276大致位在漏极222和源极224的上方。第五部分276用以在后续步骤中形成主动元件的栅极、栅绝缘层及通道层(下文步骤180中将更详细叙述)。上述第三部分272的围绕部272b、第四部分274的周边部274b以及第五部分276位于上述第四区域R4中，亦即围绕部272b、周边部274b及第三部分272的厚度大致为H4。第四部分274的内侧部274a位于第三区域R3中，亦即内侧部274a的厚度为H3。在一实施方式中，第二图案化光阻层270可例如为包含压克力树脂、环氧树脂或酚醛树脂的光阻材料。例如，日本科莱恩公司(Clariant)所提供的型号AZ'501的光阻。在步骤180中，移 除露出部分的第二金属层260及其下方的绝缘层250和半导体层240，如图6A所示，而形成第二图案化金属层260P、图案化绝缘层250P以及图案化半导体层240P。在一实施方式中，可利用第二图案化光阻层270为遮罩，并以蚀刻方式移除暴露出的第二金属层260及其下方的绝缘层250和半导体层240，且一并移除第三区域R3中的第二图案化光阻层270。蚀刻方式可为干式蚀刻、湿式蚀刻或干式与湿式蚀刻合并使用。在一实施例中，先进行湿式蚀刻移除暴露出的第二金属层260，接着再进行干式蚀刻来移除下方的绝缘层250和半导体层240。因此，第二图案化金属层260P、图案化绝缘层250P以及图案化半导体层240P具有大致相同的轮廓，而形成一堆叠结构。此外，在蚀刻第二金属层260、绝缘层250和半导体层240的过程中，蚀刻剂会侵蚀或溶解部分的第二图案化光阻层270，而使其厚度减少。因此，第三区域R3的光阻层270将在蚀刻过程中将被移除。换言之，在到达蚀刻半导体层240的蚀刻终点时，蚀刻剂对第二图案化光阻层270的侵蚀厚度为H3，因此将第三区域R3中的光阻层270移除，使位于第三区域R3中的第二金属层260的部分260a露出。在一实施方式中，如图6A所示，进行步骤180会在光阻层270的第三部分272下方形成围壁280，并在光阻层270的第四部分274下方形成一栅极线连接垫264，且在光阻层270的第五部分276下方形成栅极262、栅绝缘层252以及通道层242的堆叠结构。围壁280围绕数据线连接垫226，但数据线连接垫226的一部分是暴露出的。在进行上述图案化过程时，将一并移除第四部分274的内侧部274a，而露出栅极线连接垫264的一部分260a。图6B绘示本发明一实施方式在进行步骤180后的上视示意图。主动阵列基板上具有主动区域A，诸如薄膜晶体管等主动元件位于主动区域A中。栅极线连接垫264以及数据线连接垫226位于主动阵列基板的主动区域A的外围，并分别用以连接至一栅极集成电路(gate IC)(未绘示)以及一数据集成电路(data IC)(未绘示)。在本实施方式中，进行步骤180时，可同时形成栅极线266。换言之，栅极线266、栅极262与栅极线连接垫264是在同一道微影蚀刻制程中形成。在本实施方式中，第二图案化光阻层270还包含一第六部分278，位于数据线228以及栅极线266上方。因此，在数据线228上方覆盖有一部分的图案化半导体层240P、一部分的图案化绝缘层250P以及一部分的第二图案化金属层260P。栅极线266的下方存在一部分的图案化绝缘层250P以及一部分的图案化半导体层240P。在步骤190中，加热第四区域R4的第二图案化光阻层270，使其流动而形成保护层290，如图7所示。保护层290覆盖第二图案化金属层260P的侧壁、图案化绝缘层250P的侧壁以及图案化半导体层240P的侧壁。在一实施方式中，通过加热剩余的第二图案化光阻层270r，使其流动而覆盖栅极262、栅绝缘层252、通道层242、漏极222、源极224、围壁280以及栅极线连接垫264的外缘，并因此形成保护层290覆盖上述结构。但是，数据线连接垫226的一部分、栅极线连接垫264的一部分以及图案化透明导电层210P的一部分未被保护层290覆盖。在一实施例中，将剩余的第二图案化光阻层270r置于温度为约200°C至约400°C的环境中加热，使其熔化流动。由以上揭露的实施方式可知，根据本发明的实施方式，仅需二道光罩的微影蚀刻制程即可完成主动阵列基板200。第一道光罩的微影蚀刻制程可形成漏极222、源极224、数据线228及/或数据线连接垫226和图案化透明导电层210P等元件。图案化透明导电层210P的部分210a可作为像素电极。第二道光罩的微影蚀刻制程可形成图案化半导体层240P、图案化绝缘层250P以及第二图案化金属层260P。具体而言，第二道光罩及其相关微影蚀刻制程可形成诸如栅极262、栅极线266、栅绝缘层252、通道层242及/或栅极线连接垫264等元件。因此，根据本发明所揭露的实施方式，具有极高的经济效益，可大幅降低生产成本。再者，栅极线连接垫264以及数据线连接垫226的周围被保护层290覆盖，因此可以确保栅极线连接垫264及数据线连接垫226的可靠度。此外，主动元件的栅极262、栅极线266、栅绝缘层252、通道层242也被保护层290覆盖，所以主动元件亦具有良好的可靠
度。 虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
权利要求
1.一种制造主动阵列基板的方法，其特征在于，包含: 依序形成一透明导电层以及一第一金属层覆盖一基材； 形成具有一半色调部分的一第一图案化光阻层于该第一金属层上； 移除露出部分的该第一金属层及其下方的该透明导电层，以形成一第一图案化金属层及一图案化透明导电层，并移除该半色调部分，以露出该第一图案化金属层的一部分； 移除该第一图案化金属层的露出部分，并移除剩余的该第一图案化光阻层，而形成一中间结构； 依序形成一半导体层、一绝缘层以及一第二金属覆盖该中间结构； 形成一第二图案化光阻层于该第二金属层上； 移除露出部分的该第二金属层及其下方的该绝缘层和该半导体层，以形成一第二图案化金属层、一图案化绝缘层以及一图案化半导体层构成的一堆叠结构；以及加热该第二图案化光阻层，使其流动而形成一保护层覆盖该堆叠结构。
2.根据权利要求1所述的制造主动阵列基板的方法，其特征在于，形成该第一图案化光阻层的步骤包含形成一第一区域光阻以及一第二区域光阻，该半色调部分为该第一区域光阻，且该第一区域光阻的一厚度小于该第二区域光阻的一厚度。
3.根据权利要求1所述的制造主动阵列基板的方法，其特征在于，形成该第二图案化光阻层包含形成一第三区域光阻以及一第四区域光阻，且该第三区域光阻的一厚度小于该第四区域光阻的一厚度。
4.根据权利要求3所述的制造主动阵列基板的方法，其特征在于，还包含移除该第三区域光阻，且移除该第三区域 光阻的步骤与移除露出部分的该第二金属层及其下方的该绝缘层和该半导体层的步骤是在同一步骤中进行。
5.根据权利要求1所述的制造主动阵列基板的方法，其特征在于，该图案化透明导电层的一部分未被该保护层覆盖。
6.根据权利要求1所述的制造主动阵列基板的方法，其特征在于，该第二图案化金属层、该图案化绝缘层以及该图案化半导体层具有相同的一轮廓。
7.—种制造主动阵列基板的方法，其特征在于，包含: 依序地形成一透明导电层以及一第一金属层覆盖一基材； 形成一第一图案化光阻层于该第一金属层上，该第一图案化光阻层包含一第一部分以及一第二部分，且该第二部分具有一厚部以及一薄部，该厚部的一厚度大于该薄部的一厚度； 图案化该第一金属层及其下方的该透明导电层，以形成一第一图案化金属层及一图案化透明导电层，且于该第一部分下方形成一数据线连接垫，并移除该第二部分的该薄部，以露出该第一图案化金属层的一部分； 移除该第一图案化金属层的露出部分，以露出该图案化透明导电层的一部分，且该厚部下方的该第一图案化金属层作为一源极及一漏极， 移除该第一部分及该第二部分的该厚部； 依序形成一半导体层、一绝缘层以及一第二金属层覆盖该漏极、该源极、该数据线连接垫以及该露出部分的图案化透明导电层； 形成一第二图案化光阻层于该第二金属层上，该第二图案化光阻层包含一第三部分、一第四部分以及一第五部分，该第三部分具有一开口露出该第二金属层的一部分以及一围绕部环绕该开口，该第四部分具有一内侧部以及一周边部围绕该内侧部，该内侧部的一厚度小于该周边部的一厚度； 图案化该第二金属层及其下方的该绝缘层和该半导体层，以于该第三部分下方形成一围壁围绕该数据线连接垫，以及于该第四部分下方形成一栅极线连接垫，并于该第五部分下方形成一栅极、一栅绝缘层以及一通道层连接该漏极和该源极，并移除该第四部分的该内侧部，而露出该栅极线连接垫的一部分；以及 加热剩余的该第二图案化光阻层，使其流动而形成一保护层覆盖该栅极、该栅绝缘层、该通道层、该漏极、该源极、该围壁以及该栅极线连接垫的一外缘。
8.根据权利要求7所述的制造主动阵列基板的方法，其特征在于，图案化该第一金属层的步骤包含形成一数据线，且图案化该第二金属层的步骤包含形成一栅极线。
9.根据权利要求8所述的制造主动阵列基板的方法，其特征在于，该第二图案化光阻层还包含一第六部分位于该数据线以及该栅极线上方。
10.根据权利要求7所述的制造主动阵列基板的方法，其特征在于，图案化该第二金属层及其下方的该绝缘层和该半导体层的步骤包含使该数据线连接垫的一部分暴露出。
11.根据权利要求7所述的制造主动阵列基板的方法，其特征在于，图案化该第二金属层及其下方的该绝缘层和该半导体层的步骤包含依序以一湿蚀刻制程蚀刻该第二金属层以及以一干蚀刻制程蚀刻该绝缘层和该半导体层。
12.根据权利要求7所述的制造主动阵列基板的方法，其特征在于，加热该剩余的图案化光阻层的步骤包含将该剩余的第二图案化光阻层置于温度为约200°C至约400°C的环境中。·
全文摘要
本发明在此揭露一种制造主动阵列基板的方法。通过二道光罩的微影蚀刻制程可制作出主动阵列基板。第一道光罩的微影蚀刻制程可形成漏极、源极、数据线及/或数据线连接垫和图案化透明导电层等元件。第二道光罩的微影蚀刻制程可形成栅极、栅极线、栅绝缘层、通道层及/或栅极线连接垫等元件。
文档编号H01L21/77GK103247572SQ20121045994
公开日2013年8月14日 申请日期2012年11月15日 优先权日2012年2月10日
发明者唐文忠, 舒芳安, 蔡耀州, 辛哲宏 申请人:元太科技工业股份有限公司
最新回复(0)