一种制造交叉点器件的方法
一种制造交叉点器件的方法
【专利摘要】本发明涉及一种制造交叉点器件的方法，包括：提供半导体衬底；依次沉积第一金属层、存储器单元层以及第一硬掩膜层；利用相互平行且沿第一方向延伸的第一图案化聚合物作为掩膜，图案化所述第一硬掩膜层、存储器单元层以及第一金属层；去除第一图案化聚合物；沉积第一电介质层并平坦化以露出存储器单元层；依次沉积第二金属层以及第二硬掩膜层；利用相互平行且沿与第一方向垂直的第二方向延伸的第二图案化聚合物作为掩膜，图案化所述第二硬掩膜层、第二金属层以及存储器单元层；去除第二图案化聚合物；以及沉积第二电介质层并平坦化以露出第二金属层。
【专利说明】一种制造交叉点器件的方法
【技术领域】
[0001]本发明涉及一种制造交叉点器件的方法，更具体地涉及一种利用嵌段共聚物材料形成交叉点器件的方法。
【背景技术】
[0002]半导体存储器可以分为易失性存储器和非易失性存储器。如果电源被切断，则易失性存储器中的记录数据被全部抹去，而非易失性存储器中的记录数据不被抹去。因此，非易失性存储器广泛应用于计算机、移动通信终端和存储卡中。
[0003]非易失性存储器作为基本元件的存储单元的结构随着使用非易失性存储器的领域而改变。例如，在作为广泛应用的大容量非易失性存储器的与非(NAND )型闪存器件中的存储单元的情况下，晶体管的栅极结构一般具有堆叠的结构，其中在浮置栅极中存储电荷即数据。
[0004]然而，该闪存器件与作为代表性易失性存储器的动态随机存取存储器(DRAM)相比具有较低集成度和较慢运行速度。
[0005]因此，出现了电阻随机存取存储器(RRAM)，其电阻属性根据所施加电压而变化。
[0006]特别地，作为一类RRAM器件的交叉点RRAM器件由于有利于高度集成而得到了广泛研究。
[0007]交叉点RRAM器件通常由互相垂直的底部金属线(例如字线)、顶部金属线(例如位线)以及在二者的交叉点位置处的器件单元形成。其中底部金属线和顶部金属线分别是由一系列具有恒定间距的平行金属线组成，存储器单元是由一系列位于交叉点处的、垂直于底部金属线以及顶部金属线的柱状器件结构组成。图1示出了交叉点RRAM器件10的透视图，其中参考标记100指示底部金属线,参考标记105指示存储器单元,参考标记110指示顶部金属线。
[0008]通常，存储器单元105可以由垂直结构PN结二极管(P型半导体层与N型半导体层形成的叠层)以及与其串联的电容器(金属-电介质-金属叠层)组成。
[0009]在制造交叉点RRAM器件的常规工艺中，是利用光刻工艺加刻蚀工艺来制造上述平行线的。然而，随着器件的特征尺寸缩小到22nm节点以下，在二维方向上制造平行线对于光刻工艺变得非常困难，为了实现这样的光刻图案势必增加工艺加工成本。
[0010]因此，需要一种新的方法来简化平行线的图案化。
【发明内容】
[0011]本发明利用嵌段共聚物(block copolymer,BCP)材料来代替光刻工艺而形成交叉点器件。为了实现此目的，本发明包括一种制造交叉点器件的方法，包括步骤:
提供半导体衬底；
依次沉积第一金属层、存储器单元层以及第一硬掩膜层；
利用相互平行且沿第一方向延伸的第一图案化聚合物作为掩膜，图案化所述第一硬掩膜层、存储器单元层以及第一金属层；
去除第一图案化聚合物；
沉积第一电介质层并平坦化以露出存储器单元层；
依次沉积第二金属层以及第二硬掩膜层；
利用相互平行且沿与第一方向垂直的第二方向延伸的第二图案化聚合物作为掩膜，图案化所述第二硬掩膜层、第二金属层以及存储器单元层；
去除第二图案化聚合物；以及
沉积第二电介质层并平坦化以露出第二金属层。
【专利附图】
【附图说明】
[0012]图1示出了常规交叉点器件的透视图。以及
图2-4、5A-5B、6-9、10A-10B、11-13分别示出了根据本发明的方法的各步骤对应的器件结构图。
【具体实施方式】
[0013]下面，参考附图描述本发明的实施例的一个或多个方面，其中在整个附图中一般用相同的参考标记来指代相同的元件。在下面的描述中，为了解释的目的，阐述了许多特定的细节以提供对本发明实施例的一个或多个方面的彻底理解。然而，对本领域技术人员来说可以说显而易见的是，可以利用较少程度的这些特定细节来实行本发明实施例的一个或多个方面。
[0014]研究发现，自组织嵌段共聚物可以用于形成某些类型的规则的或有序的图形。每种自组织嵌段共聚物通常包括两种或多种相互不溶的不同聚合物嵌段组分。在适当的条件下，所述两种或多种相互不溶的聚合物嵌段组分会分离为纳米级的两种或多种不同的相，并由此形成隔开的纳米尺寸的结构单元的有序图形。
[0015]通过自组织嵌段共聚物形成的此隔离的纳米尺寸的结构单元的有序图形可用于制造周期性纳米级结构单元，并因此在半导体、光学、和磁性器件中有广泛应用。
[0016]本发明正是利用自组织嵌段共聚物的这种功能来制造交叉点器件。为此执行以下步骤。
[0017]首先提供如图2所示的半导体衬底200。衬底200依照器件用途需要而合理选择，可包括单晶体娃(Si)、绝缘体上娃(SOI)、单晶体锗(Ge)、绝缘体上锗(GeOI)、应变娃(Strained Si)、锗娃(SiGe),或是化合物半导体材料,例如氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)、锑化铟(InSb)，以及碳基半导体例如石墨烯、SiC、碳纳管等等。出于与CMOS工艺兼容的考虑，衬底200优选地为体Si或SOI。
[0018]在半导体衬底200上沉积金属层202，如图3所示。在一个具体实施例中，所述金属层为TiN或W。沉积金属层202的方法包括但不限于化学气相沉积(CVD)、等离子辅助CVD、原子层沉积(ALD)、蒸镀、反应溅射、化学溶液沉积或其他类似沉积工艺。
[0019]随后在金属层202上沉积存储器单元层，如图4所示。其中形成存储器单元层包括依次沉积P型半导体层204、N型半导体层206以及金属208-电介质210-金属212叠层。所述P型半导体层、N型半导体层将形成存储器单元中的二极管，金属-电介质-金属叠层将形成存储器单元中的电容器，二者串联连接。图中各层的沉积顺序仅是示意性的而非限制性的，例如也可以先沉积N型半导体层在沉积P型半导体层，也可以首先沉积电容器层再沉积二极管层。在另一实施例中，存储单元可以是只有二极管层而没有电容器层。在本步骤中，所述PN结的材料可以根据衬底材料而定，例如在衬底为Si的情况下，其可以为Si，但这不是限制性的，本领域技术人员可以根据实际需要选择合适的材料。金属-电介质-金属叠层中的金属可以为TiN，电介质可以为SiO2,但这同样不是限制性的，本领域技术人员可以根据实际需要选择合适的材料。沉积的方法包括但不限于化学气相沉积(CVD)、等离子辅助CVD、原子层沉积(ALD)、蒸镀、反应溅射、化学溶液沉积或其他类似沉积工艺。
[0020]沉积硬掩膜层214，如图4所示。硬掩膜层214由氧化物(例如SiO2)或氮化物(例如Si3N4或SiONx)形成。沉积的方法包括但不限于化学气相沉积(CVD)、等离子辅助CVD、原子层沉积(ALD)、蒸镀、反应溅射、化学溶液沉积或其他类似沉积工艺。
[0021]将嵌段共聚物(BCP) 216施加到硬掩膜层214表面。施加嵌段共聚物216的方法包括但不限于旋涂、涂覆、溅射等，优选旋涂。嵌段共聚物216由互不相溶的第一聚合物嵌段组分A和第二聚合物嵌段组分B构成。图5A为其透视图，图5B为沿图5A中的线CC’截取的截面图。从图中可以看出，第一聚合物嵌段组分A和第二聚合物嵌段组分B沿硬掩膜层214表面中的第一方向交替形成。本领域技术人员将认识到，很容易通过第一和第二聚合物嵌段组分A和B之间的分子量比率来确定嵌段共聚物形成的具体的自组织周期性图形，例如形成如上的交替图案。
[0022]所述BCP材料可以由如下材料之一形成:聚苯乙烯-嵌段-聚甲基丙烯酸甲酯(PS-b-PMMA)、聚环氧乙烷-嵌段-聚异戊二烯(PEO-b-PI)、聚环氧乙烷-嵌段-聚丁二烯(PE0-b-PB0)、聚环氧乙烧-嵌段_聚苯乙稀(PEO-b-PS)、聚环氧乙烧-嵌段_聚甲基丙稀酸甲酯(PEO-b-PMMA)、聚环氧乙烷-嵌段-聚乙基乙烯(PE0-b-PEE)、聚苯乙烯-嵌段-聚乙稀基卩比唳(PS_b_PVP)、聚苯乙稀-嵌段_聚异戍二稀(PS_b_PI )、聚苯乙稀-嵌段_聚丁二烯(PS-b-PBD)、聚苯乙烯-嵌段-聚茂铁二甲基硅烷(PS-b-PFS)、聚丁二烯-嵌段-聚乙烯基吡啶(PBD-b-PVP)和聚异戊二烯-嵌段-聚甲基丙烯酸甲酯(P1-b-PMMA)。
[0023]接着，使得组分A和B进行微相分离，去除组分A和B中的一个组分，而保留另一个组分，从而形成具有相同间隔的图案化聚合物。在图6中，去除了 B组分而保留了 A组分，所保留的A组分构成图案化聚合物218，其形成一系列平行线。可以利用表面选择性修饰技术来实现微相分离。
[0024]利用图案化聚合物218作为掩膜，图案化下面的硬掩膜层214、存储器单元层以及金属层202，如图7所示。图案化的方法包括但不限于干法刻蚀，优选反应离子刻蚀(RIE)。
[0025]这样，金属层202形成一系列沿第一方向延伸的平行线作为字线。存储器单元层也形成一系列沿第一方向延伸的平行线。
[0026]去除图案化聚合物218并在图案化结构之间的开口中填充电介质材料220并例如利用化学机械抛光(CMP)进行平坦化，从而露出存储器单元层表面，如图8所示。
[0027]沉积金属层222，如图9所示。在一个具体实施例中，所述金属层为TiN或W。沉积金属层222的方法包括但不限于化学气相沉积(CVD)、等离子辅助CVD、原子层沉积(ALD)、蒸镀、反应溅射、化学溶液沉积或其他类似沉积工艺。
[0028]沉积硬掩膜层224，如图9所示。硬掩膜层224由氧化物(例如Si02)或氮化物(例如Si3N4或SiONx)形成。沉积的方法包括但不限于化学气相沉积(CVD)、等离子辅助CVD、原子层沉积(ALD )、蒸镀、反应溅射、化学溶液沉积或其他类似沉积工艺。
[0029]将嵌段共聚物(BCP) 226施加到硬掩膜层214表面。施加嵌段共聚物226的方法包括但不限于旋涂、涂覆、溅射等，优选旋涂。嵌段共聚物226由互不相溶的第一聚合物嵌段组分A和第二聚合物嵌段组分B构成。图1OA为其透视图，图1OB为沿图1OA中的线CC’截取的截面图。从图中可以看出，第一聚合物嵌段组分A和第二聚合物嵌段组分B沿硬掩膜层224表面中的第二方向交替形成，其中第二方向垂直于上文所述的第一方向。本领域技术人员将认识到，很容易通过第一和第二聚合物嵌段组分A和B之间的分子量比率来确定嵌段共聚物形成的具体的自组织周期性图形，例如形成如上沿第二方向的交替图案。
[0030]所述BCP材料可以由如下材料之一形成:聚苯乙烯-嵌段-聚甲基丙烯酸甲酯(PS-b-PMMA)、聚环氧乙烷-嵌段-聚异戊二烯(PEO-b-PI)、聚环氧乙烷-嵌段-聚丁二烯(PE0-b-PB0)、聚环氧乙烧-嵌段_聚苯乙稀(PEO-b-PS)、聚环氧乙烧-嵌段_聚甲基丙稀酸甲酯(PEO-b-PMMA)、聚环氧乙烷-嵌段-聚乙基乙烯(PE0-b-PEE)、聚苯乙烯-嵌段-聚乙稀基卩比唳(PS_b_PVP)、聚苯乙稀-嵌段_聚异戍二稀(PS_b_PI )、聚苯乙稀-嵌段_聚丁二烯(PS-b-PBD)、聚苯乙烯-嵌段-聚茂铁二甲基硅烷(PS-b-PFS)、聚丁二烯-嵌段-聚乙烯基吡啶(PBD-b-PVP)和聚异戊二烯-嵌段-聚甲基丙烯酸甲酯(P1-b-PMMA)。
[0031]接着，使得组分A和B进行微相分离，去除组分A和B中的一个组分，而保留另一个组分，从而形成具有相同间隔的图案化聚合物。在图11中，去除了 B组分而保留了 A组分，所保留的A组分构成图案化聚合物228，其形成一系列平行线。可以利用表面选择性修饰技术来实现微相分离。
[0032]利用图案化聚合物228作为掩膜，图案化下面的硬掩膜层224、金属层222以及存储器单元层，如图12所示。图案化的方法包括但不限于干法刻蚀，优选反应离子刻蚀(RIE)0
[0033]这样，金属层222形成一系列沿第二方向延伸的平行线作为位线。存储器单元层总的来说经过两次刻蚀，从而形成在字线和位线交叉点处的一系列垂直于第一方向以及第二方向延伸的柱状结构，作为存储器单元。
[0034]去除图案化聚合物228并在图案化结构之间的开口中填充电介质材料230并例如利用化学机械抛光(CMP)进行平坦化,从而露出金属层222表面,如图13所不。
[0035]总之，通过本发明的制造方法，可以在不使用光刻的情况下制造交叉点器件，从而克服了光刻的工艺难度并节省了成本。
[0036]以上所述仅是本发明的较佳实施例，并非对本发明作任何限制。因此，在不脱离本发明技术方法的原理和随附权利要求书所保护范围的情况下，可以对本发明做出各种修改、变化。
【权利要求】
1.一种制造交叉点器件的方法，包括步骤: 提供半导体衬底； 依次沉积第一金属层、存储器单元层以及第一硬掩膜层； 利用相互平行且沿第一方向延伸的第一图案化聚合物作为掩膜，图案化所述第一硬掩膜层、存储器单元层以及第一金属层； 去除第一图案化聚合物； 沉积第一电介质层并平坦化以露出存储器单元层； 依次沉积第二金属层以及第二硬掩膜层； 利用相互平行且沿与第一方向垂直的第二方向延伸的第二图案化聚合物作为掩膜，图案化所述第二硬掩膜层、第二金属层以及存储器单元层； 去除第二图案化聚合物；以及 沉积第二电介质层并平坦化以露出第二金属层。
2.如权利要求1所述的方法，其中第一图案化聚合物通过如下步骤形成: 在所述第一硬掩膜层上施加包括互不相溶的两种聚合物嵌段组分的第一嵌段共聚物(BCP)材料，所述两种聚合物嵌段组分在所述第一方向上具有交替的平行结构； 将所述第一 BCP材料进行微相分离，所述两种聚合物嵌段组分之一被去除，而另外一个被保留从而形成所述第一图案化聚合物。
3.如权利要求2所述的方法，所述微相分离是通过选择性表面修饰实现的。
4.如权利要求1所述的方法，其中第二图案化聚合物通过如下步骤形成: 在所述第二硬掩膜层上施加包括互不相溶的两种聚合物嵌段组分的第二 BCP材料，所述两种聚合物嵌段组分在所述第二方向上具有交替的平行结构； 将所述第二 BCP材料进行微相分离，所述两种聚合物嵌段组分之一被去除，而另外一个被保留从而形成所述第二图案化聚合物。
5.如权利要求4所述的方法，所述微相分离是通过选择性表面修饰实现的。
6.如权利要求2或4所述的方法，其中所述BCP材料包括聚苯乙烯-嵌段-聚甲基丙烯酸甲酯(PS-b-PMMA)、聚环氧乙烷-嵌段-聚异戊二烯(PEO-b-PI )、聚环氧乙烷-嵌段-聚丁二烯(PEO-b-PBO)、聚环氧乙烷-嵌段-聚苯乙烯(PEO-b-PS)、聚环氧乙烷-嵌段-聚甲基丙烯酸甲酯(PEO-b-PMMA)、聚环氧乙烷-嵌段-聚乙基乙烯(PEO-b-PEE)、聚苯乙烯-嵌段-聚乙烯基吡啶(PS-b-PVP)、聚苯乙烯-嵌段-聚异戊二烯(PS-b-PI)、聚苯乙烯-嵌段-聚丁二烯(PS-b-PBD)、聚苯乙烯-嵌段-聚茂铁二甲基硅烷(PS-b-PFS)、聚丁二烯-嵌段-聚乙烯基吡啶(PBD-b-PVP)和聚异戊二烯-嵌段-聚甲基丙烯酸甲酯(P1-b-PMMA)之一。
7.如权利要求1所述的方法，其中所述图案化的第一金属层相互之间距离为1O-1OOnm,图案化的第二金属层相互之间距离为10-100nm。
8.如权利要求1所述的方法，其中所述存储器单元层包括P型半导体层和N型半导体层的叠层以及金属-电介质-金属叠层，二者串联连接。
9.如权利要求1所述的方法，其中所述半导体衬底为Si或绝缘体上硅(SOI)。
10.如权利要求1所述的方法，其中所述第一金属层以及第二金属层由TiN或W材料形成，或者由TiN和W材料的叠层形成。
【文档编号】H01L45/00GK103682088SQ201210331129
【公开日】2014年3月26日 申请日期:2012年9月10日 优先权日:2012年9月10日
【发明者】钟汇才, 梁擎擎, 杨达, 罗军 申请人:中国科学院微电子研究所
【专利摘要】本发明涉及一种制造交叉点器件的方法，包括：提供半导体衬底；依次沉积第一金属层、存储器单元层以及第一硬掩膜层；利用相互平行且沿第一方向延伸的第一图案化聚合物作为掩膜，图案化所述第一硬掩膜层、存储器单元层以及第一金属层；去除第一图案化聚合物；沉积第一电介质层并平坦化以露出存储器单元层；依次沉积第二金属层以及第二硬掩膜层；利用相互平行且沿与第一方向垂直的第二方向延伸的第二图案化聚合物作为掩膜，图案化所述第二硬掩膜层、第二金属层以及存储器单元层；去除第二图案化聚合物；以及沉积第二电介质层并平坦化以露出第二金属层。
【专利说明】一种制造交叉点器件的方法
【技术领域】
[0001]本发明涉及一种制造交叉点器件的方法，更具体地涉及一种利用嵌段共聚物材料形成交叉点器件的方法。
【背景技术】
[0002]半导体存储器可以分为易失性存储器和非易失性存储器。如果电源被切断，则易失性存储器中的记录数据被全部抹去，而非易失性存储器中的记录数据不被抹去。因此，非易失性存储器广泛应用于计算机、移动通信终端和存储卡中。
[0003]非易失性存储器作为基本元件的存储单元的结构随着使用非易失性存储器的领域而改变。例如，在作为广泛应用的大容量非易失性存储器的与非(NAND )型闪存器件中的存储单元的情况下，晶体管的栅极结构一般具有堆叠的结构，其中在浮置栅极中存储电荷即数据。
[0004]然而，该闪存器件与作为代表性易失性存储器的动态随机存取存储器(DRAM)相比具有较低集成度和较慢运行速度。
[0005]因此，出现了电阻随机存取存储器(RRAM)，其电阻属性根据所施加电压而变化。
[0006]特别地，作为一类RRAM器件的交叉点RRAM器件由于有利于高度集成而得到了广泛研究。
[0007]交叉点RRAM器件通常由互相垂直的底部金属线(例如字线)、顶部金属线(例如位线)以及在二者的交叉点位置处的器件单元形成。其中底部金属线和顶部金属线分别是由一系列具有恒定间距的平行金属线组成，存储器单元是由一系列位于交叉点处的、垂直于底部金属线以及顶部金属线的柱状器件结构组成。图1示出了交叉点RRAM器件10的透视图，其中参考标记100指示底部金属线,参考标记105指示存储器单元,参考标记110指示顶部金属线。
[0008]通常，存储器单元105可以由垂直结构PN结二极管(P型半导体层与N型半导体层形成的叠层)以及与其串联的电容器(金属-电介质-金属叠层)组成。
[0009]在制造交叉点RRAM器件的常规工艺中，是利用光刻工艺加刻蚀工艺来制造上述平行线的。然而，随着器件的特征尺寸缩小到22nm节点以下，在二维方向上制造平行线对于光刻工艺变得非常困难，为了实现这样的光刻图案势必增加工艺加工成本。
[0010]因此，需要一种新的方法来简化平行线的图案化。
【发明内容】
[0011]本发明利用嵌段共聚物(block copolymer,BCP)材料来代替光刻工艺而形成交叉点器件。为了实现此目的，本发明包括一种制造交叉点器件的方法，包括步骤:
提供半导体衬底；
依次沉积第一金属层、存储器单元层以及第一硬掩膜层；
利用相互平行且沿第一方向延伸的第一图案化聚合物作为掩膜，图案化所述第一硬掩膜层、存储器单元层以及第一金属层；
去除第一图案化聚合物；
沉积第一电介质层并平坦化以露出存储器单元层；
依次沉积第二金属层以及第二硬掩膜层；
利用相互平行且沿与第一方向垂直的第二方向延伸的第二图案化聚合物作为掩膜，图案化所述第二硬掩膜层、第二金属层以及存储器单元层；
去除第二图案化聚合物；以及
沉积第二电介质层并平坦化以露出第二金属层。
【专利附图】
【附图说明】
[0012]图1示出了常规交叉点器件的透视图。以及
图2-4、5A-5B、6-9、10A-10B、11-13分别示出了根据本发明的方法的各步骤对应的器件结构图。
【具体实施方式】
[0013]下面，参考附图描述本发明的实施例的一个或多个方面，其中在整个附图中一般用相同的参考标记来指代相同的元件。在下面的描述中，为了解释的目的，阐述了许多特定的细节以提供对本发明实施例的一个或多个方面的彻底理解。然而，对本领域技术人员来说可以说显而易见的是，可以利用较少程度的这些特定细节来实行本发明实施例的一个或多个方面。
[0014]研究发现，自组织嵌段共聚物可以用于形成某些类型的规则的或有序的图形。每种自组织嵌段共聚物通常包括两种或多种相互不溶的不同聚合物嵌段组分。在适当的条件下，所述两种或多种相互不溶的聚合物嵌段组分会分离为纳米级的两种或多种不同的相，并由此形成隔开的纳米尺寸的结构单元的有序图形。
[0015]通过自组织嵌段共聚物形成的此隔离的纳米尺寸的结构单元的有序图形可用于制造周期性纳米级结构单元，并因此在半导体、光学、和磁性器件中有广泛应用。
[0016]本发明正是利用自组织嵌段共聚物的这种功能来制造交叉点器件。为此执行以下步骤。
[0017]首先提供如图2所示的半导体衬底200。衬底200依照器件用途需要而合理选择，可包括单晶体娃(Si)、绝缘体上娃(SOI)、单晶体锗(Ge)、绝缘体上锗(GeOI)、应变娃(Strained Si)、锗娃(SiGe),或是化合物半导体材料,例如氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)、锑化铟(InSb)，以及碳基半导体例如石墨烯、SiC、碳纳管等等。出于与CMOS工艺兼容的考虑，衬底200优选地为体Si或SOI。
[0018]在半导体衬底200上沉积金属层202，如图3所示。在一个具体实施例中，所述金属层为TiN或W。沉积金属层202的方法包括但不限于化学气相沉积(CVD)、等离子辅助CVD、原子层沉积(ALD)、蒸镀、反应溅射、化学溶液沉积或其他类似沉积工艺。
[0019]随后在金属层202上沉积存储器单元层，如图4所示。其中形成存储器单元层包括依次沉积P型半导体层204、N型半导体层206以及金属208-电介质210-金属212叠层。所述P型半导体层、N型半导体层将形成存储器单元中的二极管，金属-电介质-金属叠层将形成存储器单元中的电容器，二者串联连接。图中各层的沉积顺序仅是示意性的而非限制性的，例如也可以先沉积N型半导体层在沉积P型半导体层，也可以首先沉积电容器层再沉积二极管层。在另一实施例中，存储单元可以是只有二极管层而没有电容器层。在本步骤中，所述PN结的材料可以根据衬底材料而定，例如在衬底为Si的情况下，其可以为Si，但这不是限制性的，本领域技术人员可以根据实际需要选择合适的材料。金属-电介质-金属叠层中的金属可以为TiN，电介质可以为SiO2,但这同样不是限制性的，本领域技术人员可以根据实际需要选择合适的材料。沉积的方法包括但不限于化学气相沉积(CVD)、等离子辅助CVD、原子层沉积(ALD)、蒸镀、反应溅射、化学溶液沉积或其他类似沉积工艺。
[0020]沉积硬掩膜层214，如图4所示。硬掩膜层214由氧化物(例如SiO2)或氮化物(例如Si3N4或SiONx)形成。沉积的方法包括但不限于化学气相沉积(CVD)、等离子辅助CVD、原子层沉积(ALD)、蒸镀、反应溅射、化学溶液沉积或其他类似沉积工艺。
[0021]将嵌段共聚物(BCP) 216施加到硬掩膜层214表面。施加嵌段共聚物216的方法包括但不限于旋涂、涂覆、溅射等，优选旋涂。嵌段共聚物216由互不相溶的第一聚合物嵌段组分A和第二聚合物嵌段组分B构成。图5A为其透视图，图5B为沿图5A中的线CC’截取的截面图。从图中可以看出，第一聚合物嵌段组分A和第二聚合物嵌段组分B沿硬掩膜层214表面中的第一方向交替形成。本领域技术人员将认识到，很容易通过第一和第二聚合物嵌段组分A和B之间的分子量比率来确定嵌段共聚物形成的具体的自组织周期性图形，例如形成如上的交替图案。
[0022]所述BCP材料可以由如下材料之一形成:聚苯乙烯-嵌段-聚甲基丙烯酸甲酯(PS-b-PMMA)、聚环氧乙烷-嵌段-聚异戊二烯(PEO-b-PI)、聚环氧乙烷-嵌段-聚丁二烯(PE0-b-PB0)、聚环氧乙烧-嵌段_聚苯乙稀(PEO-b-PS)、聚环氧乙烧-嵌段_聚甲基丙稀酸甲酯(PEO-b-PMMA)、聚环氧乙烷-嵌段-聚乙基乙烯(PE0-b-PEE)、聚苯乙烯-嵌段-聚乙稀基卩比唳(PS_b_PVP)、聚苯乙稀-嵌段_聚异戍二稀(PS_b_PI )、聚苯乙稀-嵌段_聚丁二烯(PS-b-PBD)、聚苯乙烯-嵌段-聚茂铁二甲基硅烷(PS-b-PFS)、聚丁二烯-嵌段-聚乙烯基吡啶(PBD-b-PVP)和聚异戊二烯-嵌段-聚甲基丙烯酸甲酯(P1-b-PMMA)。
[0023]接着，使得组分A和B进行微相分离，去除组分A和B中的一个组分，而保留另一个组分，从而形成具有相同间隔的图案化聚合物。在图6中，去除了 B组分而保留了 A组分，所保留的A组分构成图案化聚合物218，其形成一系列平行线。可以利用表面选择性修饰技术来实现微相分离。
[0024]利用图案化聚合物218作为掩膜，图案化下面的硬掩膜层214、存储器单元层以及金属层202，如图7所示。图案化的方法包括但不限于干法刻蚀，优选反应离子刻蚀(RIE)。
[0025]这样，金属层202形成一系列沿第一方向延伸的平行线作为字线。存储器单元层也形成一系列沿第一方向延伸的平行线。
[0026]去除图案化聚合物218并在图案化结构之间的开口中填充电介质材料220并例如利用化学机械抛光(CMP)进行平坦化，从而露出存储器单元层表面，如图8所示。
[0027]沉积金属层222，如图9所示。在一个具体实施例中，所述金属层为TiN或W。沉积金属层222的方法包括但不限于化学气相沉积(CVD)、等离子辅助CVD、原子层沉积(ALD)、蒸镀、反应溅射、化学溶液沉积或其他类似沉积工艺。
[0028]沉积硬掩膜层224，如图9所示。硬掩膜层224由氧化物(例如Si02)或氮化物(例如Si3N4或SiONx)形成。沉积的方法包括但不限于化学气相沉积(CVD)、等离子辅助CVD、原子层沉积(ALD )、蒸镀、反应溅射、化学溶液沉积或其他类似沉积工艺。
[0029]将嵌段共聚物(BCP) 226施加到硬掩膜层214表面。施加嵌段共聚物226的方法包括但不限于旋涂、涂覆、溅射等，优选旋涂。嵌段共聚物226由互不相溶的第一聚合物嵌段组分A和第二聚合物嵌段组分B构成。图1OA为其透视图，图1OB为沿图1OA中的线CC’截取的截面图。从图中可以看出，第一聚合物嵌段组分A和第二聚合物嵌段组分B沿硬掩膜层224表面中的第二方向交替形成，其中第二方向垂直于上文所述的第一方向。本领域技术人员将认识到，很容易通过第一和第二聚合物嵌段组分A和B之间的分子量比率来确定嵌段共聚物形成的具体的自组织周期性图形，例如形成如上沿第二方向的交替图案。
[0030]所述BCP材料可以由如下材料之一形成:聚苯乙烯-嵌段-聚甲基丙烯酸甲酯(PS-b-PMMA)、聚环氧乙烷-嵌段-聚异戊二烯(PEO-b-PI)、聚环氧乙烷-嵌段-聚丁二烯(PE0-b-PB0)、聚环氧乙烧-嵌段_聚苯乙稀(PEO-b-PS)、聚环氧乙烧-嵌段_聚甲基丙稀酸甲酯(PEO-b-PMMA)、聚环氧乙烷-嵌段-聚乙基乙烯(PE0-b-PEE)、聚苯乙烯-嵌段-聚乙稀基卩比唳(PS_b_PVP)、聚苯乙稀-嵌段_聚异戍二稀(PS_b_PI )、聚苯乙稀-嵌段_聚丁二烯(PS-b-PBD)、聚苯乙烯-嵌段-聚茂铁二甲基硅烷(PS-b-PFS)、聚丁二烯-嵌段-聚乙烯基吡啶(PBD-b-PVP)和聚异戊二烯-嵌段-聚甲基丙烯酸甲酯(P1-b-PMMA)。
[0031]接着，使得组分A和B进行微相分离，去除组分A和B中的一个组分，而保留另一个组分，从而形成具有相同间隔的图案化聚合物。在图11中，去除了 B组分而保留了 A组分，所保留的A组分构成图案化聚合物228，其形成一系列平行线。可以利用表面选择性修饰技术来实现微相分离。
[0032]利用图案化聚合物228作为掩膜，图案化下面的硬掩膜层224、金属层222以及存储器单元层，如图12所示。图案化的方法包括但不限于干法刻蚀，优选反应离子刻蚀(RIE)0
[0033]这样，金属层222形成一系列沿第二方向延伸的平行线作为位线。存储器单元层总的来说经过两次刻蚀，从而形成在字线和位线交叉点处的一系列垂直于第一方向以及第二方向延伸的柱状结构，作为存储器单元。
[0034]去除图案化聚合物228并在图案化结构之间的开口中填充电介质材料230并例如利用化学机械抛光(CMP)进行平坦化,从而露出金属层222表面,如图13所不。
[0035]总之，通过本发明的制造方法，可以在不使用光刻的情况下制造交叉点器件，从而克服了光刻的工艺难度并节省了成本。
[0036]以上所述仅是本发明的较佳实施例，并非对本发明作任何限制。因此，在不脱离本发明技术方法的原理和随附权利要求书所保护范围的情况下，可以对本发明做出各种修改、变化。
【权利要求】
1.一种制造交叉点器件的方法，包括步骤: 提供半导体衬底； 依次沉积第一金属层、存储器单元层以及第一硬掩膜层； 利用相互平行且沿第一方向延伸的第一图案化聚合物作为掩膜，图案化所述第一硬掩膜层、存储器单元层以及第一金属层； 去除第一图案化聚合物； 沉积第一电介质层并平坦化以露出存储器单元层； 依次沉积第二金属层以及第二硬掩膜层； 利用相互平行且沿与第一方向垂直的第二方向延伸的第二图案化聚合物作为掩膜，图案化所述第二硬掩膜层、第二金属层以及存储器单元层； 去除第二图案化聚合物；以及 沉积第二电介质层并平坦化以露出第二金属层。
2.如权利要求1所述的方法，其中第一图案化聚合物通过如下步骤形成: 在所述第一硬掩膜层上施加包括互不相溶的两种聚合物嵌段组分的第一嵌段共聚物(BCP)材料，所述两种聚合物嵌段组分在所述第一方向上具有交替的平行结构； 将所述第一 BCP材料进行微相分离，所述两种聚合物嵌段组分之一被去除，而另外一个被保留从而形成所述第一图案化聚合物。
3.如权利要求2所述的方法，所述微相分离是通过选择性表面修饰实现的。
4.如权利要求1所述的方法，其中第二图案化聚合物通过如下步骤形成: 在所述第二硬掩膜层上施加包括互不相溶的两种聚合物嵌段组分的第二 BCP材料，所述两种聚合物嵌段组分在所述第二方向上具有交替的平行结构； 将所述第二 BCP材料进行微相分离，所述两种聚合物嵌段组分之一被去除，而另外一个被保留从而形成所述第二图案化聚合物。
5.如权利要求4所述的方法，所述微相分离是通过选择性表面修饰实现的。
6.如权利要求2或4所述的方法，其中所述BCP材料包括聚苯乙烯-嵌段-聚甲基丙烯酸甲酯(PS-b-PMMA)、聚环氧乙烷-嵌段-聚异戊二烯(PEO-b-PI )、聚环氧乙烷-嵌段-聚丁二烯(PEO-b-PBO)、聚环氧乙烷-嵌段-聚苯乙烯(PEO-b-PS)、聚环氧乙烷-嵌段-聚甲基丙烯酸甲酯(PEO-b-PMMA)、聚环氧乙烷-嵌段-聚乙基乙烯(PEO-b-PEE)、聚苯乙烯-嵌段-聚乙烯基吡啶(PS-b-PVP)、聚苯乙烯-嵌段-聚异戊二烯(PS-b-PI)、聚苯乙烯-嵌段-聚丁二烯(PS-b-PBD)、聚苯乙烯-嵌段-聚茂铁二甲基硅烷(PS-b-PFS)、聚丁二烯-嵌段-聚乙烯基吡啶(PBD-b-PVP)和聚异戊二烯-嵌段-聚甲基丙烯酸甲酯(P1-b-PMMA)之一。
7.如权利要求1所述的方法，其中所述图案化的第一金属层相互之间距离为1O-1OOnm,图案化的第二金属层相互之间距离为10-100nm。
8.如权利要求1所述的方法，其中所述存储器单元层包括P型半导体层和N型半导体层的叠层以及金属-电介质-金属叠层，二者串联连接。
9.如权利要求1所述的方法，其中所述半导体衬底为Si或绝缘体上硅(SOI)。
10.如权利要求1所述的方法，其中所述第一金属层以及第二金属层由TiN或W材料形成，或者由TiN和W材料的叠层形成。
【文档编号】H01L45/00GK103682088SQ201210331129
【公开日】2014年3月26日 申请日期:2012年9月10日 优先权日:2012年9月10日
【发明者】钟汇才, 梁擎擎, 杨达, 罗军 申请人:中国科学院微电子研究所
最新回复(0)