Soi衬底制作方法及soi衬底的制作方法
Soi衬底制作方法及soi衬底的制作方法
【专利摘要】本申请公开了一种绝缘体上半导体(SOI)衬底制作方法及SOI衬底。根据一示例，该方法可以包括：提供绝缘体上硅衬底，所述绝缘体上硅衬底包括支撑衬底、位于支撑衬底上的绝缘层以及位于绝缘层上的硅层；在选定区域，在所述硅层上形成硅锗/硅的叠层，而在其他区域，在所述硅层上形成保护层；进行锗浓缩处理，使得选定区域中所述硅层转变为锗层；以及进行表面处理，以露出所述绝缘体上硅衬底的表面，从而形成所述SOI衬底。
【专利说明】SOI衬底制作方法及SOI衬底
【技术领域】
[0001]本公开涉及半导体领域,更具体地,涉及一种绝缘体上半导体(Semiconductor onInsulator, SOI)衬底制作方法及SOI衬底，该SOI衬底的半导体层包括Si和Ge两者。
【背景技术】
[0002]与体半导体材料衬底相比，SOI衬底能够提供许多优点，例如消除闩锁(latch-up)效应、减小寄生电容、提闻操作速度、降低功耗等。SOI衬底通常可以通过晶片键合技术或者智能剥离(smart cut)技术来制造。
[0003]图1中示出了晶片键合技术的示例。如图1(a)所示，在两个硅晶片100、10(V的表面上分别形成(例如，通过热氧化)氧化层(Sio2)1iuor。然后，如图1(b)所示，将这两个晶片以氧化层彼此面对的方式键合在一起。氧化层101、101'通过键合而粘在一起，从而形成埋氧化层，在以下统一示出为101。接着，如图1(C)所示，对顶部晶片100'进行研磨，以减薄其厚度。最后，如图1(d)所示，进行退火以增加键合强度，并且例如通过化学机械抛光(CMP)对表面进行平坦化，从而形成SOI衬底。该SOI衬底包括支撑Si晶片100、在支撑Si晶片100上形成的埋氧化层101以及在埋氧化层101上形成的薄Si层100'。
[0004]图2示出了智能剥离技术的示例。如图2(a)所示，在两个硅晶片200、20(V的表面上分别形成(例如，通过热氧化)氧化层(Si02)201、201'。此外，在其中一个晶片例如201'中，注入氢离子，以形成微空腔200a。然后，如图2 (b)所示，将这两个晶片以氧化层彼此面对的方式键合在一起。氧化层201、201'通过键合而粘在一起，从而形成埋氧化层，在以下统一示出为201。接着，如图2(c)所示，进行智能剥离。具体地，可以进行低温退火，微空腔200a内的氢产生内部压强而发泡，从而使得硅晶片200'在此处剥离。最后，如图2(d)所示，进行高温退火以增加键合强度，并恢复由于注入氢而在晶片200'中引起的损伤。另夕卜，例如通过CMP对表面进行平坦化，从而形成SOI衬底。该SOI衬底包括支撑Si晶片200、在支撑Si晶片200上形成的埋氧化层201以及在埋氧化层201上形成的薄Si层200a。
[0005]可以看到，在通过上述方式形成的SOI衬底中，半导体层仅包括单一的Si材料。
[0006]已经发现，对于P型器件而言，Ge材料能够提供比Si材料高的载流子迁移率。因此，将Ge材料用于P型器件的沟道区是有利的。但是，难以在SOI衬底中应用这一特性，因为如上所述其中的半导体层仅包括单一的Si材料。
[0007]有鉴于此，需要提供一种新颖的SOI衬底制作方法，该SOI衬底的半导体层包括Si以及Ge两者。
【发明内容】
[0008]本公开的目的在于提供一种SOI衬底制作方法，以克服上述现有技术中的问题。
[0009]根据本公开的一个方面，提供了一种制作绝缘体上半导体SOI衬底的方法，包括:提供绝缘体上硅衬底，所述绝缘体上硅衬底包括支撑衬底、位于支撑衬底上的绝缘层以及位于绝缘层上的硅层；在选定区域，在所述硅层上形成硅锗/硅的叠层，而在其他区域，在所述硅层上形成保护层；进行锗浓缩处理，使得选定区域中所述硅层转变为锗层；以及进行表面处理，以露出所述绝缘体上硅衬底的表面，从而形成所述SOI衬底。
[0010]根据本公开的另一方面，提供了一种绝缘体上半导体SOI衬底，包括:支撑衬底；位于支撑衬底上的绝缘层；以及位于绝缘层上的半导体层，所述半导体层在选定区域中包括锗材料，而在其他区域中包括硅材料。例如，这种局域化的锗材料是通过锗浓缩处理，使锗原子扩散到半导体层并将其中的硅原子替换而得到的。
[0011]根据本公开，能够在SOI衬底的半导体层中形成Si以及局域化的Ge，从而可以将Si用于N型器件的沟道区，而将Ge用于P型器件的沟道区。结果，提高了在该SOI衬底上形成的半导体器件的性能。
【专利附图】
【附图说明】
[0012]通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中:
[0013]图1示出了根据现有技术的SOI衬底制作方法的示意图；
[0014]图2示出了根据现有技术的另一 SOI衬底制作方法的示意图；以及
[0015]图3示出了根据本公开实施例的SOI衬底制作方法的示意图，其中(a)-(i)是沿(a' )-(i/ )所示俯视图中点划线的剖面图。
【具体实施方式】
[0016]以下，通过附图中示出的具体实施例来描述本公开。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
[0017]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0018]如图3(a)和3(a')所示，根据本公开实施例的方法以常规绝缘体上硅衬底开始。具体地，该绝缘体上硅衬底包括支撑衬底1000 (例如，体Si晶片)、绝缘层1001 (例如，埋氧化层)和薄的半导体层1002。如【背景技术】部分所述，通常半导体层1002包括单一的Si材料。该半导体层1002的厚度例如约为IOnm至lOOOnm。
[0019]然后，如图3(b)和3(b')所示，例如通过外延生长，在半导体层1002上形成SiGe层1003和Si层1004的叠层。例如，SiGe层1003的厚度约为20nm至lOOOnm，Si层1004的厚度约为5nm至20nm。
[0020]为了在随后的处理过程中保护SiGe层和Si层免受氧化或其他离子的伤害且防止由于别的膜层造成的应力损害，优选地，如图3(c)和3(c')所示，在图3(b)所示结构的顶部上形成一层氧化保护膜1005。例如，可以通过在低温如约200°C下进行等离子氧化处理，在Si层1004的顶部形成薄的SiO2覆层。
[0021]可选地，可以根据设计，在所需位置处形成浅沟槽隔离(STI)。例如，在图3(d)和3(d/ )中示出了两个STI 1006。这里需要指出的是，这两个STI仅仅是示意性的，可以不存在这种STI，或者可以存在更多或更少的STI。另外，在存在STI的情况下，STI的位置也不限于图中所示。优选地，STI贯穿SOI衬底的半导体层，从而与绝缘层1001—起构成良好的电隔离。
[0022]在形成STI的过程中，通常需要在SiO2覆层1005顶上形成一层厚Si3N4膜(例如，约5000A)，以作掩模用。图中并未示出该Si3N4膜。
[0023]根据本公开的示例，可以将这种绝缘体上硅衬底中的半导体层1002的选定区域中的Si转化为Ge。例如，这种选定区域可以包括用来形成P型器件的P型器件区域。
[0024]为此，如图3(e)和3(e')所示，例如通过光刻胶来覆盖P型器件区域。具体地，可以在整个结构的顶面上涂覆光刻胶层1007，并通过光刻对光刻胶层1007进行构图，以覆盖P型器件区域，而露出N型器件区域。
[0025]如果如图3(d)和3 (cT )中所示形成了 STI 1006，则在对光刻胶层1007的构图过程中，使得光刻胶层1007也覆盖STI 1006。
[0026]这里需要指出的是，在图3(e)和3(e')中，将N型器件区域和P型器件区域示出为交替的条状区域。但是本公开不限于此，N型器件区域和P型器件区域可以是按照设计的任何形状。
[0027]然后，如图3(f)和3(f')所示，在光刻胶层1007所暴露的区域，即N型器件区域，例如通过选择性刻蚀，依次去除SiO2覆层1005、Si层1004和SiGe层1003。通过控制选择性刻蚀，使得刻蚀停止于SOI衬底的半导体层1002。随后，可以去除光刻胶层1007。
[0028]接下来，为避免随后的Ge浓缩处理影响半导体层1002，如图3(g)和3(g')所示，在露出的半导体层1002( S卩，N型器件区域中的半导体层1002)上形成保护层1008。保护层1008例如包括氮化物如Si3N4。在此，还可以对整个结构进行平坦化处理如CMP，以使其表面平坦。
[0029]然后，如图3(h)和3(h')所示,进行Ge浓缩(condensation)处理。这种Ge浓缩处理可以在氧的气氛中进行。具体地，例如在高温如约900°C -1100°C下在氧的气氛中进行Ge浓缩处理。此时，SiGe层1003上方的Si层1004由于氧的存在而被逐步氧化。由于Ge原子不会穿越SiGe层与氧化物的界面而与氧原子结合，因此Ge原子从SiGe层1003逐渐扩散并积聚到下方的Si层1002表面上。这样，初始SiGe层1003与半导体层1002之间形成一层Ge的含量逐渐接近100%的Ge层，并最终形成Ge层1002';而该半导体层1002中原先的Si原子以及SiGe层1003之上的半导体层1004中的Si原子与氧结合而形成氧化物，在图中与原先的氧化层1005统一示出为1005'。
[0030]这里需要指出的是，Ge层1002'仍然可能含有少量的Si原子。另外，可能有一些氧原子穿越保护层1008而与保护层1008之下的Si层1002发生氧化反应。由于选择氮化物(如Si3N4)作为保护层1008，这部分氧原子很少，因此Si层1002仅在表面被氧化很少一部分，这例如可以在随后通过平坦化等工艺去除。
[0031]最后，如图3(i)和3(i,)所示，例如可以通过CMP等，进行表面处理，去除氧化层1005/和保护层1008，最终得到根据本公开的SOI衬底。该SOI衬底包括支撑衬底1000、绝缘层1001和半导体层。所述半导体层包括Si材料1002(在N型器件区域)和Ge材料1002;(在P型器件区域)。另外，该SOI衬底还可以根据需要包括STI 1006。[0032]尽管在以上描述将P型器件区域中的Si转化为Ge的实施例。但是本公开不限于此。例如，可以将半导体层中任意选定区域中的Si转化为Ge。
[0033]在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过现有技术中的各种手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。
[0034]以上参照本公开的实施例对本公开予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
【权利要求】
1.一种制作绝缘体上半导体SOI衬底的方法，包括: 提供绝缘体上硅衬底，所述绝缘体上硅衬底包括支撑衬底、位于支撑衬底上的绝缘层以及位于绝缘层上的硅层； 在选定区域，在所述硅层上形成硅锗/硅的叠层，而在其他区域，在所述硅层上形成保护层； 进行锗浓缩处理，使得选定区域中所述硅层转变为锗层；以及 进行表面处理，以露出所述绝缘体上硅衬底的表面，从而形成所述SOI衬底。
2.根据权利要求1所述的方法，还包括: 在所述锗/硅叠层的顶部形成氧化保护膜。
3.根据权利要求2所述的方法，其中，通过等离子氧化处理，形成所述氧化保护膜。
4.根据权利要求1所述的方法，其中，所述保护层包括氮化物。
5.根据权利要求1所述的方法，还包括: 在所需位置处形成浅沟槽隔离，所述浅沟槽隔离贯穿所述硅层。
6.根据权利要求1所述的方法，其中，在氧的气氛下进行锗浓缩处理。
7.根据权利要求6所述的方法，其中，在900°C-1100°C下执行锗浓缩处理，使得选定区域中所述硅层中Ge的含量达到约100%。
8.根据权利要求1所述的方法，其中，所述选定区域包括P型器件区域，所述其他区域包括N型器件区域。
9.一种绝缘体上半导体SOI衬底，包括: 支撑衬底； 位于支撑衬底上的绝缘层；以及 位于绝缘层上的半导体层，所述半导体层在选定区域中包括锗材料，而在其他区域中包括娃材料。
【文档编号】H01L21/762GK103681447SQ201210333065
【公开日】2014年3月26日 申请日期:2012年9月10日 优先权日:2012年9月10日
【发明者】钟汇才, 梁擎擎, 罗军 申请人:中国科学院微电子研究所
【专利摘要】本申请公开了一种绝缘体上半导体(SOI)衬底制作方法及SOI衬底。根据一示例，该方法可以包括：提供绝缘体上硅衬底，所述绝缘体上硅衬底包括支撑衬底、位于支撑衬底上的绝缘层以及位于绝缘层上的硅层；在选定区域，在所述硅层上形成硅锗/硅的叠层，而在其他区域，在所述硅层上形成保护层；进行锗浓缩处理，使得选定区域中所述硅层转变为锗层；以及进行表面处理，以露出所述绝缘体上硅衬底的表面，从而形成所述SOI衬底。
【专利说明】SOI衬底制作方法及SOI衬底
【技术领域】
[0001]本公开涉及半导体领域,更具体地,涉及一种绝缘体上半导体(Semiconductor onInsulator, SOI)衬底制作方法及SOI衬底，该SOI衬底的半导体层包括Si和Ge两者。
【背景技术】
[0002]与体半导体材料衬底相比，SOI衬底能够提供许多优点，例如消除闩锁(latch-up)效应、减小寄生电容、提闻操作速度、降低功耗等。SOI衬底通常可以通过晶片键合技术或者智能剥离(smart cut)技术来制造。
[0003]图1中示出了晶片键合技术的示例。如图1(a)所示，在两个硅晶片100、10(V的表面上分别形成(例如，通过热氧化)氧化层(Sio2)1iuor。然后，如图1(b)所示，将这两个晶片以氧化层彼此面对的方式键合在一起。氧化层101、101'通过键合而粘在一起，从而形成埋氧化层，在以下统一示出为101。接着，如图1(C)所示，对顶部晶片100'进行研磨，以减薄其厚度。最后，如图1(d)所示，进行退火以增加键合强度，并且例如通过化学机械抛光(CMP)对表面进行平坦化，从而形成SOI衬底。该SOI衬底包括支撑Si晶片100、在支撑Si晶片100上形成的埋氧化层101以及在埋氧化层101上形成的薄Si层100'。
[0004]图2示出了智能剥离技术的示例。如图2(a)所示，在两个硅晶片200、20(V的表面上分别形成(例如，通过热氧化)氧化层(Si02)201、201'。此外，在其中一个晶片例如201'中，注入氢离子，以形成微空腔200a。然后，如图2 (b)所示，将这两个晶片以氧化层彼此面对的方式键合在一起。氧化层201、201'通过键合而粘在一起，从而形成埋氧化层，在以下统一示出为201。接着，如图2(c)所示，进行智能剥离。具体地，可以进行低温退火，微空腔200a内的氢产生内部压强而发泡，从而使得硅晶片200'在此处剥离。最后，如图2(d)所示，进行高温退火以增加键合强度，并恢复由于注入氢而在晶片200'中引起的损伤。另夕卜，例如通过CMP对表面进行平坦化，从而形成SOI衬底。该SOI衬底包括支撑Si晶片200、在支撑Si晶片200上形成的埋氧化层201以及在埋氧化层201上形成的薄Si层200a。
[0005]可以看到，在通过上述方式形成的SOI衬底中，半导体层仅包括单一的Si材料。
[0006]已经发现，对于P型器件而言，Ge材料能够提供比Si材料高的载流子迁移率。因此，将Ge材料用于P型器件的沟道区是有利的。但是，难以在SOI衬底中应用这一特性，因为如上所述其中的半导体层仅包括单一的Si材料。
[0007]有鉴于此，需要提供一种新颖的SOI衬底制作方法，该SOI衬底的半导体层包括Si以及Ge两者。
【发明内容】
[0008]本公开的目的在于提供一种SOI衬底制作方法，以克服上述现有技术中的问题。
[0009]根据本公开的一个方面，提供了一种制作绝缘体上半导体SOI衬底的方法，包括:提供绝缘体上硅衬底，所述绝缘体上硅衬底包括支撑衬底、位于支撑衬底上的绝缘层以及位于绝缘层上的硅层；在选定区域，在所述硅层上形成硅锗/硅的叠层，而在其他区域，在所述硅层上形成保护层；进行锗浓缩处理，使得选定区域中所述硅层转变为锗层；以及进行表面处理，以露出所述绝缘体上硅衬底的表面，从而形成所述SOI衬底。
[0010]根据本公开的另一方面，提供了一种绝缘体上半导体SOI衬底，包括:支撑衬底；位于支撑衬底上的绝缘层；以及位于绝缘层上的半导体层，所述半导体层在选定区域中包括锗材料，而在其他区域中包括硅材料。例如，这种局域化的锗材料是通过锗浓缩处理，使锗原子扩散到半导体层并将其中的硅原子替换而得到的。
[0011]根据本公开，能够在SOI衬底的半导体层中形成Si以及局域化的Ge，从而可以将Si用于N型器件的沟道区，而将Ge用于P型器件的沟道区。结果，提高了在该SOI衬底上形成的半导体器件的性能。
【专利附图】
【附图说明】
[0012]通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中:
[0013]图1示出了根据现有技术的SOI衬底制作方法的示意图；
[0014]图2示出了根据现有技术的另一 SOI衬底制作方法的示意图；以及
[0015]图3示出了根据本公开实施例的SOI衬底制作方法的示意图，其中(a)-(i)是沿(a' )-(i/ )所示俯视图中点划线的剖面图。
【具体实施方式】
[0016]以下，通过附图中示出的具体实施例来描述本公开。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
[0017]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0018]如图3(a)和3(a')所示，根据本公开实施例的方法以常规绝缘体上硅衬底开始。具体地，该绝缘体上硅衬底包括支撑衬底1000 (例如，体Si晶片)、绝缘层1001 (例如，埋氧化层)和薄的半导体层1002。如【背景技术】部分所述，通常半导体层1002包括单一的Si材料。该半导体层1002的厚度例如约为IOnm至lOOOnm。
[0019]然后，如图3(b)和3(b')所示，例如通过外延生长，在半导体层1002上形成SiGe层1003和Si层1004的叠层。例如，SiGe层1003的厚度约为20nm至lOOOnm，Si层1004的厚度约为5nm至20nm。
[0020]为了在随后的处理过程中保护SiGe层和Si层免受氧化或其他离子的伤害且防止由于别的膜层造成的应力损害，优选地，如图3(c)和3(c')所示，在图3(b)所示结构的顶部上形成一层氧化保护膜1005。例如，可以通过在低温如约200°C下进行等离子氧化处理，在Si层1004的顶部形成薄的SiO2覆层。
[0021]可选地，可以根据设计，在所需位置处形成浅沟槽隔离(STI)。例如，在图3(d)和3(d/ )中示出了两个STI 1006。这里需要指出的是，这两个STI仅仅是示意性的，可以不存在这种STI，或者可以存在更多或更少的STI。另外，在存在STI的情况下，STI的位置也不限于图中所示。优选地，STI贯穿SOI衬底的半导体层，从而与绝缘层1001—起构成良好的电隔离。
[0022]在形成STI的过程中，通常需要在SiO2覆层1005顶上形成一层厚Si3N4膜(例如，约5000A)，以作掩模用。图中并未示出该Si3N4膜。
[0023]根据本公开的示例，可以将这种绝缘体上硅衬底中的半导体层1002的选定区域中的Si转化为Ge。例如，这种选定区域可以包括用来形成P型器件的P型器件区域。
[0024]为此，如图3(e)和3(e')所示，例如通过光刻胶来覆盖P型器件区域。具体地，可以在整个结构的顶面上涂覆光刻胶层1007，并通过光刻对光刻胶层1007进行构图，以覆盖P型器件区域，而露出N型器件区域。
[0025]如果如图3(d)和3 (cT )中所示形成了 STI 1006，则在对光刻胶层1007的构图过程中，使得光刻胶层1007也覆盖STI 1006。
[0026]这里需要指出的是，在图3(e)和3(e')中，将N型器件区域和P型器件区域示出为交替的条状区域。但是本公开不限于此，N型器件区域和P型器件区域可以是按照设计的任何形状。
[0027]然后，如图3(f)和3(f')所示，在光刻胶层1007所暴露的区域，即N型器件区域，例如通过选择性刻蚀，依次去除SiO2覆层1005、Si层1004和SiGe层1003。通过控制选择性刻蚀，使得刻蚀停止于SOI衬底的半导体层1002。随后，可以去除光刻胶层1007。
[0028]接下来，为避免随后的Ge浓缩处理影响半导体层1002，如图3(g)和3(g')所示，在露出的半导体层1002( S卩，N型器件区域中的半导体层1002)上形成保护层1008。保护层1008例如包括氮化物如Si3N4。在此，还可以对整个结构进行平坦化处理如CMP，以使其表面平坦。
[0029]然后，如图3(h)和3(h')所示,进行Ge浓缩(condensation)处理。这种Ge浓缩处理可以在氧的气氛中进行。具体地，例如在高温如约900°C -1100°C下在氧的气氛中进行Ge浓缩处理。此时，SiGe层1003上方的Si层1004由于氧的存在而被逐步氧化。由于Ge原子不会穿越SiGe层与氧化物的界面而与氧原子结合，因此Ge原子从SiGe层1003逐渐扩散并积聚到下方的Si层1002表面上。这样，初始SiGe层1003与半导体层1002之间形成一层Ge的含量逐渐接近100%的Ge层，并最终形成Ge层1002';而该半导体层1002中原先的Si原子以及SiGe层1003之上的半导体层1004中的Si原子与氧结合而形成氧化物，在图中与原先的氧化层1005统一示出为1005'。
[0030]这里需要指出的是，Ge层1002'仍然可能含有少量的Si原子。另外，可能有一些氧原子穿越保护层1008而与保护层1008之下的Si层1002发生氧化反应。由于选择氮化物(如Si3N4)作为保护层1008，这部分氧原子很少，因此Si层1002仅在表面被氧化很少一部分，这例如可以在随后通过平坦化等工艺去除。
[0031]最后，如图3(i)和3(i,)所示，例如可以通过CMP等，进行表面处理，去除氧化层1005/和保护层1008，最终得到根据本公开的SOI衬底。该SOI衬底包括支撑衬底1000、绝缘层1001和半导体层。所述半导体层包括Si材料1002(在N型器件区域)和Ge材料1002;(在P型器件区域)。另外，该SOI衬底还可以根据需要包括STI 1006。[0032]尽管在以上描述将P型器件区域中的Si转化为Ge的实施例。但是本公开不限于此。例如，可以将半导体层中任意选定区域中的Si转化为Ge。
[0033]在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过现有技术中的各种手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。
[0034]以上参照本公开的实施例对本公开予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
【权利要求】
1.一种制作绝缘体上半导体SOI衬底的方法，包括: 提供绝缘体上硅衬底，所述绝缘体上硅衬底包括支撑衬底、位于支撑衬底上的绝缘层以及位于绝缘层上的硅层； 在选定区域，在所述硅层上形成硅锗/硅的叠层，而在其他区域，在所述硅层上形成保护层； 进行锗浓缩处理，使得选定区域中所述硅层转变为锗层；以及 进行表面处理，以露出所述绝缘体上硅衬底的表面，从而形成所述SOI衬底。
2.根据权利要求1所述的方法，还包括: 在所述锗/硅叠层的顶部形成氧化保护膜。
3.根据权利要求2所述的方法，其中，通过等离子氧化处理，形成所述氧化保护膜。
4.根据权利要求1所述的方法，其中，所述保护层包括氮化物。
5.根据权利要求1所述的方法，还包括: 在所需位置处形成浅沟槽隔离，所述浅沟槽隔离贯穿所述硅层。
6.根据权利要求1所述的方法，其中，在氧的气氛下进行锗浓缩处理。
7.根据权利要求6所述的方法，其中，在900°C-1100°C下执行锗浓缩处理，使得选定区域中所述硅层中Ge的含量达到约100%。
8.根据权利要求1所述的方法，其中，所述选定区域包括P型器件区域，所述其他区域包括N型器件区域。
9.一种绝缘体上半导体SOI衬底，包括: 支撑衬底； 位于支撑衬底上的绝缘层；以及 位于绝缘层上的半导体层，所述半导体层在选定区域中包括锗材料，而在其他区域中包括娃材料。
【文档编号】H01L21/762GK103681447SQ201210333065
【公开日】2014年3月26日 申请日期:2012年9月10日 优先权日:2012年9月10日
【发明者】钟汇才, 梁擎擎, 罗军 申请人:中国科学院微电子研究所
最新回复(0)