光电探测器及其制造方法
光电探测器及其制造方法
【专利摘要】本发明公开了光电探测器及其制造方法。该光电探测器包括衬底和形成在衬底中的绝缘装置。绝缘装置电绝缘衬底的约束区。约束区被构造成响应辐照而生成自由电荷载流子。该光电探测器还包括被构造成提供光电流的读出电极装置，所述光电流由响应辐照而生成的自由电荷载流子的至少一部分形成。该光电探测器还包括通过绝缘装置与约束区电绝缘的偏置电极装置。偏置电极装置被构造成对约束区内的空间电荷载流子分布产生影响，使得与未被偏置状态相比，更少的自由电荷载流子在约束区的边界处复合。
【专利说明】光电探测器及其制造方法
[0001]相关申请的交叉引用
[0002]本申请是2011年9月14日提交的申请第13/232，564号的继续部分申请。
【技术领域】
[0003]本发明的实施方式涉及一种光电探测器。本发明的进一步的实施方式涉及一种用于制造光电探测器的方法。进一步的实施方式涉及光电探测器或者光敏像素元件的阵列。此外，本发明的一些实施方式涉及一种光敏像素兀件。
【背景技术】
[0004]在很多工业应用和消费应用中，存在分析光学数据和图像的需要。存在被集成在CMOS (互补金属氧化物半导体)电路或ASIC (专用集成电路)中的高度集成的光敏像素阵列(摄像元件)的趋势。
[0005]这些装置可以用在例如安保应用、IT (信息技术)产品和光通信网络中。在技术要求上多种多样，诸如像素的数量、光谱响应和速度。光电探测器或光敏装置的另一个重要性质是量子效率(QE)，量子效率表示装置对光的电灵敏性。取决于具体的应用或者装置，采用对量子效率的不同定义。典型地，量子效率是入射光的波长的函数并且可用作对光敏装置在不同波长下的性能度量。
[0006]当几个光敏像素元件以阵列方式排列时，两个或更多个光敏像素元件之间的串扰可能是一个问题。
[0007]在本文所披露的内容中，光电探测器是能够将电磁辐照转换成电量(诸如电压、电流、电阻等)的装置。典型地，电磁辐照的波长在对人眼可见的范围内或者邻近可见波长范围，诸如红外光或紫外光。然而，将特定的光电探测器构造成检测另外的波长范围内的电磁辐射也是可能的。
[0008]单个的光电探测器可用于提供表示例如入射辐射的亮度的单个电信号。光电探测器的另一可能的应用是在图像传感器内，其中多个光电探测器以阵列方式排列。典型地，光电探测器对固定的或预先确定的波长范围作出响应。
【发明内容】
[0009]本发明的实施方式提供了 一种光电探测器，该光电探测器包括衬底、绝缘装置、读出电极装置和偏置电极装置。绝缘装置形成在衬底中并且被构造成与衬底的约束区(confined region)电绝缘。约束区被构造成响应福照而生成自由电荷载流子。读出电极装置包括接触约束区的不同部分的至少两个电极并且被构造成提供光电流，该光电流通过响应辐照而生成的自由电荷载流子的至少一部分形成。偏置电极装置通过绝缘装置与约束区电绝缘。偏置电极装置被构造成被电偏置，这对约束区内的空间电荷载流子分布产生影响，使得与未被偏置状态相比，更少的自由电荷载流子在约束区的边界处复合(recombine)。
[0010]本发明的实施方式提供了一种光电探测器，该光电探测器包括衬底、位于衬底内的绝缘层、沟槽装置、读出电极装置和偏置电极装置。绝缘层基本上平行于衬底的主表面。沟槽装置包括从主表面至少延伸到绝缘层的深度的至少一个沟槽，使得沟槽装置和绝缘层界定一约束区。该约束区被构造成响应辐照而生成自由电荷载流子。读出电极装置包括接触约束区的不同部分的至少两个电极，以便传导与响应辐照而生成的自由电荷载流子的至少一部分相关联的光电流。偏置电极装置形成在沟槽装置内。偏置电极装置被构造成被电偏置并且从而在在约束区与沟槽装置之间的界面处产生表面电荷。表面电荷减少了界面处的复合活动。
[0011]本发明的实施方式提供了一种光电探测器，该光电探测器包括衬底、用于电绝缘衬底的约束区的装置和用于提供作为光电探测器的输出的光电流的装置。约束区被构造成响应辐照而生成自由电荷载流子。光电流由响应辐照而生成的自由电荷载流子的至少一部分形成。光电探测器还包括用于影响约束区内的空间电荷载流子分布的装置，使得与未被偏置状态相比，在用于影响的装置的被偏置状态，更少的自由电荷载流子在约束区的边界处复合。用于影响的装置形成在衬底内并且通过用于电绝缘约束区的装置与约束区绝缘。
[0012]本发明的实施方式提供了一种用于制造光电探测器的方法。该方法包括:提供具有主表面的半导体衬底；在衬底内形成电绝缘衬底的约束区的绝缘装置；形成通过绝缘装置与约束区电绝缘的偏置电极装置；以及形成读出电极装置。读出电极装置包括接触约束区的不同部分的至少两个电极并且被构造成提供光电流，该光电流由响应辐照而生成的自由电荷载流子的至少一部分形成。
[0013]进一步的实施方式提供了一种用于确定半导体衬底的约束区上的辐照的光谱特性的方法，约束区被构造成响应辐照而生成自由电荷载流子。该方法包括:控制偏置电极装置处于第一工作状态，该第一工作状态对约束区内的空间电荷载流子分布具有第一影响，其中偏置电极装置与约束区电绝缘；以及当偏置电极装置处于第一工作状态时确定由约束区响应辐照而产生的第一光信号。该方法还包括:控制偏置电极装置处于第二工作状态，该第二工作状态对约束区内的空间电荷载流子分布具有第二影响，其中在第二工作状态期间比在第一工作状态期间更少的自由电荷载流子在约束区的边界处复合；当偏置电极装置处于第二工作状态时，确定由约束区响应辐照而产生的第二光信号；以及评估第一和第二光信号，以便获得约束区中的辐照的光谱特性的信息。
【专利附图】
【附图说明】
[0014]将利用下面的附图对本发明的实施方式进行描述，附图中:
[0015]图1示出了用于电力电子设备的具有盒形电介质隔离的半导体装置的示意性横截面；
[0016]图2示出了根据实施方式的半导体装置的示意性横截面；
[0017]图3示出了对于金属绝缘体半导体(MIS)光电池装置的两种不同工作状态下的光谱响应与波长的不图；
[0018]图4A示出了从在后侧面处没有表面电荷的光电二极管的仿真获得的不同性能特征与波长的不图；
[0019]图4B示出了从在后侧面处具有表面电荷的光电二极管的仿真获得的不同性能特征与波长的不图；[0020]图5示出了根据至少一些实施方式的光电探测器的示意性横截面；
[0021]图6示出了根据至少一些实施方式的光电探测器的示意性横截面；
[0022]图7示出了根据至少一些实施方式的光电探测器的示意性立体剖切视图；
[0023]图8示出了根据至少一些实施方式的光电探测器的示意性立体剖切视图；
[0024]图9A至9E示出了根据至少一些实施方式的图示说明用于制造光电探测器的方法的不同阶段的示意性横截面；
[0025]图1OA示出了根据至少一些实施方式的光电探测器在制造过程的中间阶段的示意性立体剖切视图；
[0026]图1OB示出了根据至少一些实施方式的光电探测器在制造过程的后续阶段的示意性立体剖切视图；
[0027]图11示出了用于绝缘层和偏置电极层的替换方式，其可以替换图1OB中所示的对应的绝缘层和偏置电极层；
[0028]图12示出了根据实施方式的用于制造光电探测器的方法的示意性流程图；
[0029]图13示出了根据实施方式的用于制造光电探测器的方法的示意性流程图；
[0030]图14示出了根据实施方式的光电探测器的阵列的示意性立体视图；以及
[0031]图15示出了根据实施方式的用于确定辐照的光谱特性的方法的示意性流程图。
【具体实施方式】
[0032]在下面利用附图详细地描述本发明的实施方式之前，将指出的是，对具有相同功能的相同元件(或多个元件)提供以相同或类似的标号并且通常省略对具有相同或类似的标号的元件的重复描述。对具有相同或类似的标号的元件的描述相互可互换。在下文的描述中，阐述了很多细节以提供本发明实施方式的更完整的解释说明。但是，对本领域技术人员将很显然，没有这些具体的细节也可以实施本发明的实施方式。在其它的情况下，公知的结构和装置以框图的形式示出，而不是详细地示出，以避免使本发明的实施方式不清楚。在其它的情况下，公知的结构和装置以示意性横截面图或者俯视图示出，而不是详细地示出，以避免使本发明的实施方式不清楚。此外，除非有特别地相反的注明，否则在这里所描述的不同实施方式的特征可以相互组合。
[0033]在光电子学领域，提高光电探测器或其它光敏元件的量子效率是这个领域的主要研究目标之一。但是，当多个光电探测器或光敏像素元件以相互紧密邻近的方式(例如以阵列方式)排列时，高等级的量子效率可能导致个体光电探测器或像素元件之间的串扰增大。随着个体像素元件的尺寸为了小型化目的而减小，这个效应可能变得甚至更显著。虽然提高的量子效率可以使个体像素元件本身缩小成为可能，但是它们必须相互间隔一定的最小距离，以将串扰保持在可接受的水平。当在相对较小或者甚至微小的元件尺寸(例如，IOym或者更小)下使用红外光时，这种与串扰相关的干扰甚至更显著。
[0034]一个可能的防串扰的措施是在像素阵列下方提供寿命抑制剂(lifetime killer)(复合中心)。只要激励光子产生过量的靠近装置的结(空间电荷区)的电荷载流子，这个方法就可以抑制串扰。当使用红外光时，大于IOym的穿透深度将被处理。这限制了进一步减小个体像素的自然尺寸和/或邻近像素之间的空间的潜力(电荷载流子越深，它扩散到邻近像素的机会越高)。[0035]图1示出了可以用在电力电子设备(S卩，与光电子学不同的领域)中的电子装置的示意性横截面。具体地，图1示出了可通过被称为“(VENEZIA)”或者“硅板空洞化(ESS)”的过程获得的结构。“硅板空洞化”过程由东芝公司构思出，而“VENEZIA”过程几乎同时地由意法半导体公司(STMicroelectronics)构思出。虽然可能在细节上不同,但是这两个过程是类似的。“VENEZIA”过程通过威尼斯城中所使用的房屋建造技术(打桩工程中的根基)和该过程本身之间的相似性获得它的名字。SO1-VENEZIA衬底通过开一系列的随后在外延生长之后被氧化的沟槽而从标准硅片开始获得。蚀刻步骤可以被选择或者被扩展到芯片的所有那些表面。氧化后的掩埋(buried)通道和在单晶硅内部可获得的空腔不仅能够制造低成本的SOI (绝缘体覆硅)衬底，而且能够进行微流体应用和创新的低成本压阻式和电容式压力传感器。
[0036]具体地，图1示出了在衬底内布置于层40中的多个掩埋通道44，层40平行于衬底的主表面101。层40在衬底内位于距离主表面101—定深度处。掩埋通道44由掩埋氧化物42的结构界定(delimit)。具体地，每个掩埋通道44由一管(tube)掩埋氧化物界定。邻近的管相互接触，使得至少在衬底的一部分内形成多管掩埋氧化物的连续层，每管掩埋氧化物围绕一个掩埋通道。
[0037]除了由设置为多个并排管的掩埋氧化物42形成的绝缘层之外，图1中所示的结构还包括沟槽隔离18。在图1中，示出了两个沟槽。沟槽从衬底的主表面101延伸到衬底中并向下到达比绝缘层40的深度更大的深度。但是，沟槽18向下到达与绝缘层40的深度大约相等的深度也是可行的。沟槽18被填充以与绝缘层40的掩埋氧化物融合(merge)的氧化物。由两个沟槽18、衬底的主表面101和绝缘层40界定一 SOI袋(pocket)。这提供了盒形的电介质隔离，例如，电力电子设备。在衬底的主表面上方，形成有各种微电子机械(MEMS))和/或电子结构，这不需要在图1的描述内容中详细地解释说明。
[0038]图2示出了根据实施方式的图1的电子装置的改进的示意性横截面。根据实施方式，每个像素元件的全部电介质隔离与改变装置的光谱响应和量子效率的有源的和可能地可开关的电极层结合。第一部分-电介质隔离-可通过利用威尼斯过程(即，“VENEZIA”过程)和沟槽结构的结合而产生，如图1中所示。利用未闭合的沟槽隔离来改进这个结构，即，沟槽18没有完全被绝缘材料填充，而是在沟槽内保留空腔。用电极材料50填充未闭合的沟槽隔离的空腔。这种结合在图2中示意性地示出。电极材料50还存在于绝缘层40内。在示意性地示出于图2的结构中，绝缘层40内的电极材料50与沟槽18内的电极材料50导电连接。
[0039]图2中所示的结构尤其展示了以下两个性质:通过施加导致多数载流子在有源的像素盒的边界处聚积的电压，表面被(附加地)钝化并且内部量子效率显著地提高。对于使用相反极性的电压时可形成在边界处的反型层(inversion layer)同样有效。当反型层是pn结的一部分并且在表面处接触时，后者被给出。在这种情况下，来自于大容量(bulk)的电子和空穴在它们能够在内部边界处复合之前在邻近反型层的空间电荷区处分离。
[0040]光电探测器、光敏装置、太阳能电池等的量子效率(QE)可以定义为由装置收集的电荷载流子的数量与照射在装置上的给定能量的光子的数量之比。通常考虑两种类型的量子效率:外部量子效率(EQE)和内部量子效率(IQE)。在实施方式的当前描述中，考虑以下的内部和外部量子效率的定义。外部量子效率(EQE)是由装置收集的电荷载流子的数量与照射在装置上的(给定能量的)光子(入射光子)的数量之比。内部量子效率(IQE)是由装置收集的电荷载流子的数量与实际上被装置吸收的(给定能量的)光子的数量之比。注意到，入射光子的一部分可能穿过装置或者可能在表面处反射而没有被吸收。因此，IQE至少与EQE 一样高，并且通常比EQE高。低的IQE表示装置不能良好地利用被吸收光子，S卩，由被吸收光子产生的自由电荷载流子对中的大部分不能被利用，例如，因为它们在到达装置的输出电极(在该处，光生电荷载流子会作为光电流被提取)之前复合。
[0041]在大容量的单晶半导体中，可以典型地区分三种基本类型的复合。这些复合类型是:福射复合(radiative recombination)、俄歇复合(Auger recombination)和肖克莱里德霍尔复合(Shockley-Read-Hall recombination)。半导体内或者半导体的表面上的任何缺陷或杂质促进了复合。由于衬底的表面代表晶格的严重破裂，因此衬底的表面是特别高复合的位置。表面附近的高复合率消耗这个区域的少数电荷载流子。当衬底内的自由电荷载流子典型地受到扩散(该扩散是衬底内的空间电荷载流子分布的函数)时，局部的低载流子浓度区域导致载流子从周围的高浓度区域流进这个区域。因此，表面复合速率受到少数载流子朝向表面运动的速率的限制。使用被称为“表面复合速度”、单位为cm/s的参数来说明在表面的复合。半导体表面的缺陷可能由晶格的周期性中断导致，晶格的周期性中断在半导体表面产生悬挂键(dangling bond)。悬挂键的数量以及因此表面复合的减少可通过在半导体表面的顶部上生长连缀(tie up)这些悬挂键中的一些的层而实现。悬挂键的这种减少被称为表面钝化。
[0042]除了或者作为对在半导体表面通过不同材料(例如，衬底材料的氧化物或氮化物)的钝化层的表面钝化的替换，通过在半导体的表面或界面处提供表面电荷可实现相同的效果。通过表面电荷的复合的减少可以被看作场效应钝化。而且，可能足以在表面或边界的两侧之间施加电压。在表面或边界的两侧之间施加的电压可以产生穿过边界和/或在衬底内(特别是在衬底的由边界界定的约束区内)的电场。
[0043]如上文所提到的，利用表面电荷对衬底边界或者衬底区域的钝化可采取(至少)两种形式。根据第一种钝化形式，多数电荷载流子的聚积发生在约束区(例如，有源的像素盒)的内部和边界处。这可通过在约束区外电偏置衬底实现，使得多数电荷载流子被边界吸引。同时，少数电荷载流子会被边界排斥，使得阻止它们在边界处复合。根据第二种钝化形式，少数电荷载流子的聚积发生在约束区的边界处和内部。少数电荷载流子在边界处的薄层内的足够高的浓度导致在边界处没有或者没有足够的用于复合的多数电荷载流子的情况。边界处的薄层被称为反型层，因为与约束区的其它部分相比，少数电荷载流子和多数电荷载流子的角色被反转。到达反型层的额外的少数电荷载流子可用作自由电荷载流子，使反型层转变成沿着内部边界或界面延伸的导电区域或者“通道”。
[0044]在示意性示出于图2的结构中，电极材料50可被电偏置并且因此影响约束区或SOI袋26内的空间电荷载流子分布。由于沟槽装置18的壁和绝缘层40的掩埋氧化物42，电极材料50与SOI袋电绝缘。
[0045]图3示出了 MIS (金属绝缘体半导体)光电池装置的光谱响应测量的示图。图3内的插图示出了 MIS光电池的示意性横截面。在下文中，解释说明MIS光电池的功能原理。为此目的，让我们首先考虑光电池的简单设置，其包括具有两个不同的掺杂区域(η型掺杂区域和P型掺杂区域)的半导体。在两个区域之间的边界区域中，形成有耗尽区(或者空间电荷区)，在耗尽区中，静止的带电荷的掺杂剂原子代表大多数的电荷。在例如硅半导体的P型掺杂的边界区域中，存在带负电荷的受体(例如，硼原子)。在邻近的η型区域中，带正电荷的供体(例如，磷原子)位于此。这些电荷产生作用在运动电荷(负电子和正空穴)上的电场。
[0046]由光产生的电子/空穴对可以被这种电场分离。但是，这个的先决条件是电荷载流子或者产生在耗尽区(空间电荷区)中或者当存在电荷载流子的适当的浓度梯度并且在到达耗尽区之前粒子对不会再次被破坏(通过复合)时可通过扩散到达耗尽区。这样，产生光电压，当所述区域被适当地接触时该光电压可产生外部电流。
[0047]对等地，代替η型掺杂区域，可以使用反型区。这里，通过适当的外部电势(例如，由通过绝缘体(例如氧化物)与半导体绝缘的导电板产生)，可以改变表面电荷载流子浓度，使得在半导体的体积内部深处电子浓度高于空穴浓度。因此，在反型区与深处体积之间形成能够分离电荷载流子对的耗尽区。
[0048]因此，光电流是局部场(例如，在耗尽区中)和运动电荷的浓度梯度共同作用的结果。浓度梯度通过空间地改变产生和复合过程以及通过传输过程而定义。
[0049]呈现下面的实例以说明局部场和运动电荷的浓度梯度之间的共同作用。在半导体的表面处，存在不饱和的联接(键)，其导致电子和空穴的复合增加。在电荷载流子浓度高于平衡浓度的情况下，例如由于光生成，在半导体的表面处运动的电子和运动的空穴被破坏(即，它们复合)。因此，形成了浓度梯度，该浓度梯度导致电荷载流子从半导体的内部扩散到表面，使得这些运动的电荷载流子也在表面缺陷/杂质处复合。这些电荷载流子在表面处受到复合，因此不会有助于光电流。因此，在pn结处(或者在MIS结构的情况下，在反型区处)，当所描述的场吸引少数电荷载流子进入相反的区域中(或者进入反型区中)时，半导体的内部体积中的耗尽区也产生用于少数电荷载流子的电荷载流子漏极(drain)(在p型半导体中这些是电子，在η型半导体中是空穴)。当被以适当的方式收集时，这些电荷载流子可有助于光电流。
[0050]更具体地，在电荷载流子通过反型区传输到外部触点进而作为光电流传输到外部电路的情况下，即使在半导体衬底中电荷载流子的光生成期间，在邻近(在边界处)耗尽区/反型区的半导体衬底的材料中，在或者几乎在或者接近平衡浓度的电荷载流子浓度被保持。因此，响应在辐照区中的电荷载流子的光生成，在到耗尽区(以及邻近其的反型区)的方向上在辐照区中形成电荷载流子浓度梯度。该电荷载流子浓度梯度影响到耗尽区/反型区的少数电荷载流子扩散。因此，耗尽区作为用于光生成在辐照区中的少数电荷载流子的电荷载流子漏极。
[0051]在光生成(通过光生成电子/空穴对)的情况下，所描述的过程被空间改变的生成过程覆盖。一方面，每个波长单位生成相同数量的电荷载流子对的光束导致半导体中的指数衰减的辐照强度(逐渐消失的光场)。另一方面，吸收(生成)取决于波长，在硅中蓝光比红光或红外光基本上更快地被吸收。因此，局部改变的电荷载流子浓度仅仅由半导体的辐照弓丨起。特别地，可以利用吸收对光波长的依赖性，通过光电探测器的有利空间安装而能够进行光的光谱评估。
[0052]在图3的插图中，示出了例如包括η型掺杂半导体或者P型掺杂半导体的装置，SP半导体衬底10。图3中的插图示出了用于评估来自芯片前侧面或主表面101的辐射(来自后侧面的辐照也是可能的)的MIS结构的示意性横截面。在半导体衬底10内，设置有所谓的深沟槽218，其中深沟槽218在侧面和在底部处设有薄电介质216。在沟槽218内，薄电介质216留下的空腔被填充以导电性电极材料214。薄电介质216和导电性电极材料214是可以被称为反型区生成器的结构的一部分。当向电极214施加适当的电势时，在半导体区域的邻近区域中形成反型区(典型地，几纳米宽)。这种设置然后能够分离如上文中相对于MIS结构示例性描述的由入射光生成的电子/空穴对。现在，通过接触，电荷载流子可以表面地(superficially)(即，在半导体衬底10的第一主表面101处)有助于外部光电流。
[0053]在图3的插图所示的实例中，半导体衬底10是P型掺杂半导体。为了将电荷载流子从反型区传导到外部，在沟槽218的(直接的)周围，在局部的η型区域232设置触点，以便作为上文提到的接触区。同样地，在局部的P型区域236设置衬底触点。η型区域232可以是η型SD注入区，而P型区域236可以是P型SD注入区。现在，两种工作情况是可能的。当反型区被接通时，来自半导体的深度的电荷载流子可以有助于光电流，在不存在反型区时，所述电荷载流子将不会到达P型掺杂衬底10与接触区232之间的表面ρ-η结(由于之前的复合)。当反型区被关断时，只有通过扩散到达衬底10与接触区232或者相关的耗尽区之间的Ρ-η结并且在之前没有通过复合被破坏的电荷载流子被收集。
[0054]如果示出于图3的插图中的装置被从前侧面101照射(如用于三个不同波长的辐照所示)，当反型区被接通时，提高了在红光和红外光范围内的光谱灵敏度，因为这些波长的光在硅内深处生成现在可以被提取的电荷载流子对。
[0055]对于从后侧面102的照射，适用相反的条件。于是，反型区导致更短波长的光(例如，蓝光)能够更有助于光电流，因为靠近后侧面102生成的电荷载流子可以被更有效地提取或吸取。
[0056]图3的插图中所示的光电探测器的尺寸可以为情报性目的但是绝不是限制性目的而如下选择。用作衬底触点的P型区域236可以具有被包括在40 μ m到160 μ m范围内(典型值为80 μ m)的宽度。两个沟槽218之间的间隙具有可在大约50 μ m到大约200 μ m范围内的宽度。沟槽间距的典型值可以是100 μ m。半导体衬底10具有可以被包括在40 μ m到500 μ m范围内的厚度，例如225 μ m。半导体衬底10的第二主表面102与沟槽的下端之间的距离可以被包括在Iym到10的范围内，例如2μπι、5μπι或者8μπι，以及之间的值。示出的尺寸也可以用于根据将在下文中描述的实施方式的光电探测器的对应结构。
[0057]从上文描述的示出于图3的插图中的结构的基本功能原理，可得到装置的进一步的变型，将在下文中描述。可被单独切换的不同深度的沟槽电极能够进行随每个沟槽深度而变化的离散的光谱响应。通过具有各自接通的反型区的信号的微分形成，入射光的光谱评估因此是可能的。当反型区的阈值电压随着进入深度处的沟槽变化时，实现更优雅的变型，以实现光谱的连续评估。于是，具有更小电压的反型区仅仅在沟槽电极的上部区域中给出并且迁移进入具有提高电压的深度。例如当掺杂剂浓度在深度处增加或者电介质以圆锥形实现时，可以获得这种设置。
[0058]除了用作光谱仪的可能性之外，图3的插图中的装置具有由于前侧面101上的最小空间需求可以评估从后侧面102的辐照的优点。因此，对于周围区域中的沟槽电极之间的评估电路，具有足够的空间。于是，被辐照区域的空间需求基本上与用在前侧面上的面积隔绝(decouple)。无需在装置的后侧面102上的图案化或构造过程而实现这个优点。[0059]钝化的和非钝化的沟槽二极管结构(二极管通过P型掺杂衬底10和η型掺杂接触区232形成)的测量给出了上文中提到的效果的程度的图像。图3中示出了处于开关状态的MIS光电池装置的光谱响应测量。在第一开关状态，没有偏置施加于电极214，S卩，电极214与衬底10之间的电压大约为零。在第二开关状态，5伏的偏置电压施加在电极214与衬底10之间。可以看出，MIS光电池装置在两个开关状态中直至500纳米波长的表现基本上相同。但是，对于更大的波长，MIS光电池装置在第二开关状态(具有偏置(5伏))比在第一开关状态(没有偏置)表现出更大的光谱响应。
[0060]两条曲线在长波长处的巨大偏差是清楚可见的。当考虑界面复合速度高达IO6Cm/s时，通过仿真来拟合这种意外的漂移。假定这种高复合活动也发生在盒形隔离的下边界处，当没有有源的表面场时，将不会存留很多光电流。
[0061]在图4Α和图4Β中，对于ΙΟμπι厚的光电二极管(见图4Α和图4Β中的插图)，比较光谱量子效率:在图4Α中，示出了没有表面电荷的光电二极管的响应。在图4Β中，示出了光电二极管的响应，假定在装置的后侧面上具有-1O13CnT2的表面电荷。图4Α和图4Β中的示图是内部量子效率(IQE)、外部量子效率(EQE)和作为在后侧面上没有(图4Α)和具有(图4Β)聚积层的10 μ m厚的光电二极管的波长的函数的反射(RFL)的一维仿真的结果。外部量子效率(EQE)在这里被理解为由装置收集的电荷载流子的数量与照射在装置上的给定能量的光子(入射光子)的数量之比。内部量子效率(IQE)在这里被理解为由装置收集的电荷载流子的数量与实际上被装置吸收的给定能量的光子的数量之比。在图4A中，可以看出，没有聚积层，则内部量子效率(IQE)在相对较窄的波长范围内高，即，从大约400nm到大约550nm时IQE大于90%。与此相对照，图4B示出了，对于在后侧面具有带负电荷的聚积层，则光电二极管的内部量子效率(IQE)在从大约400nm开始到大约750nm结束的波长范围内大于90%。
[0062]因此，为了优化像素元件的响应，特别地(但非排他地)对于红外范围，可以考虑用于表面钝化的有源电极结构。
[0063]示意性示出于图4A和图4B的插图中(以及也如下文描述的至少一些实施方式所提供)的结构进一步提供了产生两个不同的响应以及利用这两个不同的响应进行光谱灵敏度检测的机会。参考图3，两个信号的差值给出了在红外范围内的完整亮度信息。这个差值与对应于“没有偏置”开关状态的曲线的比较是对于可见光范围内的亮度的评估。为了归纳这个:根据最小二乘法，产生了额外的尺寸。这给出了真实光谱到由测量定义的矢量空间(真实光谱的评估)上的更小长度的投影。集中于光谱仪应用，在内部边界处具有高复合活动不必然是缺点，反之，它对于提高入射光的光谱组成的评估可能是有利的。选择性地接通偏置电极设置可以被用来选择性地钝化衬底内的光敏区域(例如，约束区)的一个或多个内部边界。
[0064]实施方式提供了具有电极衬里的盒形电介质隔离的组合。电极被接触并且可以施加电压。产生的表面电荷改变了装置的光谱响应。这可用来提高内部量子效率。替换地，不同开关状态的信号的比较可用于光谱评估。进一步的实施方式提供了与仅在侧壁上的(偏置)电极组合的盒形隔离。电介质隔离可具有盒形以外的形状，例如，电介质隔离(绝缘装置)可以形成为圆柱形、三棱柱形、六棱柱形或具有基本上平行于衬底的主表面的上、下面以及基本上垂直于衬底的主表面的侧面的其它形状。代替电极衬里，偏置电极装置可以设置为在电介质隔离的与衬底内的光敏区域相对的侧面上邻近电介质隔离的结构。在实施方式中，偏置电极装置可以部分地或者全部地至少横向地围绕电介质隔离。
[0065]图5示出了根据实施方式的光电探测器的示意性横截面。该光电探测器形成在衬底10中并且包括绝缘装置、读出电极装置和偏置电极装置。绝缘装置包括绝缘层546和一个或多个绝缘侧壁516。绝缘层546基本上平行于衬底10的主表面101。绝缘侧壁516可以基于从主表面101延伸的沟槽装置或者是它的一部分。在图5示出的实施方式中，绝缘侧壁516可通过首先从主表面101形成沟槽装置然后氧化沟槽的壁而获得。绝缘装置界定了衬底10的约束区526。偏置电极装置包括电极层544和一个或多个电极侧壁514。电极层544和一个或多个电极侧壁514相互电连接。偏置电极装置可连接到电压源(未示出)，该电压源能够相对于衬底10的电势对偏置电极装置施加偏置电压Vila。偏置电极装置邻近绝缘装置并且横向地以及也在绝缘层56的基本上平行于衬底10的主表面101的底表面上包围绝缘装置。(相对于约束区526的电势)对偏置电极装置514、544施加小于零的偏置电压吸引了约束区526内的带正电荷的空穴(多数电荷载流子)到约束区526与绝缘装置516、546之间的边界或界面。用这种方式，约束区526与绝缘装置516、546之间的界面/边界由于表面电荷而被(附加地)钝化。
[0066]在图5所示的实施方式中，衬底10和约束区526是P型掺杂的。高掺杂的η型区域532在衬底10的主表面101处形成在约束区526内。此外，高掺杂的ρ型区域536也在主表面101处形成在约束区526内。η型区域532和ρ型区域536是读出电极装置的一部分。η型区域532和ρ型区域536连接到读出电路535。光电流I光经过η型区域532和ρ型区域536流动并且因此在约束区526与读出电路535之间交换。ρ型掺杂的约束区526和η型区域532形成pn结，使得在约束区526内形成耗尽区524。
[0067]入射光子hv可在约束区526内被吸收并且因此导致生成自由电荷载流子对，即，带负电荷的电子和带正电荷的空穴。约束区526是ρ型掺杂的，使得在约束区526中生成的自由电子属于少数电荷载流子，而生成的自由空穴属于多数电荷载流子。在图5中，生成的自由电子在耗尽区524的外部生成。为了使生成的自由电子有助于光电流Ip生成的自由电子首先必须通过扩散(虚线箭头)到达耗尽区524。自由电荷载流子在半导体内的扩散主要通过电荷载流子在半导体内的局部浓度变化被控制，即，扩散是半导体内的空间电荷载流子分布的函数。内部边界的更好的钝化通常防止电荷载流子浓度在内部边界处呈现为显著的最小。显著的浓度最小将导致电荷载流子朝向内部边界的强扩散并且因此导致相对高的复合速率。通过对偏置电极装置514、544施加负的偏置电压而实现的约束区526与绝缘装置516、546之间的边界的更好的钝化阻止了在边界处形成这种显著的浓度最小，并且因此提高了生成的自由电子通过扩散到达耗尽区524以及随后有助于光电流的可能性。
[0068]当从生成位置扩散到耗尽区524的边缘时，存在一定的自由电子与自由空穴复合的机会。一旦生成的自由电子已经进入耗尽区524，则它在耗尽区524内的电场的影响下朝向η型区域532漂移。在耗尽区524内，复合的可能性通常显著低于在约束区526的其他部分中的可能性。
[0069]虽然没有明确地不出于图5中，但偏置电极装置514、544可以与周围的衬底10电绝缘。
[0070]图6示出了与图5中所示的光电探测器类似的光电探测器的示意性横截面。不同之处在于，图6中所示的光电探测器的偏置电极装置可连接到相对于衬底10的大于零的偏置电压Vila(Vila>0)，因此导致将少数电荷载流子(即，电子)从约束区626的内部吸引到约束区626与绝缘装置616、646之间的边界。该光电探测器还包括偏置电极装置614、644。偏置电极装置包括一个或多个电极侧壁614和电极层644。在约束区626内以及邻近衬底10的主表面101，设置有构成用于外部读出电路635的接触区域的η型区域632和ρ型区域636。参考在图5的上下文中对于η型区域532、ρ型区域536和读出电路535的描述。注意到，在图6的实施方式中，η型区域632处于与图5的实施方式中不同的位置。具体地，在图6的实施方式中，η型区域632邻近绝缘装置的其中一个绝缘侧壁616。
[0071]对偏置电极装置614、644施加的正偏置电压Vila >0导致ρ型掺杂的约束区626内的少数电荷载流子被吸引到约束区626与绝缘装置616、646之间的边界。当边界处的少数电荷载流子的浓度变得足够高，使得额外的少数电荷载流子不再够能找到复合对象时，在直接邻近绝缘装置616、646的约束区626内形成反型区622。由于反型区622内的少数电荷载流子的富集，反型区622具有高导电率的特征并且因此作为导电通道。由入射光子hv在约束区626内生成的自由少数电荷载流子可以通过扩散过程(虚线)首先到达耗尽区624，然后漂移穿过耗尽区624 (实线箭头)，并且最后在反型区622内传导(双线箭头)到η型区域632，在η型区域632内它可以有助于光电流I光。
[0072]示意性示出于图5和图6中的光电探测器的概念可以与图3的插图中所示的以可调光谱响应为特征的沟槽MIS光电池组合。美国专利申请第13/232，564号描述了可以与根据本专利申请的实施方式的表面钝化概念组合的各种沟槽MIS光电池结构，该申请的内容通过引用全部结合于此。
[0073]图7示出了根据实施方式的光电探测器的示意性立体剖切视图。该光电探测器包括约束区726，该约束区通过绝缘装置与周围的衬底10电绝缘。绝缘装置包括绝缘底层746和几个绝缘侧壁716。例如，绝缘装置可包括四个绝缘侧壁716，其中三个在图7中可见。在图7所示中的实施方式中，绝缘装置因此形成为开口盒的形状。
[0074]光电探测器还包括偏置电极装置，该偏置电极装置由底部电极层744和几个电极侧壁714形成，其中三个电极侧壁在图7中可见。偏置电极装置714、744在除了顶部表面以外的所有侧面上围绕绝缘装置716、746，该顶部表面基本上与衬底10的主表面101齐平。偏置电极装置714、744也可以与周围的衬底10电绝缘，但这没有示出于图7中。偏置电极装置714、744可通过在偏置电极装置与约束区之间施加偏置电压而相对于约束区726被电偏置。如上文中所提到的，将偏置电极装置714、744设定成与约束区726不同的电势对于约束区内的空间电荷载流子分布具有影响。通过这样的方式，约束区726与绝缘装置716、746之间的内部边界可以变成(附加地)钝化的，因此减少了约束区726内的自由电荷载流子在内部边界处的复合行为。
[0075]主表面101以及绝缘装置716、偏置电极装置714和约束区726的顶部表面可以被另外的层或结构(为了清楚起见在图7中未示出)覆盖。而且，诸如晶体管、二极管、电阻器、连接件等的电子元件可以设置在主表面101上，用于控制和读出光电探测器。
[0076]图8示出了根据一些实施方式的光电探测器的示意性立体剖切视图。图8中所示的实施方式与图7中所示的实施方式类似。示意性示出于图8中的光电探测器包括界定(在五个侧面上)衬底10的约束区826的绝缘装置816、846、817、847。偏置电极装置包括几个侧壁814和电连接至侧壁814的连续的底层844。在图8所示的实施方式中，偏置电极装置的电极侧壁814与连续的底层844融合。绝缘装置包括内绝缘侧壁816、内或上绝缘底层846、外绝缘侧壁817以及外或下绝缘底层847。电极侧壁814被内绝缘侧壁816和外绝缘侧壁817横向地围绕。连续的电极底层844位于上绝缘底层846与下绝缘底层847之间。
[0077]图8中所示的实施方式的绝缘装置和偏置电极装置可以通过VENEZIA过程和形成在衬底10中的沟槽的结合而获得，所述沟槽从主表面101向下延伸到由VENEZIA过程形成的层结构(见图1和图2)的深度处。沟槽和掩埋通道的壁可被转换成绝缘材料，例如通过氧化过程。在掩埋通道的情况中，这种氧化可以已经是VENEZIA过程的一部分。然后，沟槽和掩埋通道内的空腔可以用电极材料填充，例如，多晶硅。这可以通过适当的沉积过程实现，例如化学气相沉积。
[0078]图9A至图9E示意性地示出了根据实施方式的在获得光电探测器的制造过程的不同阶段期间的衬底10和形成在其中的结构的横截面。
[0079]图9A示出了从主表面101处开始在衬底中形成多个深沟槽948之后的衬底10。沟槽948可通过干蚀刻过程、反应离子蚀刻(RIE)过程、深度反应离子蚀刻(DRIE)、玻什过程(Bosch process)等获得。在衬底材料是娃的情况下，二氧化娃可以用作蚀刻掩模材料。在去除蚀刻掩模之后，可以在脱氧环境中对衬底退火。根据硅板空洞化(ESS)技术，退火环境保持在低水(H2O)部分压力条件下，以便去除本征氧化物以及促进平滑表面迁移。通过这样的方式，沟槽948被封闭并且在衬底10内形成空腔。
[0080]图9B示出了完成退火步骤之后的衬底10。已经在衬底10内距离主表面101 —定深度处获得层40。层40包括多个掩埋通道或空腔44以及掩埋氧化物42。掩埋氧化物44基本上围绕掩埋通道42。图9B基本上示出了执行VENEZIA过程或硅板空洞化(ESS)过程的结果。VENEZIA和/或ESS过程可以导致在主表面101处形成凹陷或凹部104。空腔44的深度可以稍小于沟槽948的原始深度。
[0081]如图9C中所示，在衬底10中形成从主表面101延伸到衬底10内的另外的沟槽918。沟槽918的深度可以典型地至少是多个空腔或掩埋通道44所处的深度。在图9C中，示出了基本上平行于掩埋通道44延伸的两个沟槽918。虽然图9C中未示出，但是一个或多个另外的沟槽可以与两个示出的沟槽918同时地形成，所述另外的沟槽垂直于两个示出的沟槽918，S卩，在图9C的示图中从左侧延伸到右侧。例如，这种另外的沟槽可连接两个示出的沟槽918并且也打开掩埋通道或空腔44。沟槽918和层40界定了衬底10的约束区926。
[0082]于是，沟槽918的侧壁被电绝缘，例如通过氧化过程、沉积过程和/或外延过程。图9D示出了制造过程的这个阶段，在该阶段，衬底和形成于衬底中的结构，特别是沟槽918的侧壁，已经被绝缘并且现在形成绝缘侧壁916、917。沟槽918的底部现在也通过绝缘材料915与周围的衬底10绝缘。
[0083]图9E示意性地示出了在沟槽918的其余空腔被填充以电极材料914之后的衬底
10。掩埋通道也被填充以电极材料944，这通过基本上平行于图9E的图面延伸并且先前已在图9C的上下文中解释的打开掩埋通道44的沟槽是可能的。现在约束区926由包括绝缘侧壁916、917和掩埋氧化物42的绝缘装置界定。至少部分地围绕约束区926的偏置电极装置包含填充进沟槽918中的电极材料914和填充进掩埋空腔中的电极材料944。沟槽电极材料914可以与空腔电极材料944电连接。在替换的实施方式中，沟槽电极材料914和空腔电极材料944可以相互绝缘并且连接到独立的电压源，使得它们的电势可彼此独立地被控制。在另一个可行的实施方式中，空腔电极材料944和沟槽电极材料914可通过专用开关单独地连接到共同的偏置电压源，使得可提供各种开关状态，例如:1)沟槽电极材料914和空腔电极材料944未被偏置，2)沟槽电极材料914未被偏置而空腔电极材料944被偏置，3)沟槽电极材料914被偏置而空腔电极材料944未被偏置，以及4)沟槽电极材料914和空腔电极材料944被偏置。利用这四种不同的开关状态，可提供光电探测器的不同的光谱响应。当然，偏置电极装置可以被进一步细分，使得偏置电极装置的各个侧壁914可以被独立地控制。此外，还可以构思，空腔电极材料944被细分成可按照偏置电压独立地控制的两个或更多个部分。偏置电极装置的各部分的这种独立控制可以用来改变光电探测器的光谱响应，以提升不同的波长范围以及因此提供对入射光或辐照的光谱进行相对精确的分析的选择。
[0084]图1OA和图1OB以横截面的立体视图示意性地示出了图9D和图9E的示意性横截面图中所示的制造过程的两个阶段。图1OA对应于制造过程中的沟槽918的侧壁已经通过绝缘外侧壁917、绝缘内侧壁916和绝缘沟槽底部915与周围的衬底10电绝缘的阶段。为了更好地参考，对图1OA中可见的四个沟槽给出了各个标号918a、918b、918c和918d。注意，沟槽918d的前侧壁没有示出在图1OA的横截面视图中。约束区926在底部由绝缘层40界定，在这个实施方式中以及在制造过程的这个阶段，该绝缘层由掩埋氧化物42和掩埋空腔44构成。在图1OA中所示的制造阶段，掩埋空腔44还没有被填充以电极材料。掩埋空腔44基本上是管形的并且在基本上平行于沟槽918a和918c的方向上延伸。当形成沟槽918b和918d时，空腔44被打开，使得沟槽918b和918d与空腔44连通。
[0085]图1OB是光电探测器的在电极材料914、944已经分别填充进沟槽918a至918d和掩埋空腔44之后的示意性立体横截面视图。如上文中所提到的，掩埋空腔44 (图10A)与沟槽918b和918d连通，使得在图9B所示的制造过程的阶段和在完成的光电探测器中，在一个实施方式中，空腔电极材料944与沟槽电极材料914电连接。
[0086]图11示意性地示出了绝缘层40的替换结构，提供该替换结构来替代图1OB中所示的绝缘层40。图1OA所示实施方式中的三个管形的空腔44在根据图11的实施方式中被基本上板形的空腔替代。这可以通过减小沟槽的间距来实现，沟槽的间距在威尼斯过程(VENEZIA过程)或ESS过程期间形成并且是用于后续形成衬底内的空腔的基础。图11示出了绝缘层40，该绝缘层具有设置在板形空腔内的空腔电极材料1144。掩埋氧化物1142围绕空腔电极材料1144。为了参考，四个沟槽918a至918d的位置也示出在图11中。注意，空腔电极材料1144不能自始至终地延伸穿过沟槽918a和918c各处，而是需要在该区域(至少在一些位置)设置一定厚度的掩埋氧化物1142。原因是在制造过程期间当空腔还没有被填充(例如，在图9C和图9E所示的阶段之间)时，掩埋氧化物1142需要暂时地支撑约束区926。但是，提供一个或几个在制造过程期间支撑约束区926的支柱可能是足够的。例如，这种支柱可位于由四个沟槽918a至918d形成的矩形沟槽装置的转角处。一旦该空腔或多个空腔已经被填充以电极材料1144，则电极材料1144协助支撑约束区926。图11中所示的空腔电极材料1144可以提供更均匀的电场，用于约束区926与掩埋氧化物1142之间的内部边界的钝化。[0087]根据实施方式，光电探测器可包括衬底和用于电绝缘衬底的约束区的装置。上文中所提到和描述的绝缘装置可以被看作用于电绝缘衬底的约束区的装置的实例。如上文中所提到的，约束区通常被构造成在光电探测器工作期间响应辐照而生成自由电荷载流子。光电探测器可以进一步设置有用于提供作为光电探测器的输出的光电流的装置，光电流由响应辐照而生成的自由电荷载流子中的至少一部分形成。上文中所提到和描述的读出电极装置可以被看作用于提供作为光电探测器的输出的光电流的装置的实例。光电探测器还可包括用于影响约束区内的空间电荷载流子分布的装置。上文中所提到和描述的偏置电极装置可以被看作用于影响空间电荷载流子分布的装置的实例。用于影响的装置可以采取偏置状态和未被偏置状态。在实施方式中，偏置状态可以分成多个子状态。在用于影响空间电荷载流子分布的装置的偏置状态中，与未被偏置状态相比，出现在约束区内的更少的自由电荷载流子在约束区的边界处复合。用于影响的装置形成在衬底内并且通过用于绝缘约束区的装置与约束区绝缘。当提到用于影响的装置形成在衬底内时，这也包括用于影响的装置实际上形成在用于电绝缘约束区的装置(它们本身形成在衬底内)内的结构。
[0088]图12示出了根据实施方式的用于制造光电探测器的方法的示意性流程图。在1202，提供半导体衬底。该半导体衬底具有主表面。在1204，在衬底内形成绝缘装置。该绝缘装置与衬底的约束区电绝缘。在实施方式中，绝缘装置的形成可以特别地包括绝缘层的形成。例如，绝缘层可利使用威尼斯过程(VENEZIA过程)或者硅板空洞化(ESS)过程形成。绝缘体覆硅(SOI)过程也可以用在一些实施方式中。绝缘层典型地基本上平行于衬底的主表面。绝缘装置的形成可以进一步包括沟槽装置的形成。这可以通过蚀刻从主表面到衬底中的至少一个沟槽使得它到达绝缘层来实现。在实施方式中，该至少一个沟槽可以甚至比绝缘层的深度更深地延伸到衬底中。
[0089]在提供沟槽装置的情况下，可以氧化沟槽装置的侧壁，使得侧壁是衬底的半导体材料的电绝缘氧化物。氧化侧壁可以包括热处理、沉积过程、外延、或者其他适当的过程。此外，沟槽装置可以被填充以或衬以导电电极材料。
[0090]在绝缘层形成在衬底内的情况下，在绝缘层的形成期间，可以在绝缘层内形成至少一个空腔。
[0091]在图12的流程图示意性示出的制造方法的1206，可以在衬底内或者之前形成的绝缘装置内形成偏置电极装置。为此目的，上述绝缘层内的至少一个空腔可以被填充以或衬以导电电极材料。在实施方式中，用导电电极材料填充或者内衬至少一个空腔可以基本上与用导电电极材料填充或者内衬沟槽装置同时地执行。偏置电极装置通过绝缘装置与约束区电绝缘。
[0092]在1208，制造方法还包括形成读出电极装置。该读出电极装置包括至少两个电极。该至少两个电极中的每个电极接触约束区的不同部分。读出电极装置被构造成提供光电流，该光电流在光电探测器的工作期间由响应辐照而在约束区内生成的自由电荷载流子的至少一部分形成。读出电极装置可以特别地包括位于约束区的主表面处的高掺杂区域。这些高掺杂区域可通过例如离子注入形成。
[0093]图13示出了根据进一步实施方式的用于制造光电探测器的方法的示意性流程图。在1302，提供具有主表面的半导体衬底。在1304，在衬底内接着形成绝缘层。该绝缘层基本上平行于主表面。注意，绝缘层不是必然地必须贯穿整个衬底而形成，而是可以限制于衬底的一个或多个区域或者范围内。此外，在衬底中形成具有不同性质(诸如不同的厚度或深度)的多个绝缘层也是可行的。这些形成一个或多个绝缘层的选择也可以应用于示意性示出在图12的流程图中的方法和上文描述的光电探测器。
[0094]在1305，形成从衬底的主表面至少延伸到绝缘层的深度的沟槽装置。绝缘层和沟槽装置将最终形成绝缘装置，该绝缘装置将衬底的约束区与周围的衬底和/或其它的周围结构电绝缘。
[0095]图13的流程图示意性示出的方法还包括在沟槽装置内形成偏置电极装置，如1306所示。作为替换方式，偏置电极装置可以不形成在沟槽装置内，而是邻近该沟槽装置。在一些实施方式中，偏置电极装置可以进一步包括位于绝缘层内或者在绝缘层的与约束区相对的一侧上邻近绝缘层的部分。偏置电极装置的该部分也可以在1306形成或者基本上与1306同时地形成。在一些实施方式中，在1306，之前形成的用于沟槽和/或位于绝缘层内的空腔可以被填充以导电材料，例如多晶硅。
[0096]在根据图13的用于制造光电探测器的方法的1308，形成读出电极装置。该读出电极装置包括接触约束区的不同部分的至少两个电极。该读出电极装置被构造成提供光电流，该光电流在光电探测器的工作期间由响应入射在约束区内上并在约束区内被吸收的辐照而生成的自由电荷载流子的至少一部分形成。
[0097]图14示意性地示出了根据实施方式的多个光电探测器的阵列1400的立体顶部视图。多个光电探测器中的每个包括约束区1426和横向地围绕对应的约束区1426的绝缘侧壁1416。此外，多个光电探测器中的每个包括横向地围绕邻近的光电探测器的对应绝缘侧壁1416的偏置电极装置1414。在图14中不可见的是衬底内的绝缘层，所述绝缘层朝向底部与约束区1426电绝缘。每个光电探测器的偏置电极装置1414通过绝缘栅格1417彼此电绝缘，绝缘栅格可以是绝缘装置的一部分。在图14所示的实施方式中，光电探测器的阵列包括12个光电探测器。但是，光电探测器的阵列1400可以包括任何数量的光电探测器。
[0098]图15示出了用于确定半导体衬底的约束区上的辐照的辐照特性的光谱特性的方法的示意性流程图。约束区被构造成响应辐照而生成自由电荷载流子。该方法包括在1502控制偏置电极装置处于第一工作状态，该第一工作状态对约束区内的空间电荷载流子分布具有第一影响，其中偏置电极装置与约束区电绝缘。该方法还包括在1504当偏置电极装置处于第一工作状态时确定由约束区响应辐照而产生的第一光信号。此外，该方法包括在1506控制偏置电极装置处于第二工作状态，该第二工作状态对约束区内的空间电荷载流子分布具有第二影响，其中在第二工作状态期间比在第一工作状态期间更少的自由电荷载流子在约束区的边界处复合。如根据图15的示意性流程图的用于确定辐照的光谱特性的方法的1508所示，当偏置电极装置处于第二工作状态时，确定由约束区响应辐照而产生的第二光信号。
[0099]然后在1510，评估第一和第二光信号，以便获得约束区中的辐照的光谱特性的信
肩、O
[0100]虽然在装置的上下文中已经描述了一些方面，但是很显然，这些方面也代表对应方法的描述，其中模块或装置对应于方法步骤或方法步骤的特征。类似地，在方法步骤的上下文中所描述的方面也代表对应装置的对应模块或项目或特征的描述。一些或者所有的方法步骤可以通过(或者使用)硬件装置来执行，例如微处理器、可编程计算机或者电子电路。在一些实施方式中，最重要的方法步骤中的某一个或多个可以通过这种装置执行。
[0101]上文中描述的实施方式仅仅是说明性的，用于说明本发明的原理。可以理解，对这里描述的装置和细节的修改和变更对本领域技术人员而言将是显而易见的。因此，意图是本发明仅由所附权利要求的范围来限制，而不被这里对实施方式的描述和解释说明而呈现的具体细节限制。
[0102]在前面的详细描述中，可发现，为了使披露的内容流畅的目的，在实施方式中将各种特征聚集到一起。披露的这个方法不被解释为反应了要求保护的实施方式需要比清楚地记载在每个权利要求中的更多的特征的意图。相反，如所附权利要求反应的，发明的主题可以在于少于单个批露的实施方式的所有特征。因此所附权利要求被合并进详细的描述中，其中每个权利要求自身可以作为单独的实施方式。当每个权利要求自身作为单独的实施方式时，将注意到，虽然在权利要求中一个从属权利要求可以引用与一个或多个其它权利要求的特定组合，但其它的实施方式也可以包括从属权利要求与其它从属权利要求的主题的组合或者每个特征与其它从属或独立权利要求的组合。这里提出这种组合，除非讲明特定的组合不是预期的。此外，预期的是也包括一个权利要求的特征到任何其它独立权利要求中，即使这个权利要求没有直接从属于该独立权利要求。
[0103]还将注意到，批露在说明书或权利要求中的方法可以通过具有用于执行这些方法的相应步骤中的每个步骤的装置的设备来实现。
[0104]此外，在一些实施方式中，单个步骤可以包括或者可以被分成多个子步骤。除非明确地排除，否则这些子步骤可以被包括并且构成这个单个步骤的批露内容的一部分。
【权利要求】
1.一种光电探测器，包括: 衬底； 绝缘装置，所述绝缘装置形成在所述衬底中并且电绝缘所述衬底的约束区，所述约束区被构造成响应辐照而生成自由电荷载流子； 读出电极装置，所述读出电极装置包括与所述约束区的不同部分接触的至少两个电极并且被构造成提供光电流，所述光电流由响应所述辐照而生成的所述自由电荷载流子的至少一部分形成；以及 偏置电极装置，所述偏置电极装置通过所述绝缘装置与所述约束区电绝缘，所述偏置电极装置被构造成被电偏置，这对所述约束区内的空间电荷载流子分布产生影响，使得与未被偏置状态相比，更少的所述自由电荷载流子在所述约束区的边界处复合。
2.根据权利要求1所述的光电探测器，其中，所述绝缘装置包括绝缘层和沟槽装置，所述绝缘层位于所述衬底内并且基本上平行于所述衬底的主表面，所述沟槽装置从所述主表面至少延伸到所述绝缘层的深度。
3.根据权利要求2所述的光电探测器，其中，所述绝缘层包括多个掩埋通道，每个掩埋通道由氧化物材料界定。
4.根据权利要求2所述的光电探测器，其中，所述偏置电极装置的至少一部分填充或者内衬所述沟槽的内部空腔。
5.根据权利要求1所述的光电探测器，其中，所述偏置电极装置的至少一部分设置在所述绝缘装置的至少一部分内。
6.根据权利要求1所`述的光电探测器，其中，所述绝缘装置的至少一部分和所述约束区形成绝缘体覆硅结构。
7.根据权利要求1所述的光电探测器，其中，所述约束区具有盒形、三棱柱形、六棱柱形和圆柱形中的一种形状。
8.根据权利要求1所述的光电探测器，其中，所述偏置电极装置在平行于所述衬底的主表面延伸的横向方向上邻接所述绝缘装置。
9.根据权利要求1所述的光电探测器，其中，所述偏置电极装置在平行于所述衬底的主表面延伸的横向方向上围绕所述绝缘装置并且相对于所述约束区的底边界和顶边界开□。
10.根据权利要求1所述的光电探测器，其中，所述偏置电极装置在平行于所述衬底的主表面延伸的横向方向上以及在所述绝缘装置的底边界处围绕所述绝缘装置。
11.根据权利要求1所述的光电探测器，其中，所述偏置电极装置包括至少两个偏置电极部，所述至少两个偏置电极部彼此电绝缘并且被构造成彼此独立地控制，从而提供用于影响所述空间电荷载流子分布的进一步的自由度。
12.根据权利要求1所述的光电探测器，其中，所述光电探测器是光谱仪，并且其中，通过所述偏置电极装置改变所述约束区内的空间电荷载流子分布改变了所述光电探测器的光谱响应。
13.根据权利要求1所述的光电探测器，其中，所述约束区是通过所述绝缘装置彼此绝缘的多个约束区中的一个，每个约束区对应于像素阵列的一个像素。
14.一种光电探测器，包括:衬底； 绝缘层，所述绝缘层位于所述衬底内并且基本上平行于所述衬底的主表面； 沟槽装置，所述沟槽装置包括从所述主表面至少延伸到所述绝缘层的深度的至少一个沟槽，使得所述沟槽装置和所述绝缘层界定所述衬底的约束区，所述约束区被构造成响应辐照而生成自由电荷载流子； 读出电极装置，所述读出电极装置包括接触所述约束区的不同部分的至少两个电极，以便传导与响应所述辐照而生成的所述自由电荷载流子的至少一部分相关联的光电流；以及 偏置电极装置，所述偏置电极装置形成在所述沟槽装置内，所述偏置电极装置被构造成被电偏置，并且从而在所述约束区与所述沟槽装置之间的界面处产生表面电荷，所述表面电荷减少了在所述界面处的复合活动。
15.根据权利要求14所述的光电探测器，其中，所述绝缘层包括多个掩埋通道，每个掩埋通道由氧化物材料界定。
16.根据权利要求14所述的光电探测器，其中，所述偏置电极装置还包括偏置电极部，所述偏置电极部被设置在所述绝缘层内或者在与所述约束区相对的一侧上邻近所述绝缘层。
17.根据权利要求14所述的光电探测器，其中，所述约束区和所述绝缘层形成绝缘体覆硅结构。
18.根据权利要求14所述的光电探测器，其中，所述约束区具有盒形、三棱柱形、六棱柱形和圆柱形中的一种形状。
19.根据权利要求14所述的光电探测器，其中，所述偏置电极装置在平行于所述衬底的主表面延伸的横向方向上围绕所述绝缘装置并且相对于所述约束区的底边界和顶边界开口。
20.根据权利要求14所述的光电探测器，其中，所述偏置电极装置在平行于所述衬底的主表面延伸的横向方向上以及在所述绝缘装置的底边界处围绕所述绝缘装置。
21.一种光电探测器，包括: 衬底； 用于电绝缘所述衬底的约束区的装置，所述约束区被构造成响应辐照而生成自由电荷载流子； 用于提供作为所述光电探测器的输出的光电流的装置，所述光电流由响应所述辐照而生成的所述自由电荷载流子的至少一部分形成；以及 用于影响所述约束区内的空间电荷载流子分布的装置，使得与未被偏置状态相比，在用于影响的装置的被偏置状态，更少的所述自由电荷载流子在所述约束区的边界处复合，用于影响的装置形成在所述衬底内 并且通过用于电绝缘所述约束区的装置与所述约束区绝缘。
22.一种用于制造光电探测器的方法，所述方法包括: 提供具有主表面的半导体衬底； 在所述衬底内形成电绝缘所述衬底的约束区的绝缘装置； 形成通过所述绝缘装置与所述约束区电绝缘的偏置电极装置；以及形成读出电极装置，所述读出电极装置包括接触所述约束区的不同部分的至少两个电极并且被构造成提供光电流，所述光电流由响应所述辐照而生成的所述自由电荷载流子的至少一部分形成。
23.根据权利要求22所述的方法，其中，形成所述绝缘装置包括: 在所述衬底内形成绝缘层，所述绝缘层基本上平行于所述主表面；以及 通过从所述主表面蚀刻出至少到所述绝缘层的深度的至少一个沟槽来形成沟槽装置。
24.根据权利要求23所述的方法，其中，在所述衬底内形成所述绝缘层包括执行威尼斯过程。
25.根据权利要求23所述的方法，还包括: 氧化所述沟槽装置的侧壁，使得所述侧壁是所述衬底的半导体材料的电绝缘氧化物；以及 用导电电极材料填充或者内衬所述沟槽装置。
26.根据权利要求23所述的方法，其中，在所述衬底内形成所述绝缘层导致在所述绝缘层内形成至少一个空腔，所述方法还包括: 用导电电极材料填充或者内衬所述至少一个空腔。
27.根据权利要求25所述的方法，其中，在所述衬底内形成所述绝缘层导致在所述绝缘层内形成至少一个空腔，所述方法还包括: 在用导电电极材料填充或者内衬`所述沟槽装置的同时，用导电电极材料填充或者内衬所述至少一个空腔。
28.一种用于确定半导体衬底的约束区上的辐照的光谱特性的方法，所述约束区被构造成响应辐照而生成自由电荷载流子，所述方法包括: 控制偏置电极装置处于第一工作状态，所述第一工作状态对所述约束区内的空间电荷载流子分布具有第一影响，其中所述偏置电极装置与所述约束区电绝缘； 当所述偏置电极装置处于所述第一工作状态时，确定由所述约束区响应所述辐照而产生的第一光信号; 控制所述偏置电极装置处于第二工作状态，所述第二工作状态对所述约束区内的空间电荷载流子分布具有第二影响，其中在所述第二工作状态期间比在所述第一工作状态期间更少的所述自由电荷载流子在所述约束区的边界处复合； 当所述偏置电极装置处于所述第二工作状态时，确定由所述约束区响应所述辐照而产生的第二光信号； 评估所述第一光信号和第二光信号，以便获得所述约束区中的所述辐照的光谱特性的信息。
【文档编号】H01L31/18GK103515465SQ201210335878
【公开日】2014年1月15日 申请日期:2012年9月11日 优先权日:2012年6月29日
【发明者】托拉尔夫·考奇 申请人:英飞凌科技股份有限公司
【专利摘要】本发明公开了光电探测器及其制造方法。该光电探测器包括衬底和形成在衬底中的绝缘装置。绝缘装置电绝缘衬底的约束区。约束区被构造成响应辐照而生成自由电荷载流子。该光电探测器还包括被构造成提供光电流的读出电极装置，所述光电流由响应辐照而生成的自由电荷载流子的至少一部分形成。该光电探测器还包括通过绝缘装置与约束区电绝缘的偏置电极装置。偏置电极装置被构造成对约束区内的空间电荷载流子分布产生影响，使得与未被偏置状态相比，更少的自由电荷载流子在约束区的边界处复合。
【专利说明】光电探测器及其制造方法
[0001]相关申请的交叉引用
[0002]本申请是2011年9月14日提交的申请第13/232，564号的继续部分申请。
【技术领域】
[0003]本发明的实施方式涉及一种光电探测器。本发明的进一步的实施方式涉及一种用于制造光电探测器的方法。进一步的实施方式涉及光电探测器或者光敏像素元件的阵列。此外，本发明的一些实施方式涉及一种光敏像素兀件。
【背景技术】
[0004]在很多工业应用和消费应用中，存在分析光学数据和图像的需要。存在被集成在CMOS (互补金属氧化物半导体)电路或ASIC (专用集成电路)中的高度集成的光敏像素阵列(摄像元件)的趋势。
[0005]这些装置可以用在例如安保应用、IT (信息技术)产品和光通信网络中。在技术要求上多种多样，诸如像素的数量、光谱响应和速度。光电探测器或光敏装置的另一个重要性质是量子效率(QE)，量子效率表示装置对光的电灵敏性。取决于具体的应用或者装置，采用对量子效率的不同定义。典型地，量子效率是入射光的波长的函数并且可用作对光敏装置在不同波长下的性能度量。
[0006]当几个光敏像素元件以阵列方式排列时，两个或更多个光敏像素元件之间的串扰可能是一个问题。
[0007]在本文所披露的内容中，光电探测器是能够将电磁辐照转换成电量(诸如电压、电流、电阻等)的装置。典型地，电磁辐照的波长在对人眼可见的范围内或者邻近可见波长范围，诸如红外光或紫外光。然而，将特定的光电探测器构造成检测另外的波长范围内的电磁辐射也是可能的。
[0008]单个的光电探测器可用于提供表示例如入射辐射的亮度的单个电信号。光电探测器的另一可能的应用是在图像传感器内，其中多个光电探测器以阵列方式排列。典型地，光电探测器对固定的或预先确定的波长范围作出响应。
【发明内容】
[0009]本发明的实施方式提供了 一种光电探测器，该光电探测器包括衬底、绝缘装置、读出电极装置和偏置电极装置。绝缘装置形成在衬底中并且被构造成与衬底的约束区(confined region)电绝缘。约束区被构造成响应福照而生成自由电荷载流子。读出电极装置包括接触约束区的不同部分的至少两个电极并且被构造成提供光电流，该光电流通过响应辐照而生成的自由电荷载流子的至少一部分形成。偏置电极装置通过绝缘装置与约束区电绝缘。偏置电极装置被构造成被电偏置，这对约束区内的空间电荷载流子分布产生影响，使得与未被偏置状态相比，更少的自由电荷载流子在约束区的边界处复合(recombine)。
[0010]本发明的实施方式提供了一种光电探测器，该光电探测器包括衬底、位于衬底内的绝缘层、沟槽装置、读出电极装置和偏置电极装置。绝缘层基本上平行于衬底的主表面。沟槽装置包括从主表面至少延伸到绝缘层的深度的至少一个沟槽，使得沟槽装置和绝缘层界定一约束区。该约束区被构造成响应辐照而生成自由电荷载流子。读出电极装置包括接触约束区的不同部分的至少两个电极，以便传导与响应辐照而生成的自由电荷载流子的至少一部分相关联的光电流。偏置电极装置形成在沟槽装置内。偏置电极装置被构造成被电偏置并且从而在在约束区与沟槽装置之间的界面处产生表面电荷。表面电荷减少了界面处的复合活动。
[0011]本发明的实施方式提供了一种光电探测器，该光电探测器包括衬底、用于电绝缘衬底的约束区的装置和用于提供作为光电探测器的输出的光电流的装置。约束区被构造成响应辐照而生成自由电荷载流子。光电流由响应辐照而生成的自由电荷载流子的至少一部分形成。光电探测器还包括用于影响约束区内的空间电荷载流子分布的装置，使得与未被偏置状态相比，在用于影响的装置的被偏置状态，更少的自由电荷载流子在约束区的边界处复合。用于影响的装置形成在衬底内并且通过用于电绝缘约束区的装置与约束区绝缘。
[0012]本发明的实施方式提供了一种用于制造光电探测器的方法。该方法包括:提供具有主表面的半导体衬底；在衬底内形成电绝缘衬底的约束区的绝缘装置；形成通过绝缘装置与约束区电绝缘的偏置电极装置；以及形成读出电极装置。读出电极装置包括接触约束区的不同部分的至少两个电极并且被构造成提供光电流，该光电流由响应辐照而生成的自由电荷载流子的至少一部分形成。
[0013]进一步的实施方式提供了一种用于确定半导体衬底的约束区上的辐照的光谱特性的方法，约束区被构造成响应辐照而生成自由电荷载流子。该方法包括:控制偏置电极装置处于第一工作状态，该第一工作状态对约束区内的空间电荷载流子分布具有第一影响，其中偏置电极装置与约束区电绝缘；以及当偏置电极装置处于第一工作状态时确定由约束区响应辐照而产生的第一光信号。该方法还包括:控制偏置电极装置处于第二工作状态，该第二工作状态对约束区内的空间电荷载流子分布具有第二影响，其中在第二工作状态期间比在第一工作状态期间更少的自由电荷载流子在约束区的边界处复合；当偏置电极装置处于第二工作状态时，确定由约束区响应辐照而产生的第二光信号；以及评估第一和第二光信号，以便获得约束区中的辐照的光谱特性的信息。
【专利附图】
【附图说明】
[0014]将利用下面的附图对本发明的实施方式进行描述，附图中:
[0015]图1示出了用于电力电子设备的具有盒形电介质隔离的半导体装置的示意性横截面；
[0016]图2示出了根据实施方式的半导体装置的示意性横截面；
[0017]图3示出了对于金属绝缘体半导体(MIS)光电池装置的两种不同工作状态下的光谱响应与波长的不图；
[0018]图4A示出了从在后侧面处没有表面电荷的光电二极管的仿真获得的不同性能特征与波长的不图；
[0019]图4B示出了从在后侧面处具有表面电荷的光电二极管的仿真获得的不同性能特征与波长的不图；[0020]图5示出了根据至少一些实施方式的光电探测器的示意性横截面；
[0021]图6示出了根据至少一些实施方式的光电探测器的示意性横截面；
[0022]图7示出了根据至少一些实施方式的光电探测器的示意性立体剖切视图；
[0023]图8示出了根据至少一些实施方式的光电探测器的示意性立体剖切视图；
[0024]图9A至9E示出了根据至少一些实施方式的图示说明用于制造光电探测器的方法的不同阶段的示意性横截面；
[0025]图1OA示出了根据至少一些实施方式的光电探测器在制造过程的中间阶段的示意性立体剖切视图；
[0026]图1OB示出了根据至少一些实施方式的光电探测器在制造过程的后续阶段的示意性立体剖切视图；
[0027]图11示出了用于绝缘层和偏置电极层的替换方式，其可以替换图1OB中所示的对应的绝缘层和偏置电极层；
[0028]图12示出了根据实施方式的用于制造光电探测器的方法的示意性流程图；
[0029]图13示出了根据实施方式的用于制造光电探测器的方法的示意性流程图；
[0030]图14示出了根据实施方式的光电探测器的阵列的示意性立体视图；以及
[0031]图15示出了根据实施方式的用于确定辐照的光谱特性的方法的示意性流程图。
【具体实施方式】
[0032]在下面利用附图详细地描述本发明的实施方式之前，将指出的是，对具有相同功能的相同元件(或多个元件)提供以相同或类似的标号并且通常省略对具有相同或类似的标号的元件的重复描述。对具有相同或类似的标号的元件的描述相互可互换。在下文的描述中，阐述了很多细节以提供本发明实施方式的更完整的解释说明。但是，对本领域技术人员将很显然，没有这些具体的细节也可以实施本发明的实施方式。在其它的情况下，公知的结构和装置以框图的形式示出，而不是详细地示出，以避免使本发明的实施方式不清楚。在其它的情况下，公知的结构和装置以示意性横截面图或者俯视图示出，而不是详细地示出，以避免使本发明的实施方式不清楚。此外，除非有特别地相反的注明，否则在这里所描述的不同实施方式的特征可以相互组合。
[0033]在光电子学领域，提高光电探测器或其它光敏元件的量子效率是这个领域的主要研究目标之一。但是，当多个光电探测器或光敏像素元件以相互紧密邻近的方式(例如以阵列方式)排列时，高等级的量子效率可能导致个体光电探测器或像素元件之间的串扰增大。随着个体像素元件的尺寸为了小型化目的而减小，这个效应可能变得甚至更显著。虽然提高的量子效率可以使个体像素元件本身缩小成为可能，但是它们必须相互间隔一定的最小距离，以将串扰保持在可接受的水平。当在相对较小或者甚至微小的元件尺寸(例如，IOym或者更小)下使用红外光时，这种与串扰相关的干扰甚至更显著。
[0034]一个可能的防串扰的措施是在像素阵列下方提供寿命抑制剂(lifetime killer)(复合中心)。只要激励光子产生过量的靠近装置的结(空间电荷区)的电荷载流子，这个方法就可以抑制串扰。当使用红外光时，大于IOym的穿透深度将被处理。这限制了进一步减小个体像素的自然尺寸和/或邻近像素之间的空间的潜力(电荷载流子越深，它扩散到邻近像素的机会越高)。[0035]图1示出了可以用在电力电子设备(S卩，与光电子学不同的领域)中的电子装置的示意性横截面。具体地，图1示出了可通过被称为“(VENEZIA)”或者“硅板空洞化(ESS)”的过程获得的结构。“硅板空洞化”过程由东芝公司构思出，而“VENEZIA”过程几乎同时地由意法半导体公司(STMicroelectronics)构思出。虽然可能在细节上不同,但是这两个过程是类似的。“VENEZIA”过程通过威尼斯城中所使用的房屋建造技术(打桩工程中的根基)和该过程本身之间的相似性获得它的名字。SO1-VENEZIA衬底通过开一系列的随后在外延生长之后被氧化的沟槽而从标准硅片开始获得。蚀刻步骤可以被选择或者被扩展到芯片的所有那些表面。氧化后的掩埋(buried)通道和在单晶硅内部可获得的空腔不仅能够制造低成本的SOI (绝缘体覆硅)衬底，而且能够进行微流体应用和创新的低成本压阻式和电容式压力传感器。
[0036]具体地，图1示出了在衬底内布置于层40中的多个掩埋通道44，层40平行于衬底的主表面101。层40在衬底内位于距离主表面101—定深度处。掩埋通道44由掩埋氧化物42的结构界定(delimit)。具体地，每个掩埋通道44由一管(tube)掩埋氧化物界定。邻近的管相互接触，使得至少在衬底的一部分内形成多管掩埋氧化物的连续层，每管掩埋氧化物围绕一个掩埋通道。
[0037]除了由设置为多个并排管的掩埋氧化物42形成的绝缘层之外，图1中所示的结构还包括沟槽隔离18。在图1中，示出了两个沟槽。沟槽从衬底的主表面101延伸到衬底中并向下到达比绝缘层40的深度更大的深度。但是，沟槽18向下到达与绝缘层40的深度大约相等的深度也是可行的。沟槽18被填充以与绝缘层40的掩埋氧化物融合(merge)的氧化物。由两个沟槽18、衬底的主表面101和绝缘层40界定一 SOI袋(pocket)。这提供了盒形的电介质隔离，例如，电力电子设备。在衬底的主表面上方，形成有各种微电子机械(MEMS))和/或电子结构，这不需要在图1的描述内容中详细地解释说明。
[0038]图2示出了根据实施方式的图1的电子装置的改进的示意性横截面。根据实施方式，每个像素元件的全部电介质隔离与改变装置的光谱响应和量子效率的有源的和可能地可开关的电极层结合。第一部分-电介质隔离-可通过利用威尼斯过程(即，“VENEZIA”过程)和沟槽结构的结合而产生，如图1中所示。利用未闭合的沟槽隔离来改进这个结构，即，沟槽18没有完全被绝缘材料填充，而是在沟槽内保留空腔。用电极材料50填充未闭合的沟槽隔离的空腔。这种结合在图2中示意性地示出。电极材料50还存在于绝缘层40内。在示意性地示出于图2的结构中，绝缘层40内的电极材料50与沟槽18内的电极材料50导电连接。
[0039]图2中所示的结构尤其展示了以下两个性质:通过施加导致多数载流子在有源的像素盒的边界处聚积的电压，表面被(附加地)钝化并且内部量子效率显著地提高。对于使用相反极性的电压时可形成在边界处的反型层(inversion layer)同样有效。当反型层是pn结的一部分并且在表面处接触时，后者被给出。在这种情况下，来自于大容量(bulk)的电子和空穴在它们能够在内部边界处复合之前在邻近反型层的空间电荷区处分离。
[0040]光电探测器、光敏装置、太阳能电池等的量子效率(QE)可以定义为由装置收集的电荷载流子的数量与照射在装置上的给定能量的光子的数量之比。通常考虑两种类型的量子效率:外部量子效率(EQE)和内部量子效率(IQE)。在实施方式的当前描述中，考虑以下的内部和外部量子效率的定义。外部量子效率(EQE)是由装置收集的电荷载流子的数量与照射在装置上的(给定能量的)光子(入射光子)的数量之比。内部量子效率(IQE)是由装置收集的电荷载流子的数量与实际上被装置吸收的(给定能量的)光子的数量之比。注意到，入射光子的一部分可能穿过装置或者可能在表面处反射而没有被吸收。因此，IQE至少与EQE 一样高，并且通常比EQE高。低的IQE表示装置不能良好地利用被吸收光子，S卩，由被吸收光子产生的自由电荷载流子对中的大部分不能被利用，例如，因为它们在到达装置的输出电极(在该处，光生电荷载流子会作为光电流被提取)之前复合。
[0041]在大容量的单晶半导体中，可以典型地区分三种基本类型的复合。这些复合类型是:福射复合(radiative recombination)、俄歇复合(Auger recombination)和肖克莱里德霍尔复合(Shockley-Read-Hall recombination)。半导体内或者半导体的表面上的任何缺陷或杂质促进了复合。由于衬底的表面代表晶格的严重破裂，因此衬底的表面是特别高复合的位置。表面附近的高复合率消耗这个区域的少数电荷载流子。当衬底内的自由电荷载流子典型地受到扩散(该扩散是衬底内的空间电荷载流子分布的函数)时，局部的低载流子浓度区域导致载流子从周围的高浓度区域流进这个区域。因此，表面复合速率受到少数载流子朝向表面运动的速率的限制。使用被称为“表面复合速度”、单位为cm/s的参数来说明在表面的复合。半导体表面的缺陷可能由晶格的周期性中断导致，晶格的周期性中断在半导体表面产生悬挂键(dangling bond)。悬挂键的数量以及因此表面复合的减少可通过在半导体表面的顶部上生长连缀(tie up)这些悬挂键中的一些的层而实现。悬挂键的这种减少被称为表面钝化。
[0042]除了或者作为对在半导体表面通过不同材料(例如，衬底材料的氧化物或氮化物)的钝化层的表面钝化的替换，通过在半导体的表面或界面处提供表面电荷可实现相同的效果。通过表面电荷的复合的减少可以被看作场效应钝化。而且，可能足以在表面或边界的两侧之间施加电压。在表面或边界的两侧之间施加的电压可以产生穿过边界和/或在衬底内(特别是在衬底的由边界界定的约束区内)的电场。
[0043]如上文所提到的，利用表面电荷对衬底边界或者衬底区域的钝化可采取(至少)两种形式。根据第一种钝化形式，多数电荷载流子的聚积发生在约束区(例如，有源的像素盒)的内部和边界处。这可通过在约束区外电偏置衬底实现，使得多数电荷载流子被边界吸引。同时，少数电荷载流子会被边界排斥，使得阻止它们在边界处复合。根据第二种钝化形式，少数电荷载流子的聚积发生在约束区的边界处和内部。少数电荷载流子在边界处的薄层内的足够高的浓度导致在边界处没有或者没有足够的用于复合的多数电荷载流子的情况。边界处的薄层被称为反型层，因为与约束区的其它部分相比，少数电荷载流子和多数电荷载流子的角色被反转。到达反型层的额外的少数电荷载流子可用作自由电荷载流子，使反型层转变成沿着内部边界或界面延伸的导电区域或者“通道”。
[0044]在示意性示出于图2的结构中，电极材料50可被电偏置并且因此影响约束区或SOI袋26内的空间电荷载流子分布。由于沟槽装置18的壁和绝缘层40的掩埋氧化物42，电极材料50与SOI袋电绝缘。
[0045]图3示出了 MIS (金属绝缘体半导体)光电池装置的光谱响应测量的示图。图3内的插图示出了 MIS光电池的示意性横截面。在下文中，解释说明MIS光电池的功能原理。为此目的，让我们首先考虑光电池的简单设置，其包括具有两个不同的掺杂区域(η型掺杂区域和P型掺杂区域)的半导体。在两个区域之间的边界区域中，形成有耗尽区(或者空间电荷区)，在耗尽区中，静止的带电荷的掺杂剂原子代表大多数的电荷。在例如硅半导体的P型掺杂的边界区域中，存在带负电荷的受体(例如，硼原子)。在邻近的η型区域中，带正电荷的供体(例如，磷原子)位于此。这些电荷产生作用在运动电荷(负电子和正空穴)上的电场。
[0046]由光产生的电子/空穴对可以被这种电场分离。但是，这个的先决条件是电荷载流子或者产生在耗尽区(空间电荷区)中或者当存在电荷载流子的适当的浓度梯度并且在到达耗尽区之前粒子对不会再次被破坏(通过复合)时可通过扩散到达耗尽区。这样，产生光电压，当所述区域被适当地接触时该光电压可产生外部电流。
[0047]对等地，代替η型掺杂区域，可以使用反型区。这里，通过适当的外部电势(例如，由通过绝缘体(例如氧化物)与半导体绝缘的导电板产生)，可以改变表面电荷载流子浓度，使得在半导体的体积内部深处电子浓度高于空穴浓度。因此，在反型区与深处体积之间形成能够分离电荷载流子对的耗尽区。
[0048]因此，光电流是局部场(例如，在耗尽区中)和运动电荷的浓度梯度共同作用的结果。浓度梯度通过空间地改变产生和复合过程以及通过传输过程而定义。
[0049]呈现下面的实例以说明局部场和运动电荷的浓度梯度之间的共同作用。在半导体的表面处，存在不饱和的联接(键)，其导致电子和空穴的复合增加。在电荷载流子浓度高于平衡浓度的情况下，例如由于光生成，在半导体的表面处运动的电子和运动的空穴被破坏(即，它们复合)。因此，形成了浓度梯度，该浓度梯度导致电荷载流子从半导体的内部扩散到表面，使得这些运动的电荷载流子也在表面缺陷/杂质处复合。这些电荷载流子在表面处受到复合，因此不会有助于光电流。因此，在pn结处(或者在MIS结构的情况下，在反型区处)，当所描述的场吸引少数电荷载流子进入相反的区域中(或者进入反型区中)时，半导体的内部体积中的耗尽区也产生用于少数电荷载流子的电荷载流子漏极(drain)(在p型半导体中这些是电子，在η型半导体中是空穴)。当被以适当的方式收集时，这些电荷载流子可有助于光电流。
[0050]更具体地，在电荷载流子通过反型区传输到外部触点进而作为光电流传输到外部电路的情况下，即使在半导体衬底中电荷载流子的光生成期间，在邻近(在边界处)耗尽区/反型区的半导体衬底的材料中，在或者几乎在或者接近平衡浓度的电荷载流子浓度被保持。因此，响应在辐照区中的电荷载流子的光生成，在到耗尽区(以及邻近其的反型区)的方向上在辐照区中形成电荷载流子浓度梯度。该电荷载流子浓度梯度影响到耗尽区/反型区的少数电荷载流子扩散。因此，耗尽区作为用于光生成在辐照区中的少数电荷载流子的电荷载流子漏极。
[0051]在光生成(通过光生成电子/空穴对)的情况下，所描述的过程被空间改变的生成过程覆盖。一方面，每个波长单位生成相同数量的电荷载流子对的光束导致半导体中的指数衰减的辐照强度(逐渐消失的光场)。另一方面，吸收(生成)取决于波长，在硅中蓝光比红光或红外光基本上更快地被吸收。因此，局部改变的电荷载流子浓度仅仅由半导体的辐照弓丨起。特别地，可以利用吸收对光波长的依赖性，通过光电探测器的有利空间安装而能够进行光的光谱评估。
[0052]在图3的插图中，示出了例如包括η型掺杂半导体或者P型掺杂半导体的装置，SP半导体衬底10。图3中的插图示出了用于评估来自芯片前侧面或主表面101的辐射(来自后侧面的辐照也是可能的)的MIS结构的示意性横截面。在半导体衬底10内，设置有所谓的深沟槽218，其中深沟槽218在侧面和在底部处设有薄电介质216。在沟槽218内，薄电介质216留下的空腔被填充以导电性电极材料214。薄电介质216和导电性电极材料214是可以被称为反型区生成器的结构的一部分。当向电极214施加适当的电势时，在半导体区域的邻近区域中形成反型区(典型地，几纳米宽)。这种设置然后能够分离如上文中相对于MIS结构示例性描述的由入射光生成的电子/空穴对。现在，通过接触，电荷载流子可以表面地(superficially)(即，在半导体衬底10的第一主表面101处)有助于外部光电流。
[0053]在图3的插图所示的实例中，半导体衬底10是P型掺杂半导体。为了将电荷载流子从反型区传导到外部，在沟槽218的(直接的)周围，在局部的η型区域232设置触点，以便作为上文提到的接触区。同样地，在局部的P型区域236设置衬底触点。η型区域232可以是η型SD注入区，而P型区域236可以是P型SD注入区。现在，两种工作情况是可能的。当反型区被接通时，来自半导体的深度的电荷载流子可以有助于光电流，在不存在反型区时，所述电荷载流子将不会到达P型掺杂衬底10与接触区232之间的表面ρ-η结(由于之前的复合)。当反型区被关断时，只有通过扩散到达衬底10与接触区232或者相关的耗尽区之间的Ρ-η结并且在之前没有通过复合被破坏的电荷载流子被收集。
[0054]如果示出于图3的插图中的装置被从前侧面101照射(如用于三个不同波长的辐照所示)，当反型区被接通时，提高了在红光和红外光范围内的光谱灵敏度，因为这些波长的光在硅内深处生成现在可以被提取的电荷载流子对。
[0055]对于从后侧面102的照射，适用相反的条件。于是，反型区导致更短波长的光(例如，蓝光)能够更有助于光电流，因为靠近后侧面102生成的电荷载流子可以被更有效地提取或吸取。
[0056]图3的插图中所示的光电探测器的尺寸可以为情报性目的但是绝不是限制性目的而如下选择。用作衬底触点的P型区域236可以具有被包括在40 μ m到160 μ m范围内(典型值为80 μ m)的宽度。两个沟槽218之间的间隙具有可在大约50 μ m到大约200 μ m范围内的宽度。沟槽间距的典型值可以是100 μ m。半导体衬底10具有可以被包括在40 μ m到500 μ m范围内的厚度，例如225 μ m。半导体衬底10的第二主表面102与沟槽的下端之间的距离可以被包括在Iym到10的范围内，例如2μπι、5μπι或者8μπι，以及之间的值。示出的尺寸也可以用于根据将在下文中描述的实施方式的光电探测器的对应结构。
[0057]从上文描述的示出于图3的插图中的结构的基本功能原理，可得到装置的进一步的变型，将在下文中描述。可被单独切换的不同深度的沟槽电极能够进行随每个沟槽深度而变化的离散的光谱响应。通过具有各自接通的反型区的信号的微分形成，入射光的光谱评估因此是可能的。当反型区的阈值电压随着进入深度处的沟槽变化时，实现更优雅的变型，以实现光谱的连续评估。于是，具有更小电压的反型区仅仅在沟槽电极的上部区域中给出并且迁移进入具有提高电压的深度。例如当掺杂剂浓度在深度处增加或者电介质以圆锥形实现时，可以获得这种设置。
[0058]除了用作光谱仪的可能性之外，图3的插图中的装置具有由于前侧面101上的最小空间需求可以评估从后侧面102的辐照的优点。因此，对于周围区域中的沟槽电极之间的评估电路，具有足够的空间。于是，被辐照区域的空间需求基本上与用在前侧面上的面积隔绝(decouple)。无需在装置的后侧面102上的图案化或构造过程而实现这个优点。[0059]钝化的和非钝化的沟槽二极管结构(二极管通过P型掺杂衬底10和η型掺杂接触区232形成)的测量给出了上文中提到的效果的程度的图像。图3中示出了处于开关状态的MIS光电池装置的光谱响应测量。在第一开关状态，没有偏置施加于电极214，S卩，电极214与衬底10之间的电压大约为零。在第二开关状态，5伏的偏置电压施加在电极214与衬底10之间。可以看出，MIS光电池装置在两个开关状态中直至500纳米波长的表现基本上相同。但是，对于更大的波长，MIS光电池装置在第二开关状态(具有偏置(5伏))比在第一开关状态(没有偏置)表现出更大的光谱响应。
[0060]两条曲线在长波长处的巨大偏差是清楚可见的。当考虑界面复合速度高达IO6Cm/s时，通过仿真来拟合这种意外的漂移。假定这种高复合活动也发生在盒形隔离的下边界处，当没有有源的表面场时，将不会存留很多光电流。
[0061]在图4Α和图4Β中，对于ΙΟμπι厚的光电二极管(见图4Α和图4Β中的插图)，比较光谱量子效率:在图4Α中，示出了没有表面电荷的光电二极管的响应。在图4Β中，示出了光电二极管的响应，假定在装置的后侧面上具有-1O13CnT2的表面电荷。图4Α和图4Β中的示图是内部量子效率(IQE)、外部量子效率(EQE)和作为在后侧面上没有(图4Α)和具有(图4Β)聚积层的10 μ m厚的光电二极管的波长的函数的反射(RFL)的一维仿真的结果。外部量子效率(EQE)在这里被理解为由装置收集的电荷载流子的数量与照射在装置上的给定能量的光子(入射光子)的数量之比。内部量子效率(IQE)在这里被理解为由装置收集的电荷载流子的数量与实际上被装置吸收的给定能量的光子的数量之比。在图4A中，可以看出，没有聚积层，则内部量子效率(IQE)在相对较窄的波长范围内高，即，从大约400nm到大约550nm时IQE大于90%。与此相对照，图4B示出了，对于在后侧面具有带负电荷的聚积层，则光电二极管的内部量子效率(IQE)在从大约400nm开始到大约750nm结束的波长范围内大于90%。
[0062]因此，为了优化像素元件的响应，特别地(但非排他地)对于红外范围，可以考虑用于表面钝化的有源电极结构。
[0063]示意性示出于图4A和图4B的插图中(以及也如下文描述的至少一些实施方式所提供)的结构进一步提供了产生两个不同的响应以及利用这两个不同的响应进行光谱灵敏度检测的机会。参考图3，两个信号的差值给出了在红外范围内的完整亮度信息。这个差值与对应于“没有偏置”开关状态的曲线的比较是对于可见光范围内的亮度的评估。为了归纳这个:根据最小二乘法，产生了额外的尺寸。这给出了真实光谱到由测量定义的矢量空间(真实光谱的评估)上的更小长度的投影。集中于光谱仪应用，在内部边界处具有高复合活动不必然是缺点，反之，它对于提高入射光的光谱组成的评估可能是有利的。选择性地接通偏置电极设置可以被用来选择性地钝化衬底内的光敏区域(例如，约束区)的一个或多个内部边界。
[0064]实施方式提供了具有电极衬里的盒形电介质隔离的组合。电极被接触并且可以施加电压。产生的表面电荷改变了装置的光谱响应。这可用来提高内部量子效率。替换地，不同开关状态的信号的比较可用于光谱评估。进一步的实施方式提供了与仅在侧壁上的(偏置)电极组合的盒形隔离。电介质隔离可具有盒形以外的形状，例如，电介质隔离(绝缘装置)可以形成为圆柱形、三棱柱形、六棱柱形或具有基本上平行于衬底的主表面的上、下面以及基本上垂直于衬底的主表面的侧面的其它形状。代替电极衬里，偏置电极装置可以设置为在电介质隔离的与衬底内的光敏区域相对的侧面上邻近电介质隔离的结构。在实施方式中，偏置电极装置可以部分地或者全部地至少横向地围绕电介质隔离。
[0065]图5示出了根据实施方式的光电探测器的示意性横截面。该光电探测器形成在衬底10中并且包括绝缘装置、读出电极装置和偏置电极装置。绝缘装置包括绝缘层546和一个或多个绝缘侧壁516。绝缘层546基本上平行于衬底10的主表面101。绝缘侧壁516可以基于从主表面101延伸的沟槽装置或者是它的一部分。在图5示出的实施方式中，绝缘侧壁516可通过首先从主表面101形成沟槽装置然后氧化沟槽的壁而获得。绝缘装置界定了衬底10的约束区526。偏置电极装置包括电极层544和一个或多个电极侧壁514。电极层544和一个或多个电极侧壁514相互电连接。偏置电极装置可连接到电压源(未示出)，该电压源能够相对于衬底10的电势对偏置电极装置施加偏置电压Vila。偏置电极装置邻近绝缘装置并且横向地以及也在绝缘层56的基本上平行于衬底10的主表面101的底表面上包围绝缘装置。(相对于约束区526的电势)对偏置电极装置514、544施加小于零的偏置电压吸引了约束区526内的带正电荷的空穴(多数电荷载流子)到约束区526与绝缘装置516、546之间的边界或界面。用这种方式，约束区526与绝缘装置516、546之间的界面/边界由于表面电荷而被(附加地)钝化。
[0066]在图5所示的实施方式中，衬底10和约束区526是P型掺杂的。高掺杂的η型区域532在衬底10的主表面101处形成在约束区526内。此外，高掺杂的ρ型区域536也在主表面101处形成在约束区526内。η型区域532和ρ型区域536是读出电极装置的一部分。η型区域532和ρ型区域536连接到读出电路535。光电流I光经过η型区域532和ρ型区域536流动并且因此在约束区526与读出电路535之间交换。ρ型掺杂的约束区526和η型区域532形成pn结，使得在约束区526内形成耗尽区524。
[0067]入射光子hv可在约束区526内被吸收并且因此导致生成自由电荷载流子对，即，带负电荷的电子和带正电荷的空穴。约束区526是ρ型掺杂的，使得在约束区526中生成的自由电子属于少数电荷载流子，而生成的自由空穴属于多数电荷载流子。在图5中，生成的自由电子在耗尽区524的外部生成。为了使生成的自由电子有助于光电流Ip生成的自由电子首先必须通过扩散(虚线箭头)到达耗尽区524。自由电荷载流子在半导体内的扩散主要通过电荷载流子在半导体内的局部浓度变化被控制，即，扩散是半导体内的空间电荷载流子分布的函数。内部边界的更好的钝化通常防止电荷载流子浓度在内部边界处呈现为显著的最小。显著的浓度最小将导致电荷载流子朝向内部边界的强扩散并且因此导致相对高的复合速率。通过对偏置电极装置514、544施加负的偏置电压而实现的约束区526与绝缘装置516、546之间的边界的更好的钝化阻止了在边界处形成这种显著的浓度最小，并且因此提高了生成的自由电子通过扩散到达耗尽区524以及随后有助于光电流的可能性。
[0068]当从生成位置扩散到耗尽区524的边缘时，存在一定的自由电子与自由空穴复合的机会。一旦生成的自由电子已经进入耗尽区524，则它在耗尽区524内的电场的影响下朝向η型区域532漂移。在耗尽区524内，复合的可能性通常显著低于在约束区526的其他部分中的可能性。
[0069]虽然没有明确地不出于图5中，但偏置电极装置514、544可以与周围的衬底10电绝缘。
[0070]图6示出了与图5中所示的光电探测器类似的光电探测器的示意性横截面。不同之处在于，图6中所示的光电探测器的偏置电极装置可连接到相对于衬底10的大于零的偏置电压Vila(Vila>0)，因此导致将少数电荷载流子(即，电子)从约束区626的内部吸引到约束区626与绝缘装置616、646之间的边界。该光电探测器还包括偏置电极装置614、644。偏置电极装置包括一个或多个电极侧壁614和电极层644。在约束区626内以及邻近衬底10的主表面101，设置有构成用于外部读出电路635的接触区域的η型区域632和ρ型区域636。参考在图5的上下文中对于η型区域532、ρ型区域536和读出电路535的描述。注意到，在图6的实施方式中，η型区域632处于与图5的实施方式中不同的位置。具体地，在图6的实施方式中，η型区域632邻近绝缘装置的其中一个绝缘侧壁616。
[0071]对偏置电极装置614、644施加的正偏置电压Vila >0导致ρ型掺杂的约束区626内的少数电荷载流子被吸引到约束区626与绝缘装置616、646之间的边界。当边界处的少数电荷载流子的浓度变得足够高，使得额外的少数电荷载流子不再够能找到复合对象时，在直接邻近绝缘装置616、646的约束区626内形成反型区622。由于反型区622内的少数电荷载流子的富集，反型区622具有高导电率的特征并且因此作为导电通道。由入射光子hv在约束区626内生成的自由少数电荷载流子可以通过扩散过程(虚线)首先到达耗尽区624，然后漂移穿过耗尽区624 (实线箭头)，并且最后在反型区622内传导(双线箭头)到η型区域632，在η型区域632内它可以有助于光电流I光。
[0072]示意性示出于图5和图6中的光电探测器的概念可以与图3的插图中所示的以可调光谱响应为特征的沟槽MIS光电池组合。美国专利申请第13/232，564号描述了可以与根据本专利申请的实施方式的表面钝化概念组合的各种沟槽MIS光电池结构，该申请的内容通过引用全部结合于此。
[0073]图7示出了根据实施方式的光电探测器的示意性立体剖切视图。该光电探测器包括约束区726，该约束区通过绝缘装置与周围的衬底10电绝缘。绝缘装置包括绝缘底层746和几个绝缘侧壁716。例如，绝缘装置可包括四个绝缘侧壁716，其中三个在图7中可见。在图7所示中的实施方式中，绝缘装置因此形成为开口盒的形状。
[0074]光电探测器还包括偏置电极装置，该偏置电极装置由底部电极层744和几个电极侧壁714形成，其中三个电极侧壁在图7中可见。偏置电极装置714、744在除了顶部表面以外的所有侧面上围绕绝缘装置716、746，该顶部表面基本上与衬底10的主表面101齐平。偏置电极装置714、744也可以与周围的衬底10电绝缘，但这没有示出于图7中。偏置电极装置714、744可通过在偏置电极装置与约束区之间施加偏置电压而相对于约束区726被电偏置。如上文中所提到的，将偏置电极装置714、744设定成与约束区726不同的电势对于约束区内的空间电荷载流子分布具有影响。通过这样的方式，约束区726与绝缘装置716、746之间的内部边界可以变成(附加地)钝化的，因此减少了约束区726内的自由电荷载流子在内部边界处的复合行为。
[0075]主表面101以及绝缘装置716、偏置电极装置714和约束区726的顶部表面可以被另外的层或结构(为了清楚起见在图7中未示出)覆盖。而且，诸如晶体管、二极管、电阻器、连接件等的电子元件可以设置在主表面101上，用于控制和读出光电探测器。
[0076]图8示出了根据一些实施方式的光电探测器的示意性立体剖切视图。图8中所示的实施方式与图7中所示的实施方式类似。示意性示出于图8中的光电探测器包括界定(在五个侧面上)衬底10的约束区826的绝缘装置816、846、817、847。偏置电极装置包括几个侧壁814和电连接至侧壁814的连续的底层844。在图8所示的实施方式中，偏置电极装置的电极侧壁814与连续的底层844融合。绝缘装置包括内绝缘侧壁816、内或上绝缘底层846、外绝缘侧壁817以及外或下绝缘底层847。电极侧壁814被内绝缘侧壁816和外绝缘侧壁817横向地围绕。连续的电极底层844位于上绝缘底层846与下绝缘底层847之间。
[0077]图8中所示的实施方式的绝缘装置和偏置电极装置可以通过VENEZIA过程和形成在衬底10中的沟槽的结合而获得，所述沟槽从主表面101向下延伸到由VENEZIA过程形成的层结构(见图1和图2)的深度处。沟槽和掩埋通道的壁可被转换成绝缘材料，例如通过氧化过程。在掩埋通道的情况中，这种氧化可以已经是VENEZIA过程的一部分。然后，沟槽和掩埋通道内的空腔可以用电极材料填充，例如，多晶硅。这可以通过适当的沉积过程实现，例如化学气相沉积。
[0078]图9A至图9E示意性地示出了根据实施方式的在获得光电探测器的制造过程的不同阶段期间的衬底10和形成在其中的结构的横截面。
[0079]图9A示出了从主表面101处开始在衬底中形成多个深沟槽948之后的衬底10。沟槽948可通过干蚀刻过程、反应离子蚀刻(RIE)过程、深度反应离子蚀刻(DRIE)、玻什过程(Bosch process)等获得。在衬底材料是娃的情况下，二氧化娃可以用作蚀刻掩模材料。在去除蚀刻掩模之后，可以在脱氧环境中对衬底退火。根据硅板空洞化(ESS)技术，退火环境保持在低水(H2O)部分压力条件下，以便去除本征氧化物以及促进平滑表面迁移。通过这样的方式，沟槽948被封闭并且在衬底10内形成空腔。
[0080]图9B示出了完成退火步骤之后的衬底10。已经在衬底10内距离主表面101 —定深度处获得层40。层40包括多个掩埋通道或空腔44以及掩埋氧化物42。掩埋氧化物44基本上围绕掩埋通道42。图9B基本上示出了执行VENEZIA过程或硅板空洞化(ESS)过程的结果。VENEZIA和/或ESS过程可以导致在主表面101处形成凹陷或凹部104。空腔44的深度可以稍小于沟槽948的原始深度。
[0081]如图9C中所示，在衬底10中形成从主表面101延伸到衬底10内的另外的沟槽918。沟槽918的深度可以典型地至少是多个空腔或掩埋通道44所处的深度。在图9C中，示出了基本上平行于掩埋通道44延伸的两个沟槽918。虽然图9C中未示出，但是一个或多个另外的沟槽可以与两个示出的沟槽918同时地形成，所述另外的沟槽垂直于两个示出的沟槽918，S卩，在图9C的示图中从左侧延伸到右侧。例如，这种另外的沟槽可连接两个示出的沟槽918并且也打开掩埋通道或空腔44。沟槽918和层40界定了衬底10的约束区926。
[0082]于是，沟槽918的侧壁被电绝缘，例如通过氧化过程、沉积过程和/或外延过程。图9D示出了制造过程的这个阶段，在该阶段，衬底和形成于衬底中的结构，特别是沟槽918的侧壁，已经被绝缘并且现在形成绝缘侧壁916、917。沟槽918的底部现在也通过绝缘材料915与周围的衬底10绝缘。
[0083]图9E示意性地示出了在沟槽918的其余空腔被填充以电极材料914之后的衬底
10。掩埋通道也被填充以电极材料944，这通过基本上平行于图9E的图面延伸并且先前已在图9C的上下文中解释的打开掩埋通道44的沟槽是可能的。现在约束区926由包括绝缘侧壁916、917和掩埋氧化物42的绝缘装置界定。至少部分地围绕约束区926的偏置电极装置包含填充进沟槽918中的电极材料914和填充进掩埋空腔中的电极材料944。沟槽电极材料914可以与空腔电极材料944电连接。在替换的实施方式中，沟槽电极材料914和空腔电极材料944可以相互绝缘并且连接到独立的电压源，使得它们的电势可彼此独立地被控制。在另一个可行的实施方式中，空腔电极材料944和沟槽电极材料914可通过专用开关单独地连接到共同的偏置电压源，使得可提供各种开关状态，例如:1)沟槽电极材料914和空腔电极材料944未被偏置，2)沟槽电极材料914未被偏置而空腔电极材料944被偏置，3)沟槽电极材料914被偏置而空腔电极材料944未被偏置，以及4)沟槽电极材料914和空腔电极材料944被偏置。利用这四种不同的开关状态，可提供光电探测器的不同的光谱响应。当然，偏置电极装置可以被进一步细分，使得偏置电极装置的各个侧壁914可以被独立地控制。此外，还可以构思，空腔电极材料944被细分成可按照偏置电压独立地控制的两个或更多个部分。偏置电极装置的各部分的这种独立控制可以用来改变光电探测器的光谱响应，以提升不同的波长范围以及因此提供对入射光或辐照的光谱进行相对精确的分析的选择。
[0084]图1OA和图1OB以横截面的立体视图示意性地示出了图9D和图9E的示意性横截面图中所示的制造过程的两个阶段。图1OA对应于制造过程中的沟槽918的侧壁已经通过绝缘外侧壁917、绝缘内侧壁916和绝缘沟槽底部915与周围的衬底10电绝缘的阶段。为了更好地参考，对图1OA中可见的四个沟槽给出了各个标号918a、918b、918c和918d。注意，沟槽918d的前侧壁没有示出在图1OA的横截面视图中。约束区926在底部由绝缘层40界定，在这个实施方式中以及在制造过程的这个阶段，该绝缘层由掩埋氧化物42和掩埋空腔44构成。在图1OA中所示的制造阶段，掩埋空腔44还没有被填充以电极材料。掩埋空腔44基本上是管形的并且在基本上平行于沟槽918a和918c的方向上延伸。当形成沟槽918b和918d时，空腔44被打开，使得沟槽918b和918d与空腔44连通。
[0085]图1OB是光电探测器的在电极材料914、944已经分别填充进沟槽918a至918d和掩埋空腔44之后的示意性立体横截面视图。如上文中所提到的，掩埋空腔44 (图10A)与沟槽918b和918d连通，使得在图9B所示的制造过程的阶段和在完成的光电探测器中，在一个实施方式中，空腔电极材料944与沟槽电极材料914电连接。
[0086]图11示意性地示出了绝缘层40的替换结构，提供该替换结构来替代图1OB中所示的绝缘层40。图1OA所示实施方式中的三个管形的空腔44在根据图11的实施方式中被基本上板形的空腔替代。这可以通过减小沟槽的间距来实现，沟槽的间距在威尼斯过程(VENEZIA过程)或ESS过程期间形成并且是用于后续形成衬底内的空腔的基础。图11示出了绝缘层40，该绝缘层具有设置在板形空腔内的空腔电极材料1144。掩埋氧化物1142围绕空腔电极材料1144。为了参考，四个沟槽918a至918d的位置也示出在图11中。注意，空腔电极材料1144不能自始至终地延伸穿过沟槽918a和918c各处，而是需要在该区域(至少在一些位置)设置一定厚度的掩埋氧化物1142。原因是在制造过程期间当空腔还没有被填充(例如，在图9C和图9E所示的阶段之间)时，掩埋氧化物1142需要暂时地支撑约束区926。但是，提供一个或几个在制造过程期间支撑约束区926的支柱可能是足够的。例如，这种支柱可位于由四个沟槽918a至918d形成的矩形沟槽装置的转角处。一旦该空腔或多个空腔已经被填充以电极材料1144，则电极材料1144协助支撑约束区926。图11中所示的空腔电极材料1144可以提供更均匀的电场，用于约束区926与掩埋氧化物1142之间的内部边界的钝化。[0087]根据实施方式，光电探测器可包括衬底和用于电绝缘衬底的约束区的装置。上文中所提到和描述的绝缘装置可以被看作用于电绝缘衬底的约束区的装置的实例。如上文中所提到的，约束区通常被构造成在光电探测器工作期间响应辐照而生成自由电荷载流子。光电探测器可以进一步设置有用于提供作为光电探测器的输出的光电流的装置，光电流由响应辐照而生成的自由电荷载流子中的至少一部分形成。上文中所提到和描述的读出电极装置可以被看作用于提供作为光电探测器的输出的光电流的装置的实例。光电探测器还可包括用于影响约束区内的空间电荷载流子分布的装置。上文中所提到和描述的偏置电极装置可以被看作用于影响空间电荷载流子分布的装置的实例。用于影响的装置可以采取偏置状态和未被偏置状态。在实施方式中，偏置状态可以分成多个子状态。在用于影响空间电荷载流子分布的装置的偏置状态中，与未被偏置状态相比，出现在约束区内的更少的自由电荷载流子在约束区的边界处复合。用于影响的装置形成在衬底内并且通过用于绝缘约束区的装置与约束区绝缘。当提到用于影响的装置形成在衬底内时，这也包括用于影响的装置实际上形成在用于电绝缘约束区的装置(它们本身形成在衬底内)内的结构。
[0088]图12示出了根据实施方式的用于制造光电探测器的方法的示意性流程图。在1202，提供半导体衬底。该半导体衬底具有主表面。在1204，在衬底内形成绝缘装置。该绝缘装置与衬底的约束区电绝缘。在实施方式中，绝缘装置的形成可以特别地包括绝缘层的形成。例如，绝缘层可利使用威尼斯过程(VENEZIA过程)或者硅板空洞化(ESS)过程形成。绝缘体覆硅(SOI)过程也可以用在一些实施方式中。绝缘层典型地基本上平行于衬底的主表面。绝缘装置的形成可以进一步包括沟槽装置的形成。这可以通过蚀刻从主表面到衬底中的至少一个沟槽使得它到达绝缘层来实现。在实施方式中，该至少一个沟槽可以甚至比绝缘层的深度更深地延伸到衬底中。
[0089]在提供沟槽装置的情况下，可以氧化沟槽装置的侧壁，使得侧壁是衬底的半导体材料的电绝缘氧化物。氧化侧壁可以包括热处理、沉积过程、外延、或者其他适当的过程。此外，沟槽装置可以被填充以或衬以导电电极材料。
[0090]在绝缘层形成在衬底内的情况下，在绝缘层的形成期间，可以在绝缘层内形成至少一个空腔。
[0091]在图12的流程图示意性示出的制造方法的1206，可以在衬底内或者之前形成的绝缘装置内形成偏置电极装置。为此目的，上述绝缘层内的至少一个空腔可以被填充以或衬以导电电极材料。在实施方式中，用导电电极材料填充或者内衬至少一个空腔可以基本上与用导电电极材料填充或者内衬沟槽装置同时地执行。偏置电极装置通过绝缘装置与约束区电绝缘。
[0092]在1208，制造方法还包括形成读出电极装置。该读出电极装置包括至少两个电极。该至少两个电极中的每个电极接触约束区的不同部分。读出电极装置被构造成提供光电流，该光电流在光电探测器的工作期间由响应辐照而在约束区内生成的自由电荷载流子的至少一部分形成。读出电极装置可以特别地包括位于约束区的主表面处的高掺杂区域。这些高掺杂区域可通过例如离子注入形成。
[0093]图13示出了根据进一步实施方式的用于制造光电探测器的方法的示意性流程图。在1302，提供具有主表面的半导体衬底。在1304，在衬底内接着形成绝缘层。该绝缘层基本上平行于主表面。注意，绝缘层不是必然地必须贯穿整个衬底而形成，而是可以限制于衬底的一个或多个区域或者范围内。此外，在衬底中形成具有不同性质(诸如不同的厚度或深度)的多个绝缘层也是可行的。这些形成一个或多个绝缘层的选择也可以应用于示意性示出在图12的流程图中的方法和上文描述的光电探测器。
[0094]在1305，形成从衬底的主表面至少延伸到绝缘层的深度的沟槽装置。绝缘层和沟槽装置将最终形成绝缘装置，该绝缘装置将衬底的约束区与周围的衬底和/或其它的周围结构电绝缘。
[0095]图13的流程图示意性示出的方法还包括在沟槽装置内形成偏置电极装置，如1306所示。作为替换方式，偏置电极装置可以不形成在沟槽装置内，而是邻近该沟槽装置。在一些实施方式中，偏置电极装置可以进一步包括位于绝缘层内或者在绝缘层的与约束区相对的一侧上邻近绝缘层的部分。偏置电极装置的该部分也可以在1306形成或者基本上与1306同时地形成。在一些实施方式中，在1306，之前形成的用于沟槽和/或位于绝缘层内的空腔可以被填充以导电材料，例如多晶硅。
[0096]在根据图13的用于制造光电探测器的方法的1308，形成读出电极装置。该读出电极装置包括接触约束区的不同部分的至少两个电极。该读出电极装置被构造成提供光电流，该光电流在光电探测器的工作期间由响应入射在约束区内上并在约束区内被吸收的辐照而生成的自由电荷载流子的至少一部分形成。
[0097]图14示意性地示出了根据实施方式的多个光电探测器的阵列1400的立体顶部视图。多个光电探测器中的每个包括约束区1426和横向地围绕对应的约束区1426的绝缘侧壁1416。此外，多个光电探测器中的每个包括横向地围绕邻近的光电探测器的对应绝缘侧壁1416的偏置电极装置1414。在图14中不可见的是衬底内的绝缘层，所述绝缘层朝向底部与约束区1426电绝缘。每个光电探测器的偏置电极装置1414通过绝缘栅格1417彼此电绝缘，绝缘栅格可以是绝缘装置的一部分。在图14所示的实施方式中，光电探测器的阵列包括12个光电探测器。但是，光电探测器的阵列1400可以包括任何数量的光电探测器。
[0098]图15示出了用于确定半导体衬底的约束区上的辐照的辐照特性的光谱特性的方法的示意性流程图。约束区被构造成响应辐照而生成自由电荷载流子。该方法包括在1502控制偏置电极装置处于第一工作状态，该第一工作状态对约束区内的空间电荷载流子分布具有第一影响，其中偏置电极装置与约束区电绝缘。该方法还包括在1504当偏置电极装置处于第一工作状态时确定由约束区响应辐照而产生的第一光信号。此外，该方法包括在1506控制偏置电极装置处于第二工作状态，该第二工作状态对约束区内的空间电荷载流子分布具有第二影响，其中在第二工作状态期间比在第一工作状态期间更少的自由电荷载流子在约束区的边界处复合。如根据图15的示意性流程图的用于确定辐照的光谱特性的方法的1508所示，当偏置电极装置处于第二工作状态时，确定由约束区响应辐照而产生的第二光信号。
[0099]然后在1510，评估第一和第二光信号，以便获得约束区中的辐照的光谱特性的信
肩、O
[0100]虽然在装置的上下文中已经描述了一些方面，但是很显然，这些方面也代表对应方法的描述，其中模块或装置对应于方法步骤或方法步骤的特征。类似地，在方法步骤的上下文中所描述的方面也代表对应装置的对应模块或项目或特征的描述。一些或者所有的方法步骤可以通过(或者使用)硬件装置来执行，例如微处理器、可编程计算机或者电子电路。在一些实施方式中，最重要的方法步骤中的某一个或多个可以通过这种装置执行。
[0101]上文中描述的实施方式仅仅是说明性的，用于说明本发明的原理。可以理解，对这里描述的装置和细节的修改和变更对本领域技术人员而言将是显而易见的。因此，意图是本发明仅由所附权利要求的范围来限制，而不被这里对实施方式的描述和解释说明而呈现的具体细节限制。
[0102]在前面的详细描述中，可发现，为了使披露的内容流畅的目的，在实施方式中将各种特征聚集到一起。披露的这个方法不被解释为反应了要求保护的实施方式需要比清楚地记载在每个权利要求中的更多的特征的意图。相反，如所附权利要求反应的，发明的主题可以在于少于单个批露的实施方式的所有特征。因此所附权利要求被合并进详细的描述中，其中每个权利要求自身可以作为单独的实施方式。当每个权利要求自身作为单独的实施方式时，将注意到，虽然在权利要求中一个从属权利要求可以引用与一个或多个其它权利要求的特定组合，但其它的实施方式也可以包括从属权利要求与其它从属权利要求的主题的组合或者每个特征与其它从属或独立权利要求的组合。这里提出这种组合，除非讲明特定的组合不是预期的。此外，预期的是也包括一个权利要求的特征到任何其它独立权利要求中，即使这个权利要求没有直接从属于该独立权利要求。
[0103]还将注意到，批露在说明书或权利要求中的方法可以通过具有用于执行这些方法的相应步骤中的每个步骤的装置的设备来实现。
[0104]此外，在一些实施方式中，单个步骤可以包括或者可以被分成多个子步骤。除非明确地排除，否则这些子步骤可以被包括并且构成这个单个步骤的批露内容的一部分。
【权利要求】
1.一种光电探测器，包括: 衬底； 绝缘装置，所述绝缘装置形成在所述衬底中并且电绝缘所述衬底的约束区，所述约束区被构造成响应辐照而生成自由电荷载流子； 读出电极装置，所述读出电极装置包括与所述约束区的不同部分接触的至少两个电极并且被构造成提供光电流，所述光电流由响应所述辐照而生成的所述自由电荷载流子的至少一部分形成；以及 偏置电极装置，所述偏置电极装置通过所述绝缘装置与所述约束区电绝缘，所述偏置电极装置被构造成被电偏置，这对所述约束区内的空间电荷载流子分布产生影响，使得与未被偏置状态相比，更少的所述自由电荷载流子在所述约束区的边界处复合。
2.根据权利要求1所述的光电探测器，其中，所述绝缘装置包括绝缘层和沟槽装置，所述绝缘层位于所述衬底内并且基本上平行于所述衬底的主表面，所述沟槽装置从所述主表面至少延伸到所述绝缘层的深度。
3.根据权利要求2所述的光电探测器，其中，所述绝缘层包括多个掩埋通道，每个掩埋通道由氧化物材料界定。
4.根据权利要求2所述的光电探测器，其中，所述偏置电极装置的至少一部分填充或者内衬所述沟槽的内部空腔。
5.根据权利要求1所述的光电探测器，其中，所述偏置电极装置的至少一部分设置在所述绝缘装置的至少一部分内。
6.根据权利要求1所`述的光电探测器，其中，所述绝缘装置的至少一部分和所述约束区形成绝缘体覆硅结构。
7.根据权利要求1所述的光电探测器，其中，所述约束区具有盒形、三棱柱形、六棱柱形和圆柱形中的一种形状。
8.根据权利要求1所述的光电探测器，其中，所述偏置电极装置在平行于所述衬底的主表面延伸的横向方向上邻接所述绝缘装置。
9.根据权利要求1所述的光电探测器，其中，所述偏置电极装置在平行于所述衬底的主表面延伸的横向方向上围绕所述绝缘装置并且相对于所述约束区的底边界和顶边界开□。
10.根据权利要求1所述的光电探测器，其中，所述偏置电极装置在平行于所述衬底的主表面延伸的横向方向上以及在所述绝缘装置的底边界处围绕所述绝缘装置。
11.根据权利要求1所述的光电探测器，其中，所述偏置电极装置包括至少两个偏置电极部，所述至少两个偏置电极部彼此电绝缘并且被构造成彼此独立地控制，从而提供用于影响所述空间电荷载流子分布的进一步的自由度。
12.根据权利要求1所述的光电探测器，其中，所述光电探测器是光谱仪，并且其中，通过所述偏置电极装置改变所述约束区内的空间电荷载流子分布改变了所述光电探测器的光谱响应。
13.根据权利要求1所述的光电探测器，其中，所述约束区是通过所述绝缘装置彼此绝缘的多个约束区中的一个，每个约束区对应于像素阵列的一个像素。
14.一种光电探测器，包括:衬底； 绝缘层，所述绝缘层位于所述衬底内并且基本上平行于所述衬底的主表面； 沟槽装置，所述沟槽装置包括从所述主表面至少延伸到所述绝缘层的深度的至少一个沟槽，使得所述沟槽装置和所述绝缘层界定所述衬底的约束区，所述约束区被构造成响应辐照而生成自由电荷载流子； 读出电极装置，所述读出电极装置包括接触所述约束区的不同部分的至少两个电极，以便传导与响应所述辐照而生成的所述自由电荷载流子的至少一部分相关联的光电流；以及 偏置电极装置，所述偏置电极装置形成在所述沟槽装置内，所述偏置电极装置被构造成被电偏置，并且从而在所述约束区与所述沟槽装置之间的界面处产生表面电荷，所述表面电荷减少了在所述界面处的复合活动。
15.根据权利要求14所述的光电探测器，其中，所述绝缘层包括多个掩埋通道，每个掩埋通道由氧化物材料界定。
16.根据权利要求14所述的光电探测器，其中，所述偏置电极装置还包括偏置电极部，所述偏置电极部被设置在所述绝缘层内或者在与所述约束区相对的一侧上邻近所述绝缘层。
17.根据权利要求14所述的光电探测器，其中，所述约束区和所述绝缘层形成绝缘体覆硅结构。
18.根据权利要求14所述的光电探测器，其中，所述约束区具有盒形、三棱柱形、六棱柱形和圆柱形中的一种形状。
19.根据权利要求14所述的光电探测器，其中，所述偏置电极装置在平行于所述衬底的主表面延伸的横向方向上围绕所述绝缘装置并且相对于所述约束区的底边界和顶边界开口。
20.根据权利要求14所述的光电探测器，其中，所述偏置电极装置在平行于所述衬底的主表面延伸的横向方向上以及在所述绝缘装置的底边界处围绕所述绝缘装置。
21.一种光电探测器，包括: 衬底； 用于电绝缘所述衬底的约束区的装置，所述约束区被构造成响应辐照而生成自由电荷载流子； 用于提供作为所述光电探测器的输出的光电流的装置，所述光电流由响应所述辐照而生成的所述自由电荷载流子的至少一部分形成；以及 用于影响所述约束区内的空间电荷载流子分布的装置，使得与未被偏置状态相比，在用于影响的装置的被偏置状态，更少的所述自由电荷载流子在所述约束区的边界处复合，用于影响的装置形成在所述衬底内 并且通过用于电绝缘所述约束区的装置与所述约束区绝缘。
22.一种用于制造光电探测器的方法，所述方法包括: 提供具有主表面的半导体衬底； 在所述衬底内形成电绝缘所述衬底的约束区的绝缘装置； 形成通过所述绝缘装置与所述约束区电绝缘的偏置电极装置；以及形成读出电极装置，所述读出电极装置包括接触所述约束区的不同部分的至少两个电极并且被构造成提供光电流，所述光电流由响应所述辐照而生成的所述自由电荷载流子的至少一部分形成。
23.根据权利要求22所述的方法，其中，形成所述绝缘装置包括: 在所述衬底内形成绝缘层，所述绝缘层基本上平行于所述主表面；以及 通过从所述主表面蚀刻出至少到所述绝缘层的深度的至少一个沟槽来形成沟槽装置。
24.根据权利要求23所述的方法，其中，在所述衬底内形成所述绝缘层包括执行威尼斯过程。
25.根据权利要求23所述的方法，还包括: 氧化所述沟槽装置的侧壁，使得所述侧壁是所述衬底的半导体材料的电绝缘氧化物；以及 用导电电极材料填充或者内衬所述沟槽装置。
26.根据权利要求23所述的方法，其中，在所述衬底内形成所述绝缘层导致在所述绝缘层内形成至少一个空腔，所述方法还包括: 用导电电极材料填充或者内衬所述至少一个空腔。
27.根据权利要求25所述的方法，其中，在所述衬底内形成所述绝缘层导致在所述绝缘层内形成至少一个空腔，所述方法还包括: 在用导电电极材料填充或者内衬`所述沟槽装置的同时，用导电电极材料填充或者内衬所述至少一个空腔。
28.一种用于确定半导体衬底的约束区上的辐照的光谱特性的方法，所述约束区被构造成响应辐照而生成自由电荷载流子，所述方法包括: 控制偏置电极装置处于第一工作状态，所述第一工作状态对所述约束区内的空间电荷载流子分布具有第一影响，其中所述偏置电极装置与所述约束区电绝缘； 当所述偏置电极装置处于所述第一工作状态时，确定由所述约束区响应所述辐照而产生的第一光信号; 控制所述偏置电极装置处于第二工作状态，所述第二工作状态对所述约束区内的空间电荷载流子分布具有第二影响，其中在所述第二工作状态期间比在所述第一工作状态期间更少的所述自由电荷载流子在所述约束区的边界处复合； 当所述偏置电极装置处于所述第二工作状态时，确定由所述约束区响应所述辐照而产生的第二光信号； 评估所述第一光信号和第二光信号，以便获得所述约束区中的所述辐照的光谱特性的信息。
【文档编号】H01L31/18GK103515465SQ201210335878
【公开日】2014年1月15日 申请日期:2012年9月11日 优先权日:2012年6月29日
【发明者】托拉尔夫·考奇 申请人:英飞凌科技股份有限公司
最新回复(0)