半导体器件制造方法

半导体器件制造方法
【专利摘要】本发明提供了一种假栅结构的制造方法。本发明在假栅材料层之上形成了ONO结构和顶层非晶硅层，首先以图案化的顶层非晶硅层为掩膜对ONO结构进行刻蚀，能够精确地控制其尺寸和剖面形貌，使ONO结构成为所期望的假栅材料层的掩膜，并且能够控制ONO各层刻蚀速率和厚度；接着，以ONO结构为掩膜刻蚀假栅材料层，同样实现图形的精确转移，使得假栅关键尺寸和剖面形貌得到精确控制，使得后续形成的金属栅极具有良好的粗糙度，保证了器件的性能及其稳定性。
【专利说明】半导体器件制造方法
【技术领域】
[0001]本发明涉及半导体器件制造方法领域，特别地，涉及一种后栅工艺中的假栅制造方法。
【背景技术】
[0002]随着晶体管尺寸的不断缩小，HKMG(高K绝缘层和金属栅极)技术已经成为45nm以下半导体制程的必备技术。HKMG技术中,后栅工艺(Gate Last)方案被众多业内知名半导体企业广泛看好，其中，已有企业(例如美国Intel公司)生产出基于后栅工艺的HKMG产品。所谓后栅工艺，指的是在晶体管制造工艺中，首先形成假栅(dummy gate)，然后，进行例如间隙壁(spacer)的沉积和刻蚀，源漏注入等工艺以形成源漏区域，在完成晶体管栅极之外的部件的制造以后，去除假栅，在假栅所在位置形成晶体管栅极。假栅通常为形成于二氧化硅层上的非晶硅或多晶硅假栅，而HKMG技术中最终形成的晶体管栅极为金属栅极。
[0003]目前看来，后栅工艺具有一些独特的优势，例如，克服了高温工艺负面影响，尤其是在金属栅材料选择上避开高温限制，另外，后栅工艺有助于大幅提高晶体管沟道应力，对提高PFETs性能尤其有效。但是，现有的后栅工艺面对如下问题还存在困难，例如超细线条(45nm以下)的形成,栅极的关键尺寸(Critical Dimension)和剖面形貌(Profile)的精确控制，硬掩膜结构的剖面形貌和剩余厚度控制，等等。因此，需要一种新的后栅工艺，尤其是假栅形成工艺，来解决上面所述的难题，从而更好地解决晶体管制造过程中的问题，确保晶体管性能。

【发明内容】

[0004]本发明提供一种晶体管后栅工艺中的假栅制造方法，其避免了现有后栅工艺的缺陷。
[0005]根据本发明的一个方面，本发明提供一种半导体器件制造方法，其包括如下步骤:
[0006]提供半导体衬底，在该半导体衬底上依次形成假栅栅极氧化层和假栅材料层；
[0007]在所述假栅材料层之上形成ONO结构，其从下至上包括第一氧化物层，氮化物层，
第二氧化物层；
[0008]在所述ONO结构之上形成顶层非晶硅层；
[0009]在所述顶层非晶硅层之上形成图案化光刻胶层；
[0010]以所述图案化光刻胶层为掩膜，对所述顶层非晶硅层进行刻蚀，刻蚀停止在所述ONO结构的最上层；
[0011]以所述图案化光刻胶层以及剩余的所述顶层非晶硅层为掩膜，对所述ONO结构进行刻蚀，刻蚀停止在所述假栅材料层的上表面上；
[0012]去除所述图案化光刻胶层；
[0013]对所述假栅材料层进行刻蚀，刻蚀停止在所述假栅栅极氧化层的上表面上，形成所需要的假栅结构。
[0014]根据本发明的一个方面，所述假栅材料层的材料为非晶硅，厚度为900-1200埃；所述假栅栅极氧化层的材料为二氧化硅，厚度为20-40埃。
[0015]根据本发明的一个方面，所述第一氧化物层为SiO2，其厚度为100埃，所述氮化物层为Si3N4，其厚度为200埃，所述第二氧化物层为SiO2，其厚度为500-800埃。
[0016]根据本发明的一个方面，对所述ONO结构进行刻蚀，分为三个不同阶段，分别刻蚀所述第二氧化物层、所述氮化物层和所述第一氧化物层。
[0017]根据本发明的一个方面，所述顶层非晶硅层的厚度为400-600埃。
[0018]根据本发明的一个方面，对所述假栅材料层进行刻蚀具体包括:以剩余的所述顶层非晶硅层和所述ONO结构为掩膜，对所述假栅材料层进行刻蚀，刻蚀停止在所述假栅栅极氧化层的上表面上，同时，剩余的所述顶层非晶硅层也在该步骤中被完全除去。
[0019]根据本发明的一个方面，在形成所述假栅结构之后，依次进行如下步骤:
[0020]栅极间隙壁的沉积和刻蚀；
[0021]自对准地形成LDD区域、Halo结构和源漏区域；
[0022]形成源漏区域接触；
[0023]形成中间介质层，进行CMP工艺。
[0024]根据本发明的一个方面，在形成中间介质层，进行CMP工艺之后，去除所述假栅以及所述假栅下方的所述假栅栅极氧化层，以在所述中间介质层中形成栅极凹槽；然后，在所述栅极凹槽中依次沉积高K栅绝缘材料和金属栅极材料，并进行CMP工艺，从而形成了高K栅绝缘层和金属栅极，完成HKMG工艺的制造过程。
[0025]本发明的优点在于:本发明在假栅材料层之上形成了 ONO结构和顶层非晶硅层，首先，以图案化的顶层非晶硅层为掩膜对ONO结构进行刻蚀，能够精确地控制其尺寸和剖面形貌，使ONO结构成为所期望的假栅材料层的掩膜，并且能够控制ONO各层最终厚度；接着，以ONO结构为掩膜刻蚀假栅材料层，同样实现图形的精确转移，使得假栅关键尺寸和剖面形貌得到精确控制，使得后续形成的金属栅极具有良好的粗糙度，有利于之后间隙壁沉积和刻蚀，以及硅化物形成、CMP等工艺的顺利进行，保证了器件的性能及其稳定性。另外，本发明的技术方案适用于亚45nm的技术带，不仅适合于工厂的大规模生产，也适合于实验室的先导工艺开发，通过部分优化，具备向更先进制造技术升级转移的能力。
【专利附图】

【附图说明】
[0026]图1-8本发明提供的半导体器件制造方法流程示意图。
【具体实施方式】
[0027]以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
[0028]本发明提供一种半导体器件制造方法，特别地涉及后栅工艺中的假栅制造方法，其克服了现有后栅工艺中的一些难题。下面，参见附图1-8，将详细描述本发明提供的半导体器件制造方法。[0029]首先，参见附图1，在半导体衬底10上依次形成假栅栅极氧化层11和假栅材料层
12。其中，本实施例中采用了单晶硅衬底，可选地，也可采用锗衬底或者其他合适的半导体衬底。假栅栅极氧化层11可以通过热氧化方式形成，材料可以是SiO2，其厚度优选为20-40埃。假栅材料层12优选为非晶硅层，可选地为多晶硅层，采用LPCVD工艺形成，其厚度优选为 900-1200 埃。
[0030]接着，参见附图2，在假栅材料层12之上依次形成第一氧化物层13，氮化物层14，第二氧化物层15，其中，第一氧化物层13，氮化物层14和第二氧化物层15形成了 ONO结构。第一氧化物层13可以是SiO2，采用PECVD工艺形成，其厚度为100埃。氮化物层14可以是Si3N4,采用LPCVD工艺形成，其厚度为200埃。第二氧化物层15可以是SiO2,采用PECVD工艺形成，其厚度为500-800埃。
[0031]接着，参见附图3，在ONO结构之上，形成顶层非晶硅层16。其中，顶层非晶硅层16采用LPCVD工艺形成，顶层非晶硅层16的厚度为400-600埃。
[0032]之后，参见附图4，在顶层非晶硅层16之上形成图案化光刻胶层17。该步骤具体包括:首先全面性涂敷一层光刻胶，然后，采用浸润式光刻或者电子束(eBeam)直写光刻对光刻胶层进行曝光，形成图案化光刻胶层17，图案化光刻胶层17具有小于45nm的线条尺寸。
[0033]接着，参见附图5，以图案化光刻胶层17为掩膜，对顶层非晶硅层16进行刻蚀。该步刻蚀工艺可以采用等离子干法刻蚀，刻蚀停止在ONO结构的最上层，也即第二氧化物层15的上表面上。
[0034]接着，参见附图6，以图案化光刻胶层17以及剩余的顶层非晶硅层16为掩膜，对ONO结构进行刻蚀。该步刻蚀工艺可以分为三个不同阶段，分别刻蚀第二氧化物层15、氮化物层14和第一氧化物层13，刻蚀最终停止在假栅材料层12的上表面上。
[0035]接着，参见附图7，去除图案化光刻胶层17。采用湿法清洗的方式，例如SPM/APM(SPM，H2SO4, H2O2和H2O的混合物；APM，NH4OH, H2O2和H2O的混合物)，将剩余的图案化光刻胶层17清洗除去。
[0036]接着，参见附图8，对假栅材料层12进行刻蚀，停止在假栅栅极氧化层11的上表面上。该步刻蚀以剩余的顶层非晶硅层16和ONO结构为掩膜，对假栅材料层12进行刻蚀，由于顶层非晶硅层16的材料与假栅材料层12的材料相同，例如均为非晶硅，在该步刻蚀中顶层非晶硅层16也会被完全除去，因此，不需要采用额外的后续步骤去除顶层非晶硅层16。通过此步骤刻蚀，即可实现假栅的制造，其中，假栅堆栈包括了假栅材料层12和其上的ONO结构。
[0037]在假栅形成之后，可以进行晶体管其余部件的制造，例如，栅极间隙壁(spacer)的沉积和刻蚀，自对准地形成LDD区域、Halo结构、源漏区域，形成源漏接触，形成中间介质层，进行CMP工艺等等。在完成上述部件制造之后，去除假栅以及假栅下方的假栅栅极氧化层，这样，在中间介质层中形成了栅极凹槽，然后，在栅极凹槽中依次沉积高K栅绝缘材料和金属栅极材料，并进行CMP工艺，从而形成了高K栅绝缘层和金属栅极，完成HKMG工艺的制造过程。
[0038]至此，已经完全描述了本发明提供的制造方法。本发明在假栅材料层之上形成了ONO结构和顶层非晶硅层，首先以图案化的顶层非晶硅层为掩膜对ONO结构进行刻蚀，能够精确地控制其尺寸和剖面形貌，使ONO结构成为所期望的假栅材料层的掩膜，并且能够控制ONO各层刻蚀速率和厚度；接着，以ONO结构为掩膜刻蚀假栅材料层，同样实现图形的精确转移，使得假栅关键尺寸和剖面形貌得到精确控制，使得后续形成的金属栅极具有良好的粗糙度(Line Edge Roughens，LER)，保证了器件的性能及其稳定性，同时，还为后续栅极间隙壁、CMP工艺以及假栅去除等工艺的顺利进行提供了保障。另外，本发明的技术方案适用于亚45nm的技术带，不仅适合于工厂的大规模生产，也适合于实验室的先导工艺开发，通过部分优化，具备向更先进制造技术(如22nm以下技术带)升级转移的能力。
[0039]以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围之内。
【权利要求】
1.一种半导体器件制造方法，其特征在于，包括如下步骤: 提供半导体衬底，在该半导体衬底上依次形成假栅栅极氧化层和假栅材料层； 在所述假栅材料层之上形成ONO结构，其从下至上包括第一氧化物层，氮化物层，第二氧化物层； 在所述ONO结构之上形成顶层非晶硅层； 在所述顶层非晶硅层之上形成图案化光刻胶层； 以所述图案化光刻胶层为掩膜，对所述顶层非晶硅层进行刻蚀，刻蚀停止在所述ONO结构的最上层； 以所述图案化光刻胶层以及剩余的所述顶层非晶硅层为掩膜，对所述ONO结构进行刻蚀，刻蚀停止在所述假栅材料层的上表面上； 去除所述图案化光刻胶层； 对所述假栅材料层进行刻蚀，刻蚀停止在所述假栅栅极氧化层的上表面上，形成所需要的假栅结构。
2.根据权利要求1所述的方法，其特征在于，所述假栅材料层的材料为非晶硅，其厚度为900-1200埃；所述假栅栅极氧化层的材料为二氧化硅，厚度为20-40埃。
3.根据权利要求1所述的方法，其特征在于，所述第一氧化物层为SiO2，其厚度为100埃，所述氮化物层为Si3N4，其厚度为200埃，所述第二氧化物层为SiO2，其厚度为500-800埃。
4.根据权利要求1所述的方法，其特征在于，对所述ONO结构进行刻蚀，分为三个不同阶段，分别刻蚀所述第二氧化物层、所述氮化物层和所述第一氧化物层。
5.根据权利要求1所述的方法，其特征在于，所述顶层非晶硅层的厚度为400-600埃。
6.根据权利要求1所述的方法，其特征在于，对所述假栅材料层进行刻蚀具体包括: 以剩余的所述顶层非晶硅层和所述ONO结构为掩膜，对所述假栅材料层进行刻蚀，刻蚀停止在所述假栅栅极氧化层的上表面上，同时，剩余的所述顶层非晶硅层也在该步骤中被完全除去。
7.根据权利要求1所述的方法，其特征在于，在形成所述假栅结构之后，依次进行如下步骤: 栅极间隙壁的沉积和刻蚀； 自对准地形成LDD区域、Halo结构和源漏区域； 形成源漏区域接触； 形成中间介质层，进行CMP工艺。
8.根据权利要求7所述的方法，其特征在于，在形成中间介质层，进行CMP工艺之后，去除所述假栅以及所述假栅下方的所述假栅栅极氧化层，以在所述中间介质层中形成栅极凹槽；然后，在所述栅极凹槽中依次沉积高K栅绝缘材料和金属栅极材料，并进行CMP工艺，从而形成了高K栅绝缘层和金属栅极，完成HKMG工艺的制造过程。
【文档编号】H01L21/28GK103681274SQ201210336478
【公开日】2014年3月26日 申请日期:2012年9月12日 优先权日:2012年9月12日
【发明者】李春龙, 李俊峰, 闫江, 孟令款, 贺晓彬, 陈广璐, 赵超 申请人:中国科学院微电子研究所