高电子迁移率晶体管的制造方法
高电子迁移率晶体管的制造方法
【专利摘要】一种高电子迁移率晶体管的制造方法，包括：在衬底上形成第一半导体层；在第一半导体层上栅极位置处形成栅极介质层；在第一半导体层上栅极位置之外的区域形成第二半导体层，以在栅极位置处形成凹槽；在凹槽两侧的第二半导体层上形成源极和漏极；以及在栅极介质层上形成栅极。通过以上方法可以降低沟道中二维电子气的浓度，提高高电子迁移率晶体管正向阈值电压，并增强器件对噪声的抗干扰能力。
【专利说明】高电子迁移率晶体管的制造方法
【技术领域】
[0001]本发明涉及半导体【技术领域】，更具体地涉及一种高电子迁移率晶体管的制造方法。
【背景技术】
[0002]氮化镓作为第三代半导体材料，具有禁带宽度大、击穿电压高、电子饱和迁移率高、介电常数小、抗辐射能力强和良好的化学稳定性等特点，在光显示、存储、探测以及高温高频电路中应用广泛。而氮化镓(GaN)和氮化铝镓(AlGaN)界面异质结中产生的二维电子气(2DEG)对于高电子迁移率晶体管(HEMT)的制作有着先天的优势。
[0003]目前，对于具有AlGaN/GaN异质结的HEMT的研究主要致力于耗尽型器件。在AlGaN/GaN异质结沟道处自然形成的2DEG，在不做任何处理的情况下，需要加负的栅极电压才能将2DEG耗尽从而夹断导电沟道，此为耗尽型高电子迁移率晶体管(HEMT)器件的典型特征。但是，在数字电路、高压开关等领域，经常需要使用增强型器件，即，零栅压时关断的高电子迁移率晶体管(HEMT)器件。同时，采用增强型器件的电路，其安全性较采用耗尽型器件的更高，因此，增强型高电子迁移率晶体管(HEMT)器件的研制越来越受到重视。
[0004]现阶段，为实现增强型器件，采用了多种方法，归纳起来，主要为槽栅结构和等离子体注入两种。在器件性能上，主要还存在如下缺点:1、正向阈值电压普遍不高，目前只有金属_绝缘体-半导体(MIS,metal-1nsulator-semiconductor)结构的运用可将正向阈值电压提升至2V以上；2、材料损失不可避免，在栅下刻槽或等离子注入技术处理之后，即使是经过退火处理，器件性能依然会受到影响；3、器件尺寸较大，短沟道器件实现难度大；4、器件稳定性不高，在温度较高的环境下使用还没有得到有效的验证。
[0005]因此，需要一种能够提高高电子迁移率晶体管(HEMT)正向阈值电压的方法。
【发明内容】
[0006]为了解决常规高电子迁移率晶体管(HEMT)器件在不加电压下自然导通的问题，提供了一种高电子迁移率晶体管的制造方法，包括:在衬底上形成第一半导体层；在第一半导体层上栅极位置处形成栅极介质层；在第一半导体层上栅极位置之外的区域形成第二半导体层，以在栅极位置处形成凹槽；在凹槽两侧的第二半导体层上形成源极和漏极；以及在栅极介质层上形成栅极。
[0007]本发明与现有技术相比具有如下优点:
[0008]1.根据本发明提出的方法，通过使用与AlGaN极化效应相反的材料，例如InGaN、InAlN或InN等，以抵消在AlGaN/GaN异质结处产生的二维电子气的浓度，提高正向阈值电压。
[0009]2.本发明中使用的槽栅工艺以降低AlGaN层的厚度，缩短栅极金属与二维电子气的距离，从而利于栅极电压对沟道进行控制。同时，AlGaN层厚度的降低还可降低沟道中二维电子气(2DEG)的浓度。[0010]3.本发明使用类似于金属-绝缘体-半导体(MIS，metal-1nsulator-semiconductor)的结构来控制栅压，可实现正向阈值电压的大幅度提高，增强器件对噪声的抗干扰能力。
[0011]4.本发明使用选择性生长的方法实现的槽栅结构可以减少刻蚀对器件层带来的晶格损伤。
【专利附图】
【附图说明】
[0012]参照下面结合附图对本发明实施例的说明，会更加容易地理解本发明的以上和其它目的、特点和优点。附图中的部件只是为了示出本发明的原理。在附图中，相同的或类似的技术特征或部件将采用相同或类似的附图标记来表示。
[0013]图1是根据本发明的高电子迁移率晶体管的制造方法的流程图；以及
[0014]图2-图9是使用图1所示的方法制造的根据本发明的高电子迁移率晶体管在各个阶段形成的中间结构的剖面图。
【具体实施方式】
[0015]下面参照附图来说明本发明的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。
[0016]下面参照图1，示出了根据本发明实施例的高电子迁移率晶体管的制造方法的流程图。提供了一种高电子迁移率晶体管的制造方法，包括:
[0017]S102，在衬底上形成第一半导体层；
[0018]S104，在第一半导体层上栅极位置处形成栅极介质层；
[0019]S106，在第一半导体层上栅极位置之外的区域形成第二半导体层，以在栅极位置处形成凹槽；
[0020]S108，在凹槽两侧的第二半导体层上形成源极和漏极；以及
[0021]SI 10，在栅极介质层上形成栅极。
[0022]以下参照图2至图9，进一步示出了使用图1所示的方法制造的根据本发明的高电子迁移率晶体管在各个阶段形成的中间结构的剖面图。
[0023]如图2所示，提供了一种高电子迁移率晶体管(HEMT)器件基本架构，包括:衬底1、缓冲层2、GaN层3、二维电子气沟道层4和第一 AlGaN层5a。在本实施例中，衬底I的材料可以是蓝宝石、硅、碳化硅和氮化镓中的一种。
[0024]二维电子气沟道层在GaN层3与第一 AlGaN层5a之间，其是由GaN与AlGaN组成的异质结，并且第一 AlGaN层5a位于所述二维电子气沟道层4的上方，以及GaN层3在所述二维电子气沟道层4的下方。在AlGaN层5a上涂覆有介质层6。该介质层的材料可以为与AlGaN极化效应相反的材料，例如InN或InXN，其中，X为除In之外的其他III族元素。第一 AlGaN层5a的厚度可以在l_50nm之间。介质层的厚度在0.l_50nm之间。
[0025]在另一实施例中，可以在GaN层3与第一 AlGaN层5之间的二维电子气沟道层4处插入AlN层(图中未示出)。该AlN层的厚度在0.1nm-1Onm之间。[0026]如图3所示，在介质层6上涂覆光刻胶，曝光显影之后保留栅极区域部分的光刻胶，利用SiCl4等离子体ICP-RIE干法刻蚀去除介质层露出下层第一 AlGaN层5a并保留栅极区域的介质层6。然后，退火修复刻蚀带来的晶格损伤。
[0027]如图4所示，利用化学气相沉积(CVD)在具有介质层6的AlGaN层5上沉积SiO2层，SiO2层的厚度在SiO2层的厚度在l-500nm之间。优选地，SiO2层的厚度在50nm-500nm之间。在氧化物蚀刻缓冲液(BOE)中进行湿法腐蚀，以保留介质层6表面上的SiO2层7。
[0028]如图5所示，对上述材料执行金属有机化合物化学气相淀积(M0CVD)，以在具有SiO2层7的第一 AlGaN层5a的表面上生长第二 AlGaN层5b。基于选择性生长法的原理，第二 AlGaN层5b更容易在第一 AlGaN层5a上同质外延，而SiO2层7的表面上无法生长或仅少量生长第二 AlGaN层5b。第二 AlGaN层5b的厚度可以在1-1OOnm之间。
[0029]如图6所示，利用BOE湿法腐蚀，以去除栅极区域处的SiO2层7，此时，在第二AlGaN层5b中在介质层6上方形成凹槽。
[0030]如图7所示，在具有凹槽的第二 AlGaN层5b上涂覆光刻胶。经曝光、显影和去胶步骤之后露出源极区域和漏极区域该源极区域和漏极区域位于凹槽的两端。在源极区域和漏极区域上沉积金属。具体地，可以在源极区域和漏极区域处依次沉积T1、Α1、Μο和Au，或者依次沉积T1、Al、Ni和Au。去除多余光刻胶，在N2环境中以700-900° C的温度退火30s，以实现欧姆接触，从而形成源极8和漏极9。
[0031]如图8所示，在形成有源极8和漏极9的第二 AlGaN层5b上涂覆光刻胶，曝光、显影和去胶的步骤之后露出栅极区域。在该栅极区域上沉积金属Ni或Au，以实现肖特基接触，从而形成栅极10。在本发明中，栅极与漏极之间的距离大于源极与漏极之间的距离。
[0032]如图9所示，在形成了源极8、漏极9和栅极10的第二 AlGaN层5b上，沉积钝化层10，以实现表面钝化。例如，该钝化层10的材料可以是Si3N4。
[0033]通过根据本发明的方法，生长AlGaN/GaN层之后生长一薄层InXN或InN介质(X为除In之外的III族元素，如Ga，Al等)，将栅极区域以外的InXN或InN介质刻蚀掉，并利用SiO2保护，在栅极区域以外选择性生长AlGaN，湿法腐蚀去除Si02之后形成槽栅。利用槽栅以及InXN或InN介质与AlGaN之间的反极化作用相结合，显著提高HEMT的正向阈值电压，实现常态下的关断。该方法简单，成本低廉，可靠性好，工艺条件要求相对简单，实现常关型高阈值电压器件。
[0034]应该强调，术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在，但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。
[0035]本发明及其优点，但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且，本发明的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解，根据本发明可以使用执行与在此的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。
【权利要求】
1.一种高电子迁移率晶体管的制造方法，包括: 在衬底上形成第一半导体层； 在所述第一半导体层上栅极位置处形成栅极介质层； 在所述第一半导体层上所述栅极位置之外的区域形成第二半导体层，以在所述栅极位置处形成凹槽； 在所述凹槽两侧的所述第二半导体层上形成源极和漏极；以及 在所述栅极介质层上形成栅极。
2.根据权利要求1所述的方法，其中，所述第一半导体层包括:缓冲层、GaN层、AlGaN层和二维电子气沟道层，其中，所述二维电子气沟道层在所述GaN层与所述AlGaN层之间，所述二维电子气沟道层是由GaN与AlGaN组成的异质结，并且所述AlGaN层位于所述二维电子气沟道层的上方，以及所述GaN层在所述二维电子气沟道层的下方。
3.根据权利要求1所述的方法，其中，在所述第一半导体层上栅极位置处形成栅极介质层的步骤进一步包括: 在所述第一半导体材料层上涂覆栅极介质；以及 刻蚀在所述栅极位置之外的区域处的所述栅极介质，以露出所述第一半导体层。
4.根据权利要求1所述的方法，其中，在所述第一半导体层上所述栅极位置之外的区域形成第二半导体层，以在所述栅极位置处形成凹槽的步骤进一步包括: 在具有所述栅极介质层的所述第一半导体层上沉积SiO2层； 刻蚀所述栅极介质层之外区域的所述SiO2层，以露出所述第一半导体层； 在所述栅极介质层之外的区域的所述第一半导体层上形成所述第二半导体层；以及 去除所述SiO2层，以露出所述栅极介质层。
5.根据权利要求4所述的方法，其中，所述SiO2层的厚度在lnm-500nm之间，包括端点值。
6.根据权利要求1所述的方法，其中，所述栅极介质由与AlGaN极化效应相反的材料制成。
7.根据权利要求6所述的方法，其中，所述栅极介质为InN或InXN，其中，X为除In之外的III族元素。
8.根据权利要求1所述的方法，其中，所述栅极介质层的厚度在0.lnm-50nm之间，包括端点值。
9.根据权利要求1所述的方法，其中，所述第一半导体层的厚度在lnm-50nm之间，包括端点值。
10.根据权利要求1所述的方法，其中，所述二半导体层的厚度在Inm-1OOnm之间，包括端点值。
11.根据权利要求2所述的方法，其中，所述第二半导体层的材料为AlGaN。
12.根据权利要求2所述的方法，其中，在所述GaN层与所述AlGaN层之间形成AlN层。
13.根据权利要求12所述的方法，其中，所述AlN层的厚度在0.1nm-1Onm之间，包括端点值。
14.根据权利要求1所述的方法，其中，在所述介质层上形成栅极之后，所述方法还包括:在形成有所述栅极、所述源极和所述漏极的所述介质层上形成钝化层。
15.根据权利要求14所 述的方法，其中，所述钝化层由SiO2或Si3N4制成。
【文档编号】H01L21/335GK103681323SQ201210343034
【公开日】2014年3月26日 申请日期:2012年9月14日 优先权日:2012年9月14日
【发明者】包琦龙, 邓坚, 罗军, 赵超 申请人:中国科学院微电子研究所
【专利摘要】一种高电子迁移率晶体管的制造方法，包括：在衬底上形成第一半导体层；在第一半导体层上栅极位置处形成栅极介质层；在第一半导体层上栅极位置之外的区域形成第二半导体层，以在栅极位置处形成凹槽；在凹槽两侧的第二半导体层上形成源极和漏极；以及在栅极介质层上形成栅极。通过以上方法可以降低沟道中二维电子气的浓度，提高高电子迁移率晶体管正向阈值电压，并增强器件对噪声的抗干扰能力。
【专利说明】高电子迁移率晶体管的制造方法
【技术领域】
[0001]本发明涉及半导体【技术领域】，更具体地涉及一种高电子迁移率晶体管的制造方法。
【背景技术】
[0002]氮化镓作为第三代半导体材料，具有禁带宽度大、击穿电压高、电子饱和迁移率高、介电常数小、抗辐射能力强和良好的化学稳定性等特点，在光显示、存储、探测以及高温高频电路中应用广泛。而氮化镓(GaN)和氮化铝镓(AlGaN)界面异质结中产生的二维电子气(2DEG)对于高电子迁移率晶体管(HEMT)的制作有着先天的优势。
[0003]目前，对于具有AlGaN/GaN异质结的HEMT的研究主要致力于耗尽型器件。在AlGaN/GaN异质结沟道处自然形成的2DEG，在不做任何处理的情况下，需要加负的栅极电压才能将2DEG耗尽从而夹断导电沟道，此为耗尽型高电子迁移率晶体管(HEMT)器件的典型特征。但是，在数字电路、高压开关等领域，经常需要使用增强型器件，即，零栅压时关断的高电子迁移率晶体管(HEMT)器件。同时，采用增强型器件的电路，其安全性较采用耗尽型器件的更高，因此，增强型高电子迁移率晶体管(HEMT)器件的研制越来越受到重视。
[0004]现阶段，为实现增强型器件，采用了多种方法，归纳起来，主要为槽栅结构和等离子体注入两种。在器件性能上，主要还存在如下缺点:1、正向阈值电压普遍不高，目前只有金属_绝缘体-半导体(MIS,metal-1nsulator-semiconductor)结构的运用可将正向阈值电压提升至2V以上；2、材料损失不可避免，在栅下刻槽或等离子注入技术处理之后，即使是经过退火处理，器件性能依然会受到影响；3、器件尺寸较大，短沟道器件实现难度大；4、器件稳定性不高，在温度较高的环境下使用还没有得到有效的验证。
[0005]因此，需要一种能够提高高电子迁移率晶体管(HEMT)正向阈值电压的方法。
【发明内容】
[0006]为了解决常规高电子迁移率晶体管(HEMT)器件在不加电压下自然导通的问题，提供了一种高电子迁移率晶体管的制造方法，包括:在衬底上形成第一半导体层；在第一半导体层上栅极位置处形成栅极介质层；在第一半导体层上栅极位置之外的区域形成第二半导体层，以在栅极位置处形成凹槽；在凹槽两侧的第二半导体层上形成源极和漏极；以及在栅极介质层上形成栅极。
[0007]本发明与现有技术相比具有如下优点:
[0008]1.根据本发明提出的方法，通过使用与AlGaN极化效应相反的材料，例如InGaN、InAlN或InN等，以抵消在AlGaN/GaN异质结处产生的二维电子气的浓度，提高正向阈值电压。
[0009]2.本发明中使用的槽栅工艺以降低AlGaN层的厚度，缩短栅极金属与二维电子气的距离，从而利于栅极电压对沟道进行控制。同时，AlGaN层厚度的降低还可降低沟道中二维电子气(2DEG)的浓度。[0010]3.本发明使用类似于金属-绝缘体-半导体(MIS，metal-1nsulator-semiconductor)的结构来控制栅压，可实现正向阈值电压的大幅度提高，增强器件对噪声的抗干扰能力。
[0011]4.本发明使用选择性生长的方法实现的槽栅结构可以减少刻蚀对器件层带来的晶格损伤。
【专利附图】
【附图说明】
[0012]参照下面结合附图对本发明实施例的说明，会更加容易地理解本发明的以上和其它目的、特点和优点。附图中的部件只是为了示出本发明的原理。在附图中，相同的或类似的技术特征或部件将采用相同或类似的附图标记来表示。
[0013]图1是根据本发明的高电子迁移率晶体管的制造方法的流程图；以及
[0014]图2-图9是使用图1所示的方法制造的根据本发明的高电子迁移率晶体管在各个阶段形成的中间结构的剖面图。
【具体实施方式】
[0015]下面参照附图来说明本发明的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。
[0016]下面参照图1，示出了根据本发明实施例的高电子迁移率晶体管的制造方法的流程图。提供了一种高电子迁移率晶体管的制造方法，包括:
[0017]S102，在衬底上形成第一半导体层；
[0018]S104，在第一半导体层上栅极位置处形成栅极介质层；
[0019]S106，在第一半导体层上栅极位置之外的区域形成第二半导体层，以在栅极位置处形成凹槽；
[0020]S108，在凹槽两侧的第二半导体层上形成源极和漏极；以及
[0021]SI 10，在栅极介质层上形成栅极。
[0022]以下参照图2至图9，进一步示出了使用图1所示的方法制造的根据本发明的高电子迁移率晶体管在各个阶段形成的中间结构的剖面图。
[0023]如图2所示，提供了一种高电子迁移率晶体管(HEMT)器件基本架构，包括:衬底1、缓冲层2、GaN层3、二维电子气沟道层4和第一 AlGaN层5a。在本实施例中，衬底I的材料可以是蓝宝石、硅、碳化硅和氮化镓中的一种。
[0024]二维电子气沟道层在GaN层3与第一 AlGaN层5a之间，其是由GaN与AlGaN组成的异质结，并且第一 AlGaN层5a位于所述二维电子气沟道层4的上方，以及GaN层3在所述二维电子气沟道层4的下方。在AlGaN层5a上涂覆有介质层6。该介质层的材料可以为与AlGaN极化效应相反的材料，例如InN或InXN，其中，X为除In之外的其他III族元素。第一 AlGaN层5a的厚度可以在l_50nm之间。介质层的厚度在0.l_50nm之间。
[0025]在另一实施例中，可以在GaN层3与第一 AlGaN层5之间的二维电子气沟道层4处插入AlN层(图中未示出)。该AlN层的厚度在0.1nm-1Onm之间。[0026]如图3所示，在介质层6上涂覆光刻胶，曝光显影之后保留栅极区域部分的光刻胶，利用SiCl4等离子体ICP-RIE干法刻蚀去除介质层露出下层第一 AlGaN层5a并保留栅极区域的介质层6。然后，退火修复刻蚀带来的晶格损伤。
[0027]如图4所示，利用化学气相沉积(CVD)在具有介质层6的AlGaN层5上沉积SiO2层，SiO2层的厚度在SiO2层的厚度在l-500nm之间。优选地，SiO2层的厚度在50nm-500nm之间。在氧化物蚀刻缓冲液(BOE)中进行湿法腐蚀，以保留介质层6表面上的SiO2层7。
[0028]如图5所示，对上述材料执行金属有机化合物化学气相淀积(M0CVD)，以在具有SiO2层7的第一 AlGaN层5a的表面上生长第二 AlGaN层5b。基于选择性生长法的原理，第二 AlGaN层5b更容易在第一 AlGaN层5a上同质外延，而SiO2层7的表面上无法生长或仅少量生长第二 AlGaN层5b。第二 AlGaN层5b的厚度可以在1-1OOnm之间。
[0029]如图6所示，利用BOE湿法腐蚀，以去除栅极区域处的SiO2层7，此时，在第二AlGaN层5b中在介质层6上方形成凹槽。
[0030]如图7所示，在具有凹槽的第二 AlGaN层5b上涂覆光刻胶。经曝光、显影和去胶步骤之后露出源极区域和漏极区域该源极区域和漏极区域位于凹槽的两端。在源极区域和漏极区域上沉积金属。具体地，可以在源极区域和漏极区域处依次沉积T1、Α1、Μο和Au，或者依次沉积T1、Al、Ni和Au。去除多余光刻胶，在N2环境中以700-900° C的温度退火30s，以实现欧姆接触，从而形成源极8和漏极9。
[0031]如图8所示，在形成有源极8和漏极9的第二 AlGaN层5b上涂覆光刻胶，曝光、显影和去胶的步骤之后露出栅极区域。在该栅极区域上沉积金属Ni或Au，以实现肖特基接触，从而形成栅极10。在本发明中，栅极与漏极之间的距离大于源极与漏极之间的距离。
[0032]如图9所示，在形成了源极8、漏极9和栅极10的第二 AlGaN层5b上，沉积钝化层10，以实现表面钝化。例如，该钝化层10的材料可以是Si3N4。
[0033]通过根据本发明的方法，生长AlGaN/GaN层之后生长一薄层InXN或InN介质(X为除In之外的III族元素，如Ga，Al等)，将栅极区域以外的InXN或InN介质刻蚀掉，并利用SiO2保护，在栅极区域以外选择性生长AlGaN，湿法腐蚀去除Si02之后形成槽栅。利用槽栅以及InXN或InN介质与AlGaN之间的反极化作用相结合，显著提高HEMT的正向阈值电压，实现常态下的关断。该方法简单，成本低廉，可靠性好，工艺条件要求相对简单，实现常关型高阈值电压器件。
[0034]应该强调，术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在，但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。
[0035]本发明及其优点，但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且，本发明的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解，根据本发明可以使用执行与在此的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。
【权利要求】
1.一种高电子迁移率晶体管的制造方法，包括: 在衬底上形成第一半导体层； 在所述第一半导体层上栅极位置处形成栅极介质层； 在所述第一半导体层上所述栅极位置之外的区域形成第二半导体层，以在所述栅极位置处形成凹槽； 在所述凹槽两侧的所述第二半导体层上形成源极和漏极；以及 在所述栅极介质层上形成栅极。
2.根据权利要求1所述的方法，其中，所述第一半导体层包括:缓冲层、GaN层、AlGaN层和二维电子气沟道层，其中，所述二维电子气沟道层在所述GaN层与所述AlGaN层之间，所述二维电子气沟道层是由GaN与AlGaN组成的异质结，并且所述AlGaN层位于所述二维电子气沟道层的上方，以及所述GaN层在所述二维电子气沟道层的下方。
3.根据权利要求1所述的方法，其中，在所述第一半导体层上栅极位置处形成栅极介质层的步骤进一步包括: 在所述第一半导体材料层上涂覆栅极介质；以及 刻蚀在所述栅极位置之外的区域处的所述栅极介质，以露出所述第一半导体层。
4.根据权利要求1所述的方法，其中，在所述第一半导体层上所述栅极位置之外的区域形成第二半导体层，以在所述栅极位置处形成凹槽的步骤进一步包括: 在具有所述栅极介质层的所述第一半导体层上沉积SiO2层； 刻蚀所述栅极介质层之外区域的所述SiO2层，以露出所述第一半导体层； 在所述栅极介质层之外的区域的所述第一半导体层上形成所述第二半导体层；以及 去除所述SiO2层，以露出所述栅极介质层。
5.根据权利要求4所述的方法，其中，所述SiO2层的厚度在lnm-500nm之间，包括端点值。
6.根据权利要求1所述的方法，其中，所述栅极介质由与AlGaN极化效应相反的材料制成。
7.根据权利要求6所述的方法，其中，所述栅极介质为InN或InXN，其中，X为除In之外的III族元素。
8.根据权利要求1所述的方法，其中，所述栅极介质层的厚度在0.lnm-50nm之间，包括端点值。
9.根据权利要求1所述的方法，其中，所述第一半导体层的厚度在lnm-50nm之间，包括端点值。
10.根据权利要求1所述的方法，其中，所述二半导体层的厚度在Inm-1OOnm之间，包括端点值。
11.根据权利要求2所述的方法，其中，所述第二半导体层的材料为AlGaN。
12.根据权利要求2所述的方法，其中，在所述GaN层与所述AlGaN层之间形成AlN层。
13.根据权利要求12所述的方法，其中，所述AlN层的厚度在0.1nm-1Onm之间，包括端点值。
14.根据权利要求1所述的方法，其中，在所述介质层上形成栅极之后，所述方法还包括:在形成有所述栅极、所述源极和所述漏极的所述介质层上形成钝化层。
15.根据权利要求14所 述的方法，其中，所述钝化层由SiO2或Si3N4制成。
【文档编号】H01L21/335GK103681323SQ201210343034
【公开日】2014年3月26日 申请日期:2012年9月14日 优先权日:2012年9月14日
【发明者】包琦龙, 邓坚, 罗军, 赵超 申请人:中国科学院微电子研究所
最新回复(0)