芯片封装基板和结构及其制作方法
芯片封装基板和结构及其制作方法
【专利摘要】一种芯片封装结构，包括树脂层、多个导电接点、导电线路层、多个第一焊球、防焊层及芯片。该多个导电接点嵌设于该树脂层的一表面内。该导电线路层形成于该树脂层远离该多个导电接点的表面。该多个焊球与该多个导电接点一一对应并埋设于该树脂层内，每个第一焊球的一端焊接于对应的导电接点上，相对的另一端与该导电线路层电连接。该防焊层形成于该导电线路层上，覆盖从该导电线路层露出的树脂层的表面并部分覆盖该导电线路层，从该防焊层露出的导电线路层构成多个电性连接垫。该芯片封装于该防焊层一侧，并与该多个电性连接垫电连接。本发明还涉及芯片封装基板的制作方法、芯片封装结构及其制作方法。
【专利说明】芯片封装基板和结构及其制作方法
【技术领域】
[0001]本发明涉及电路板制作领域，尤其涉及一种芯片封装基板和芯片封装结构及该芯片封装基板和芯片封装结构的制作方法。
【背景技术】
[0002]芯片封装基板可为芯片提供电连接、保护、支撑、散热、组装等功效，以实现多引脚化，缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化的目的。
[0003]当电子产品的体积日趋缩小，所采用的芯片封装基板的体积和线路间距也必须随之减小。习知的芯片封装基板包括一基底及形成于该基底相对表面的导电线路图形，基底两侧的导电线路图形通过导通孔电连接。然而，习知的芯片封装基板的基底层上需要形成导电孔，以实现导电层间的电导通，然而，形成导电孔的方法一般需电镀铜，制程复杂且成本较高。
【发明内容】
[0004]因此，有必要提供一种制程简单且成本较低的芯片封装基板和结构及其制作方法。
[0005]一种芯片封装基板的制作方法，包括步骤:依次堆叠并压合第三铜箔、第二胶片、第一支撑板、第一胶片、第二支撑板、第三胶片及第五铜箔，得到承载基板；在第三铜箔上形成多个第一导电接点，在第五铜箔上形成多个第二导电接点；在每个第一导电接点上形成第一焊球，在每个第二导电接点上形成第二焊球；提供第一背胶铜箔和第二背胶铜箔，该第一背胶铜箔包括第七铜箔层及设置于该第七铜箔层表面的第一树脂层，该第二背胶铜箔包括第八铜箔层及设置于该第八铜箔层表面的第二树脂层；依次压合该第一背铜箔、该承载基板及该第二铜箔，使该第一树脂层覆盖该第一焊球的表面及该第一导电接点露出于该第一焊球的表面，该第二树脂层覆盖该第二焊球的表面及该第二导电接点露出于该第二焊球的表面，该多个第一焊球远离该第一导电接点的端部均与该第七铜箔电接触，该多个第二焊球远离该第二导电接点的端部均与该第八铜箔电接触；将该第七铜箔形成第一导电线路层，将该第八铜箔形成第二导电线路层，并在该第一导电线路层和第二导电线路层上分别形成第一防焊层和第二防焊层，该第一防焊层和第二防焊层分别部分覆盖该第一导电线路层和第二导电线路层，露出于该第一防焊层和第二防焊层的第一导电线路层和第二导电线路层分别形成多个第一电性连接垫和多个第二电性连接垫，从而获得多层基板；在该第一支撑板与第二支撑板之间对该多层基板进行分割，得到相互分离的两个芯片封装基板。
[0006]一种芯片封装基板，包括支撑板、铜箔层、多个导电接点、多个第一焊球、树脂层、导电线路层及防焊层。该铜箔层通过胶片粘贴于该支撑板的一表面。该多个导电接点形成于该铜箔层表面。该多个第一焊球与该多个导电接点一一对应，该多个第一焊球分别焊接于该多个导电接点上。该树脂层覆盖于该多个导电接点和第一焊球的表面以及从该多个导电接点露出的该铜箔层的表面。该导电线路层形成于该树脂层相对于该铜箔层的表面，该导电线路层与该多个第一焊球远离该多个导电接点的端部电接触。该防焊层形成于该导电线路层上，覆盖从该导电线路层露出的树脂层的表面并部分覆盖该导电线路层，从该防焊层露出的导电线路层构成多个电性连接垫。
[0007]—种芯片封装结构的制作方法，包括步骤:提供如上所述的芯片封装基板；在该芯片封装基板的防焊层一侧封装芯片，并使芯片与该多个电性连接垫电连接；及去除该支撑板、胶片和铜箔层，以露出该多个导电接点，从而形成芯片封装结构。
[0008]一种芯片封装结构，包括树脂层、多个导电接点、导电线路层、多个第一焊球、防焊层及芯片。该多个导电接点嵌设于该树脂层的一表面内。该导电线路层形成于该树脂层远离该多个导电接点的表面。该多个焊球与该多个导电接点一一对应并埋设于该树脂层内，每个第一焊球的一端焊接于对应的导电接点上，相对的另一端与该导电线路层电连接。该防焊层形成于该导电线路层上，覆盖从该导电线路层露出的树脂层的表面并部分覆盖该导电线路层，从该防焊层露出的导电线路层构成多个电性连接垫。该芯片封装于该防焊层一侦U，并与该多个电性连接垫电连接。
[0009]本实施例的芯片封装基板和结构及其制作方法由于采用了焊球实现导电接点与导电线路层的电导通，取代了现有技术的导电孔，无需制作导电孔的电镀等步骤，制程更加简单，成本更低。
【专利附图】
【附图说明】
[0010]图1是本发明第一实施例提供的第一铜箔基板、第二铜箔基板、第一铜箔、第二铜箔、第一胶片、第二胶片、第三胶片、第一铜箔叠板及第二铜箔叠板的分解剖视图。
[0011]图2是图1中的各层依次堆叠后的剖视图。
[0012]图3是在图2中的第一铜箔叠板和第二铜箔叠板上分别形成光致抗蚀剂图形后的首1J视图。
[0013]图4是在图3中的第一铜箔叠板和第二铜箔叠板上分别形成接点图形后的剖视图。
[0014]图5是将图4中的光致抗蚀剂图形去除后的剖视图。
[0015]图6是在图5中的接点图形上形成焊球后的剖视图。
[0016]图7是在图6中的接点图形及第一铜箔叠板和第二铜箔叠板上压合背胶铜箔后的首1J视图。
[0017]图8是将图7中背胶铜箔的铜箔层形成导电线路层的剖视图。
[0018]图9是在图8中的导电线路层上覆盖防焊层并露出电性接触垫后的剖视图。
[0019]图10是在图9中的电性接触垫上形成金层后的剖视图。
[0020]图11是图10切割多层基板后得到的第一芯片封装基板和第二芯片封装基板的剖面图。
[0021]图12是在图11的第一芯片封装基板上贴合芯片后的剖视图。
[0022]图13是在图12中的第一芯片封装基板上形成封装材料后的剖视图。
[0023]图14是将图13封装体中的第一铜箔基板、第二胶片及第一铜箔叠板的第四铜箔去除后的剖视图。
[0024]图15是将图14中的第一树脂层上粘附的第三铜箔去除后的剖视图。[0025]图16是在图15中的导电接点上形成焊球后形成的芯片封装结构的剖视图。
[0026]图17是本发明第二实施例提供的第一铜箔基板、第二铜箔基板、第一铜箔、第二
铜箔、第一胶片、第二胶片、第三胶片、第三铜箔及第五铜箔的分解剖视图。
[0027]图18是图17中的各层依次堆叠后的剖视图。
[0028]图19是在图18中的第三铜箔和第五铜箔上分别形成光致抗蚀剂图形后的剖视图。
[0029]图20是将图19中的第三铜箔和第五铜箔蚀刻形成接点图形后并去除光致抗蚀剂
图形后的剖视图。
[0030]图21是在图20中的接点图形上形成焊球后的剖视图。
[0031]图22是在图21中的接点图形及第一薄铜层和第二薄铜层上压合背胶铜箔后的剖视图。
[0032]图23是将图22中背胶铜箔的铜箔层形成导电线路层的剖视图。
[0033]图24是在图23中的导电线路层上覆盖防焊层并露出电性接触垫后的剖视图。
[0034]图25是在图24中的电性接触垫上形成金层后的剖视图。
[0035]图26是切割图25的多层基板后得到的第一芯片封装基板和第二芯片封装基板的
剖面图。
[0036]图27是在图26的第一芯片封装基板上贴合芯片后的剖视图。
[0037]图28是在图27中的第一芯片封装基板上形成封装材料后的剖视图。
[0038]图29是将图28封装体中的第一铜箔基板和第二胶片去除后剖视图。
[0039]图30是将图29中的第一树脂层上粘附的第一薄铜层去除后的剖视图。
[0040]图31是在图30中的导电接点上形成焊球后形成的芯片封装结构的剖视图。
[0041]主要元件符号说明
【权利要求】
1.一种芯片封装基板的制作方法，包括步骤: 依次堆叠并压合第三铜箔、第二胶片、第一支撑板、第一胶片、第二支撑板、第三胶片及第五铜箔，得到承载基板； 在第三铜箔上形成多个第一导电接点，在第五铜箔上形成多个第二导电接点； 在每个第一导电接点上形成第一焊球，在每个第二导电接点上形成第二焊球； 提供第一背胶铜箔和第二背胶铜箔，该第一背胶铜箔包括第七铜箔层及设置于该第七铜箔层表面的第一树脂层，该第二背胶铜箔包括第八铜箔层及设置于该第八铜箔层表面的第二树脂层； 依次压合该第一背铜箔、该承载基板及该第二铜箔，使该第一树脂层覆盖该第一焊球的表面及该第一导电接点露出于该第一焊球的表面，该第二树脂层覆盖该第二焊球的表面及该第二导电接点露出于该第二焊球的表面，该多个第一焊球远离该第一导电接点的端部均与该第七铜箔电接触，该多个第二焊球远离该第二导电接点的端部均与该第八铜箔电接触； 将该第七铜箔形成第一导电线路层，将该第八铜箔形成第二导电线路层，并在该第一导电线路层和第二导电线路层上分别形成第一防焊层和第二防焊层，该第一防焊层和第二防焊层分别部分覆盖该第一导电线路层和第二导电线路层，露出于该第一防焊层和第二防焊层的第一导电线路层和第二导电线路层分别形成多个第一电性连接垫和多个第二电性连接垫，从而获得多层基板； 在该第一支撑板与第二支撑板之间对该多层基板进行分割，得到相互分离的两个芯片封装基板。
2.如权利要求1所述的芯片封装基板的制作方法，其特征在于，该第一支撑板为第一铜箔基板，该第二支撑板为第二铜箔基板，依次堆叠并压合第三铜箔、第二胶片、第一支撑板、第一胶片、第二支撑板、第三胶片及第五铜箔时，在该第一铜箔基板与该第一胶片之间还设置有第一铜箔，在该第二铜箔基板与该第一胶片之间还设置有第二铜箔，该第一铜箔基板、第一胶片及第二铜箔基板的横截面积相同，该第一铜箔、第二铜箔的横截面积相同，且该第一铜箔的横截面积小于该第一胶片的横截面积，该第一胶片包括中心区及环绕中心区的边缘区，该中心区的横截面积等于该第一铜箔的横截面积；在将该第一胶片压合在第一铜箔基板和第二铜箔基板之间时，同时将该第一铜箔压合在该第一胶片与该第一铜箔基板之间，将该第二铜箔压合在该第一胶片与该第二铜箔基板之间，该第一铜箔和第二铜箔均与该第一胶片的中心区相接触，且使得该第一铜箔在第一铜箔基板表面的正投影、第二铜箔在第一铜箔基板表面的正投影均与中心区在第一铜箔基板表面的正投影重叠，从而使得第一铜箔基板和第二铜箔基板仅通过该第一胶片的边缘区粘结于一起。
3.如权利要求2所述的芯片封装基板的制作方法，其特征在于，该承载基板包括产品区及环绕产品区的废料区，所述产品区与该第一胶片的中心区相对应，且该产品区在该第一铜箔基板表面的正投影位于该中心区在该第一铜箔基板表面的正投影之内，在该第一支撑板与第二支撑板之间对该多层基板进行分割时，沿着产品区与废料区的交界线对多层基板进行切割，以使得产品区与废料区相分离，并使得产品区中的第一铜箔基板与第一铜箔自然脱离，产品区中的第二铜箔基板与第二铜箔自然脱离，去除产品区中自然脱离的第一铜箔、第二铜箔以及其间的第一胶片，从而得到相互分离的两个芯片封装基板。
4.如权利要求1所述的芯片封装基板的制作方法，其特征在于，在形成第一防焊层之后，还在第一电性连接垫表面形成第一金层，在形成第二防焊层之后，还在第二电性连接垫表面形成第二金层。
5.如权利要求1所述的芯片封装基板的制作方法，其特征在于，在该第三铜箔与该第二胶片之间进一步包括第一胶体层和第四铜箔，该第四铜箔粘接于该第二胶片上，该第一胶体层设置于该第三铜箔与该第四铜箔之间，该第四铜箔的厚度大于该第三铜箔的厚度，在该第四铜箔与该第四胶片之间进一步包括第二胶体层和第六铜箔，该第六铜箔粘接于该第三胶片上，该第二胶体层设置于该第五铜箔与该第六铜箔之间，该第六铜箔的厚度大于该第五铜箔的厚度，在第三铜箔和第五铜箔上分别形成多个第一导电接点和多个第二导电接点的方法包括步骤: 在该第三铜箔和第五铜箔的表面分别覆盖第一光致抗蚀刻图形和第二光致抗蚀刻图形，该第一光致抗蚀刻图形和第二光致抗蚀刻图形分别露出部分第三铜箔和部分第五铜箔； 通过电镀的方式，在从该第一光致抗蚀刻图形露出的该第三铜箔的表面形成多个第一导电接点，在从该第二光致抗蚀刻图形露出的该第四铜箔的表面形成多个第二导电接点；及 去除该第一光致抗蚀刻图形和该第二光致抗蚀刻图形。
6.如权利要求5所述的芯片封装基板的制作方法，其特征在于，该第三铜箔和第五铜箔的厚度为5 μ m，该第四铜箔和第六铜箔的厚度为18 μ m，该第一胶体层和第二胶体层的厚度范围为2-5 μ m。
7.如权利要求1所述的芯片封装基板的制作方法，其特征在于，在第三铜箔和第五铜箔上分别形成多个第一导电接点和多个第二导电接点的方法包括步骤: 在该第三铜箔和第五铜箔的表面分别覆盖第一光致抗蚀刻图形和第二光致抗蚀刻图形，该第一光致抗蚀刻图形和第二光致抗蚀刻图形分别露出部分第三铜箔和部分第五铜箔； 蚀刻去除部分厚度的露出于第一光致抗蚀剂图形的第三铜箔，形成图案化的第一凹陷，蚀刻去除部分厚度的露出于第二光致抗蚀剂图形的第五铜箔，形成图案化的第二凹陷，与该第一凹陷在平行于该第三铜箔的方向上相邻的第三铜箔构成多个第一导电接点，该多个第一导电接点与该第二支撑板之间的第三铜箔构成完全覆盖该第二支撑板的第一薄铜层，与该第二凹陷在平行于该第五铜箔的方向上相邻的第五铜箔构成多个第二导电接点，该多个第二导电接点与该第三支撑板之间的第五铜箔构成完全覆盖该第二支撑板的第二薄铜层；及 去除该第一光致抗蚀刻图形和第二光致抗蚀刻图形。
8.—种芯片封装基板，包括: 支撑板； 铜箔层，其通过胶片粘贴于该支撑板的一表面； 多个导电接点，形成于该铜箔层表面； 与该多个导电接点一一对应的第一焊球，该多个第一焊球分别焊接于该多个导电接点上，树脂层，覆盖于该多个导电接点和第一焊球的表面以及从该多个导电接点露出的该铜箔层的表面； 导电线路层，形成于该树脂层相对于该铜箔层的表面，该导电线路层与该多个第一焊球远离该多个导电接点的端部电接触；及 防焊层，形成于该导电线路层上，覆盖从该导电线路层露出的树脂层的表面并部分覆盖该导电线路层，从该防焊层露出的导电线路层构成多个电性连接垫。
9.如权利要求8所述的芯片封装基板，其特征在于，该多个电性连接垫的表面进一步形成有一金层。
10.如权利要求8所述的芯片封装基板，其特征在于，该铜箔层为第三铜箔，该多个导电接点为通过电镀的方式形成于该第三铜箔表面的导电接点，该芯片封装基板进一步包括胶体层及第四铜箔，该第四铜箔接触并粘贴于该胶片，该胶体层粘接该第四铜箔和该铜箔层，该第四铜箔的厚度大于 该铜箔层的厚度。
11.如权利要求10所述的芯片封装基板，其特征在于，该铜箔层的厚度为5μ m,该第四铜箔的厚度为18 μ m，该胶体层的厚度范围为2-5 μ m。
12.如权利要求8所述的芯片封装基板，其特征在于，该铜箔层为与该多个导电接点为一体结构的薄铜层，该薄铜层直接接触并粘接于该胶片。
13.如权利要求8所述的芯片封装基板，其特征在于，该支撑板为铜箔基板。
14.一种芯片封装结构的制作方法，包括步骤: 提供如权利要求8所述的芯片封装基板； 在该芯片封装基板的防焊层一侧封装芯片，并使芯片与该多个电性连接垫电连接；及 去除该支撑板、胶片和铜箔层，以露出该多个导电接点，从而形成芯片封装结构。
15.如权利要求14所述的芯片封装结构的制作方法，其特征在于，进一步在该多个导电接点上分别形成第二焊球。
16.如权利要求14所述的芯片封装结构的制作方法，其特征在于，在该芯片封装基板的防焊层一侧封装芯片前，在该多个电性连接垫的表面分别形成金层，在该芯片封装基板的防焊层一侧封装芯片时，该芯片的每个电极垫通过键合线电连接于一个电性连接垫表面的金层，并通过封装材料包覆封装该键合线、芯片及外露的防焊层和金层。
17.—种芯片封装结构,包括: 树脂层； 多个导电接点，嵌设于该树脂层的一表面内； 一导电线路层，形成于该树脂层远离该多个导电接点的表面； 与该多个导电接点一一对应的多个第一焊球，埋设于该树脂层内，每个第一焊球的一端焊接于对应的导电接点上，相对的另一端与该导电线路层电连接； 防焊层，形成于该导电线路层上，覆盖从该导电线路层露出的树脂层的表面并部分覆盖该导电线路层，从该防焊层露出的导电线路层构成多个电性连接垫；及芯片，封装于该防焊层一侧，并与该多个电性连接垫电连接。
18.如权利要求17所述的芯片封装结构，其特征在于，该芯片封装结构进一步包括与该多个导电接点一一对应的第二焊球，该多个第二焊球分别焊接于对应的导电接点上。
19.如权利要求17所述的芯片封装结构，其特征在于，每个该电性接触垫的表面形成有金层，该芯片的每个电极垫与对应的一个电性接触垫表面的金层之间通过键合线电连接，该芯片封装 结构进一步包括封装材料，该封装材料包覆封装该键合线、芯片及外露的防焊层和金层。
【文档编号】H01L21/56GK103681384SQ201210343444
【公开日】2014年3月26日 申请日期:2012年9月17日 优先权日:2012年9月17日
【发明者】胡竹青, 许诗滨, 周鄂东, 萧志忍 申请人:宏启胜精密电子(秦皇岛)有限公司, 臻鼎科技股份有限公司
【专利摘要】一种芯片封装结构，包括树脂层、多个导电接点、导电线路层、多个第一焊球、防焊层及芯片。该多个导电接点嵌设于该树脂层的一表面内。该导电线路层形成于该树脂层远离该多个导电接点的表面。该多个焊球与该多个导电接点一一对应并埋设于该树脂层内，每个第一焊球的一端焊接于对应的导电接点上，相对的另一端与该导电线路层电连接。该防焊层形成于该导电线路层上，覆盖从该导电线路层露出的树脂层的表面并部分覆盖该导电线路层，从该防焊层露出的导电线路层构成多个电性连接垫。该芯片封装于该防焊层一侧，并与该多个电性连接垫电连接。本发明还涉及芯片封装基板的制作方法、芯片封装结构及其制作方法。
【专利说明】芯片封装基板和结构及其制作方法
【技术领域】
[0001]本发明涉及电路板制作领域，尤其涉及一种芯片封装基板和芯片封装结构及该芯片封装基板和芯片封装结构的制作方法。
【背景技术】
[0002]芯片封装基板可为芯片提供电连接、保护、支撑、散热、组装等功效，以实现多引脚化，缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化的目的。
[0003]当电子产品的体积日趋缩小，所采用的芯片封装基板的体积和线路间距也必须随之减小。习知的芯片封装基板包括一基底及形成于该基底相对表面的导电线路图形，基底两侧的导电线路图形通过导通孔电连接。然而，习知的芯片封装基板的基底层上需要形成导电孔，以实现导电层间的电导通，然而，形成导电孔的方法一般需电镀铜，制程复杂且成本较高。
【发明内容】
[0004]因此，有必要提供一种制程简单且成本较低的芯片封装基板和结构及其制作方法。
[0005]一种芯片封装基板的制作方法，包括步骤:依次堆叠并压合第三铜箔、第二胶片、第一支撑板、第一胶片、第二支撑板、第三胶片及第五铜箔，得到承载基板；在第三铜箔上形成多个第一导电接点，在第五铜箔上形成多个第二导电接点；在每个第一导电接点上形成第一焊球，在每个第二导电接点上形成第二焊球；提供第一背胶铜箔和第二背胶铜箔，该第一背胶铜箔包括第七铜箔层及设置于该第七铜箔层表面的第一树脂层，该第二背胶铜箔包括第八铜箔层及设置于该第八铜箔层表面的第二树脂层；依次压合该第一背铜箔、该承载基板及该第二铜箔，使该第一树脂层覆盖该第一焊球的表面及该第一导电接点露出于该第一焊球的表面，该第二树脂层覆盖该第二焊球的表面及该第二导电接点露出于该第二焊球的表面，该多个第一焊球远离该第一导电接点的端部均与该第七铜箔电接触，该多个第二焊球远离该第二导电接点的端部均与该第八铜箔电接触；将该第七铜箔形成第一导电线路层，将该第八铜箔形成第二导电线路层，并在该第一导电线路层和第二导电线路层上分别形成第一防焊层和第二防焊层，该第一防焊层和第二防焊层分别部分覆盖该第一导电线路层和第二导电线路层，露出于该第一防焊层和第二防焊层的第一导电线路层和第二导电线路层分别形成多个第一电性连接垫和多个第二电性连接垫，从而获得多层基板；在该第一支撑板与第二支撑板之间对该多层基板进行分割，得到相互分离的两个芯片封装基板。
[0006]一种芯片封装基板，包括支撑板、铜箔层、多个导电接点、多个第一焊球、树脂层、导电线路层及防焊层。该铜箔层通过胶片粘贴于该支撑板的一表面。该多个导电接点形成于该铜箔层表面。该多个第一焊球与该多个导电接点一一对应，该多个第一焊球分别焊接于该多个导电接点上。该树脂层覆盖于该多个导电接点和第一焊球的表面以及从该多个导电接点露出的该铜箔层的表面。该导电线路层形成于该树脂层相对于该铜箔层的表面，该导电线路层与该多个第一焊球远离该多个导电接点的端部电接触。该防焊层形成于该导电线路层上，覆盖从该导电线路层露出的树脂层的表面并部分覆盖该导电线路层，从该防焊层露出的导电线路层构成多个电性连接垫。
[0007]—种芯片封装结构的制作方法，包括步骤:提供如上所述的芯片封装基板；在该芯片封装基板的防焊层一侧封装芯片，并使芯片与该多个电性连接垫电连接；及去除该支撑板、胶片和铜箔层，以露出该多个导电接点，从而形成芯片封装结构。
[0008]一种芯片封装结构，包括树脂层、多个导电接点、导电线路层、多个第一焊球、防焊层及芯片。该多个导电接点嵌设于该树脂层的一表面内。该导电线路层形成于该树脂层远离该多个导电接点的表面。该多个焊球与该多个导电接点一一对应并埋设于该树脂层内，每个第一焊球的一端焊接于对应的导电接点上，相对的另一端与该导电线路层电连接。该防焊层形成于该导电线路层上，覆盖从该导电线路层露出的树脂层的表面并部分覆盖该导电线路层，从该防焊层露出的导电线路层构成多个电性连接垫。该芯片封装于该防焊层一侦U，并与该多个电性连接垫电连接。
[0009]本实施例的芯片封装基板和结构及其制作方法由于采用了焊球实现导电接点与导电线路层的电导通，取代了现有技术的导电孔，无需制作导电孔的电镀等步骤，制程更加简单，成本更低。
【专利附图】
【附图说明】
[0010]图1是本发明第一实施例提供的第一铜箔基板、第二铜箔基板、第一铜箔、第二铜箔、第一胶片、第二胶片、第三胶片、第一铜箔叠板及第二铜箔叠板的分解剖视图。
[0011]图2是图1中的各层依次堆叠后的剖视图。
[0012]图3是在图2中的第一铜箔叠板和第二铜箔叠板上分别形成光致抗蚀剂图形后的首1J视图。
[0013]图4是在图3中的第一铜箔叠板和第二铜箔叠板上分别形成接点图形后的剖视图。
[0014]图5是将图4中的光致抗蚀剂图形去除后的剖视图。
[0015]图6是在图5中的接点图形上形成焊球后的剖视图。
[0016]图7是在图6中的接点图形及第一铜箔叠板和第二铜箔叠板上压合背胶铜箔后的首1J视图。
[0017]图8是将图7中背胶铜箔的铜箔层形成导电线路层的剖视图。
[0018]图9是在图8中的导电线路层上覆盖防焊层并露出电性接触垫后的剖视图。
[0019]图10是在图9中的电性接触垫上形成金层后的剖视图。
[0020]图11是图10切割多层基板后得到的第一芯片封装基板和第二芯片封装基板的剖面图。
[0021]图12是在图11的第一芯片封装基板上贴合芯片后的剖视图。
[0022]图13是在图12中的第一芯片封装基板上形成封装材料后的剖视图。
[0023]图14是将图13封装体中的第一铜箔基板、第二胶片及第一铜箔叠板的第四铜箔去除后的剖视图。
[0024]图15是将图14中的第一树脂层上粘附的第三铜箔去除后的剖视图。[0025]图16是在图15中的导电接点上形成焊球后形成的芯片封装结构的剖视图。
[0026]图17是本发明第二实施例提供的第一铜箔基板、第二铜箔基板、第一铜箔、第二
铜箔、第一胶片、第二胶片、第三胶片、第三铜箔及第五铜箔的分解剖视图。
[0027]图18是图17中的各层依次堆叠后的剖视图。
[0028]图19是在图18中的第三铜箔和第五铜箔上分别形成光致抗蚀剂图形后的剖视图。
[0029]图20是将图19中的第三铜箔和第五铜箔蚀刻形成接点图形后并去除光致抗蚀剂
图形后的剖视图。
[0030]图21是在图20中的接点图形上形成焊球后的剖视图。
[0031]图22是在图21中的接点图形及第一薄铜层和第二薄铜层上压合背胶铜箔后的剖视图。
[0032]图23是将图22中背胶铜箔的铜箔层形成导电线路层的剖视图。
[0033]图24是在图23中的导电线路层上覆盖防焊层并露出电性接触垫后的剖视图。
[0034]图25是在图24中的电性接触垫上形成金层后的剖视图。
[0035]图26是切割图25的多层基板后得到的第一芯片封装基板和第二芯片封装基板的
剖面图。
[0036]图27是在图26的第一芯片封装基板上贴合芯片后的剖视图。
[0037]图28是在图27中的第一芯片封装基板上形成封装材料后的剖视图。
[0038]图29是将图28封装体中的第一铜箔基板和第二胶片去除后剖视图。
[0039]图30是将图29中的第一树脂层上粘附的第一薄铜层去除后的剖视图。
[0040]图31是在图30中的导电接点上形成焊球后形成的芯片封装结构的剖视图。
[0041]主要元件符号说明
【权利要求】
1.一种芯片封装基板的制作方法，包括步骤: 依次堆叠并压合第三铜箔、第二胶片、第一支撑板、第一胶片、第二支撑板、第三胶片及第五铜箔，得到承载基板； 在第三铜箔上形成多个第一导电接点，在第五铜箔上形成多个第二导电接点； 在每个第一导电接点上形成第一焊球，在每个第二导电接点上形成第二焊球； 提供第一背胶铜箔和第二背胶铜箔，该第一背胶铜箔包括第七铜箔层及设置于该第七铜箔层表面的第一树脂层，该第二背胶铜箔包括第八铜箔层及设置于该第八铜箔层表面的第二树脂层； 依次压合该第一背铜箔、该承载基板及该第二铜箔，使该第一树脂层覆盖该第一焊球的表面及该第一导电接点露出于该第一焊球的表面，该第二树脂层覆盖该第二焊球的表面及该第二导电接点露出于该第二焊球的表面，该多个第一焊球远离该第一导电接点的端部均与该第七铜箔电接触，该多个第二焊球远离该第二导电接点的端部均与该第八铜箔电接触； 将该第七铜箔形成第一导电线路层，将该第八铜箔形成第二导电线路层，并在该第一导电线路层和第二导电线路层上分别形成第一防焊层和第二防焊层，该第一防焊层和第二防焊层分别部分覆盖该第一导电线路层和第二导电线路层，露出于该第一防焊层和第二防焊层的第一导电线路层和第二导电线路层分别形成多个第一电性连接垫和多个第二电性连接垫，从而获得多层基板； 在该第一支撑板与第二支撑板之间对该多层基板进行分割，得到相互分离的两个芯片封装基板。
2.如权利要求1所述的芯片封装基板的制作方法，其特征在于，该第一支撑板为第一铜箔基板，该第二支撑板为第二铜箔基板，依次堆叠并压合第三铜箔、第二胶片、第一支撑板、第一胶片、第二支撑板、第三胶片及第五铜箔时，在该第一铜箔基板与该第一胶片之间还设置有第一铜箔，在该第二铜箔基板与该第一胶片之间还设置有第二铜箔，该第一铜箔基板、第一胶片及第二铜箔基板的横截面积相同，该第一铜箔、第二铜箔的横截面积相同，且该第一铜箔的横截面积小于该第一胶片的横截面积，该第一胶片包括中心区及环绕中心区的边缘区，该中心区的横截面积等于该第一铜箔的横截面积；在将该第一胶片压合在第一铜箔基板和第二铜箔基板之间时，同时将该第一铜箔压合在该第一胶片与该第一铜箔基板之间，将该第二铜箔压合在该第一胶片与该第二铜箔基板之间，该第一铜箔和第二铜箔均与该第一胶片的中心区相接触，且使得该第一铜箔在第一铜箔基板表面的正投影、第二铜箔在第一铜箔基板表面的正投影均与中心区在第一铜箔基板表面的正投影重叠，从而使得第一铜箔基板和第二铜箔基板仅通过该第一胶片的边缘区粘结于一起。
3.如权利要求2所述的芯片封装基板的制作方法，其特征在于，该承载基板包括产品区及环绕产品区的废料区，所述产品区与该第一胶片的中心区相对应，且该产品区在该第一铜箔基板表面的正投影位于该中心区在该第一铜箔基板表面的正投影之内，在该第一支撑板与第二支撑板之间对该多层基板进行分割时，沿着产品区与废料区的交界线对多层基板进行切割，以使得产品区与废料区相分离，并使得产品区中的第一铜箔基板与第一铜箔自然脱离，产品区中的第二铜箔基板与第二铜箔自然脱离，去除产品区中自然脱离的第一铜箔、第二铜箔以及其间的第一胶片，从而得到相互分离的两个芯片封装基板。
4.如权利要求1所述的芯片封装基板的制作方法，其特征在于，在形成第一防焊层之后，还在第一电性连接垫表面形成第一金层，在形成第二防焊层之后，还在第二电性连接垫表面形成第二金层。
5.如权利要求1所述的芯片封装基板的制作方法，其特征在于，在该第三铜箔与该第二胶片之间进一步包括第一胶体层和第四铜箔，该第四铜箔粘接于该第二胶片上，该第一胶体层设置于该第三铜箔与该第四铜箔之间，该第四铜箔的厚度大于该第三铜箔的厚度，在该第四铜箔与该第四胶片之间进一步包括第二胶体层和第六铜箔，该第六铜箔粘接于该第三胶片上，该第二胶体层设置于该第五铜箔与该第六铜箔之间，该第六铜箔的厚度大于该第五铜箔的厚度，在第三铜箔和第五铜箔上分别形成多个第一导电接点和多个第二导电接点的方法包括步骤: 在该第三铜箔和第五铜箔的表面分别覆盖第一光致抗蚀刻图形和第二光致抗蚀刻图形，该第一光致抗蚀刻图形和第二光致抗蚀刻图形分别露出部分第三铜箔和部分第五铜箔； 通过电镀的方式，在从该第一光致抗蚀刻图形露出的该第三铜箔的表面形成多个第一导电接点，在从该第二光致抗蚀刻图形露出的该第四铜箔的表面形成多个第二导电接点；及 去除该第一光致抗蚀刻图形和该第二光致抗蚀刻图形。
6.如权利要求5所述的芯片封装基板的制作方法，其特征在于，该第三铜箔和第五铜箔的厚度为5 μ m，该第四铜箔和第六铜箔的厚度为18 μ m，该第一胶体层和第二胶体层的厚度范围为2-5 μ m。
7.如权利要求1所述的芯片封装基板的制作方法，其特征在于，在第三铜箔和第五铜箔上分别形成多个第一导电接点和多个第二导电接点的方法包括步骤: 在该第三铜箔和第五铜箔的表面分别覆盖第一光致抗蚀刻图形和第二光致抗蚀刻图形，该第一光致抗蚀刻图形和第二光致抗蚀刻图形分别露出部分第三铜箔和部分第五铜箔； 蚀刻去除部分厚度的露出于第一光致抗蚀剂图形的第三铜箔，形成图案化的第一凹陷，蚀刻去除部分厚度的露出于第二光致抗蚀剂图形的第五铜箔，形成图案化的第二凹陷，与该第一凹陷在平行于该第三铜箔的方向上相邻的第三铜箔构成多个第一导电接点，该多个第一导电接点与该第二支撑板之间的第三铜箔构成完全覆盖该第二支撑板的第一薄铜层，与该第二凹陷在平行于该第五铜箔的方向上相邻的第五铜箔构成多个第二导电接点，该多个第二导电接点与该第三支撑板之间的第五铜箔构成完全覆盖该第二支撑板的第二薄铜层；及 去除该第一光致抗蚀刻图形和第二光致抗蚀刻图形。
8.—种芯片封装基板，包括: 支撑板； 铜箔层，其通过胶片粘贴于该支撑板的一表面； 多个导电接点，形成于该铜箔层表面； 与该多个导电接点一一对应的第一焊球，该多个第一焊球分别焊接于该多个导电接点上，树脂层，覆盖于该多个导电接点和第一焊球的表面以及从该多个导电接点露出的该铜箔层的表面； 导电线路层，形成于该树脂层相对于该铜箔层的表面，该导电线路层与该多个第一焊球远离该多个导电接点的端部电接触；及 防焊层，形成于该导电线路层上，覆盖从该导电线路层露出的树脂层的表面并部分覆盖该导电线路层，从该防焊层露出的导电线路层构成多个电性连接垫。
9.如权利要求8所述的芯片封装基板，其特征在于，该多个电性连接垫的表面进一步形成有一金层。
10.如权利要求8所述的芯片封装基板，其特征在于，该铜箔层为第三铜箔，该多个导电接点为通过电镀的方式形成于该第三铜箔表面的导电接点，该芯片封装基板进一步包括胶体层及第四铜箔，该第四铜箔接触并粘贴于该胶片，该胶体层粘接该第四铜箔和该铜箔层，该第四铜箔的厚度大于 该铜箔层的厚度。
11.如权利要求10所述的芯片封装基板，其特征在于，该铜箔层的厚度为5μ m,该第四铜箔的厚度为18 μ m，该胶体层的厚度范围为2-5 μ m。
12.如权利要求8所述的芯片封装基板，其特征在于，该铜箔层为与该多个导电接点为一体结构的薄铜层，该薄铜层直接接触并粘接于该胶片。
13.如权利要求8所述的芯片封装基板，其特征在于，该支撑板为铜箔基板。
14.一种芯片封装结构的制作方法，包括步骤: 提供如权利要求8所述的芯片封装基板； 在该芯片封装基板的防焊层一侧封装芯片，并使芯片与该多个电性连接垫电连接；及 去除该支撑板、胶片和铜箔层，以露出该多个导电接点，从而形成芯片封装结构。
15.如权利要求14所述的芯片封装结构的制作方法，其特征在于，进一步在该多个导电接点上分别形成第二焊球。
16.如权利要求14所述的芯片封装结构的制作方法，其特征在于，在该芯片封装基板的防焊层一侧封装芯片前，在该多个电性连接垫的表面分别形成金层，在该芯片封装基板的防焊层一侧封装芯片时，该芯片的每个电极垫通过键合线电连接于一个电性连接垫表面的金层，并通过封装材料包覆封装该键合线、芯片及外露的防焊层和金层。
17.—种芯片封装结构,包括: 树脂层； 多个导电接点，嵌设于该树脂层的一表面内； 一导电线路层，形成于该树脂层远离该多个导电接点的表面； 与该多个导电接点一一对应的多个第一焊球，埋设于该树脂层内，每个第一焊球的一端焊接于对应的导电接点上，相对的另一端与该导电线路层电连接； 防焊层，形成于该导电线路层上，覆盖从该导电线路层露出的树脂层的表面并部分覆盖该导电线路层，从该防焊层露出的导电线路层构成多个电性连接垫；及芯片，封装于该防焊层一侧，并与该多个电性连接垫电连接。
18.如权利要求17所述的芯片封装结构，其特征在于，该芯片封装结构进一步包括与该多个导电接点一一对应的第二焊球，该多个第二焊球分别焊接于对应的导电接点上。
19.如权利要求17所述的芯片封装结构，其特征在于，每个该电性接触垫的表面形成有金层，该芯片的每个电极垫与对应的一个电性接触垫表面的金层之间通过键合线电连接，该芯片封装 结构进一步包括封装材料，该封装材料包覆封装该键合线、芯片及外露的防焊层和金层。
【文档编号】H01L21/56GK103681384SQ201210343444
【公开日】2014年3月26日 申请日期:2012年9月17日 优先权日:2012年9月17日
【发明者】胡竹青, 许诗滨, 周鄂东, 萧志忍 申请人:宏启胜精密电子(秦皇岛)有限公司, 臻鼎科技股份有限公司
最新回复(0)