一种led芯片及制备方法
一种led芯片及制备方法
【专利摘要】本发明提供了一种LED芯片，所述芯片包括衬底，衬底之上依次形成的缓冲层、n型氮化物层、发光层、p型氮化物层和导电层，所述p型氮化物层与导电层相接触的表面上分布有坑状结构，所述坑状结构位于p型氮化物层上，所述坑状结构内覆盖具有绝缘特性的阻挡层。本发明通过在p型氮化物层表面上形成坑状结构，每一个坑状结构都是一个潜在的漏电通道，然后通过在坑状结构内形成绝缘的阻挡层，可有效阻挡漏电中心对电子的输送作用，迫使电子和空穴以正常的方式进入发光层，从而提高LED芯片的ESD性能和发光效率。
【专利说明】一种LED芯片及制备方法
【技术领域】
[0001]本发明属于半导体领域，尤其涉及一种LED芯片及制备方法。
【背景技术】
[0002]发光二极管(LED)是一种能将电信号转换成光信号的结型电致发光半导体器件，氮化镓(GaN)基发光二极管作为固态光源一经出现便以其高效率、长寿命、节能环保、体积小等优点成为国际半导体和照明领域研发与产业关注的焦点。
[0003]目前蓝宝石(Al2O3)衬底是氮化镓进行异质外延生长最为常用的衬底之一。由于蓝宝石衬底和氮化镓外延层间存在很大的晶格常数失配和热膨胀系数差异，因此氮化镓外延层中存在很大的应力和较高密度的缺陷，这些缺陷包括刃位错、螺位错和混合位错，即便采用图形化的蓝宝石衬底，氮化镓外延层中的缺陷密度仍高达107cm2数量级，而缺陷往往成为非辐射复合中心和漏电通道，以热的形式消耗了电子和空穴，却对发光没有贡献，反而降低了 LED性能，并且漏电中心的存在使芯片的ESD (静电释放)性能也大大降低。虽然目前有多种方法以提高LED芯片的抗ESD性能，包括采用新的生长技术以降低缺陷密度，从而减少漏电中心；或在生长MQW (多量子阱)前加入低掺杂的η型GaN的结构，通过η型GaN的高阻特性来提高电流分布的均匀性，从而提高ESD性能；或在生长MQW前和生长MQW过程中增加Si掺杂量，以增大LED芯片电容的方式，来提高芯片的ESD性能但这些方法多数集中于减小漏电中心，或减小电子从漏电中心通过的可能性来实现，并且工艺较复杂，成本较闻。
【发明内容】
[0004]本发明为改善LED芯片的ESD性能，提供一种LED芯片及制备方法，可显著提高LED芯片的ESD性能，并且工艺简单，可操作性强，成本较低。
[0005]本发明提供一种LED芯片，包括衬底，衬底之上依次形成的缓冲层、η型氮化物层、发光层、P型氮化物层和导电层，所述P型氮化物层与导电层相接触的表面上分布有坑状结构，所述坑状结构位于P型氮化物层上，所述坑状结构内覆盖具有绝缘特性的阻挡层。
[0006]本发明还提供一种LED芯片的制备方法，包括以下步骤:
提供衬底；
在衬底上形成缓冲层；
在缓冲层上形成η型氮化物层；
在η型氮化物层上形成发光层；
在发光层上形成P型氮化物层；
对P型氮化物层表面进行化学腐蚀，形成坑状结构；
在所述坑状结构内形成具有绝缘特性的阻挡层；
在P型氮化物层具有坑状结构的表面上形成导电层。
[0007]本发明的有益效果:通过对LED芯片的P型氮化物层进行化学腐蚀，由于外延层有缺陷的地方腐蚀比较快，从而在P型氮化物层表面上形成坑状结构，每一个坑状结构都是一个潜在的漏电通道。然后通过在坑状结构内形成绝缘的阻挡层，可有效阻挡漏电中心对电子的输送作用，迫使电子和空穴以正常的方式进入发光层，从而提高LED芯片的ESD性能和发光效率。
[0008]本发明还具有工艺简单，可操作性强，成本较低的优点。
【专利附图】
【附图说明】
[0009]图1为本发明实施例LED芯片的结构示意图；
图2为本发明另一实施例LED芯片的结构示意图；
图3为本发明实施例LED芯片具有坑状结构的P型氮化物层的结构示意图；
图4为本发明实施例LED芯片阻挡层的结构示意图；
图5为本发明实施例LED芯片经蚀刻后的阻挡层的结构示意图。
【具体实施方式】
[0010]为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0011]如图1所示，本发明提供一种LED芯片，包括衬底1，衬底之上依次形成的缓冲层
2、η型氮化物层3、发光层4、P型氮化物层5和导电层6,所述ρ型氮化物层5与导电层6相接触的表面上分布有坑状结构53，所述坑状结构53位于ρ型氮化物层5上，所述坑状结构53内设有具有绝缘特性的阻挡层7。
[0012]本发明通过在ρ型氮化物层5表面上形成坑状结构，每一个坑状结构都是一个潜在的漏电通道，然后通过在坑状结构53内形成绝缘的阻挡层，可有效阻挡漏电中心对电子的输送作用，迫使电子和空穴以正常的方式进入发光层4，从而提高LED芯片的ESD性能和发光效率。
[0013]本发明还具有工艺简单，可操作性强，成本较低的优点。
[0014]所述阻挡层7采用透明的绝缘材料，在本发明实施例中，阻挡层7的材料为SiNx*
Si02。由于阻挡层7采用的是透明材料，而且坑状结构53在P型氮化物层5的表面上所占的面积比例很小，所以几乎不会对LED芯片的出光及导电性能造成影响。
[0015]所述坑状结构53的形状不规则，在具体实施过程中，优选地，所述坑状结构53垂直方向的截面为“V”型，每个坑状结构53之间是具有间隔，当然也可以是连接的。坑状结构的深度为5?50nm。
[0016]在本发明的实施例中，所述衬底I为平面或图形化衬底，优选图形化衬底，图形化衬底可减少生长的外延片缺陷，提高外延片晶体质量；所述图形化衬底的形状包括条状、柱状、尖锥状或球冠形状。
[0017]衬底I的材料可选用蓝宝石、SiC或Si，优选采用蓝宝石衬底。
[0018]所述η型氮化物层3为η型GaN层，P型氮化物层5为ρ型GaN层。
[0019]如图2所示，在本发明的另一实施例中，所述衬底I为图形化衬底，所述缓冲层2包括:第一本征氮化镓层21和形成在第一本征氮化镓层21之上的第二本征氮化镓层22。如此，可获得晶体质量较好的氮化镓材料，为后续η型氮化物层的生长提供良好的基础，减少晶体缺陷的广生。
[0020]所述第一本征氮化镓层21为在500~600°C下生长的本征氮化镓层，其厚度为20-30μπι ;所述第二本征氮化镓层22为在1000~1100°C下生长的本征氮化镓层，其厚度为2~4 μ m。
[0021 ] 所述η型氮化物层3为η型GaN层，所述ρ型氮化物层5包括:镁掺杂ρ型氮化镓52和重掺杂ρ型氮化铟镓53。重掺杂ρ型氮化铟镓53的生长可以获得空穴浓度更高的ρ型层，以便于与后续的导电层之间形成良好的欧姆接触。
[0022]所述镁掺杂ρ型氮化镓51的厚度为15(T250nm，重掺杂ρ型氮化铟镓52的厚度为2~IOnm0
[0023]所述LED芯片还包括形成在发光层4和ρ型氮化物层5之间的AlGaN阻挡层8，AlGaN阻挡层8能够有效的阻挡电子从有源区溢出，从而增加有源区电子的数量，提高发光层4中载流子复合效率，提升LED芯片发光效率。
[0024]本发明还提供上述LED芯片的制备方法，所述方法包括以下步骤:
5101、提供衬底I；
5102、在衬底I上形成缓冲层2；
5103、在缓冲层2上形成η型氮化物层3；
5104、在η型氮化物层3上形成发光层4；
5105、在发光层4上形成ρ型氮化物层5；
5106、对ρ型氮化物层5的表面进行化学腐蚀，形成坑状结构53；
5107、在所述坑状结构51内形成具有绝缘特性的阻挡层7；
5108、在ρ型氮化物层5上形成导电层6。
[0025]下面结合附图详细阐述本发明的LED芯片的制备方法，对本发明中LED芯片及其有益效果也会在制备方法中作详细说明，在具体实施过程中，本发明LED外延层的生长采用MOCVD (金属有机化合物化学气相沉积法)的方法。
[0026]步骤S101，提供衬底I。
[0027]在本发明的实施例中，所述衬底I为平面或图形化衬底，优选图形化衬底，图形化衬底可减少生长的外延片缺陷，提高外延片晶体质量；所述图形化衬底的形状包括条状、柱状、尖锥状或球冠形状。
[0028]衬底I的材料可选用蓝宝石、SiC或Si，优选采用蓝宝石衬底。
[0029]S102、在衬底I上形成缓冲层2。
[0030]在本发明的另一实施例中，所述缓冲层2包括第一本征氮化镓层21和第二本征氮化镓层22，具体包括以下步骤:
5201、在衬底I上形成第一本征氮化镓层21；
5202、在第一本征氮化镓层21之上形成第二本征氮化镓层22。
[0031 ] 具体地，步骤S201中，可采用MOCVD (金属有机化合物化学气相沉积法)的方法在衬底I上生长第一本征氮化镓层21,生长温度为500~600°C,所述第一本征氮化镓层21的厚度为20-30微米，生长完成后可采用升温的方式进行退火。
[0032]具体地，步骤S201中，在第一本征氮化镓层21上生长第二本征氮化镓层22，生长温度为ioo(r6oo°c ;在生长过程中通过对温度、压强、ιπ/ν族化合物比例等工艺参数的控制来实现氮化镓的良好生长，所述第二本征氮化镓层22的厚度为2~4μπι。
[0033]S103、在缓冲层2上形成η型氮化物层3。
[0034]具体地，在缓冲层2上生长η型氮化物层3，在本发明实施例中，所述η型氮化物层3为硅掺杂GaN层，其厚度为1~3μπι。
[0035]S104、在η型氮化物层3上形成发光层44。
[0036]具体地,所述发光层4为多量子讲层,量子讲的结构为InxGahN/GaWO < x < I),也可以是 IrixGahN/AlyGahNCO < x < 1、0 < y < IXAlxGayIn1 _x_yN/GaN(O < x < 1、0 < y< 1、x+y < I)或 AlxGayIn1_x_yN/AlzGa1_zN( (O < x < l、0<y< 1、x+y < 1、z < I)等量子阱结构。量子阱的阱层厚度为2~4nm，垒层厚度为8~15nm，量子阱的周期为f 20个周期，多量子阱层的生长温度为70(T850°C。
[0037]S105、在发光层4上形成ρ型氮化物层5。
[0038]具体地，在发光层4上生长ρ型氮化物层5，在本发明实施例中，所述ρ型氮化物层5为ρ型GaN层。
[0039]在本发明的另一实施例中，所述P型GaN层5包括镁掺杂ρ型氮化镓51和重掺杂P型氮化铟镓52，具体包括以下步骤:
5301、在发 光层4之上形成镁掺杂ρ型氮化镓51；
5302、在镁掺杂ρ型氮化镓51之上形成重掺杂ρ型氮化铟镓52。
[0040]具体地，所述镁掺杂ρ型氮化镓51的厚度为15(T250nm，重掺杂ρ型氮化铟镓52的厚度为2~10nm。在具体实施中，对生长完成的ρ型氮化镓51和ρ型氮化铟镓52进行活化，活化的方式为在温度为600-800°C的真空或氮气环境下进行快速热退火，也可采用离子束进行轰击。
[0041]S106、对ρ型氮化物层5表面进行化学腐蚀，形成坑状结构53。
[0042]具体地，如图3所示，采用化学溶液对P型氮化物层5表面进行化学腐蚀以形成坑状结构，本发明采用熔融的KOH和NaOH混合液体对ρ型氮化物层5表面进行腐蚀，由于P型氮化物层5在有缺陷的地方腐蚀较快，从而在ρ型氮化物层5表面形成坑状结构53，形成的坑状结构53的形状不规则，多数坑状结构的垂直截面为“V”型。在具体实施过程中，可通过控制时间、温度等参数来控制形成坑状结构53的深度和大小，在本发明中，坑状结构53的深度为5~50nm。
[0043]S107、在所述坑状结构53内形成具有绝缘特性的阻挡层7。所述步骤S107包括以下步骤:
5301:采用蒸镀的方法在ρ型氮化物层5表面覆盖形成具有绝缘特性的阻挡层7 ；
5302:采用ICP蚀刻的方法刻蚀阻挡层7至暴露出ρ型氮化物层5，并保留所述坑状结构53内的阻挡层7。
[0044]具体地，在步骤S301中，如图4所示，所述阻挡层7采用透明的绝缘材料，在本发明实施例中，阻挡层7的材料为SiNx或Si02。由于阻挡层7采用的是透明材料，所以几乎不会对LED芯片的出光造成影响。
[0045]在步骤S302中，如图5所示，采用ICP蚀刻的方法对ρ型氮化物层5上的阻挡层7进行蚀刻，蚀刻的深度至刚好裸露出P型氮化物层5表面，这样不仅可去除P型氮化物层5表面上的阻挡层，同时保留了坑状结构53内的阻挡层7，经ICP蚀刻后的阻挡层7表面与P型氮化物层5表面处于同一水平面。
[0046]ρ型氮化物层5表面上的每一个坑状结构53都示意存在一个缺陷，也就是说每一个坑状结构53都是一个潜在的漏电通道。本发明通过坑状结构53内形成绝缘的阻挡层7，可有效阻挡漏电中心对电子的输送作用，迫使电子和空穴以正常的方式进入发光层4，从而提高LED芯片的ESD性能和发光效率。
[0047]S108、在ρ型氮化物层5上形成导电层6。
[0048]具体地，在ρ型氮化物层5上用蒸镀的方法形成导电层6。所述导电层6的厚度为I~lOOOnm，透明导电层为 ITO 层，或者是 CTO(Cd2SnO4)、ZnO:Al、Ni/Au、Ni/Pd/Au、Pt/Au 等合金中的一种。
[0049]在本发明的另一实施例中，生长完发光层4之后，继续生长AlGaN阻挡层8，AlGaN阻挡层8能够有效的阻挡电子从有源区溢出，从而增加有源区电子的数量，提高多量子阱层的载流子复合效率，提升LED芯片发光效率。
[0050]完成AlGaN阻挡层8的生长后，在AlGaN阻挡层8上继续生长ρ型氮化物层5。
[0051]在本发明中，形成导电层6后，进行台阶蚀刻，制作P电极9和η电极10。所述ρ电极9为Ti/Au合金,也可以是N1、Au、Al、T1、Pd、Pt、Sn、Cr中任意两种或多种金属的合金，P电极9的厚度为0.2~I微米。所述η电极10为Ti/Al合金，也可以是T1、Al、Au、Pt、Sn中两种或多种金属的合金，η电极10的厚度为0.2^1微米。
[0052]本发明也适用于采用剥离技术剥离掉衬底后制备的垂直电极结构氮化镓基发光
二极管。
[0053]综上所述，本发明通过对LED芯片的ρ型氮化物层进行化学腐蚀，由于外延层有缺陷的地方腐蚀比较快，从而在P型氮化物层表面上形成坑状结构53，每一个坑状结构都是一个潜在的漏电通道。然后通过在坑状结构内形成绝缘的阻挡层，可有效阻挡漏电中心对电子的输送作用，迫使电子和空穴以正常的方式进入发光层，从而提高LED芯片的ESD性能和发光效率。
[0054]本发明还具有工艺简单，可操作性强，成本较低的优点。
[0055]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种LED芯片，其特征在于，所述芯片包括衬底，衬底之上依次形成的缓冲层、η型氮化物层、发光层、P型氮化物层和导电层，所述P型氮化物层与导电层相接触的表面上分布有坑状结构，所述坑状结构位于P型氮化物层上，所述坑状结构内覆盖具有绝缘特性的阻挡层。
2.如权利要求1所述的LED芯片，其特征在于，所述阻挡层的材料为SiNx或Si02。
3.如权利要求1所述的LED芯片，其特征在于，所述坑状结构垂直方向的截面为“V”型。
4.如权利要求1所述的LED芯片，其特征在于，所述坑状结构的深度为5~50nm。
5.如权利要求1所述的LED芯片，其特征在于，还包括:形成在发光层和P型氮化物层之间的AlGaN阻挡层。
6.如权利要求1所述的LED芯片，其特征在于，所述缓冲层包括:第一本征氮化镓层和形成在第一本征氮化镓层之上的第二本征氮化镓层。
7.如权利要求6所述的LED芯片，其特征在于，所述第一本征氮化镓层为在500~600°C下生长的本征氮化镓层，所述第二本征氮化镓层为在1000~1100°C下生长的本征氮化镓层。
8.如权利要求1所述的LED芯片，其特征在于，所述P型氮化物层包括:镁掺杂P型氮化镓和重掺杂P型氮化铟镓。
9.一种LED芯片的制备方法，其特征在于，包括以下步骤:` 提供衬底； 在衬底上形成缓冲层； 在缓冲层上形成η型氮化物层； 在η型氮化物层上形成发光层； 在发光层上形成P型氮化物层； 对P型氮化物层表面进行化学腐蚀，形成坑状结构； 在所述坑状结构内形成具有绝缘特性的阻挡层； 在P型氮化物层具有坑状结构的表面上形成导电层。
10.如权利要求9所述的一种LED芯片的制备方法，其特征在于，在所述坑状结构内形成具有绝缘特性的阻挡层，包括: 采用蒸镀的方法在P型氮化物层表面覆盖形成具有绝缘特性的阻挡层； 采用ICP蚀刻的方法刻蚀阻挡层至暴露出P型氮化物层，并保留所述坑状结构内的阻挡层。
11.如权利要求9所述的一种LED芯片的制备方法，其特征在于，所述阻挡层的材料为SiNx 或 SiO2。
12.如权利要求9所述的一种LED芯片的制备方法，其特征在于，在衬底上形成缓冲层，包括: 在衬底上形成第一本征氮化镓层； 在第一本征氮化镓层之上形成第二本征氮化镓层。
13.如权利要求12所述的一种LED芯片的制备方法，其特征在于，所述第一本征氮化镓层为在500~600°C下生长的本征氮化镓层，所述第二本征氮化镓层为在1000~1100°C下生长的本征氮化镓层。
14.如权利要求9所述的一种LED芯片的制备方法，其特征在于，在发光层上形成P型氮化物层，包括: 在发光层之上形成镁掺杂P型氮化镓； 在镁掺杂P型氮化镓之上形成重掺杂P型氮化铟镓。
15.如权利要求9所述的一种LED芯片的制备方法,其特征在于,还包括:在发光层和P型氮化物层之间形成AlGaN阻挡层。
【文档编号】H01L33/00GK103682010SQ201210343559
【公开日】2014年3月26日 申请日期:2012年9月17日 优先权日:2012年9月17日
【发明者】谢春林, 张旺 申请人:比亚迪股份有限公司
【专利摘要】本发明提供了一种LED芯片，所述芯片包括衬底，衬底之上依次形成的缓冲层、n型氮化物层、发光层、p型氮化物层和导电层，所述p型氮化物层与导电层相接触的表面上分布有坑状结构，所述坑状结构位于p型氮化物层上，所述坑状结构内覆盖具有绝缘特性的阻挡层。本发明通过在p型氮化物层表面上形成坑状结构，每一个坑状结构都是一个潜在的漏电通道，然后通过在坑状结构内形成绝缘的阻挡层，可有效阻挡漏电中心对电子的输送作用，迫使电子和空穴以正常的方式进入发光层，从而提高LED芯片的ESD性能和发光效率。
【专利说明】一种LED芯片及制备方法
【技术领域】
[0001]本发明属于半导体领域，尤其涉及一种LED芯片及制备方法。
【背景技术】
[0002]发光二极管(LED)是一种能将电信号转换成光信号的结型电致发光半导体器件，氮化镓(GaN)基发光二极管作为固态光源一经出现便以其高效率、长寿命、节能环保、体积小等优点成为国际半导体和照明领域研发与产业关注的焦点。
[0003]目前蓝宝石(Al2O3)衬底是氮化镓进行异质外延生长最为常用的衬底之一。由于蓝宝石衬底和氮化镓外延层间存在很大的晶格常数失配和热膨胀系数差异，因此氮化镓外延层中存在很大的应力和较高密度的缺陷，这些缺陷包括刃位错、螺位错和混合位错，即便采用图形化的蓝宝石衬底，氮化镓外延层中的缺陷密度仍高达107cm2数量级，而缺陷往往成为非辐射复合中心和漏电通道，以热的形式消耗了电子和空穴，却对发光没有贡献，反而降低了 LED性能，并且漏电中心的存在使芯片的ESD (静电释放)性能也大大降低。虽然目前有多种方法以提高LED芯片的抗ESD性能，包括采用新的生长技术以降低缺陷密度，从而减少漏电中心；或在生长MQW (多量子阱)前加入低掺杂的η型GaN的结构，通过η型GaN的高阻特性来提高电流分布的均匀性，从而提高ESD性能；或在生长MQW前和生长MQW过程中增加Si掺杂量，以增大LED芯片电容的方式，来提高芯片的ESD性能但这些方法多数集中于减小漏电中心，或减小电子从漏电中心通过的可能性来实现，并且工艺较复杂，成本较闻。
【发明内容】
[0004]本发明为改善LED芯片的ESD性能，提供一种LED芯片及制备方法，可显著提高LED芯片的ESD性能，并且工艺简单，可操作性强，成本较低。
[0005]本发明提供一种LED芯片，包括衬底，衬底之上依次形成的缓冲层、η型氮化物层、发光层、P型氮化物层和导电层，所述P型氮化物层与导电层相接触的表面上分布有坑状结构，所述坑状结构位于P型氮化物层上，所述坑状结构内覆盖具有绝缘特性的阻挡层。
[0006]本发明还提供一种LED芯片的制备方法，包括以下步骤:
提供衬底；
在衬底上形成缓冲层；
在缓冲层上形成η型氮化物层；
在η型氮化物层上形成发光层；
在发光层上形成P型氮化物层；
对P型氮化物层表面进行化学腐蚀，形成坑状结构；
在所述坑状结构内形成具有绝缘特性的阻挡层；
在P型氮化物层具有坑状结构的表面上形成导电层。
[0007]本发明的有益效果:通过对LED芯片的P型氮化物层进行化学腐蚀，由于外延层有缺陷的地方腐蚀比较快，从而在P型氮化物层表面上形成坑状结构，每一个坑状结构都是一个潜在的漏电通道。然后通过在坑状结构内形成绝缘的阻挡层，可有效阻挡漏电中心对电子的输送作用，迫使电子和空穴以正常的方式进入发光层，从而提高LED芯片的ESD性能和发光效率。
[0008]本发明还具有工艺简单，可操作性强，成本较低的优点。
【专利附图】
【附图说明】
[0009]图1为本发明实施例LED芯片的结构示意图；
图2为本发明另一实施例LED芯片的结构示意图；
图3为本发明实施例LED芯片具有坑状结构的P型氮化物层的结构示意图；
图4为本发明实施例LED芯片阻挡层的结构示意图；
图5为本发明实施例LED芯片经蚀刻后的阻挡层的结构示意图。
【具体实施方式】
[0010]为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0011]如图1所示，本发明提供一种LED芯片，包括衬底1，衬底之上依次形成的缓冲层
2、η型氮化物层3、发光层4、P型氮化物层5和导电层6,所述ρ型氮化物层5与导电层6相接触的表面上分布有坑状结构53，所述坑状结构53位于ρ型氮化物层5上，所述坑状结构53内设有具有绝缘特性的阻挡层7。
[0012]本发明通过在ρ型氮化物层5表面上形成坑状结构，每一个坑状结构都是一个潜在的漏电通道，然后通过在坑状结构53内形成绝缘的阻挡层，可有效阻挡漏电中心对电子的输送作用，迫使电子和空穴以正常的方式进入发光层4，从而提高LED芯片的ESD性能和发光效率。
[0013]本发明还具有工艺简单，可操作性强，成本较低的优点。
[0014]所述阻挡层7采用透明的绝缘材料，在本发明实施例中，阻挡层7的材料为SiNx*
Si02。由于阻挡层7采用的是透明材料，而且坑状结构53在P型氮化物层5的表面上所占的面积比例很小，所以几乎不会对LED芯片的出光及导电性能造成影响。
[0015]所述坑状结构53的形状不规则，在具体实施过程中，优选地，所述坑状结构53垂直方向的截面为“V”型，每个坑状结构53之间是具有间隔，当然也可以是连接的。坑状结构的深度为5?50nm。
[0016]在本发明的实施例中，所述衬底I为平面或图形化衬底，优选图形化衬底，图形化衬底可减少生长的外延片缺陷，提高外延片晶体质量；所述图形化衬底的形状包括条状、柱状、尖锥状或球冠形状。
[0017]衬底I的材料可选用蓝宝石、SiC或Si，优选采用蓝宝石衬底。
[0018]所述η型氮化物层3为η型GaN层，P型氮化物层5为ρ型GaN层。
[0019]如图2所示，在本发明的另一实施例中，所述衬底I为图形化衬底，所述缓冲层2包括:第一本征氮化镓层21和形成在第一本征氮化镓层21之上的第二本征氮化镓层22。如此，可获得晶体质量较好的氮化镓材料，为后续η型氮化物层的生长提供良好的基础，减少晶体缺陷的广生。
[0020]所述第一本征氮化镓层21为在500~600°C下生长的本征氮化镓层，其厚度为20-30μπι ;所述第二本征氮化镓层22为在1000~1100°C下生长的本征氮化镓层，其厚度为2~4 μ m。
[0021 ] 所述η型氮化物层3为η型GaN层，所述ρ型氮化物层5包括:镁掺杂ρ型氮化镓52和重掺杂ρ型氮化铟镓53。重掺杂ρ型氮化铟镓53的生长可以获得空穴浓度更高的ρ型层，以便于与后续的导电层之间形成良好的欧姆接触。
[0022]所述镁掺杂ρ型氮化镓51的厚度为15(T250nm，重掺杂ρ型氮化铟镓52的厚度为2~IOnm0
[0023]所述LED芯片还包括形成在发光层4和ρ型氮化物层5之间的AlGaN阻挡层8，AlGaN阻挡层8能够有效的阻挡电子从有源区溢出，从而增加有源区电子的数量，提高发光层4中载流子复合效率，提升LED芯片发光效率。
[0024]本发明还提供上述LED芯片的制备方法，所述方法包括以下步骤:
5101、提供衬底I；
5102、在衬底I上形成缓冲层2；
5103、在缓冲层2上形成η型氮化物层3；
5104、在η型氮化物层3上形成发光层4；
5105、在发光层4上形成ρ型氮化物层5；
5106、对ρ型氮化物层5的表面进行化学腐蚀，形成坑状结构53；
5107、在所述坑状结构51内形成具有绝缘特性的阻挡层7；
5108、在ρ型氮化物层5上形成导电层6。
[0025]下面结合附图详细阐述本发明的LED芯片的制备方法，对本发明中LED芯片及其有益效果也会在制备方法中作详细说明，在具体实施过程中，本发明LED外延层的生长采用MOCVD (金属有机化合物化学气相沉积法)的方法。
[0026]步骤S101，提供衬底I。
[0027]在本发明的实施例中，所述衬底I为平面或图形化衬底，优选图形化衬底，图形化衬底可减少生长的外延片缺陷，提高外延片晶体质量；所述图形化衬底的形状包括条状、柱状、尖锥状或球冠形状。
[0028]衬底I的材料可选用蓝宝石、SiC或Si，优选采用蓝宝石衬底。
[0029]S102、在衬底I上形成缓冲层2。
[0030]在本发明的另一实施例中，所述缓冲层2包括第一本征氮化镓层21和第二本征氮化镓层22，具体包括以下步骤:
5201、在衬底I上形成第一本征氮化镓层21；
5202、在第一本征氮化镓层21之上形成第二本征氮化镓层22。
[0031 ] 具体地，步骤S201中，可采用MOCVD (金属有机化合物化学气相沉积法)的方法在衬底I上生长第一本征氮化镓层21,生长温度为500~600°C,所述第一本征氮化镓层21的厚度为20-30微米，生长完成后可采用升温的方式进行退火。
[0032]具体地，步骤S201中，在第一本征氮化镓层21上生长第二本征氮化镓层22，生长温度为ioo(r6oo°c ;在生长过程中通过对温度、压强、ιπ/ν族化合物比例等工艺参数的控制来实现氮化镓的良好生长，所述第二本征氮化镓层22的厚度为2~4μπι。
[0033]S103、在缓冲层2上形成η型氮化物层3。
[0034]具体地，在缓冲层2上生长η型氮化物层3，在本发明实施例中，所述η型氮化物层3为硅掺杂GaN层，其厚度为1~3μπι。
[0035]S104、在η型氮化物层3上形成发光层44。
[0036]具体地,所述发光层4为多量子讲层,量子讲的结构为InxGahN/GaWO < x < I),也可以是 IrixGahN/AlyGahNCO < x < 1、0 < y < IXAlxGayIn1 _x_yN/GaN(O < x < 1、0 < y< 1、x+y < I)或 AlxGayIn1_x_yN/AlzGa1_zN( (O < x < l、0<y< 1、x+y < 1、z < I)等量子阱结构。量子阱的阱层厚度为2~4nm，垒层厚度为8~15nm，量子阱的周期为f 20个周期，多量子阱层的生长温度为70(T850°C。
[0037]S105、在发光层4上形成ρ型氮化物层5。
[0038]具体地，在发光层4上生长ρ型氮化物层5，在本发明实施例中，所述ρ型氮化物层5为ρ型GaN层。
[0039]在本发明的另一实施例中，所述P型GaN层5包括镁掺杂ρ型氮化镓51和重掺杂P型氮化铟镓52，具体包括以下步骤:
5301、在发 光层4之上形成镁掺杂ρ型氮化镓51；
5302、在镁掺杂ρ型氮化镓51之上形成重掺杂ρ型氮化铟镓52。
[0040]具体地，所述镁掺杂ρ型氮化镓51的厚度为15(T250nm，重掺杂ρ型氮化铟镓52的厚度为2~10nm。在具体实施中，对生长完成的ρ型氮化镓51和ρ型氮化铟镓52进行活化，活化的方式为在温度为600-800°C的真空或氮气环境下进行快速热退火，也可采用离子束进行轰击。
[0041]S106、对ρ型氮化物层5表面进行化学腐蚀，形成坑状结构53。
[0042]具体地，如图3所示，采用化学溶液对P型氮化物层5表面进行化学腐蚀以形成坑状结构，本发明采用熔融的KOH和NaOH混合液体对ρ型氮化物层5表面进行腐蚀，由于P型氮化物层5在有缺陷的地方腐蚀较快，从而在ρ型氮化物层5表面形成坑状结构53，形成的坑状结构53的形状不规则，多数坑状结构的垂直截面为“V”型。在具体实施过程中，可通过控制时间、温度等参数来控制形成坑状结构53的深度和大小，在本发明中，坑状结构53的深度为5~50nm。
[0043]S107、在所述坑状结构53内形成具有绝缘特性的阻挡层7。所述步骤S107包括以下步骤:
5301:采用蒸镀的方法在ρ型氮化物层5表面覆盖形成具有绝缘特性的阻挡层7 ；
5302:采用ICP蚀刻的方法刻蚀阻挡层7至暴露出ρ型氮化物层5，并保留所述坑状结构53内的阻挡层7。
[0044]具体地，在步骤S301中，如图4所示，所述阻挡层7采用透明的绝缘材料，在本发明实施例中，阻挡层7的材料为SiNx或Si02。由于阻挡层7采用的是透明材料，所以几乎不会对LED芯片的出光造成影响。
[0045]在步骤S302中，如图5所示，采用ICP蚀刻的方法对ρ型氮化物层5上的阻挡层7进行蚀刻，蚀刻的深度至刚好裸露出P型氮化物层5表面，这样不仅可去除P型氮化物层5表面上的阻挡层，同时保留了坑状结构53内的阻挡层7，经ICP蚀刻后的阻挡层7表面与P型氮化物层5表面处于同一水平面。
[0046]ρ型氮化物层5表面上的每一个坑状结构53都示意存在一个缺陷，也就是说每一个坑状结构53都是一个潜在的漏电通道。本发明通过坑状结构53内形成绝缘的阻挡层7，可有效阻挡漏电中心对电子的输送作用，迫使电子和空穴以正常的方式进入发光层4，从而提高LED芯片的ESD性能和发光效率。
[0047]S108、在ρ型氮化物层5上形成导电层6。
[0048]具体地，在ρ型氮化物层5上用蒸镀的方法形成导电层6。所述导电层6的厚度为I~lOOOnm，透明导电层为 ITO 层，或者是 CTO(Cd2SnO4)、ZnO:Al、Ni/Au、Ni/Pd/Au、Pt/Au 等合金中的一种。
[0049]在本发明的另一实施例中，生长完发光层4之后，继续生长AlGaN阻挡层8，AlGaN阻挡层8能够有效的阻挡电子从有源区溢出，从而增加有源区电子的数量，提高多量子阱层的载流子复合效率，提升LED芯片发光效率。
[0050]完成AlGaN阻挡层8的生长后，在AlGaN阻挡层8上继续生长ρ型氮化物层5。
[0051]在本发明中，形成导电层6后，进行台阶蚀刻，制作P电极9和η电极10。所述ρ电极9为Ti/Au合金,也可以是N1、Au、Al、T1、Pd、Pt、Sn、Cr中任意两种或多种金属的合金，P电极9的厚度为0.2~I微米。所述η电极10为Ti/Al合金，也可以是T1、Al、Au、Pt、Sn中两种或多种金属的合金，η电极10的厚度为0.2^1微米。
[0052]本发明也适用于采用剥离技术剥离掉衬底后制备的垂直电极结构氮化镓基发光
二极管。
[0053]综上所述，本发明通过对LED芯片的ρ型氮化物层进行化学腐蚀，由于外延层有缺陷的地方腐蚀比较快，从而在P型氮化物层表面上形成坑状结构53，每一个坑状结构都是一个潜在的漏电通道。然后通过在坑状结构内形成绝缘的阻挡层，可有效阻挡漏电中心对电子的输送作用，迫使电子和空穴以正常的方式进入发光层，从而提高LED芯片的ESD性能和发光效率。
[0054]本发明还具有工艺简单，可操作性强，成本较低的优点。
[0055]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种LED芯片，其特征在于，所述芯片包括衬底，衬底之上依次形成的缓冲层、η型氮化物层、发光层、P型氮化物层和导电层，所述P型氮化物层与导电层相接触的表面上分布有坑状结构，所述坑状结构位于P型氮化物层上，所述坑状结构内覆盖具有绝缘特性的阻挡层。
2.如权利要求1所述的LED芯片，其特征在于，所述阻挡层的材料为SiNx或Si02。
3.如权利要求1所述的LED芯片，其特征在于，所述坑状结构垂直方向的截面为“V”型。
4.如权利要求1所述的LED芯片，其特征在于，所述坑状结构的深度为5~50nm。
5.如权利要求1所述的LED芯片，其特征在于，还包括:形成在发光层和P型氮化物层之间的AlGaN阻挡层。
6.如权利要求1所述的LED芯片，其特征在于，所述缓冲层包括:第一本征氮化镓层和形成在第一本征氮化镓层之上的第二本征氮化镓层。
7.如权利要求6所述的LED芯片，其特征在于，所述第一本征氮化镓层为在500~600°C下生长的本征氮化镓层，所述第二本征氮化镓层为在1000~1100°C下生长的本征氮化镓层。
8.如权利要求1所述的LED芯片，其特征在于，所述P型氮化物层包括:镁掺杂P型氮化镓和重掺杂P型氮化铟镓。
9.一种LED芯片的制备方法，其特征在于，包括以下步骤:` 提供衬底； 在衬底上形成缓冲层； 在缓冲层上形成η型氮化物层； 在η型氮化物层上形成发光层； 在发光层上形成P型氮化物层； 对P型氮化物层表面进行化学腐蚀，形成坑状结构； 在所述坑状结构内形成具有绝缘特性的阻挡层； 在P型氮化物层具有坑状结构的表面上形成导电层。
10.如权利要求9所述的一种LED芯片的制备方法，其特征在于，在所述坑状结构内形成具有绝缘特性的阻挡层，包括: 采用蒸镀的方法在P型氮化物层表面覆盖形成具有绝缘特性的阻挡层； 采用ICP蚀刻的方法刻蚀阻挡层至暴露出P型氮化物层，并保留所述坑状结构内的阻挡层。
11.如权利要求9所述的一种LED芯片的制备方法，其特征在于，所述阻挡层的材料为SiNx 或 SiO2。
12.如权利要求9所述的一种LED芯片的制备方法，其特征在于，在衬底上形成缓冲层，包括: 在衬底上形成第一本征氮化镓层； 在第一本征氮化镓层之上形成第二本征氮化镓层。
13.如权利要求12所述的一种LED芯片的制备方法，其特征在于，所述第一本征氮化镓层为在500~600°C下生长的本征氮化镓层，所述第二本征氮化镓层为在1000~1100°C下生长的本征氮化镓层。
14.如权利要求9所述的一种LED芯片的制备方法，其特征在于，在发光层上形成P型氮化物层，包括: 在发光层之上形成镁掺杂P型氮化镓； 在镁掺杂P型氮化镓之上形成重掺杂P型氮化铟镓。
15.如权利要求9所述的一种LED芯片的制备方法,其特征在于,还包括:在发光层和P型氮化物层之间形成AlGaN阻挡层。
【文档编号】H01L33/00GK103682010SQ201210343559
【公开日】2014年3月26日 申请日期:2012年9月17日 优先权日:2012年9月17日
【发明者】谢春林, 张旺 申请人:比亚迪股份有限公司
最新回复(0)