一种功率器件缓冲层或截流子存储层的制备方法
一种功率器件缓冲层或截流子存储层的制备方法
【专利摘要】本发明公开了一种功率器件缓冲层或截流子存储层的制备方法，属于半导体设备【技术领域】，通过中子嬗变掺杂将中子通过掩膜注入到衬底的单侧或者双侧或者通过光致嬗变掺杂将光子通过掩膜注入到衬底的单侧或者双侧，通过精确控制中子或光子的辐照剂量，使衬底形成特定浓度的缓冲层或载流子存储层。由于中子和高能光子的穿透能力非常强，几乎是直线穿过衬底。在中子经过的路径上由于嬗变引入了N型或P型的杂质，通过控制辐照的剂量，可以形成具有浓度的N+或P型掺杂层。同时，由于中子束足够细，可以形成任何形状的掺杂分布图。
【专利说明】—种功率器件缓冲层或截流子存储层的制备方法【技术领域】
[0001]本发明属于半导体设备【技术领域】，特别涉及一种功率器件缓冲层或截流子存储层的制备方法。
【背景技术】
[0002]半导体嬗变惨杂(nucleartransmutation doping of semiconductor):用一定能量的中子、带电粒子或Y射线等照射材料，通过选择的核反应在基体中生成原来不存在的新元素，达到半导体材料的掺杂目的。目前，只有中子嬗变掺杂(NDT)得到了实际应用。此方法的原理是K.拉克一霍罗维茨于1951年提出的。1974年成功地用核反应堆热中子对区熔硅进行核嬗变掺杂，首次生产了商品的中子嬗变掺杂硅。目前中子掺杂硅单晶已成为工业产品，产量逐年增加。
[0003]中子嬗变掺杂，Neutron Transmutation Doping(NTD):这是采用中子福照的办法来对材料进行掺杂的一种技术。由于同位素原子在晶体中的分布是非常均匀的，而且中子在硅中的穿透深度又很大[~IOOcm]，所以这种η型Si和P型Ge的掺杂非常均匀。这对于大功率半导体器件和辐射探测器件的制作是很有用的。
[0004]光子嬗变掺杂:这是采用高能光子辐照的办法来对材料进行掺杂的一种技术，由于高能的电子在硅中的衰减系数很小，故掺入的杂质浓度也有非常好的均匀度。
[0005]目前，N+缓冲侧层的形成可以用不同的方法。最早的PT结构是在N+的衬底上先外延一层高掺杂的N+缓冲层，然后再外延低掺杂的N—漂移层。截流子存储层技术是对NPT结构的改进，它是将N型杂质从背面注入到集电集和漂移区之间。注入的尝试较浅，也可以先注入再退火，增加掺杂深度。也可以通过注氢退火形成较深的FS结构。SPT技术是利用扩散形成较深的N+缓冲层。而截流子存储层的形成可以在P槽注入之前进行一次N型掺杂的注入退火。也可以通过外延形成截流子存储层。
[0006]但是，PT结构通过外延形成N+缓冲层的工艺比较复杂，成本较高，截流子存储层结构通过注入形成的N+缓冲层的注入深度较低。在集电区也会有施主与集电区的受主发生补偿，降低了集电区掺杂的有效浓度，导致集电区电阻增加。SPT技术形成的N+掺杂的峰值是在背面表面，这样导致集电区也会有大量施主与集电区的受主发生补偿，降低了集电区掺杂的有效浓度，导致集电区电阻增加。通过注入扩散形成的截流子存储层在随后制作P槽时也会发生补偿，增加了闩锁电阻，降低了闩锁电流。通过外延形成截流子存储层的工艺比较复杂，制造成本较高。通过注入或扩散形成的N缓冲层或截流子存储层的掺杂的纵向分布不能是任意分布。
【发明内容】
[0007]本发明所要解决的技术问题是提供一种功率器件缓冲层或截流子存储层的制备方法，解决了现有技术中掺杂分布不均匀、掺杂深度不够和掺杂中引入杂质的技术问题。
[0008]为解决上述技术问题，本发明提供了一种功率器件缓冲层或截流子存储层的制备方法，通过中子嬗变掺杂将中子通过掩膜注入到衬底的单侧或者双侧或者通过光致嬗变掺杂将光子通过掩膜注入到衬底的单侧或者双侧，通过控制辐照剂量，使所述衬底形成具有特定浓度的缓冲层或截流子存储层。
[0009]进一步地，所述控制方法还包括通过中子嬗变掺杂将中子通过中子束扫描的方法注入到衬底的单侧或者双侧。
[0010]进一步地，所述功率器件为PIN 二极管、VDMOS、IGBT或IEGT中的任——种。
[0011]进一步地，所述功率器件的半导体材料为硅、锗、碳化硅、金刚石、砷化镓或锑化铟的任--种。
[0012]本发明提供的功率器件缓冲层或截流子存储层的制备方法，在中子经过的路径上，由于嬗变引入了 N型的杂质，通过控制中子的剂量，可以形成具有浓度的N+掺杂层。同时，由于中子束足够细，可以形成任何形状的掺杂分布图。
【专利附图】
【附图说明】
[0013]图1为本发明实施例提供的将中子通过掩膜注入到衬底的单侧示意图；
[0014]图2为本发明实施例提供的将中子通过掩膜注入到衬底的双侧示意图；
[0015]图3为本发明实施例提供的将中子通过中子束扫描的方法注入到衬底的单侧示意图；
[0016]图4为本发明实 施例提供的将中子通过中子束扫描的方法注入到衬底的双侧示意图；
[0017]图5为本发明实施例提供的通过中子束辐照形成N+缓冲层的示意图；
[0018]图6为本发明实施例提供的通过中子束辐照形成N+截流子存储层的示意图。
【具体实施方式】
[0019]本发明实施例提供的一种功率器件缓冲层或截流子存储层的制备方法，参见图1，通过中子嬗变掺杂将中子通过掩膜注入到衬底的单侧，参加图2，也可以通过中子嬗变掺杂将中子通过掩膜注入到衬底的双侧，同时，也可以通过光致嬗变掺杂将光子通过掩膜注入到衬底的单侧，或者通过光致嬗变掺杂将光子通过掩膜注入到衬底的双侧，在本发明实施例中，功率器件为硅片100，由于中子的穿透能力非常强，通过中子吸收材料制作的掩膜102，辐射到嬗变掺杂区域103，几乎是直线穿过衬底。在中子经过的路径上由于嬗变引入了N型的杂质，将硅片100 —端与测试设备相连，测试设备检测硅片100中P柱的电荷量和N柱中的电荷量，根据硅片100中P柱的电荷量和N柱中的电荷量，控制中子的剂量，使衬底形成具有浓度的N+缓冲层或N+截流子存储层。
[0020]N+掺杂层还可以通过方向性很好的中子束101扫描的方法形成，此方法可以省去掩膜，参见图3，该控制方法还包括通过中子嬗变掺杂将中子通过中子束扫描的方法注入到衬底的单侧，参见图4，通过中子嬗变掺杂将中子通过中子束扫描的方法注入到衬底的双侧。
[0021]本发明的方案可以通过改变中子辐照的区域，并精确控制辐照的剂量，从而形成特定的纵向掺杂浓度分布，只要中子束足够细，理论上这种方法可以形成任何形状的掺杂分布图。这一点是难以通过注入或扩散过程实现的。[0022]参见图5，本发明实施例提供的通过中子束辐照形成N+缓冲层，N+缓冲层中的掺杂浓度可以通过调节中子束与半导体的相对位置和辐照的剂量而形成任何所需的浓度分布。从图5中可以看出，105为中子束的平行移动的范围，中子束101在该范围内移动，1031-1035为不同掺杂浓度的嬗变掺杂层，其中，106为嬗变掺杂层的浓度区域。
[0023]由于这种掺杂方式没有在P+集电区引入N型的杂质，故在集电区不会发生补偿效应。
[0024]参见图6，本发明实施例提供的通过中子束辐照形成N+截流子存储层，在图6中，IGBT漂移区200为第一导电类型，201为IGBT的栅极区域。低掺杂的第二导电类型区域202为IGBT基区。高掺杂的第一导电类型区域203为IGBT的发射区。IGBT的栅极区域201被绝缘层204包围。207为发射极金属，IGBT的发射区之间由发射极金属207连接。205为高掺杂浓度的第一导电类型区域，为IGBT的缓冲层。高掺杂浓度的第二导电类型区域206为IGBT的集电极。N+截流子存储层中的掺杂浓度可以通过调节中子束与半导体的相对位置和辐照的剂量而形成任何所需的浓度分布。由于这种掺杂方式没有在P—基区引入N型的杂质，故在集电区不会发生补偿效应。
[0025]子嬗变掺杂可以在其它工艺完成后再进行，也可以插入到某一个常规工艺之中进行，可以在对晶圆进行掺杂，也可以对芯片进行掺杂。
[0026]对于其它的半导体材料也可以通过某种适当的嬗变掺杂，比如高能光子辐照等进行侧向掺杂形成N+型的缓冲层或截流子存储层。对于P沟道的IGBT等器件，通过适当的嬗变掺杂也可以形成P+型的缓冲层或截流子存储层。
[0027]可用于各类功率器件的缓冲层，截流子存储层的形成。功率器件的半导体材料为硅、锗、碳化硅、金刚石、砷化镓或锑化铟的任一一种。可以形成N型的掺杂层，也可以形成P型的掺杂层。
[0028]本方案主要是用于制造PIN 二极管，VDMOS (垂直双扩散金属-氧化物半导体场效应晶体管)、IGBT (绝缘栅双极型晶体管)、IEGT (电子注入增强栅晶体管)器件的N+缓冲层或截流子存储层。本发明的优点如下:
[0029]1.嬗变掺杂所用的粒子束有很强的穿透能力非常强，而且粒子在硅片中的路径几乎是直线，在衬底几乎形成了 一致的掺杂分布。掺杂的区域分明，浓度可以精确控制。
[0030]2.可以形成距半导体表面任何深度的掺杂层。这个是离子注入或扩散难以实现的。
[0031]3.通过控制嬗变掺杂的位置和剂量，可以实现任何掺杂分布，从而优化器件的性倉泛。
[0032]4.侧向掺杂由于没有在其它地方引入杂质，故不会与其它地方相反类型的杂质发生补偿。
[0033]最后所应说明的是，以上【具体实施方式】仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
【权利要求】
1.一种功率器件缓冲层或截流子存储层的制备方法，其特征在于，通过中子嬗变掺杂将中子通过掩膜注入到衬底的单侧或者双侧或者通过光致嬗变掺杂将光子通过掩膜注入到衬底的单侧或者双侧，通过控制辐照剂量，使所述衬底形成具有特定浓度的缓冲层或截流子存储层。
2.根据权利要求1所述的制备方法，其特征在于，所述控制方法还包括通过中子嬗变掺杂将中子通过中子束扫描的方法注入到衬底的单侧或者双侧。
3.根据权利要求1所述的制备方法，其特征在于，所述功率器件为PIN二极管、VDMOS、IGBT或IEGT中的任——种。
4.根据权利要求1所述的制备方法，其特征在于，所述功率器件的半导体材料为硅、锗、碳化硅、金刚石、砷化镓或锑化铟的任一一种。
【文档编号】H01L21/261GK103681261SQ201210345386
【公开日】2014年3月26日 申请日期:2012年9月17日 优先权日:2012年9月17日
【发明者】张文亮, 朱阳军, 陆江, 谈景飞, 褚为利, 王波 申请人:中国科学院微电子研究所
【专利摘要】本发明公开了一种功率器件缓冲层或截流子存储层的制备方法，属于半导体设备【技术领域】，通过中子嬗变掺杂将中子通过掩膜注入到衬底的单侧或者双侧或者通过光致嬗变掺杂将光子通过掩膜注入到衬底的单侧或者双侧，通过精确控制中子或光子的辐照剂量，使衬底形成特定浓度的缓冲层或载流子存储层。由于中子和高能光子的穿透能力非常强，几乎是直线穿过衬底。在中子经过的路径上由于嬗变引入了N型或P型的杂质，通过控制辐照的剂量，可以形成具有浓度的N+或P型掺杂层。同时，由于中子束足够细，可以形成任何形状的掺杂分布图。
【专利说明】—种功率器件缓冲层或截流子存储层的制备方法【技术领域】
[0001]本发明属于半导体设备【技术领域】，特别涉及一种功率器件缓冲层或截流子存储层的制备方法。
【背景技术】
[0002]半导体嬗变惨杂(nucleartransmutation doping of semiconductor):用一定能量的中子、带电粒子或Y射线等照射材料，通过选择的核反应在基体中生成原来不存在的新元素，达到半导体材料的掺杂目的。目前，只有中子嬗变掺杂(NDT)得到了实际应用。此方法的原理是K.拉克一霍罗维茨于1951年提出的。1974年成功地用核反应堆热中子对区熔硅进行核嬗变掺杂，首次生产了商品的中子嬗变掺杂硅。目前中子掺杂硅单晶已成为工业产品，产量逐年增加。
[0003]中子嬗变掺杂，Neutron Transmutation Doping(NTD):这是采用中子福照的办法来对材料进行掺杂的一种技术。由于同位素原子在晶体中的分布是非常均匀的，而且中子在硅中的穿透深度又很大[~IOOcm]，所以这种η型Si和P型Ge的掺杂非常均匀。这对于大功率半导体器件和辐射探测器件的制作是很有用的。
[0004]光子嬗变掺杂:这是采用高能光子辐照的办法来对材料进行掺杂的一种技术，由于高能的电子在硅中的衰减系数很小，故掺入的杂质浓度也有非常好的均匀度。
[0005]目前，N+缓冲侧层的形成可以用不同的方法。最早的PT结构是在N+的衬底上先外延一层高掺杂的N+缓冲层，然后再外延低掺杂的N—漂移层。截流子存储层技术是对NPT结构的改进，它是将N型杂质从背面注入到集电集和漂移区之间。注入的尝试较浅，也可以先注入再退火，增加掺杂深度。也可以通过注氢退火形成较深的FS结构。SPT技术是利用扩散形成较深的N+缓冲层。而截流子存储层的形成可以在P槽注入之前进行一次N型掺杂的注入退火。也可以通过外延形成截流子存储层。
[0006]但是，PT结构通过外延形成N+缓冲层的工艺比较复杂，成本较高，截流子存储层结构通过注入形成的N+缓冲层的注入深度较低。在集电区也会有施主与集电区的受主发生补偿，降低了集电区掺杂的有效浓度，导致集电区电阻增加。SPT技术形成的N+掺杂的峰值是在背面表面，这样导致集电区也会有大量施主与集电区的受主发生补偿，降低了集电区掺杂的有效浓度，导致集电区电阻增加。通过注入扩散形成的截流子存储层在随后制作P槽时也会发生补偿，增加了闩锁电阻，降低了闩锁电流。通过外延形成截流子存储层的工艺比较复杂，制造成本较高。通过注入或扩散形成的N缓冲层或截流子存储层的掺杂的纵向分布不能是任意分布。
【发明内容】
[0007]本发明所要解决的技术问题是提供一种功率器件缓冲层或截流子存储层的制备方法，解决了现有技术中掺杂分布不均匀、掺杂深度不够和掺杂中引入杂质的技术问题。
[0008]为解决上述技术问题，本发明提供了一种功率器件缓冲层或截流子存储层的制备方法，通过中子嬗变掺杂将中子通过掩膜注入到衬底的单侧或者双侧或者通过光致嬗变掺杂将光子通过掩膜注入到衬底的单侧或者双侧，通过控制辐照剂量，使所述衬底形成具有特定浓度的缓冲层或截流子存储层。
[0009]进一步地，所述控制方法还包括通过中子嬗变掺杂将中子通过中子束扫描的方法注入到衬底的单侧或者双侧。
[0010]进一步地，所述功率器件为PIN 二极管、VDMOS、IGBT或IEGT中的任——种。
[0011]进一步地，所述功率器件的半导体材料为硅、锗、碳化硅、金刚石、砷化镓或锑化铟的任--种。
[0012]本发明提供的功率器件缓冲层或截流子存储层的制备方法，在中子经过的路径上，由于嬗变引入了 N型的杂质，通过控制中子的剂量，可以形成具有浓度的N+掺杂层。同时，由于中子束足够细，可以形成任何形状的掺杂分布图。
【专利附图】
【附图说明】
[0013]图1为本发明实施例提供的将中子通过掩膜注入到衬底的单侧示意图；
[0014]图2为本发明实施例提供的将中子通过掩膜注入到衬底的双侧示意图；
[0015]图3为本发明实施例提供的将中子通过中子束扫描的方法注入到衬底的单侧示意图；
[0016]图4为本发明实 施例提供的将中子通过中子束扫描的方法注入到衬底的双侧示意图；
[0017]图5为本发明实施例提供的通过中子束辐照形成N+缓冲层的示意图；
[0018]图6为本发明实施例提供的通过中子束辐照形成N+截流子存储层的示意图。
【具体实施方式】
[0019]本发明实施例提供的一种功率器件缓冲层或截流子存储层的制备方法，参见图1，通过中子嬗变掺杂将中子通过掩膜注入到衬底的单侧，参加图2，也可以通过中子嬗变掺杂将中子通过掩膜注入到衬底的双侧，同时，也可以通过光致嬗变掺杂将光子通过掩膜注入到衬底的单侧，或者通过光致嬗变掺杂将光子通过掩膜注入到衬底的双侧，在本发明实施例中，功率器件为硅片100，由于中子的穿透能力非常强，通过中子吸收材料制作的掩膜102，辐射到嬗变掺杂区域103，几乎是直线穿过衬底。在中子经过的路径上由于嬗变引入了N型的杂质，将硅片100 —端与测试设备相连，测试设备检测硅片100中P柱的电荷量和N柱中的电荷量，根据硅片100中P柱的电荷量和N柱中的电荷量，控制中子的剂量，使衬底形成具有浓度的N+缓冲层或N+截流子存储层。
[0020]N+掺杂层还可以通过方向性很好的中子束101扫描的方法形成，此方法可以省去掩膜，参见图3，该控制方法还包括通过中子嬗变掺杂将中子通过中子束扫描的方法注入到衬底的单侧，参见图4，通过中子嬗变掺杂将中子通过中子束扫描的方法注入到衬底的双侧。
[0021]本发明的方案可以通过改变中子辐照的区域，并精确控制辐照的剂量，从而形成特定的纵向掺杂浓度分布，只要中子束足够细，理论上这种方法可以形成任何形状的掺杂分布图。这一点是难以通过注入或扩散过程实现的。[0022]参见图5，本发明实施例提供的通过中子束辐照形成N+缓冲层，N+缓冲层中的掺杂浓度可以通过调节中子束与半导体的相对位置和辐照的剂量而形成任何所需的浓度分布。从图5中可以看出，105为中子束的平行移动的范围，中子束101在该范围内移动，1031-1035为不同掺杂浓度的嬗变掺杂层，其中，106为嬗变掺杂层的浓度区域。
[0023]由于这种掺杂方式没有在P+集电区引入N型的杂质，故在集电区不会发生补偿效应。
[0024]参见图6，本发明实施例提供的通过中子束辐照形成N+截流子存储层，在图6中，IGBT漂移区200为第一导电类型，201为IGBT的栅极区域。低掺杂的第二导电类型区域202为IGBT基区。高掺杂的第一导电类型区域203为IGBT的发射区。IGBT的栅极区域201被绝缘层204包围。207为发射极金属，IGBT的发射区之间由发射极金属207连接。205为高掺杂浓度的第一导电类型区域，为IGBT的缓冲层。高掺杂浓度的第二导电类型区域206为IGBT的集电极。N+截流子存储层中的掺杂浓度可以通过调节中子束与半导体的相对位置和辐照的剂量而形成任何所需的浓度分布。由于这种掺杂方式没有在P—基区引入N型的杂质，故在集电区不会发生补偿效应。
[0025]子嬗变掺杂可以在其它工艺完成后再进行，也可以插入到某一个常规工艺之中进行，可以在对晶圆进行掺杂，也可以对芯片进行掺杂。
[0026]对于其它的半导体材料也可以通过某种适当的嬗变掺杂，比如高能光子辐照等进行侧向掺杂形成N+型的缓冲层或截流子存储层。对于P沟道的IGBT等器件，通过适当的嬗变掺杂也可以形成P+型的缓冲层或截流子存储层。
[0027]可用于各类功率器件的缓冲层，截流子存储层的形成。功率器件的半导体材料为硅、锗、碳化硅、金刚石、砷化镓或锑化铟的任一一种。可以形成N型的掺杂层，也可以形成P型的掺杂层。
[0028]本方案主要是用于制造PIN 二极管，VDMOS (垂直双扩散金属-氧化物半导体场效应晶体管)、IGBT (绝缘栅双极型晶体管)、IEGT (电子注入增强栅晶体管)器件的N+缓冲层或截流子存储层。本发明的优点如下:
[0029]1.嬗变掺杂所用的粒子束有很强的穿透能力非常强，而且粒子在硅片中的路径几乎是直线，在衬底几乎形成了 一致的掺杂分布。掺杂的区域分明，浓度可以精确控制。
[0030]2.可以形成距半导体表面任何深度的掺杂层。这个是离子注入或扩散难以实现的。
[0031]3.通过控制嬗变掺杂的位置和剂量，可以实现任何掺杂分布，从而优化器件的性倉泛。
[0032]4.侧向掺杂由于没有在其它地方引入杂质，故不会与其它地方相反类型的杂质发生补偿。
[0033]最后所应说明的是，以上【具体实施方式】仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
【权利要求】
1.一种功率器件缓冲层或截流子存储层的制备方法，其特征在于，通过中子嬗变掺杂将中子通过掩膜注入到衬底的单侧或者双侧或者通过光致嬗变掺杂将光子通过掩膜注入到衬底的单侧或者双侧，通过控制辐照剂量，使所述衬底形成具有特定浓度的缓冲层或截流子存储层。
2.根据权利要求1所述的制备方法，其特征在于，所述控制方法还包括通过中子嬗变掺杂将中子通过中子束扫描的方法注入到衬底的单侧或者双侧。
3.根据权利要求1所述的制备方法，其特征在于，所述功率器件为PIN二极管、VDMOS、IGBT或IEGT中的任——种。
4.根据权利要求1所述的制备方法，其特征在于，所述功率器件的半导体材料为硅、锗、碳化硅、金刚石、砷化镓或锑化铟的任一一种。
【文档编号】H01L21/261GK103681261SQ201210345386
【公开日】2014年3月26日 申请日期:2012年9月17日 优先权日:2012年9月17日
【发明者】张文亮, 朱阳军, 陆江, 谈景飞, 褚为利, 王波 申请人:中国科学院微电子研究所
最新回复(0)