一种半导体结构及其制作方法
一种半导体结构及其制作方法
【专利摘要】本发明实施例提供一种半导体结构及其制作方法，所述半导体结构包括：P型衬底；位于所述P型衬底之上的介质层；位于所述介质层之上的高k材料层；位于所述高k材料层之上的金属栅层；以及位于所述金属栅层之上的高功函数层，其中，所述高功函数层所用材料的功函数大于所述金属栅层所用材料的功函数。相对于现有技术中仅有金属栅层的半导体结构来说，本发明实施例提供的半导体结构中金属栅电极的功函数有明显增大，相应地，本发明实施例提供的半导体结构的阈值电压相对于现有技术中仅有金属栅层的半导体结构的阈值电压能够明显降低。
【专利说明】一种半导体结构及其制作方法
【技术领域】
[0001]本发明涉及半导体制造【技术领域】，具体涉及一种半导体结构及其制作方法。
【背景技术】
[0002]随着MOS器件特征尺寸越来越小，传统的采用SiO2栅介质和多晶硅栅电极来制作MOS器件的技术会造成越来越大的问题。在65nm及以下节点工艺中,采用SiO2栅介质会导致MOS器件的漏电流和功耗急剧增加；同时，由多晶硅栅电极所引起的多晶硅耗尽效应及过高的栅电阻等问题也变得越来越严重。
[0003]为了解决上述问题，通常采用高k材料和金属来替代传统的SiO2和多晶硅。据报道，采用高k材料栅介质后，MOS器件的漏电流可以降低为采用SiO2栅介质时的十分之一，但是，采用高k材料栅介质时MOS器件的阈值电压控制问题不容忽视。为了实现大的饱和电流，必须降低阈值电压。
【发明内容】
[0004]为降低器件的阈值电压，本发明实施例提供一种阈值电压较低的PMOS半导体结构及其制作方法。
[0005]为此，本发明实施例提供一种半导体结构，所述半导体结构包括:
[0006]P型衬底；
[0007]位于所述P型衬底之上的介质层；
[0008]位于所述介质层之上的高k材料层；
[0009]位于所述高k材料层之上的金属栅层；
[0010]以及位于所述金属栅层之上的高功函数层，其中，所述高功函数层所用材料的功函数大于所述金属栅层所用材料的功函数。
[0011]优选地，所述高功函数层包括一层或一层以上结构，至少一层所述结构所用材料的功函数大于所述金属栅层所用材料的功函数。
[0012]优选地,所述金属栅层的厚度为I至5nm。
[0013]优选地，所述高功函数层的厚度为2至15nm。
[0014]优选地，所述高功函数层采用钼，金，铍，铱，镍，钌或者掺杂氮或氧的TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC、TaSiC、HfSC、W、Mo 中的一种或者几种的组合。
[0015]优选地，所述金属栅层采用TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC、TaSiC、HfSiC、铱、镍、钌、钨、钥等中的一种或者几种的组合。
[0016]相应地，本发明实施例还提供一种半导体结构的制作方法，所述方法包括:
[0017]提供P型衬底；
[0018]在所述P型衬底上形成介质层；
[0019]在所述介质层之上沉积高k材料层；
[0020]在所述高k材料层之上制作金属栅层；[0021]在所述金属栅层之上形成高功函数层，其中所述高功函数层所用材料的功函数大于所述金属栅层所用材料的功函数。
[0022]优选地，所述金属栅层的厚度为I至5nm。
[0023]优选地，所述高功函数层的厚度为2至15nm。
[0024]优选地，所述高功函数层采用钼，金，铍，铱，镍，钌或者掺杂氮或氧的TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC、TaSiC、HfSiC、W、Mo 中的一种或者几种的组合。
[0025]优选地，所述在所述金属栅层之上形成高功函数层，包括:
[0026]在所述金属栅层之上形成第一高功函数层；
[0027]在所述第一高功函数层之上形成第二高功函数层；其中，所述第一高功函数层所用材料的功函数大于所述金属栅层所用材料的功函数，和/或，所述第二高功函数层所用材料的功函数大于所述金属栅层所用材料的功函数。
[0028]优选地，所述在所述金属栅层之上形成高功函数层包括:
[0029]在所述金属栅层之上形成伪高功函数层，在氮气或氧气气氛中对所述伪高功函数层进行退火处理或者采用离子注入方法向所述伪高功函数层内注入氮或氧，或者采用氮或氧等离子体轰击所述伪高功函数层，以使所述伪高功函数层转变为高功函数层。
[0030]优选地，所述金属栅层采用TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC、TaSiC、HfSiC、铱、镍、钌、钨、钥等中的一种或者几种的组合。
[0031]另外，本发明实施例还提供一种半导体结构的制作方法，所述方法包括:
[0032]提供P型衬底；
[0033]在所述P型衬底之上形成介质层；
[0034]在所述介质层之上沉积高k材料层；
[0035]在所述高k材料层之上制作金属栅层；
[0036]对所述金属栅层的上层部分掺杂氮或氧，以使所述金属栅层的上层部分的材料的功函数大于所述金属栅层的下层部分的材料的功函数。
[0037]优选地，所述金属栅层的厚度为3至20nm。
[0038]优选地，所述金属栅层的上层部分的厚度大于所述金属栅层的下层部分的厚度。
[0039]优选地，所述对所述金属栅层的上层部分掺杂氮或氧包括:
[0040]在氮气或氧气气氛中对所述金属栅层的上层部分进行退火处理，或者，采用离子注入向所述金属栅层的上层部分内注入氮或氧，或者用氮或氧等离子体轰击所述金属栅层的上层部分。
[0041]优选地，所述金属栅层采用TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC、TaSiC、HfSiC、铱、镍、钌、钨、钥等中的一种或者几种的组合。
[0042]本发明实施例提供的半导体结构，在金属栅层之上制作具有较高功函数的高功函数层，使包括金属栅层和高功函数层的金属栅电极整体的功函数增大；相对于现有技术中金属栅电极仅包括金属栅层的半导体结构来说，本发明实施例提供的半导体结构中金属栅电极的功函数有明显增大，相应地，本发明实施例提供的半导体结构的阈值电压相对于现有技术中仅有金属栅层的半导体结构的阈值电压能够明显降低。
【专利附图】
【附图说明】[0043]通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
[0044]图1是本发明实施例一的半导体结构的结构示意图；
[0045]图2是本发明实施例一的半导体结构对应的制作方法的流程图；
[0046]图3是本发明实施例二的半导体结构的结构示意图；
[0047]图4是图3所示的半导体结构的制作方法的流程图；
[0048]图5是本发明实施例三的半导体结构的制作方法的流程图；
[0049]图6是采用本发明实施例三的制作方法制作的半导体结构的结构示意图；
[0050]附图标记:
[0051]10-衬底，11-介质层，12-高k材料层，13-金属栅层，13_1_金属栅层的上层部分，13-2-金属栅层的下层部分，14-高功函数层，14-1-第一高功函数层，14-2-第二高功函数层，14’ -伪高功函数层。
【具体实施方式】
[0052]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0053]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
[0054]其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0055]MOS器件的阈值电压受多种因素影响，相应地，降低MOS器件的阈值电压可以有多种方式，例如调节金属栅电极的功函数等，对于PMOS器件来说，降低其阈值电压的一个有效的途径即为增大金属栅电极的功函数。为增大PMOS器件金属栅电极的功函数且不影响器件的正常工作，本申请的发明人提出一种半导体结构及该半导体结构的制作方法。
[0056]实施例一
[0057]为提供一种功函数较高的金属栅，本发明实施例提供一种半导体结构，图1示出了该半导体结构的结构示意图，该半导体结构包括:衬底10，依次位于衬底10之上的介质层11、高k材料层12、金属栅层13以及高功函数层14 ;其中，高功函数层14所用的材料的功函数大于金属栅层13所用的材料的功函数。
[0058]本发明实施例一中“之上”的含义可以是直接接触地位于上方，也可以是不直接接触地位于上方。
[0059]本发明实施例中的衬底10可以是任何的半导体材料，例如单晶硅、多晶硅、非晶硅、锗、硅锗、碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其他化合物半导体材料，其中，衬底10为P型衬底；
[0060]本发明实施例中的介质层11可以采用Si02、Si3N4、N20等，厚度可以在0.5?2nm之间，例如，当采用SiO2时，介质层11的厚度可以为0.7nm；[0061]本发明实施例中的高k材料层12采用高k电介质材料(即高介电常数材料)，例如可以是常用的 HfO2、Al2O3，也可以是 HfSiOx、HfON,HfAlOx、ZrO2、ZrSiOx、Ta2O5、La2O3、HfLaOx、LaAlOx, LaSiOx以及上述材料的氮化物或氮氧化物等；
[0062]本发明实施例中的金属栅层13可以采用TiN、TaN、MoN、HfN、TaAlN、MoAlN、HfAlN、TaC、HfC、TaSiC、HfSiC、铱(Ir)、镍(Ni)、钌(Ru)、钨(W)、钥(Mo)等中的一种或者几种的组合；金属栅层13的厚度可以在l、nm之间，例如可以为lnm、5nm或者3nm等；
[0063]本发明实施例中的高功函数层14可以采用掺杂氧的TiN、TaN, MoN, HfN, TaAlN,MoAlN, HfAlN, TaC、HfC, TaSiC、HfSiC、钨(W)、钥(Mo)，或者采用掺杂氮的 TiN、TaN, MoN、HfN, TaAIN、MoAIN、HfAIN、TaC、HfC, TaSiC、HfSiC、Ru、钨(W)、钥(Mo)，或者采用钼(Pt)，金(Au)，铍(Be)，铱(Ir)，镍(Ni)，钌(Ru)等；其中，高功函数层14所用材料的功函数可以大于或者等于4.67，更具体地可以大于或者等于5，例如可以为5.15 ;本发明实施例中的高功函数层14所用材料的功函数可以大于或者等于金属栅层13所用材料的功函数。其中，高功函数层14和金属栅层13构成金属栅电极。
[0064]本发明实施例中的高功函数层14与较薄的金属栅层13 (厚度在f 5nm之间)构成该半导体结构的金属栅电极，高功函数层14的加入使得金属栅电极整体的功函数层增大；另一方面，如果通过掺杂氮或氧从而制作高功函数层14，则在掺杂氮或氧的过程中也会向金属栅层13中引入一定量的氮或氧，从而能够增加金属栅层13的功函数，这样也能增大金属栅电极整体的功函数。
[0065]需要说明的是，本发明实施例中的高功函数层14可以仅仅为一层，也可以为包含多层的叠层结构，当为包含多层的叠层结构时，各层所采用的材料可以相同也可以不相同，但叠层结构中至少有一层结构所采用材料的功函数不小于金属栅层13所用材料的功函数。
[0066]通常，还可以在高功函数层14之上覆盖一层金属(如W、TiAl、TiN等)构成整个金属电极，鉴于这并非本发明的重点，在此不作详述，本领域技术人员可以在上述技术方案的基础上结合常用技术手段得到该结构。
[0067]本发明实施例提供的半导体结构，在金属栅层之上制作具有较高功函数的高功函数层，使包括金属栅层和高功函数层的金属栅电极整体的功函数增大；相对于现有技术中金属栅电极仅包括金属栅层的半导体结构来说，本发明实施例提供的半导体结构中金属栅电极的功函数有明显增大，相应地，本发明实施例提供的半导体结构的阈值电压相对于现有技术中仅有金属栅层的半导体结构的阈值电压能够明显降低。
[0068]相应地，本发明实施例一还提供一种图1所示的半导体结构的制作方法，图2示出了该方法的流程图，该方法包括:
[0069]步骤S201:提供衬底10 ;衬底10可以是任何的半导体材料，例如单晶硅、多晶硅、非晶娃、锗、娃锗、碳化娃、铺化铟、締化铅、砷化铟、磷化铟、砷化镓或铺化镓、合金半导体或其他化合物半导体材料，其中，衬底10为P型衬底。
[0070]步骤S202:在衬底10上形成介质层11 ;介质层11可以采用Si02、Si3N4、N20等，厚度可以在0.5?2nm之间，例如，当采用SiO2时，介质层11的厚度可以为0.7nm ；
[0071]具体地，可以采用自然氧化生长、热氧化生长制作该介质层11，例如可以采用分子束外延(Molecular Beam Epitaxy,MBE)或者原子层淀积(ALD)等方法形成介质层11 ;也可以将衬底10置于去离子水中一段时间在衬底10之上形成介质层11。
[0072]步骤S203:在介质层11之上淀积高k材料层12，其中高k材料层可以采用常用的!1?)2、六1203，也可以是^^0!￡、!1?)队!1伙10!￡、2102、2610!￡、丁&205、1^203、^1^0!￡、1^六10!￡、1^510!￡以及上述材料的氮化物或氮氧化物等；其中可以采用MBE、ALD或者溅射等方法制作该高k材料层12。
[0073]步骤S204:在高k材料层12之上制作金属栅层13 ;金属栅层13可以采用TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC, TaSiC、HfSiC、铱(Ir)、镍(Ni)、钌(Ru)、钨(W)、钥(Mo)等中的一种或者几种的组合；金属栅层13的厚度可以在f5nm之间，例如可以为lnm、5nm或者3nm等；
[0074]金属栅层13可以采用物理气相沉积(Phisical Vapor Deposition, PVD)、ALD或者溅射等方法制作，在一个具体示例中，金属栅层13可以采用ALD制作，金属栅层13的厚度可以为3nm。
[0075]步骤S205:在金属栅层13之上形成高功函数层14 ;高功函数层14的厚度可以为2~15nm，其中高功函数层14可以采用掺杂氧的TiN、TaN, MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC, TaSiC、HfSiC、钨(W)、钥(Mo)，或者采用掺杂氮的 TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC, TaSiC、HfSiC、Ru、钨(W)、钥(Mo)，或者采用钼(Pt)，金(Au)，铍(Be)，铱(Ir)，镍(Ni)，钌(Ru)等；材料中氮含量或者氧含量增加到一定程度能够提高材料的功函数，在本发明实施例中，材料中具体的氮含量或者氧含量的具体数值本领域可以依具体设计要求而定。[0076]具体地，高功函数层14可以采用PVD、CVD或者ALD等方法制作，该步骤可以仅包括在金属栅层13上淀积功函数较高的材料而无需后续处理直接形成高功函数层14 ;也可以包括首先在金属栅层13上淀积一伪高功函数层然后对该伪高功函数层进行后续处理使该材料层转变为高功函数层14，具体可以包括以下几种情况:
[0077]A、在金属栅层13上直接淀积功函数较高的钼(Pt),金(Au),铍(Be),铱(Ir),镍(Ni )，钌(Ru)等时，这些材料的功函数均大于或等于4.6，此时，无需对这些材料进行后续处理即可形成高功函数层14 ；
[0078]B、采用CVD或者金属有机化学气相淀积(MOCVD)方法在金属栅层13上淀积TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC, TaSiC、HfSiC、钨(W)、钥(Mo)等时，鉴于 CVD淀积工艺环境中存在碳或氧，MOCVD生长时环境中存在一定量的氧或氮，所以在淀积过程中会在所淀积的材料层中掺入一定量的碳，氧或氮，碳、氧或氮的加入使这些材料的功函数增加，因此，采用这些方法时也无需对淀积形成的材料层做进一步处理即可形成功函数较高的闻功函数层14 ；
[0079]另外，如果采用PVD方法在金属栅层13上淀积TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC, TaSiC、HfSiC、钨(W)、钥(Mo)等，可以在淀积过程中适当调高气体中氮气的比例，或者向腔室内通入一定量的氧气，这样，淀积而成的高功函数层14本身的功函数较高，无需后续处理；
[0080]C、采用ALD方法(淀积环境中没有碳、氧、氮等元素)在金属栅层13上淀积TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC, TaSiC、HfSiC、钨(W)、钥(Mo)等形成伪高功函数层14’时，鉴于这些材料本身的功函数不够高，因此需要对伪高功函数层14’做进一步处理以使这些材料转变为功函数较高的高功函数层14。具体可以按以下几种方法处理:
[0081]方法一:对形成伪高功函数层14’之后的半导体结构在氧气或者氮气气氛中退火，如可以采用普通退火工艺或者快速退火工艺，可以将半导体结构置于退火炉中退火或者在ALD设备内进行原位退火，这些可以依具体设计要求和工艺条件而定。例如可以在将半导体结构置于退火炉中30(T60(TC范围内退火IOiTlOmin，其中退火气氛为氮气或氧气或氮气与氧气的混合气；或者可以在ALD中对用于固定衬底的基座加热从而进行原位退火，例如温度可以在30(T60(TC ；
[0082]方法二:采用离子注入或者等离子体轰击方法对伪高功函数层14’进行处理，例如可以采用氮离子、氧离子或者碳离子注入，也可以采用含氮、氧或者碳的等离子体对伪高功函数层14’进行轰击。经过处理的伪高功函数层14’的材料的功函数增大，从而形成高功函数层14。
[0083]本发明实施例提供的半导体结构，在金属栅层之上制作具有较高功函数的高功函数层，使由金属栅层和高功函数层构成的金属栅电极具有较大的功函数；相对于现有技术中金属栅电极仅包括金属栅层的半导体结构来说，本发明实施例提供的半导体结构中金属栅电极的功函数明显增大，相应地，本发明实施例提供的半导体结构的阈值电压相对于现有技术中仅有金属栅层的半导体结构的阈值电压能够明显降低。
[0084]实施例二
[0085]本发明实施例二提供一种半导体结构，图3示出了该半导体结构的结构示意图，该半导体结构包括:
[0086]衬底10,依次位于衬底10之上的介质层11、高k材料层12、金属栅层13、第一高功函数层14-1以及第二高功函数层14-2，其中第一高功函数层14-1和第二高功函数层14-2构成高功函数层14，且第一高功函数层14-1和第二高功函数层14-2中至少有一层所用材料的功函数均大于金属栅层13所用材料的功函数。
[0087]在本发明实施例中，第一高功函数层14-1可以采用掺杂氧的TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC, TaSiC、HfSiC、钨(W)、钥(Mo)，或者采用掺杂氮的 TiN、TaN、MoN、HfN、TaAlN、MoAlN、HfAlN、TaC、HfC、TaSiC、HfSiC、钨(W)、钥(Mo)，或者采用钼(Pt)，金(Au)，铍(Be)，铱(Ir)，镍(Ni)，钌(Ru)等；第二高功函数层14_2也可以采用掺杂氧的TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC, TaSiC、HfSiC、Ru、钨(W)、钥(Mo)，或者采用掺杂氮的 TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC, TaSiC、HfSiC、Ru、钨(W)、钥(Mo)，或者采用钼(Pt)，金(Au)，铍(Be)，铱(Ir)，镍(Ni)，钌(Ru)等。
[0088]需要说明的是，本发明实施例中的第一高功函数层14-1和第二高功函数层14-2可以采用相同的材料，也可以采用不同的材料；另外，第一高功函数层14-1与第二高功函数层14-2的厚度可以相同，也可以不相同。在一个示例中，第一高功函数层14-1可以采用本身的功函数较高无需后续处理的材料，如Pt、Au、Be等，且第一高功函数层14-2的厚度可以较薄；第二高功函数层14-2可以采用本身的功函数不够高需要进行后续处理的材料，例如TaN、TiN、MoN等，且第二高功函数层14_2的厚度可以大于第一高功函数层14_1的厚度。
[0089]本发明实施例二中的第一高功函数层14-1能够防止在对第二高功函数层14-2进行后续处理时对金属栅层13造成影响，从而保护金属栅层13。[0090]相应地，本发明实施例二还提供一种上述半导体结构(即图3所示的结构)的制作方法，图4示出了该制作方法的流程图，该方法包括以下步骤:
[0091]步骤S401?步骤S404与实施例一中的步骤S201?步骤S204——对应，步骤S401?步骤S404可以参考步骤S20f步骤S204获知，在此不再赘述，以下仅介绍本发明实施例二中的制作方法与实施例一中的制作方法的不同之处:
[0092]步骤S405:在金属栅层13之上形成第一高功函数层14_1 ；
[0093]具体可以采用溅射、CVD、MOCVD, PVD等方法制作该第一高功函数层14_1:采用溅射时可以溅射钼(Pt)，金(Au)，铍(Be)，铱(Ir)，镍(Ni)，钌(Ru)等材料；采用CVD、MOCVD,PVD 等方法时可以选用 TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC, TaSiC、HfSiC、Ru、钨(W)、钥(Mo)等中的一种或者几种，只要在制作过程中选择性掺杂一定量的碳、氧或氮即可；
[0094]第一高功函数层14-1的厚度可以很薄,例如可以为0.5?2nm,如为0.5nm, Inm等。
[0095]步骤S406:在第一高功函数层14-1之上形成第二高功函数层14_2 ；
[0096]第二高功函数层14-2可以采用上述具有较高功函数的材料中的任意一种或者几种的组合，该第二高功函数层14-2可以是所选用材料本身即具有较高功函数，也可以对该层进行后续处理之后使其功函数增大:当第二高功函数层14-2采用钼(Pt)，金(Au)，铍(Be)，铱(Ir)，镍(Ni)，钌(Ru)等功函数较高的材料时，无需后续处理，当第二高功函数层 14-2 选用功函数不够高的 TiN、TaN、MoN、HfN、TaAIN、MoAIN、HFAIN、TaC、HfC, TaSiC、HfSiC、Ru、钨(W)、钥(Mo)等中的一种或者几种材料时，可以对该层进行后续处理以增大其功函数，具体处理方式可以参见本发明实施例一中的具体描述，在此不再赘述。
[0097]本发明实施例二的高功函数层包括相对较薄的第一高功函数层和相对较厚的第二高功函数层，一方面这种结构的高功函数层具有较高的功函数，因此增加了整个金属栅电极(金属栅电极包括金属栅层和高功函数层)的功函数；另一方面，相对较薄的第一高功函数层位于金属栅层和第二高功函数层之间，在对第二高功函数层进行后续处理时，第一高功函数层能够避免后续处理对金属栅层产生影响，保证半导体结构的稳定性。
[0098]需要说明的是，本发明实施例二仅介绍了高功函数层为包括第一高功函数层和第二高功函数层的双层结构；实际上，高功函数层也可以为包括第一高功函数层、第二高功函数层和第三高功函数层的三层结构，或者可以为包括第一高功函数层、第二高功函数层、第三高功函数层以及第四高功函数层的多层结构；其中，这些多层结构所采用的材料可以相同也可以不相同，其厚度可以相同也可以不相同，只要保证高功函数层整体的功函数大于金属栅层所用材料的功函数即可。本领域技术人员可以依具体要求适当改变高功函数层的具体结构，这些都应该包含在本发明的技术方案内。
[0099]实施例三
[0100]本发明实施例三提供一种半导体结构的制作方法，图5示出了该制作方法的流程图，该方法包括以下步骤:
[0101]步骤S501?步骤S503与实施例一中的步骤S201?步骤S203——对应，步骤S501?步骤S503可以参考步骤S20f步骤S203获知，在此不再赘述，以下仅介绍本发明实施例三中的制作方法与实施例一中的制作方法的不同之处:
[0102]步骤S504:在高k材料层12之上制作金属栅层13，其中金属栅层13的厚度大于传统工艺中金属栅层13的厚度，例如大于本发明实施例一和实施例二中的金属栅层13的厚度，可以为3?20nm,如可以为3nm、10nm、20nm等。
[0103]步骤S505:在金属栅层13的上层部分掺杂C、N或O。
[0104]本发明实施例三中，将金属栅层13分为上层部分13-1和下层部分13-2，参见图6所示，其中上层部分13-1和下层部分13-2的分界线见图6中的虚线，上层部分13-1和下层部分13-2的厚度可以相同也可以不相同，优选地上层部分13-1的厚度可以明显大于下层部分13-2的厚度(如图6所示)。
[0105]在金属栅层的上层部分13-1掺杂C、N或0，使得上层部分13-1的功函数增大，故而增加了整个金属栅层的功函数；而金属栅层13的下层部分13-2避免了该掺杂过程可能对高k材料层产生影响,从而对高k材料层起到保护作用。
[0106]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，本领域技术人员可以对上述实施例进行合理的组合和变形以得到其他技术方案。
[0107]虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【权利要求】
1.一种半导体结构，其特征在于，所述半导体结构包括: P型衬底； 位于所述P型衬底之上的介质层； 位于所述介质层之上的高k材料层； 位于所述高k材料层之上的金属栅层； 以及位于所述金属栅层之上的高功函数层，其中，所述高功函数层所用材料的功函数大于所述金属栅层所用材料的功函数。
2.根据权利要求1所述的半导体结构，其特征在于，所述高功函数层包括一层或一层以上结构，至少一层所述结构所用材料的功函数大于所述金属栅层所用材料的功函数。
3.根据权利要求1所述的半导体结构，其特征在于，所述金属栅层的厚度为I至5nm。
4.根据权利要求1所述的半导体结构，其特征在于，所述高功函数层的厚度为2至15nm。
5.根据权利要求1所述的半导体结构，其特征在于，所述高功函数层采用钼，金，铍，铱，镍，钌或者掺杂氮或氧的 TiN, TaN, MoN, HfN, TaAlN, MoAlN, HfAlN, TaC, HfC, TaSiC,HfSiC, W, Mo中的一种或者几种的组合。
6.根据权利要求1-5任一项所述的半导体结构，其特征在于，所述金属栅层采用TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC, HfC, TaSiC、HfSiC、铱、镍、钌、钨、钥等中的一种或者几种的组合。
7.一种半导体结构的制作方法，其特征在于，所述方法包括: 提供P型衬底； 在所述P型衬底上形成介质层； 在所述介质层之上沉积高k材料层； 在所述高k材料层之上制作金属栅层； 在所述金属栅层之上形成高功函数层，其中所述高功函数层所用材料的功函数大于所述金属栅层所用材料的功函数。
8.根据权利要求7所述的制作方法，其特征在于，所述金属栅层的厚度为I至5nm。
9.根据权利要求7所述的制作方法，其特征在于，所述高功函数层的厚度为2至15nm。
10.根据权利要求7所述的制作方法，其特征在于，所述高功函数层采用钼，金，铍，铱，镍，钌或者掺杂氮或氧的 TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC, HfC, TaSiC、HfSiC、W、Mo中的一种或者几种的组合。
11.根据权利要求7所述的制作方法，其特征在于，所述在所述金属栅层之上形成高功函数层，包括: 在所述金属栅层之上形成第一高功函数层； 在所述第一高功函数层之上形成第二高功函数层；其中，所述第一高功函数层所用材料的功函数大于所述金属栅层所用材料的功函数，和/或，所述第二高功函数层所用材料的功函数大于所述金属栅层所用材料的功函数。
12.根据权利要求7所述的制作方法，其特征在于，所述在所述金属栅层之上形成高功函数层包括: 在所述金属栅层之上形成伪高功函数层，在氮气或氧气气氛中对所述伪高功函数层进行退火处理或者采用离子注入方法向所述伪高功函数层内注入氮或氧，或者采用氮或氧等离子体轰击所述伪高功函数层，以使所述伪高功函数层转变为高功函数层。
13.根据权利要求7-12任一项所述的制作方法，其特征在于，所述金属栅层采用TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC、TaSiC、HfSiC、铱、镍、钌、钨、钥等中的一种或者几种的组合。
14.一种半导体结构的制作方法，其特征在于，所述方法包括: 提供P型衬底； 在所述P型衬底之上形成介质层； 在所述介质层之上沉积高k材料层； 在所述高k材料层之上制作金属栅层； 对所述金属栅层的上层部分掺杂氮或氧，以使所述金属栅层的上层部分的材料的功函数大于所述金属栅层的下层部分的材料的功函数。
15.根据权利要求14所述的制作方法，其特征在于，所述金属栅层的厚度为3至20nm。
16.根据权利要求14所述的制作方法，其特征在于，所述金属栅层的上层部分的厚度大于所述金属栅层的下层部分的厚度。
17.根据权利要求14所述的制作方法，其特征在于，所述对所述金属栅层的上层部分掺杂氮或氧包括: 在氮气或氧气气氛中对所述金属栅层的上层部分进行退火处理，或者，采用离子注入向所述金属栅层的上层部分内 注入氮或氧，或者用氮或氧等离子体轰击所述金属栅层的上层部分。
18.根据权利要求14-17任一项所述的制作方法，其特征在于，所述金属栅层采用TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC、TaSiC、HfSiC、铱、镍、钌、钨、钥等中的一种或者几种的组合。
【文档编号】H01L21/28GK103681802SQ201210348374
【公开日】2014年3月26日 申请日期:2012年9月18日 优先权日:2012年9月18日
【发明者】韩锴, 王晓磊, 王文武, 杨红, 马雪丽 申请人:中国科学院微电子研究所
【专利摘要】本发明实施例提供一种半导体结构及其制作方法，所述半导体结构包括：P型衬底；位于所述P型衬底之上的介质层；位于所述介质层之上的高k材料层；位于所述高k材料层之上的金属栅层；以及位于所述金属栅层之上的高功函数层，其中，所述高功函数层所用材料的功函数大于所述金属栅层所用材料的功函数。相对于现有技术中仅有金属栅层的半导体结构来说，本发明实施例提供的半导体结构中金属栅电极的功函数有明显增大，相应地，本发明实施例提供的半导体结构的阈值电压相对于现有技术中仅有金属栅层的半导体结构的阈值电压能够明显降低。
【专利说明】一种半导体结构及其制作方法
【技术领域】
[0001]本发明涉及半导体制造【技术领域】，具体涉及一种半导体结构及其制作方法。
【背景技术】
[0002]随着MOS器件特征尺寸越来越小，传统的采用SiO2栅介质和多晶硅栅电极来制作MOS器件的技术会造成越来越大的问题。在65nm及以下节点工艺中,采用SiO2栅介质会导致MOS器件的漏电流和功耗急剧增加；同时，由多晶硅栅电极所引起的多晶硅耗尽效应及过高的栅电阻等问题也变得越来越严重。
[0003]为了解决上述问题，通常采用高k材料和金属来替代传统的SiO2和多晶硅。据报道，采用高k材料栅介质后，MOS器件的漏电流可以降低为采用SiO2栅介质时的十分之一，但是，采用高k材料栅介质时MOS器件的阈值电压控制问题不容忽视。为了实现大的饱和电流，必须降低阈值电压。
【发明内容】
[0004]为降低器件的阈值电压，本发明实施例提供一种阈值电压较低的PMOS半导体结构及其制作方法。
[0005]为此，本发明实施例提供一种半导体结构，所述半导体结构包括:
[0006]P型衬底；
[0007]位于所述P型衬底之上的介质层；
[0008]位于所述介质层之上的高k材料层；
[0009]位于所述高k材料层之上的金属栅层；
[0010]以及位于所述金属栅层之上的高功函数层，其中，所述高功函数层所用材料的功函数大于所述金属栅层所用材料的功函数。
[0011]优选地，所述高功函数层包括一层或一层以上结构，至少一层所述结构所用材料的功函数大于所述金属栅层所用材料的功函数。
[0012]优选地,所述金属栅层的厚度为I至5nm。
[0013]优选地，所述高功函数层的厚度为2至15nm。
[0014]优选地，所述高功函数层采用钼，金，铍，铱，镍，钌或者掺杂氮或氧的TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC、TaSiC、HfSC、W、Mo 中的一种或者几种的组合。
[0015]优选地，所述金属栅层采用TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC、TaSiC、HfSiC、铱、镍、钌、钨、钥等中的一种或者几种的组合。
[0016]相应地，本发明实施例还提供一种半导体结构的制作方法，所述方法包括:
[0017]提供P型衬底；
[0018]在所述P型衬底上形成介质层；
[0019]在所述介质层之上沉积高k材料层；
[0020]在所述高k材料层之上制作金属栅层；[0021]在所述金属栅层之上形成高功函数层，其中所述高功函数层所用材料的功函数大于所述金属栅层所用材料的功函数。
[0022]优选地，所述金属栅层的厚度为I至5nm。
[0023]优选地，所述高功函数层的厚度为2至15nm。
[0024]优选地，所述高功函数层采用钼，金，铍，铱，镍，钌或者掺杂氮或氧的TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC、TaSiC、HfSiC、W、Mo 中的一种或者几种的组合。
[0025]优选地，所述在所述金属栅层之上形成高功函数层，包括:
[0026]在所述金属栅层之上形成第一高功函数层；
[0027]在所述第一高功函数层之上形成第二高功函数层；其中，所述第一高功函数层所用材料的功函数大于所述金属栅层所用材料的功函数，和/或，所述第二高功函数层所用材料的功函数大于所述金属栅层所用材料的功函数。
[0028]优选地，所述在所述金属栅层之上形成高功函数层包括:
[0029]在所述金属栅层之上形成伪高功函数层，在氮气或氧气气氛中对所述伪高功函数层进行退火处理或者采用离子注入方法向所述伪高功函数层内注入氮或氧，或者采用氮或氧等离子体轰击所述伪高功函数层，以使所述伪高功函数层转变为高功函数层。
[0030]优选地，所述金属栅层采用TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC、TaSiC、HfSiC、铱、镍、钌、钨、钥等中的一种或者几种的组合。
[0031]另外，本发明实施例还提供一种半导体结构的制作方法，所述方法包括:
[0032]提供P型衬底；
[0033]在所述P型衬底之上形成介质层；
[0034]在所述介质层之上沉积高k材料层；
[0035]在所述高k材料层之上制作金属栅层；
[0036]对所述金属栅层的上层部分掺杂氮或氧，以使所述金属栅层的上层部分的材料的功函数大于所述金属栅层的下层部分的材料的功函数。
[0037]优选地，所述金属栅层的厚度为3至20nm。
[0038]优选地，所述金属栅层的上层部分的厚度大于所述金属栅层的下层部分的厚度。
[0039]优选地，所述对所述金属栅层的上层部分掺杂氮或氧包括:
[0040]在氮气或氧气气氛中对所述金属栅层的上层部分进行退火处理，或者，采用离子注入向所述金属栅层的上层部分内注入氮或氧，或者用氮或氧等离子体轰击所述金属栅层的上层部分。
[0041]优选地，所述金属栅层采用TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC、TaSiC、HfSiC、铱、镍、钌、钨、钥等中的一种或者几种的组合。
[0042]本发明实施例提供的半导体结构，在金属栅层之上制作具有较高功函数的高功函数层，使包括金属栅层和高功函数层的金属栅电极整体的功函数增大；相对于现有技术中金属栅电极仅包括金属栅层的半导体结构来说，本发明实施例提供的半导体结构中金属栅电极的功函数有明显增大，相应地，本发明实施例提供的半导体结构的阈值电压相对于现有技术中仅有金属栅层的半导体结构的阈值电压能够明显降低。
【专利附图】
【附图说明】[0043]通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
[0044]图1是本发明实施例一的半导体结构的结构示意图；
[0045]图2是本发明实施例一的半导体结构对应的制作方法的流程图；
[0046]图3是本发明实施例二的半导体结构的结构示意图；
[0047]图4是图3所示的半导体结构的制作方法的流程图；
[0048]图5是本发明实施例三的半导体结构的制作方法的流程图；
[0049]图6是采用本发明实施例三的制作方法制作的半导体结构的结构示意图；
[0050]附图标记:
[0051]10-衬底，11-介质层，12-高k材料层，13-金属栅层，13_1_金属栅层的上层部分，13-2-金属栅层的下层部分，14-高功函数层，14-1-第一高功函数层，14-2-第二高功函数层，14’ -伪高功函数层。
【具体实施方式】
[0052]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0053]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
[0054]其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0055]MOS器件的阈值电压受多种因素影响，相应地，降低MOS器件的阈值电压可以有多种方式，例如调节金属栅电极的功函数等，对于PMOS器件来说，降低其阈值电压的一个有效的途径即为增大金属栅电极的功函数。为增大PMOS器件金属栅电极的功函数且不影响器件的正常工作，本申请的发明人提出一种半导体结构及该半导体结构的制作方法。
[0056]实施例一
[0057]为提供一种功函数较高的金属栅，本发明实施例提供一种半导体结构，图1示出了该半导体结构的结构示意图，该半导体结构包括:衬底10，依次位于衬底10之上的介质层11、高k材料层12、金属栅层13以及高功函数层14 ;其中，高功函数层14所用的材料的功函数大于金属栅层13所用的材料的功函数。
[0058]本发明实施例一中“之上”的含义可以是直接接触地位于上方，也可以是不直接接触地位于上方。
[0059]本发明实施例中的衬底10可以是任何的半导体材料，例如单晶硅、多晶硅、非晶硅、锗、硅锗、碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其他化合物半导体材料，其中，衬底10为P型衬底；
[0060]本发明实施例中的介质层11可以采用Si02、Si3N4、N20等，厚度可以在0.5?2nm之间，例如，当采用SiO2时，介质层11的厚度可以为0.7nm；[0061]本发明实施例中的高k材料层12采用高k电介质材料(即高介电常数材料)，例如可以是常用的 HfO2、Al2O3，也可以是 HfSiOx、HfON,HfAlOx、ZrO2、ZrSiOx、Ta2O5、La2O3、HfLaOx、LaAlOx, LaSiOx以及上述材料的氮化物或氮氧化物等；
[0062]本发明实施例中的金属栅层13可以采用TiN、TaN、MoN、HfN、TaAlN、MoAlN、HfAlN、TaC、HfC、TaSiC、HfSiC、铱(Ir)、镍(Ni)、钌(Ru)、钨(W)、钥(Mo)等中的一种或者几种的组合；金属栅层13的厚度可以在l、nm之间，例如可以为lnm、5nm或者3nm等；
[0063]本发明实施例中的高功函数层14可以采用掺杂氧的TiN、TaN, MoN, HfN, TaAlN,MoAlN, HfAlN, TaC、HfC, TaSiC、HfSiC、钨(W)、钥(Mo)，或者采用掺杂氮的 TiN、TaN, MoN、HfN, TaAIN、MoAIN、HfAIN、TaC、HfC, TaSiC、HfSiC、Ru、钨(W)、钥(Mo)，或者采用钼(Pt)，金(Au)，铍(Be)，铱(Ir)，镍(Ni)，钌(Ru)等；其中，高功函数层14所用材料的功函数可以大于或者等于4.67，更具体地可以大于或者等于5，例如可以为5.15 ;本发明实施例中的高功函数层14所用材料的功函数可以大于或者等于金属栅层13所用材料的功函数。其中，高功函数层14和金属栅层13构成金属栅电极。
[0064]本发明实施例中的高功函数层14与较薄的金属栅层13 (厚度在f 5nm之间)构成该半导体结构的金属栅电极，高功函数层14的加入使得金属栅电极整体的功函数层增大；另一方面，如果通过掺杂氮或氧从而制作高功函数层14，则在掺杂氮或氧的过程中也会向金属栅层13中引入一定量的氮或氧，从而能够增加金属栅层13的功函数，这样也能增大金属栅电极整体的功函数。
[0065]需要说明的是，本发明实施例中的高功函数层14可以仅仅为一层，也可以为包含多层的叠层结构，当为包含多层的叠层结构时，各层所采用的材料可以相同也可以不相同，但叠层结构中至少有一层结构所采用材料的功函数不小于金属栅层13所用材料的功函数。
[0066]通常，还可以在高功函数层14之上覆盖一层金属(如W、TiAl、TiN等)构成整个金属电极，鉴于这并非本发明的重点，在此不作详述，本领域技术人员可以在上述技术方案的基础上结合常用技术手段得到该结构。
[0067]本发明实施例提供的半导体结构，在金属栅层之上制作具有较高功函数的高功函数层，使包括金属栅层和高功函数层的金属栅电极整体的功函数增大；相对于现有技术中金属栅电极仅包括金属栅层的半导体结构来说，本发明实施例提供的半导体结构中金属栅电极的功函数有明显增大，相应地，本发明实施例提供的半导体结构的阈值电压相对于现有技术中仅有金属栅层的半导体结构的阈值电压能够明显降低。
[0068]相应地，本发明实施例一还提供一种图1所示的半导体结构的制作方法，图2示出了该方法的流程图，该方法包括:
[0069]步骤S201:提供衬底10 ;衬底10可以是任何的半导体材料，例如单晶硅、多晶硅、非晶娃、锗、娃锗、碳化娃、铺化铟、締化铅、砷化铟、磷化铟、砷化镓或铺化镓、合金半导体或其他化合物半导体材料，其中，衬底10为P型衬底。
[0070]步骤S202:在衬底10上形成介质层11 ;介质层11可以采用Si02、Si3N4、N20等，厚度可以在0.5?2nm之间，例如，当采用SiO2时，介质层11的厚度可以为0.7nm ；
[0071]具体地，可以采用自然氧化生长、热氧化生长制作该介质层11，例如可以采用分子束外延(Molecular Beam Epitaxy,MBE)或者原子层淀积(ALD)等方法形成介质层11 ;也可以将衬底10置于去离子水中一段时间在衬底10之上形成介质层11。
[0072]步骤S203:在介质层11之上淀积高k材料层12，其中高k材料层可以采用常用的!1?)2、六1203，也可以是^^0!￡、!1?)队!1伙10!￡、2102、2610!￡、丁&205、1^203、^1^0!￡、1^六10!￡、1^510!￡以及上述材料的氮化物或氮氧化物等；其中可以采用MBE、ALD或者溅射等方法制作该高k材料层12。
[0073]步骤S204:在高k材料层12之上制作金属栅层13 ;金属栅层13可以采用TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC, TaSiC、HfSiC、铱(Ir)、镍(Ni)、钌(Ru)、钨(W)、钥(Mo)等中的一种或者几种的组合；金属栅层13的厚度可以在f5nm之间，例如可以为lnm、5nm或者3nm等；
[0074]金属栅层13可以采用物理气相沉积(Phisical Vapor Deposition, PVD)、ALD或者溅射等方法制作，在一个具体示例中，金属栅层13可以采用ALD制作，金属栅层13的厚度可以为3nm。
[0075]步骤S205:在金属栅层13之上形成高功函数层14 ;高功函数层14的厚度可以为2~15nm，其中高功函数层14可以采用掺杂氧的TiN、TaN, MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC, TaSiC、HfSiC、钨(W)、钥(Mo)，或者采用掺杂氮的 TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC, TaSiC、HfSiC、Ru、钨(W)、钥(Mo)，或者采用钼(Pt)，金(Au)，铍(Be)，铱(Ir)，镍(Ni)，钌(Ru)等；材料中氮含量或者氧含量增加到一定程度能够提高材料的功函数，在本发明实施例中，材料中具体的氮含量或者氧含量的具体数值本领域可以依具体设计要求而定。[0076]具体地，高功函数层14可以采用PVD、CVD或者ALD等方法制作，该步骤可以仅包括在金属栅层13上淀积功函数较高的材料而无需后续处理直接形成高功函数层14 ;也可以包括首先在金属栅层13上淀积一伪高功函数层然后对该伪高功函数层进行后续处理使该材料层转变为高功函数层14，具体可以包括以下几种情况:
[0077]A、在金属栅层13上直接淀积功函数较高的钼(Pt),金(Au),铍(Be),铱(Ir),镍(Ni )，钌(Ru)等时，这些材料的功函数均大于或等于4.6，此时，无需对这些材料进行后续处理即可形成高功函数层14 ；
[0078]B、采用CVD或者金属有机化学气相淀积(MOCVD)方法在金属栅层13上淀积TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC, TaSiC、HfSiC、钨(W)、钥(Mo)等时，鉴于 CVD淀积工艺环境中存在碳或氧，MOCVD生长时环境中存在一定量的氧或氮，所以在淀积过程中会在所淀积的材料层中掺入一定量的碳，氧或氮，碳、氧或氮的加入使这些材料的功函数增加，因此，采用这些方法时也无需对淀积形成的材料层做进一步处理即可形成功函数较高的闻功函数层14 ；
[0079]另外，如果采用PVD方法在金属栅层13上淀积TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC, TaSiC、HfSiC、钨(W)、钥(Mo)等，可以在淀积过程中适当调高气体中氮气的比例，或者向腔室内通入一定量的氧气，这样，淀积而成的高功函数层14本身的功函数较高，无需后续处理；
[0080]C、采用ALD方法(淀积环境中没有碳、氧、氮等元素)在金属栅层13上淀积TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC, TaSiC、HfSiC、钨(W)、钥(Mo)等形成伪高功函数层14’时，鉴于这些材料本身的功函数不够高，因此需要对伪高功函数层14’做进一步处理以使这些材料转变为功函数较高的高功函数层14。具体可以按以下几种方法处理:
[0081]方法一:对形成伪高功函数层14’之后的半导体结构在氧气或者氮气气氛中退火，如可以采用普通退火工艺或者快速退火工艺，可以将半导体结构置于退火炉中退火或者在ALD设备内进行原位退火，这些可以依具体设计要求和工艺条件而定。例如可以在将半导体结构置于退火炉中30(T60(TC范围内退火IOiTlOmin，其中退火气氛为氮气或氧气或氮气与氧气的混合气；或者可以在ALD中对用于固定衬底的基座加热从而进行原位退火，例如温度可以在30(T60(TC ；
[0082]方法二:采用离子注入或者等离子体轰击方法对伪高功函数层14’进行处理，例如可以采用氮离子、氧离子或者碳离子注入，也可以采用含氮、氧或者碳的等离子体对伪高功函数层14’进行轰击。经过处理的伪高功函数层14’的材料的功函数增大，从而形成高功函数层14。
[0083]本发明实施例提供的半导体结构，在金属栅层之上制作具有较高功函数的高功函数层，使由金属栅层和高功函数层构成的金属栅电极具有较大的功函数；相对于现有技术中金属栅电极仅包括金属栅层的半导体结构来说，本发明实施例提供的半导体结构中金属栅电极的功函数明显增大，相应地，本发明实施例提供的半导体结构的阈值电压相对于现有技术中仅有金属栅层的半导体结构的阈值电压能够明显降低。
[0084]实施例二
[0085]本发明实施例二提供一种半导体结构，图3示出了该半导体结构的结构示意图，该半导体结构包括:
[0086]衬底10,依次位于衬底10之上的介质层11、高k材料层12、金属栅层13、第一高功函数层14-1以及第二高功函数层14-2，其中第一高功函数层14-1和第二高功函数层14-2构成高功函数层14，且第一高功函数层14-1和第二高功函数层14-2中至少有一层所用材料的功函数均大于金属栅层13所用材料的功函数。
[0087]在本发明实施例中，第一高功函数层14-1可以采用掺杂氧的TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC, TaSiC、HfSiC、钨(W)、钥(Mo)，或者采用掺杂氮的 TiN、TaN、MoN、HfN、TaAlN、MoAlN、HfAlN、TaC、HfC、TaSiC、HfSiC、钨(W)、钥(Mo)，或者采用钼(Pt)，金(Au)，铍(Be)，铱(Ir)，镍(Ni)，钌(Ru)等；第二高功函数层14_2也可以采用掺杂氧的TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC, TaSiC、HfSiC、Ru、钨(W)、钥(Mo)，或者采用掺杂氮的 TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC, TaSiC、HfSiC、Ru、钨(W)、钥(Mo)，或者采用钼(Pt)，金(Au)，铍(Be)，铱(Ir)，镍(Ni)，钌(Ru)等。
[0088]需要说明的是，本发明实施例中的第一高功函数层14-1和第二高功函数层14-2可以采用相同的材料，也可以采用不同的材料；另外，第一高功函数层14-1与第二高功函数层14-2的厚度可以相同，也可以不相同。在一个示例中，第一高功函数层14-1可以采用本身的功函数较高无需后续处理的材料，如Pt、Au、Be等，且第一高功函数层14-2的厚度可以较薄；第二高功函数层14-2可以采用本身的功函数不够高需要进行后续处理的材料，例如TaN、TiN、MoN等，且第二高功函数层14_2的厚度可以大于第一高功函数层14_1的厚度。
[0089]本发明实施例二中的第一高功函数层14-1能够防止在对第二高功函数层14-2进行后续处理时对金属栅层13造成影响，从而保护金属栅层13。[0090]相应地，本发明实施例二还提供一种上述半导体结构(即图3所示的结构)的制作方法，图4示出了该制作方法的流程图，该方法包括以下步骤:
[0091]步骤S401?步骤S404与实施例一中的步骤S201?步骤S204——对应，步骤S401?步骤S404可以参考步骤S20f步骤S204获知，在此不再赘述，以下仅介绍本发明实施例二中的制作方法与实施例一中的制作方法的不同之处:
[0092]步骤S405:在金属栅层13之上形成第一高功函数层14_1 ；
[0093]具体可以采用溅射、CVD、MOCVD, PVD等方法制作该第一高功函数层14_1:采用溅射时可以溅射钼(Pt)，金(Au)，铍(Be)，铱(Ir)，镍(Ni)，钌(Ru)等材料；采用CVD、MOCVD,PVD 等方法时可以选用 TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC, TaSiC、HfSiC、Ru、钨(W)、钥(Mo)等中的一种或者几种，只要在制作过程中选择性掺杂一定量的碳、氧或氮即可；
[0094]第一高功函数层14-1的厚度可以很薄,例如可以为0.5?2nm,如为0.5nm, Inm等。
[0095]步骤S406:在第一高功函数层14-1之上形成第二高功函数层14_2 ；
[0096]第二高功函数层14-2可以采用上述具有较高功函数的材料中的任意一种或者几种的组合，该第二高功函数层14-2可以是所选用材料本身即具有较高功函数，也可以对该层进行后续处理之后使其功函数增大:当第二高功函数层14-2采用钼(Pt)，金(Au)，铍(Be)，铱(Ir)，镍(Ni)，钌(Ru)等功函数较高的材料时，无需后续处理，当第二高功函数层 14-2 选用功函数不够高的 TiN、TaN、MoN、HfN、TaAIN、MoAIN、HFAIN、TaC、HfC, TaSiC、HfSiC、Ru、钨(W)、钥(Mo)等中的一种或者几种材料时，可以对该层进行后续处理以增大其功函数，具体处理方式可以参见本发明实施例一中的具体描述，在此不再赘述。
[0097]本发明实施例二的高功函数层包括相对较薄的第一高功函数层和相对较厚的第二高功函数层，一方面这种结构的高功函数层具有较高的功函数，因此增加了整个金属栅电极(金属栅电极包括金属栅层和高功函数层)的功函数；另一方面，相对较薄的第一高功函数层位于金属栅层和第二高功函数层之间，在对第二高功函数层进行后续处理时，第一高功函数层能够避免后续处理对金属栅层产生影响，保证半导体结构的稳定性。
[0098]需要说明的是，本发明实施例二仅介绍了高功函数层为包括第一高功函数层和第二高功函数层的双层结构；实际上，高功函数层也可以为包括第一高功函数层、第二高功函数层和第三高功函数层的三层结构，或者可以为包括第一高功函数层、第二高功函数层、第三高功函数层以及第四高功函数层的多层结构；其中，这些多层结构所采用的材料可以相同也可以不相同，其厚度可以相同也可以不相同，只要保证高功函数层整体的功函数大于金属栅层所用材料的功函数即可。本领域技术人员可以依具体要求适当改变高功函数层的具体结构，这些都应该包含在本发明的技术方案内。
[0099]实施例三
[0100]本发明实施例三提供一种半导体结构的制作方法，图5示出了该制作方法的流程图，该方法包括以下步骤:
[0101]步骤S501?步骤S503与实施例一中的步骤S201?步骤S203——对应，步骤S501?步骤S503可以参考步骤S20f步骤S203获知，在此不再赘述，以下仅介绍本发明实施例三中的制作方法与实施例一中的制作方法的不同之处:
[0102]步骤S504:在高k材料层12之上制作金属栅层13，其中金属栅层13的厚度大于传统工艺中金属栅层13的厚度，例如大于本发明实施例一和实施例二中的金属栅层13的厚度，可以为3?20nm,如可以为3nm、10nm、20nm等。
[0103]步骤S505:在金属栅层13的上层部分掺杂C、N或O。
[0104]本发明实施例三中，将金属栅层13分为上层部分13-1和下层部分13-2，参见图6所示，其中上层部分13-1和下层部分13-2的分界线见图6中的虚线，上层部分13-1和下层部分13-2的厚度可以相同也可以不相同，优选地上层部分13-1的厚度可以明显大于下层部分13-2的厚度(如图6所示)。
[0105]在金属栅层的上层部分13-1掺杂C、N或0，使得上层部分13-1的功函数增大，故而增加了整个金属栅层的功函数；而金属栅层13的下层部分13-2避免了该掺杂过程可能对高k材料层产生影响,从而对高k材料层起到保护作用。
[0106]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，本领域技术人员可以对上述实施例进行合理的组合和变形以得到其他技术方案。
[0107]虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【权利要求】
1.一种半导体结构，其特征在于，所述半导体结构包括: P型衬底； 位于所述P型衬底之上的介质层； 位于所述介质层之上的高k材料层； 位于所述高k材料层之上的金属栅层； 以及位于所述金属栅层之上的高功函数层，其中，所述高功函数层所用材料的功函数大于所述金属栅层所用材料的功函数。
2.根据权利要求1所述的半导体结构，其特征在于，所述高功函数层包括一层或一层以上结构，至少一层所述结构所用材料的功函数大于所述金属栅层所用材料的功函数。
3.根据权利要求1所述的半导体结构，其特征在于，所述金属栅层的厚度为I至5nm。
4.根据权利要求1所述的半导体结构，其特征在于，所述高功函数层的厚度为2至15nm。
5.根据权利要求1所述的半导体结构，其特征在于，所述高功函数层采用钼，金，铍，铱，镍，钌或者掺杂氮或氧的 TiN, TaN, MoN, HfN, TaAlN, MoAlN, HfAlN, TaC, HfC, TaSiC,HfSiC, W, Mo中的一种或者几种的组合。
6.根据权利要求1-5任一项所述的半导体结构，其特征在于，所述金属栅层采用TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC, HfC, TaSiC、HfSiC、铱、镍、钌、钨、钥等中的一种或者几种的组合。
7.一种半导体结构的制作方法，其特征在于，所述方法包括: 提供P型衬底； 在所述P型衬底上形成介质层； 在所述介质层之上沉积高k材料层； 在所述高k材料层之上制作金属栅层； 在所述金属栅层之上形成高功函数层，其中所述高功函数层所用材料的功函数大于所述金属栅层所用材料的功函数。
8.根据权利要求7所述的制作方法，其特征在于，所述金属栅层的厚度为I至5nm。
9.根据权利要求7所述的制作方法，其特征在于，所述高功函数层的厚度为2至15nm。
10.根据权利要求7所述的制作方法，其特征在于，所述高功函数层采用钼，金，铍，铱，镍，钌或者掺杂氮或氧的 TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC, HfC, TaSiC、HfSiC、W、Mo中的一种或者几种的组合。
11.根据权利要求7所述的制作方法，其特征在于，所述在所述金属栅层之上形成高功函数层，包括: 在所述金属栅层之上形成第一高功函数层； 在所述第一高功函数层之上形成第二高功函数层；其中，所述第一高功函数层所用材料的功函数大于所述金属栅层所用材料的功函数，和/或，所述第二高功函数层所用材料的功函数大于所述金属栅层所用材料的功函数。
12.根据权利要求7所述的制作方法，其特征在于，所述在所述金属栅层之上形成高功函数层包括: 在所述金属栅层之上形成伪高功函数层，在氮气或氧气气氛中对所述伪高功函数层进行退火处理或者采用离子注入方法向所述伪高功函数层内注入氮或氧，或者采用氮或氧等离子体轰击所述伪高功函数层，以使所述伪高功函数层转变为高功函数层。
13.根据权利要求7-12任一项所述的制作方法，其特征在于，所述金属栅层采用TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC、TaSiC、HfSiC、铱、镍、钌、钨、钥等中的一种或者几种的组合。
14.一种半导体结构的制作方法，其特征在于，所述方法包括: 提供P型衬底； 在所述P型衬底之上形成介质层； 在所述介质层之上沉积高k材料层； 在所述高k材料层之上制作金属栅层； 对所述金属栅层的上层部分掺杂氮或氧，以使所述金属栅层的上层部分的材料的功函数大于所述金属栅层的下层部分的材料的功函数。
15.根据权利要求14所述的制作方法，其特征在于，所述金属栅层的厚度为3至20nm。
16.根据权利要求14所述的制作方法，其特征在于，所述金属栅层的上层部分的厚度大于所述金属栅层的下层部分的厚度。
17.根据权利要求14所述的制作方法，其特征在于，所述对所述金属栅层的上层部分掺杂氮或氧包括: 在氮气或氧气气氛中对所述金属栅层的上层部分进行退火处理，或者，采用离子注入向所述金属栅层的上层部分内 注入氮或氧，或者用氮或氧等离子体轰击所述金属栅层的上层部分。
18.根据权利要求14-17任一项所述的制作方法，其特征在于，所述金属栅层采用TiN、TaN、MoN、HfN、TaAIN、MoAIN、HfAIN、TaC、HfC、TaSiC、HfSiC、铱、镍、钌、钨、钥等中的一种或者几种的组合。
【文档编号】H01L21/28GK103681802SQ201210348374
【公开日】2014年3月26日 申请日期:2012年9月18日 优先权日:2012年9月18日
【发明者】韩锴, 王晓磊, 王文武, 杨红, 马雪丽 申请人:中国科学院微电子研究所
最新回复(0)