层叠封装结构及其制作方法
层叠封装结构及其制作方法
【专利摘要】本发明提供一种层叠封装结构的制作方法，包括步骤：提供封装体，所述封装体包括第一封装器件及压合于该第一封装器件的连接基板，该连接基板设有多个第一导电孔，每个第一导电孔远离该第一封装器件的端面形成有导电膏；在所述连接基板远离该第一封装器件的一侧设置第二封装器件，从而构成一个堆叠结构；固化每个第一导电孔上的导电膏，使得第二封装器件焊接在所述连接基板远离该第一封装器件的一侧，形成一个层叠封装结构。本发明还涉及一种采用上述方法形成的层叠封装结构。
【专利说明】层叠封装结构及其制作方法
【技术领域】
[0001]本发明涉及一种半导体封装技术,特别涉及一种层叠封装(package-on-package,POP)结构及其制作方法。
【背景技术】
[0002]随着半导体器件尺寸的不断减小，具有半导体器件的层叠封装结构也逐渐地备受关注。层叠封装结构一般通过层叠制作方法制成。在传统的层叠制作方法中，为了实现高密度集成及小面积安装，通常通过直径为200微米至300微米的焊球将上下两个封装器件电连接。然而，直径为200微米至300微米的焊球不仅体积较大，而且容易产生裂纹，因此，不仅使得下封装器件上与锡球对应的焊盘的体积也较大，进而难以缩小层叠封装结构的体积，而且降低了层叠封装结构的成品率及可靠性。
【发明内容】
[0003]本发明提供一种可靠性较高的层叠封装结构及其制作方法。
[0004]一种层叠封装结构的制作方法，包括步骤:提供一个封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘，所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔，所述绝缘基材具有相对的第一表面及第二表面，所述第一表面与第一电路载板的一侧表面粘结为一体，每个第一导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成，多个第一导电孔与多个第一焊盘一一对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每个第一导电孔靠近该第二表面的端面上均形成有导电膏；在所述连接基板的第二表面一侧设置一个第二封装器件，从而构成一个堆叠结构，所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片，所述第二电路载板具有暴露出的多个第二焊盘，所述多个第二焊盘也与多个第一导电孔一一对应，且每个第二焊盘均靠近与其对应的第一导电孔上的导电膏；以及固化每个第一导电孔上的导电膏，使得每个第二焊盘通过固化的导电膏焊接在与其对应的一个第一导电孔的一端，从而使得第二封装器件焊接在所述连接基板远离该第一电路载板一侧，形成一个层叠封装结构。
[0005]一种层叠封装结构的制作方法，包括步骤:提供一个封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片和第三半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘及多个第三焊盘，所述多个第一焊盘及多个第三焊盘暴露于所述第一电路载板的同一侧，所述多个第一焊盘与所述第三半导体芯片电性相连，所述多个第三焊盘与所述第三半导体芯片电性相连，所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔和多个第二导电孔，所述绝缘基材具有相对的第一表面及第二表面，所述第一表面与第一电路载板的一侧表面粘结为一体，所述多个第二导电孔围绕多个第一导电孔，所述多个第一导电孔及多个第二导电孔中的每个导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成，每个第二导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第二通孔制成，多个第一导电孔与多个第一焊盘一一对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每个第一导电孔靠近该第二表面的端面上均形成有导电膏，多个第二导电孔与多个第三焊盘一一对应，且每个第二导电孔靠近该第一表面的一端均和相应的第三焊盘相接触且电连接，每个第二导电孔靠近该第二表面的端面上均形成有导电膏；在所述连接基板的第二表面一侧设置一个第二封装器件，从而构成一个堆叠结构，所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片，所述第二电路载板具有暴露出的多个第二焊盘及多个第四焊盘，多个第二焊盘及多个第四焊盘暴露于所述第二电路载板的同一侧，所述多个第二焊盘与多个第一导电孔一一对应，且每个第二焊盘均靠近与其对应的第一导电孔上的导电膏，所述多个第四焊盘与多个第二导电孔一一对应，且每个第四焊盘均靠近与其对应的第二导电孔上的导电膏；以及固化所述多个第一导电孔及多个第二导电孔中的每个导电柱上的导电膏，使得每个第二焊盘通过固化的导电膏焊接在与其对应的一个第一导电孔的一端，每个第四焊盘通过固化的导电膏焊接在与其对应的第二导电孔的一端，从而使得第二封装器件焊接在所述连接基板远离该第一电路载板一侧，形成一个层叠封装结构。
[0006]一种层叠封装结构包括封装体及第二封装器件。所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板。所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片。所述第一电路载板具有暴露出的多个第一焊盘。所述多个第一焊盘与所述第一半导体芯片电性相连。所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔。所述绝缘基材具有相对的第一表面及第二表面。所述第一表面与第一电路载板的多个第一焊盘一侧表面粘结为一体。每个第一导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成。多个第一导电孔与多个第一焊盘一一对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接。每个第一导电孔靠近该第二表面的端面上均形成有导电膏。所述第二封装器件包括第二电路载板及构装在第二电路载板上的第二半导体芯片。所述第二电路载板具有多个第二焊盘。所述多个第二焊盘也与所述多个第一导电孔一一对应，且每个第二焊盘均通过相应的第一导电孔上的导电膏焊接在与其对应的一个第一导电孔靠近所述第二表面的一端，从而使得第二封装器件焊接在连接基板的第二表面一侧。
[0007]—种层叠封装结构封装体及第二封装器件。所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板。所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片和第三半导体芯片。所述第一电路载板具有暴露出的多个第一焊盘及多个第三焊盘，所述多个第一焊盘及多个第三焊盘暴露于所述第一电路载板的同一侧，且多个第三焊盘围绕多个第一焊盘。所述多个第一焊盘与所述第一半导体芯片电性相连。所述多个第三焊盘与所述第三半导体芯片电性相连。所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔和多个第二导电孔。所述绝缘基材具有相对的第一表面及第二表面。所述第一表面与第一电路载板的多个第一焊盘一侧表面粘结为一体。所述多个第二导电孔围绕多个第一导电孔。所述多个第一导电孔及多个第二导电孔中的每个导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成，每个第二导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第二通孔制成。多个第一导电孔与多个第一焊盘一一对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接。每个第一导电孔靠近该第二表面的端面上均形成有导电膏。多个第二导电孔与多个第三焊盘一一对应，且每个第二导电孔靠近该第一表面的一端均和相应的第三焊盘相接触且电连接。每个第二导电孔靠近该第二表面的端面上均形成有导电膏。所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片。所述第二电路载板具有暴露出的多个第二焊盘及多个第四焊盘。多个第二焊盘及多个第四焊盘暴露于所述第二电路载板的同一侧。所述多个第二焊盘与多个第一导电孔一一对应，且每个第二焊盘均通过相应的第一导电孔上的导电膏焊接在与其对应的一个第一导电孔靠近所述第二表面的一端。所述多个第四焊盘与多个第二导电孔一一对应，且每个第四焊盘均通过相应的第二导电孔上的导电膏焊接在与其对应的一个第二导电孔靠近所述第二表面的一端，从而使得第二封装器件焊接在连接基板的第二表面一侧。
[0008]采用上述方法形成的层叠封装结构中，第一封装器件与所述第二封装器件通过所述连接基板连接为一体。所述连接基板压合于所述第一封装器件。所述连接基板与第二封装器件之间通过设于连接基板内的第一导电孔及第二导电孔上的导电膏相连，并未通过焊球相连，从而，提高了层叠封装结构的成品率及可靠性。
【专利附图】
【附图说明】
[0009]图1为本技术方案实施例提供的第一电路基板的剖面示意图。
[0010]图2为在图1所示的第一电路基板上压合一个绝缘基材后的剖面示意图。
[0011]图3为在图2所示的绝缘基材上形成多个第一通孔及多个第二通孔后的剖面示意图。
[0012]图4为电镀图3所示的多个第一通孔及多个第二通孔中每个通孔的的孔壁以形成多个第一导电孔及多个第二导电孔后的剖面示意图。
[0013]图5为在图4所示的多个第一导电孔及多个第二导电孔中的每个导电孔内填充树脂后的剖面示意图。
[0014]图6为在图5所示的每个导电孔远离所述第一电路载板的端面均形成一个导电帽后的剖面示意图。
[0015]图7为在图6所示的每个导电帽上印刷导电膏后的剖面示意图。
[0016]图8为在图7所示的第一电路载板远离所述绝缘基材的表面构装第一半导体芯片及第三半导体芯片，并设置第一封装胶体后所形成的具有第一封装器件的封装体的剖面示意图。
[0017]图9为本技术方案实施例提供的第二封装器件的剖面示意图。
[0018]图10为在图8所示的封装体远离所述第一电路载板一侧设置一个图9所示的第二封装器件后所形成的堆叠结构的剖面示意图。[0019]图11为对图9所示的堆叠结构进行回焊处理后所获得的层叠封装结构的剖面示意图。
[0020]
【权利要求】
1.一种层叠封装结构的制作方法，包括步骤: 提供一个封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘，所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔，所述绝缘基材具有相对的第一表面及第二表面，所述第一表面与第一电路载板的一侧表面粘结为一体，每个第一导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成，多个第一导电孔与多个第一焊盘一一对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每个第一导电孔靠近该第二表面的端面上均形成有导电膏； 在所述连接基板的第二表面一侧设置一个第二封装器件，从而构成一个堆叠结构，所述第二封装器件 包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片，所述第二电路载板具有暴露出的多个第二焊盘，所述多个第二焊盘也与多个第一导电孔一一对应，且每个第二焊盘均靠近与其对应的第一导电孔上的导电膏；以及 固化每个第一导电孔上的导电膏，使得每个第二焊盘通过固化的导电膏焊接在与其对应的一个第一导电孔的一端，从而使得第二封装器件焊接在所述连接基板远离该第一电路载板一侧，形成一个层叠封装结构。
2.如权利要求1所述的层叠封装结构的制作方法，其特征在于:所述封装体的形成方法包括步骤: 提供所述第一电路载板； 在所述第一电路载板的多个第一焊盘一侧压合一个绝缘基材层，以形成所述绝缘基材，所述绝缘基材的第一表面与所述第一电路载板的多个第一焊盘一侧表面粘结为一体； 采用激光钻孔工艺在所述绝缘基材中形成多个所述第一通孔，多个所述第一通孔与多个第一焊盘一一对应，且每个所述第一通孔均贯穿所述第一表面及第二表面，以暴露出相应的一个第一焊盘； 通过在每个所述第一通孔的孔壁沉积导电材料层的方式或者通过在每个所述第一通孔内填充导电膏的方式，将多个所述第一通孔制成多个所述第一导电孔； 采用印刷工艺在每个第一导电孔靠近所述第二表面的端面上均印刷导电膏；以及 通过打线结合技术、表面贴装技术或者覆晶封装技术将所述第一半导体芯片构装于所述第一电路载板远离所述连接基板一侧，以获得具有所述第一封装器件的封装体。
3.如权利要求2所述的层叠封装结构的制作方法，其特征在于，当通过在每个第一通孔的孔壁沉积导电材料层的方式将所述多个第一通孔制成所述多个第一导电孔时，在将所述多个第一通孔制成所述多个第一导电孔之后，在采用印刷工艺在每个第一导电孔的两端印刷锡膏之前，所述封装体的形成方法还包括步骤:采用树脂填孔工艺在每个所述第一导电孔内填充塞孔树脂；以及采用电镀工艺在每个填充有塞孔树脂的第一导电孔的两端分别沉积形成第一导电帽；当采用印刷工艺在每个第一导电孔的两端印刷锡膏时，所述锡膏印刷于所述第一导电帽表面。
4.如权利要求3所述的层叠封装结构的制作方法，其特征在于，在采用树脂填孔工艺在每个所述第一导电孔内填充塞孔树脂之后，在采用印刷工艺在每个第一导电孔靠近所述第二表面的端面上均印刷导电膏之前，所述封装体的形成方法还包括采用电镀工艺在每个填充有塞孔树脂的第一导电孔靠近所述第二表面的一端均沉积形成一个第一导电帽；当采用印刷工艺在每个第一导电孔靠近所述第二表面的端面上印刷导电膏时，所述导电膏印刷于所述第一导电帽表面。
5.如权利要求4所述的层叠封装结构的制作方法，其特征在于，当通过在每个第一通孔的孔壁沉积所述导电材料层的方式将所述多个第一通孔制成所述多个第一导电孔时，所述第一导电材料层还延伸于所述第二表面形成一个第一孔环部，所述第一导电孔的第一导电帽沉积于所述塞孔树脂表面以及所述第一孔环部表面。
6.如权利要求2所述的层叠封装结构的制作方法，其特征在于，所述第一半导体芯片及多个第一焊盘分别位于所述第一电路载板的相对两侧；所述第一电路载板还具有暴露出的多个第一电性接触垫，多个第一电性接触垫与多个第一焊盘分别位于所述第一电路载板的相对两侧，且多个第一电性接触垫围绕所述第一半导体芯片，多个第一电性接触垫与多个第一焊盘一一对应，每个第一电性接触垫通过一个第一导电孔与相应的第一焊盘电性相连，所述第一半导体芯片构装于所述第一电路载板时，所述第一半导体芯片通过多个第一电性接触垫与所述第一电路载板电性相连。
7.如权利要求2所述的层叠封装结构的制作方法，其特征在于，将所述第一半导体芯片构装于所述第一电路载板远离所述连接基板一侧之后，还在所述第一电路载板上形成覆盖所述第一半导体芯片的第一封装胶体，以保护第一半导体芯片。
8.如权利要求1所述的层叠封装结构的制作方法，其特征在于，所述绝缘基材还开设有一个收容通孔，所述收容通孔贯穿所述绝缘基材的第一表面及第二表面，所述多个第一导电孔围绕所述收容通孔；所述第二半导体芯片和所述多个第二焊盘位于所述第二电路载板的同一侧，且所述多个第二焊盘围绕所述第二半导体芯片，在所述连接基板的第二表面一侧设置所述第二封装器件从而构成所述堆叠结构时，使得所述第二半导体芯片收容于所述收容通孔中。
9.如权利要求1所述的层叠封装结构的制作方法，其特征在于，所述第二封装器件还包括覆盖所述第二半导体芯片的第二封装胶体，所述第二封装胶体的横截面积大于第二半导体芯片的横截面积，小于所述第二电路载板的横截面积，且小于或者等于所述收容通孔的横截面积。
10.一种层叠封装结构的制作方法，包括步骤: 提供一个封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片和第三半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘及多个第三焊盘，所述多个第一焊盘及多个第三焊盘暴露于所述第一电路载板的同一侧，所述多个第一焊盘与所述第三半导体芯片电性相连，所述多个第三焊盘与所述第三半导体芯片电性相连，所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔和多个第二导电孔，所述绝缘基材具有相对的第一表面及第二表面，所述第一表面与第一电路载板的一侧表面粘结为一体，所述多个第二导电孔围绕多个第一导电孔，所述多个第一导电孔及多个第二导电孔中的每个导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成，每个第二导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第二通孔制成，多个第一导电孔与多个第一焊盘一一对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每个第一导电孔靠近该第二表面的端面上均形成有导电膏，多个第二导电孔与多个第三焊盘一一对应，且每个第二导电孔靠近该第一表面的一端均和相应的第三焊盘相接触且电连接，每个第二导电孔靠近该第二表面的端面上均形成有导电膏； 在所述连接基板的第二表面一侧设置一个第二封装器件，从而构成一个堆叠结构，所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片，所述第二电路载板具有暴露出的多个第二焊盘及多个第四焊盘，多个第二焊盘及多个第四焊盘暴露于所述第二电路载板的同一侧，所述多个第二焊盘与多个第一导电孔一一对应，且每个第二焊盘均靠近与其对应的第一导电孔上的导电膏，所述多个第四焊盘与多个第二导电孔一一对应，且每个第四焊盘均靠近与其对应的第二导电孔上的导电膏；以及 固化所述多个第一导电孔及多个第二导电孔中的每个导电柱上的导电膏，使得每个第二焊盘通过固化的导电膏焊接在与其对应的一个第一导电孔的一端，每个第四焊盘通过固化的导电膏焊接在与其对应的第二导电孔的一端，从而使得第二封装器件焊接在所述连接基板远离该第一电路载板一侧，形成一个层叠封装结构。
11.如权利要求10所述的层叠封装结构的制作方法，其特征在于，所述第一半导体芯片和所述多个第一焊盘位于所述第一电路载板的相对两侧，所述第一半导体芯片位于所述第三半导体芯片和所述第一电路载板之间，所述封装体的形成方法包括步骤: 提供所述第一电路载板； 在所述第一电路载板的多个第一焊盘一侧压合所述绝缘基材，所述绝缘基材的第一表面与所述第一电路载板的多个第一焊盘一侧表面粘结为一体； 采用激光钻孔工艺在所述绝缘基材中形成多个所述第一通孔及多个所述第二通孔，多个所述第二通孔围绕多个所述第一通孔，多个所述第一通孔与多个所述第一焊盘一一对应，且每个所述第一通孔均贯穿所述第一表面及第二表面，以暴露出相应的一个第一焊盘，多个所述第二通孔与多个所述第三焊盘一一对应，且多个所述第二通孔中每个所述第二通孔均贯穿所述第一表面及第二表`面，以暴露出相应的一个所述第三焊盘； 通过在每个所述第一通孔的孔壁沉积第一导电材料层的方式及每个所述第二通孔的孔壁沉积第二导电材料层的方式，将所述多个第一通孔制成所述多个第一导电孔，将所述多个第二通孔制成所述多个第二导电孔； 采用树脂填孔工艺在多个第一导电孔及多个第二导电孔中的每个导电孔内均填充塞孔树脂； 采用印刷工艺在多个第一导电孔及多个第二导电孔中的每个导电孔靠近所述第二表面的端面上均印刷导电膏；以及 通过打线结合技术、表面贴装技术或者覆晶封装技术将所述第一半导体芯片及第二半导体芯片构装于所述第一电路载板远离所述连接基板一侧，且使得所述第一半导体芯片位于所述第一电路载板及第三半导体芯片之间，以获得具有所述第一封装器件的封装体。
12.如权利要求11所述的层叠封装结构的制作方法，其特征在于，在采用树脂填孔工艺在多个第一导电孔及多个第二导电孔中的每个导电孔内填充塞孔树脂之后，在采用印刷工艺在多个第一导电孔及多个第二导电孔中的每个导电孔靠近所述第二表面的端面上均印刷导电膏之前，所述封装体的形成方法还包括采用电镀工艺在每个填充有塞孔树脂的第一导电孔靠近所述第二表面的一端均沉积形成一个第一导电帽，米用电镀工艺在每个填充有塞孔树脂的第二导电孔靠近所述第二表面的一端均沉积形成一个第二导电帽；当采用印刷工艺在多个第一导电孔中的每个第一导电孔靠近所述第二表面的端面上印刷导电膏时，所述导电膏印刷于所述第一导电帽表面，当采用印刷工艺在多个第二导电孔中的每个第二导电孔靠近所述第二表面的端面上印刷导电膏时，所述导电膏印刷于所述第二导电帽表面。
13.如权利要求12所述的层叠封装结构的制作方法，其特征在于，当通过在每个第一通孔的孔壁沉积第一导电材料层的方式将所述多个第一通孔制成所述多个第一导电孔时，所述第一导电材料层还延伸于所述第二表面形成一个第一孔环部，所述第一导电孔的第一导电帽沉积于所述塞孔树脂表面以及所述第一孔环部表面；当通过在每个第二通孔的孔壁沉积第二导电材料层的方式将所述多个第二通孔制成所述多个第二导电孔时，所述第二导电材料层还延伸于所述第二表面形成一个第二孔环部，所述第二导电孔的第二导电帽沉积于所述塞孔树脂表面以及所述第二孔环部表面。
14.如权利要求10所述的层叠封装结构的制作方法，其特征在于，所述第一封装器件还包括覆盖所述第一半导体芯片的第一封装胶体，所述第一封装胶体的横截面积与第一电路载板的横截面积相同，所述第一半导体芯片和所述多个第一焊盘位于第一电路载板的相对两侧。
15.如权利要求10所述的层叠封装结构的制作方法，其特征在于，所述第一半导体芯片位于所述第三半导体芯片和所述第一电路载板之间，所述第一半导体芯片和所述多个第一焊盘位于第一电路载板的相对两侧，所述多个第二焊盘围绕所述多个第一焊盘；所述绝缘基材还开设有一个收容通孔，所述收容通孔贯穿所述第一表面及第二表面，所述多个第一导电孔围绕所述收容通孔，所述多个第二导电孔围绕所述多个第一导电孔；所述第二半导体芯片、所述多个第二焊盘及所述多个第四焊盘位于第二电路载板的同一侧，且所述多个第二焊盘、所述多个第四焊盘均围绕所述第二半导体芯片，所述多个第四焊盘围绕所述多个第二焊盘；在所述连接基板的第二表面一侧设置所述第二封装器件从而构成所述堆叠结构时，使得所述第二半导体芯片收容于所述收容通孔中。
16.如权利要求15所述的层叠封装结构的制作方法，其特征在于，所述第二封装器件还包括覆盖所述第二半导体芯片的第二封装胶体，所述第二封装胶体的横截面积大于第二半导体芯片的横截面积，小于所述第二电路载板的横截面积，且小于或者等于所述收容通孔的横截面积。
17.—种层叠封装结构,其包括: 封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘，所述多个第一焊盘与所述第一半导体芯片电性相连，所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔，所述绝缘基材具有相对的第一表面及第二表面，所述第一表面与第一电路载板的一侧表面粘结为一体，每个第一导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成，多个第一导电孔与多个第一焊盘一一对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每个第一导电孔靠近该第二表面的端面上均形成有导电膏；以及 第二封装器件，所述第二封装器件包括第二电路载板及构装在第二电路载板上的第二半导体芯片，所述第二电路载板具有多个第二焊盘，所述多个第二焊盘也与所述多个第一导电孔一一对应，且每个第二焊盘均通过相应的第一导电孔上的导电膏焊接在与其对应的一个第一导电孔靠近所述第二表面的一端，从而使得第二封装器件焊接在连接基板的第二表面一侧。
18.如权利要求17所述的层叠封装结构，其特征在于，所述第一封装器件还包括覆盖所述第一半导体芯片的第一封装胶体，所述第一封装胶体的横截面积与第一电路载板的横截面积相同，所述第一半导体芯片和所述多个第一焊盘位于第一电路载板的相对两侧。
19.如权利要求17所述的层叠封装结构，其特征在于，所述绝缘基材内开设有一个收容通孔，所述收容通孔贯穿所述第一表面及第二表面，所述多个第一导电孔围绕所述收容通孔；所述第二半导体芯片和所述多个第二焊盘位于第二电路载板的同一侧，所述第二半导体芯片收容于所述收容通孔中，所述多个第二焊盘围绕所述第二半导体芯片。
20.如权利要求19所述的层叠封装结构，其特征在于，所述第二封装器件还包括覆盖所述第二半导体芯片的第二封装胶体，所述第二封装胶体的横截面积大于第二半导体芯片的横截面积，小于所述第二电路载板的横截面积，且小于或者等于所述收容通孔的横截面积。
21.—种层叠封装结构,其包括: 封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片和第三半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘及多个第三焊盘，所述多个第一焊盘及多个第三焊盘暴露于所述第一电路载板的同一侧，且多个第三焊盘围绕多个第一焊盘，所述多个第一焊盘 与所述第一半导体芯片电性相连，所述多个第三焊盘与所述第三半导体芯片电性相连，所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔和多个第二导电孔，所述绝缘基材具有相对的第一表面及第二表面，所述第一表面与第一电路载板的一侧表面粘结为一体，所述多个第二导电孔围绕多个第一导电孔，所述多个第一导电孔及多个第二导电孔中的每个导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成，每个第二导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第二通孔制成，多个第一导电孔与多个第一焊盘对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每个第一导电孔靠近该第二表面的端面上均形成有导电膏，多个第二导电孔与多个第三焊盘一一对应，且每个第二导电孔靠近该第一表面的一端均和相应的第三焊盘相接触且电连接，每个第二导电孔靠近该第二表面的端面上均形成有导电膏；以及 第二封装器件，所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片，所述第二电路载板具有暴露出的多个第二焊盘及多个第四焊盘，多个第二焊盘及多个第四焊盘暴露于所述第二电路载板的同一侧，所述多个第二焊盘与多个第一导电孔一一对应，且每个第二焊盘均通过相应的第一导电孔上的导电膏焊接在与其对应的一个第一导电孔靠近所述第二表面的一端，所述多个第四焊盘与多个第二导电孔一一对应，且每个第四焊盘均通过相应的第二导电孔上的导电膏焊接在与其对应的一个第二导电孔靠近所述第二表面的一端，从而使得第二封装器件焊接在连接基板的第二表面一侧。
22.如权利要求21所述的层叠封装结构，其特征在于，所述绝缘基材内开设有一个收容通孔，所述收容通孔贯穿所述第一表面及第二表面，所述多个第一导电孔围绕所述收容通孔；所述第二半导体芯片和所述多个第二焊盘位于第二电路载板的同一侧，所述第二半导体芯片收容于所述收容通孔中，所述多个第二焊盘围绕所述第二半导体芯片。
23.如权利要求22所述的层叠封装结构，其特征在于，所述第二封装器件还包括覆盖所述第二半导体芯片的第二封装胶体，所述第二封装胶体的横截面积大于第二半导体芯片的横截面积，小于所述第二电路载板的横截面积，且小于或者等于所述收容通孔的横截面积。
24.如权利要求21所述的层叠封装结构，其特征在于，所述第一封装器件还包括覆盖所述第一半导体芯片的第一封装胶体，所述第一封装胶体的横截面积与第一电路载板的横截面积相同，所述第一半导体芯片和所述多个第一焊盘位于第一电路载板的相对两侧。
【文档编号】H01L23/498GK103681359SQ201210348480
【公开日】2014年3月26日 申请日期:2012年9月19日 优先权日:2012年9月19日
【发明者】李泰求 申请人:宏启胜精密电子(秦皇岛)有限公司, 臻鼎科技股份有限公司
【专利摘要】本发明提供一种层叠封装结构的制作方法，包括步骤：提供封装体，所述封装体包括第一封装器件及压合于该第一封装器件的连接基板，该连接基板设有多个第一导电孔，每个第一导电孔远离该第一封装器件的端面形成有导电膏；在所述连接基板远离该第一封装器件的一侧设置第二封装器件，从而构成一个堆叠结构；固化每个第一导电孔上的导电膏，使得第二封装器件焊接在所述连接基板远离该第一封装器件的一侧，形成一个层叠封装结构。本发明还涉及一种采用上述方法形成的层叠封装结构。
【专利说明】层叠封装结构及其制作方法
【技术领域】
[0001]本发明涉及一种半导体封装技术,特别涉及一种层叠封装(package-on-package,POP)结构及其制作方法。
【背景技术】
[0002]随着半导体器件尺寸的不断减小，具有半导体器件的层叠封装结构也逐渐地备受关注。层叠封装结构一般通过层叠制作方法制成。在传统的层叠制作方法中，为了实现高密度集成及小面积安装，通常通过直径为200微米至300微米的焊球将上下两个封装器件电连接。然而，直径为200微米至300微米的焊球不仅体积较大，而且容易产生裂纹，因此，不仅使得下封装器件上与锡球对应的焊盘的体积也较大，进而难以缩小层叠封装结构的体积，而且降低了层叠封装结构的成品率及可靠性。
【发明内容】
[0003]本发明提供一种可靠性较高的层叠封装结构及其制作方法。
[0004]一种层叠封装结构的制作方法，包括步骤:提供一个封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘，所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔，所述绝缘基材具有相对的第一表面及第二表面，所述第一表面与第一电路载板的一侧表面粘结为一体，每个第一导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成，多个第一导电孔与多个第一焊盘一一对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每个第一导电孔靠近该第二表面的端面上均形成有导电膏；在所述连接基板的第二表面一侧设置一个第二封装器件，从而构成一个堆叠结构，所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片，所述第二电路载板具有暴露出的多个第二焊盘，所述多个第二焊盘也与多个第一导电孔一一对应，且每个第二焊盘均靠近与其对应的第一导电孔上的导电膏；以及固化每个第一导电孔上的导电膏，使得每个第二焊盘通过固化的导电膏焊接在与其对应的一个第一导电孔的一端，从而使得第二封装器件焊接在所述连接基板远离该第一电路载板一侧，形成一个层叠封装结构。
[0005]一种层叠封装结构的制作方法，包括步骤:提供一个封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片和第三半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘及多个第三焊盘，所述多个第一焊盘及多个第三焊盘暴露于所述第一电路载板的同一侧，所述多个第一焊盘与所述第三半导体芯片电性相连，所述多个第三焊盘与所述第三半导体芯片电性相连，所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔和多个第二导电孔，所述绝缘基材具有相对的第一表面及第二表面，所述第一表面与第一电路载板的一侧表面粘结为一体，所述多个第二导电孔围绕多个第一导电孔，所述多个第一导电孔及多个第二导电孔中的每个导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成，每个第二导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第二通孔制成，多个第一导电孔与多个第一焊盘一一对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每个第一导电孔靠近该第二表面的端面上均形成有导电膏，多个第二导电孔与多个第三焊盘一一对应，且每个第二导电孔靠近该第一表面的一端均和相应的第三焊盘相接触且电连接，每个第二导电孔靠近该第二表面的端面上均形成有导电膏；在所述连接基板的第二表面一侧设置一个第二封装器件，从而构成一个堆叠结构，所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片，所述第二电路载板具有暴露出的多个第二焊盘及多个第四焊盘，多个第二焊盘及多个第四焊盘暴露于所述第二电路载板的同一侧，所述多个第二焊盘与多个第一导电孔一一对应，且每个第二焊盘均靠近与其对应的第一导电孔上的导电膏，所述多个第四焊盘与多个第二导电孔一一对应，且每个第四焊盘均靠近与其对应的第二导电孔上的导电膏；以及固化所述多个第一导电孔及多个第二导电孔中的每个导电柱上的导电膏，使得每个第二焊盘通过固化的导电膏焊接在与其对应的一个第一导电孔的一端，每个第四焊盘通过固化的导电膏焊接在与其对应的第二导电孔的一端，从而使得第二封装器件焊接在所述连接基板远离该第一电路载板一侧，形成一个层叠封装结构。
[0006]一种层叠封装结构包括封装体及第二封装器件。所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板。所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片。所述第一电路载板具有暴露出的多个第一焊盘。所述多个第一焊盘与所述第一半导体芯片电性相连。所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔。所述绝缘基材具有相对的第一表面及第二表面。所述第一表面与第一电路载板的多个第一焊盘一侧表面粘结为一体。每个第一导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成。多个第一导电孔与多个第一焊盘一一对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接。每个第一导电孔靠近该第二表面的端面上均形成有导电膏。所述第二封装器件包括第二电路载板及构装在第二电路载板上的第二半导体芯片。所述第二电路载板具有多个第二焊盘。所述多个第二焊盘也与所述多个第一导电孔一一对应，且每个第二焊盘均通过相应的第一导电孔上的导电膏焊接在与其对应的一个第一导电孔靠近所述第二表面的一端，从而使得第二封装器件焊接在连接基板的第二表面一侧。
[0007]—种层叠封装结构封装体及第二封装器件。所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板。所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片和第三半导体芯片。所述第一电路载板具有暴露出的多个第一焊盘及多个第三焊盘，所述多个第一焊盘及多个第三焊盘暴露于所述第一电路载板的同一侧，且多个第三焊盘围绕多个第一焊盘。所述多个第一焊盘与所述第一半导体芯片电性相连。所述多个第三焊盘与所述第三半导体芯片电性相连。所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔和多个第二导电孔。所述绝缘基材具有相对的第一表面及第二表面。所述第一表面与第一电路载板的多个第一焊盘一侧表面粘结为一体。所述多个第二导电孔围绕多个第一导电孔。所述多个第一导电孔及多个第二导电孔中的每个导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成，每个第二导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第二通孔制成。多个第一导电孔与多个第一焊盘一一对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接。每个第一导电孔靠近该第二表面的端面上均形成有导电膏。多个第二导电孔与多个第三焊盘一一对应，且每个第二导电孔靠近该第一表面的一端均和相应的第三焊盘相接触且电连接。每个第二导电孔靠近该第二表面的端面上均形成有导电膏。所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片。所述第二电路载板具有暴露出的多个第二焊盘及多个第四焊盘。多个第二焊盘及多个第四焊盘暴露于所述第二电路载板的同一侧。所述多个第二焊盘与多个第一导电孔一一对应，且每个第二焊盘均通过相应的第一导电孔上的导电膏焊接在与其对应的一个第一导电孔靠近所述第二表面的一端。所述多个第四焊盘与多个第二导电孔一一对应，且每个第四焊盘均通过相应的第二导电孔上的导电膏焊接在与其对应的一个第二导电孔靠近所述第二表面的一端，从而使得第二封装器件焊接在连接基板的第二表面一侧。
[0008]采用上述方法形成的层叠封装结构中，第一封装器件与所述第二封装器件通过所述连接基板连接为一体。所述连接基板压合于所述第一封装器件。所述连接基板与第二封装器件之间通过设于连接基板内的第一导电孔及第二导电孔上的导电膏相连，并未通过焊球相连，从而，提高了层叠封装结构的成品率及可靠性。
【专利附图】
【附图说明】
[0009]图1为本技术方案实施例提供的第一电路基板的剖面示意图。
[0010]图2为在图1所示的第一电路基板上压合一个绝缘基材后的剖面示意图。
[0011]图3为在图2所示的绝缘基材上形成多个第一通孔及多个第二通孔后的剖面示意图。
[0012]图4为电镀图3所示的多个第一通孔及多个第二通孔中每个通孔的的孔壁以形成多个第一导电孔及多个第二导电孔后的剖面示意图。
[0013]图5为在图4所示的多个第一导电孔及多个第二导电孔中的每个导电孔内填充树脂后的剖面示意图。
[0014]图6为在图5所示的每个导电孔远离所述第一电路载板的端面均形成一个导电帽后的剖面示意图。
[0015]图7为在图6所示的每个导电帽上印刷导电膏后的剖面示意图。
[0016]图8为在图7所示的第一电路载板远离所述绝缘基材的表面构装第一半导体芯片及第三半导体芯片，并设置第一封装胶体后所形成的具有第一封装器件的封装体的剖面示意图。
[0017]图9为本技术方案实施例提供的第二封装器件的剖面示意图。
[0018]图10为在图8所示的封装体远离所述第一电路载板一侧设置一个图9所示的第二封装器件后所形成的堆叠结构的剖面示意图。[0019]图11为对图9所示的堆叠结构进行回焊处理后所获得的层叠封装结构的剖面示意图。
[0020]
【权利要求】
1.一种层叠封装结构的制作方法，包括步骤: 提供一个封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘，所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔，所述绝缘基材具有相对的第一表面及第二表面，所述第一表面与第一电路载板的一侧表面粘结为一体，每个第一导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成，多个第一导电孔与多个第一焊盘一一对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每个第一导电孔靠近该第二表面的端面上均形成有导电膏； 在所述连接基板的第二表面一侧设置一个第二封装器件，从而构成一个堆叠结构，所述第二封装器件 包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片，所述第二电路载板具有暴露出的多个第二焊盘，所述多个第二焊盘也与多个第一导电孔一一对应，且每个第二焊盘均靠近与其对应的第一导电孔上的导电膏；以及 固化每个第一导电孔上的导电膏，使得每个第二焊盘通过固化的导电膏焊接在与其对应的一个第一导电孔的一端，从而使得第二封装器件焊接在所述连接基板远离该第一电路载板一侧，形成一个层叠封装结构。
2.如权利要求1所述的层叠封装结构的制作方法，其特征在于:所述封装体的形成方法包括步骤: 提供所述第一电路载板； 在所述第一电路载板的多个第一焊盘一侧压合一个绝缘基材层，以形成所述绝缘基材，所述绝缘基材的第一表面与所述第一电路载板的多个第一焊盘一侧表面粘结为一体； 采用激光钻孔工艺在所述绝缘基材中形成多个所述第一通孔，多个所述第一通孔与多个第一焊盘一一对应，且每个所述第一通孔均贯穿所述第一表面及第二表面，以暴露出相应的一个第一焊盘； 通过在每个所述第一通孔的孔壁沉积导电材料层的方式或者通过在每个所述第一通孔内填充导电膏的方式，将多个所述第一通孔制成多个所述第一导电孔； 采用印刷工艺在每个第一导电孔靠近所述第二表面的端面上均印刷导电膏；以及 通过打线结合技术、表面贴装技术或者覆晶封装技术将所述第一半导体芯片构装于所述第一电路载板远离所述连接基板一侧，以获得具有所述第一封装器件的封装体。
3.如权利要求2所述的层叠封装结构的制作方法，其特征在于，当通过在每个第一通孔的孔壁沉积导电材料层的方式将所述多个第一通孔制成所述多个第一导电孔时，在将所述多个第一通孔制成所述多个第一导电孔之后，在采用印刷工艺在每个第一导电孔的两端印刷锡膏之前，所述封装体的形成方法还包括步骤:采用树脂填孔工艺在每个所述第一导电孔内填充塞孔树脂；以及采用电镀工艺在每个填充有塞孔树脂的第一导电孔的两端分别沉积形成第一导电帽；当采用印刷工艺在每个第一导电孔的两端印刷锡膏时，所述锡膏印刷于所述第一导电帽表面。
4.如权利要求3所述的层叠封装结构的制作方法，其特征在于，在采用树脂填孔工艺在每个所述第一导电孔内填充塞孔树脂之后，在采用印刷工艺在每个第一导电孔靠近所述第二表面的端面上均印刷导电膏之前，所述封装体的形成方法还包括采用电镀工艺在每个填充有塞孔树脂的第一导电孔靠近所述第二表面的一端均沉积形成一个第一导电帽；当采用印刷工艺在每个第一导电孔靠近所述第二表面的端面上印刷导电膏时，所述导电膏印刷于所述第一导电帽表面。
5.如权利要求4所述的层叠封装结构的制作方法，其特征在于，当通过在每个第一通孔的孔壁沉积所述导电材料层的方式将所述多个第一通孔制成所述多个第一导电孔时，所述第一导电材料层还延伸于所述第二表面形成一个第一孔环部，所述第一导电孔的第一导电帽沉积于所述塞孔树脂表面以及所述第一孔环部表面。
6.如权利要求2所述的层叠封装结构的制作方法，其特征在于，所述第一半导体芯片及多个第一焊盘分别位于所述第一电路载板的相对两侧；所述第一电路载板还具有暴露出的多个第一电性接触垫，多个第一电性接触垫与多个第一焊盘分别位于所述第一电路载板的相对两侧，且多个第一电性接触垫围绕所述第一半导体芯片，多个第一电性接触垫与多个第一焊盘一一对应，每个第一电性接触垫通过一个第一导电孔与相应的第一焊盘电性相连，所述第一半导体芯片构装于所述第一电路载板时，所述第一半导体芯片通过多个第一电性接触垫与所述第一电路载板电性相连。
7.如权利要求2所述的层叠封装结构的制作方法，其特征在于，将所述第一半导体芯片构装于所述第一电路载板远离所述连接基板一侧之后，还在所述第一电路载板上形成覆盖所述第一半导体芯片的第一封装胶体，以保护第一半导体芯片。
8.如权利要求1所述的层叠封装结构的制作方法，其特征在于，所述绝缘基材还开设有一个收容通孔，所述收容通孔贯穿所述绝缘基材的第一表面及第二表面，所述多个第一导电孔围绕所述收容通孔；所述第二半导体芯片和所述多个第二焊盘位于所述第二电路载板的同一侧，且所述多个第二焊盘围绕所述第二半导体芯片，在所述连接基板的第二表面一侧设置所述第二封装器件从而构成所述堆叠结构时，使得所述第二半导体芯片收容于所述收容通孔中。
9.如权利要求1所述的层叠封装结构的制作方法，其特征在于，所述第二封装器件还包括覆盖所述第二半导体芯片的第二封装胶体，所述第二封装胶体的横截面积大于第二半导体芯片的横截面积，小于所述第二电路载板的横截面积，且小于或者等于所述收容通孔的横截面积。
10.一种层叠封装结构的制作方法，包括步骤: 提供一个封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片和第三半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘及多个第三焊盘，所述多个第一焊盘及多个第三焊盘暴露于所述第一电路载板的同一侧，所述多个第一焊盘与所述第三半导体芯片电性相连，所述多个第三焊盘与所述第三半导体芯片电性相连，所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔和多个第二导电孔，所述绝缘基材具有相对的第一表面及第二表面，所述第一表面与第一电路载板的一侧表面粘结为一体，所述多个第二导电孔围绕多个第一导电孔，所述多个第一导电孔及多个第二导电孔中的每个导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成，每个第二导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第二通孔制成，多个第一导电孔与多个第一焊盘一一对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每个第一导电孔靠近该第二表面的端面上均形成有导电膏，多个第二导电孔与多个第三焊盘一一对应，且每个第二导电孔靠近该第一表面的一端均和相应的第三焊盘相接触且电连接，每个第二导电孔靠近该第二表面的端面上均形成有导电膏； 在所述连接基板的第二表面一侧设置一个第二封装器件，从而构成一个堆叠结构，所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片，所述第二电路载板具有暴露出的多个第二焊盘及多个第四焊盘，多个第二焊盘及多个第四焊盘暴露于所述第二电路载板的同一侧，所述多个第二焊盘与多个第一导电孔一一对应，且每个第二焊盘均靠近与其对应的第一导电孔上的导电膏，所述多个第四焊盘与多个第二导电孔一一对应，且每个第四焊盘均靠近与其对应的第二导电孔上的导电膏；以及 固化所述多个第一导电孔及多个第二导电孔中的每个导电柱上的导电膏，使得每个第二焊盘通过固化的导电膏焊接在与其对应的一个第一导电孔的一端，每个第四焊盘通过固化的导电膏焊接在与其对应的第二导电孔的一端，从而使得第二封装器件焊接在所述连接基板远离该第一电路载板一侧，形成一个层叠封装结构。
11.如权利要求10所述的层叠封装结构的制作方法，其特征在于，所述第一半导体芯片和所述多个第一焊盘位于所述第一电路载板的相对两侧，所述第一半导体芯片位于所述第三半导体芯片和所述第一电路载板之间，所述封装体的形成方法包括步骤: 提供所述第一电路载板； 在所述第一电路载板的多个第一焊盘一侧压合所述绝缘基材，所述绝缘基材的第一表面与所述第一电路载板的多个第一焊盘一侧表面粘结为一体； 采用激光钻孔工艺在所述绝缘基材中形成多个所述第一通孔及多个所述第二通孔，多个所述第二通孔围绕多个所述第一通孔，多个所述第一通孔与多个所述第一焊盘一一对应，且每个所述第一通孔均贯穿所述第一表面及第二表面，以暴露出相应的一个第一焊盘，多个所述第二通孔与多个所述第三焊盘一一对应，且多个所述第二通孔中每个所述第二通孔均贯穿所述第一表面及第二表`面，以暴露出相应的一个所述第三焊盘； 通过在每个所述第一通孔的孔壁沉积第一导电材料层的方式及每个所述第二通孔的孔壁沉积第二导电材料层的方式，将所述多个第一通孔制成所述多个第一导电孔，将所述多个第二通孔制成所述多个第二导电孔； 采用树脂填孔工艺在多个第一导电孔及多个第二导电孔中的每个导电孔内均填充塞孔树脂； 采用印刷工艺在多个第一导电孔及多个第二导电孔中的每个导电孔靠近所述第二表面的端面上均印刷导电膏；以及 通过打线结合技术、表面贴装技术或者覆晶封装技术将所述第一半导体芯片及第二半导体芯片构装于所述第一电路载板远离所述连接基板一侧，且使得所述第一半导体芯片位于所述第一电路载板及第三半导体芯片之间，以获得具有所述第一封装器件的封装体。
12.如权利要求11所述的层叠封装结构的制作方法，其特征在于，在采用树脂填孔工艺在多个第一导电孔及多个第二导电孔中的每个导电孔内填充塞孔树脂之后，在采用印刷工艺在多个第一导电孔及多个第二导电孔中的每个导电孔靠近所述第二表面的端面上均印刷导电膏之前，所述封装体的形成方法还包括采用电镀工艺在每个填充有塞孔树脂的第一导电孔靠近所述第二表面的一端均沉积形成一个第一导电帽，米用电镀工艺在每个填充有塞孔树脂的第二导电孔靠近所述第二表面的一端均沉积形成一个第二导电帽；当采用印刷工艺在多个第一导电孔中的每个第一导电孔靠近所述第二表面的端面上印刷导电膏时，所述导电膏印刷于所述第一导电帽表面，当采用印刷工艺在多个第二导电孔中的每个第二导电孔靠近所述第二表面的端面上印刷导电膏时，所述导电膏印刷于所述第二导电帽表面。
13.如权利要求12所述的层叠封装结构的制作方法，其特征在于，当通过在每个第一通孔的孔壁沉积第一导电材料层的方式将所述多个第一通孔制成所述多个第一导电孔时，所述第一导电材料层还延伸于所述第二表面形成一个第一孔环部，所述第一导电孔的第一导电帽沉积于所述塞孔树脂表面以及所述第一孔环部表面；当通过在每个第二通孔的孔壁沉积第二导电材料层的方式将所述多个第二通孔制成所述多个第二导电孔时，所述第二导电材料层还延伸于所述第二表面形成一个第二孔环部，所述第二导电孔的第二导电帽沉积于所述塞孔树脂表面以及所述第二孔环部表面。
14.如权利要求10所述的层叠封装结构的制作方法，其特征在于，所述第一封装器件还包括覆盖所述第一半导体芯片的第一封装胶体，所述第一封装胶体的横截面积与第一电路载板的横截面积相同，所述第一半导体芯片和所述多个第一焊盘位于第一电路载板的相对两侧。
15.如权利要求10所述的层叠封装结构的制作方法，其特征在于，所述第一半导体芯片位于所述第三半导体芯片和所述第一电路载板之间，所述第一半导体芯片和所述多个第一焊盘位于第一电路载板的相对两侧，所述多个第二焊盘围绕所述多个第一焊盘；所述绝缘基材还开设有一个收容通孔，所述收容通孔贯穿所述第一表面及第二表面，所述多个第一导电孔围绕所述收容通孔，所述多个第二导电孔围绕所述多个第一导电孔；所述第二半导体芯片、所述多个第二焊盘及所述多个第四焊盘位于第二电路载板的同一侧，且所述多个第二焊盘、所述多个第四焊盘均围绕所述第二半导体芯片，所述多个第四焊盘围绕所述多个第二焊盘；在所述连接基板的第二表面一侧设置所述第二封装器件从而构成所述堆叠结构时，使得所述第二半导体芯片收容于所述收容通孔中。
16.如权利要求15所述的层叠封装结构的制作方法，其特征在于，所述第二封装器件还包括覆盖所述第二半导体芯片的第二封装胶体，所述第二封装胶体的横截面积大于第二半导体芯片的横截面积，小于所述第二电路载板的横截面积，且小于或者等于所述收容通孔的横截面积。
17.—种层叠封装结构,其包括: 封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘，所述多个第一焊盘与所述第一半导体芯片电性相连，所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔，所述绝缘基材具有相对的第一表面及第二表面，所述第一表面与第一电路载板的一侧表面粘结为一体，每个第一导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成，多个第一导电孔与多个第一焊盘一一对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每个第一导电孔靠近该第二表面的端面上均形成有导电膏；以及 第二封装器件，所述第二封装器件包括第二电路载板及构装在第二电路载板上的第二半导体芯片，所述第二电路载板具有多个第二焊盘，所述多个第二焊盘也与所述多个第一导电孔一一对应，且每个第二焊盘均通过相应的第一导电孔上的导电膏焊接在与其对应的一个第一导电孔靠近所述第二表面的一端，从而使得第二封装器件焊接在连接基板的第二表面一侧。
18.如权利要求17所述的层叠封装结构，其特征在于，所述第一封装器件还包括覆盖所述第一半导体芯片的第一封装胶体，所述第一封装胶体的横截面积与第一电路载板的横截面积相同，所述第一半导体芯片和所述多个第一焊盘位于第一电路载板的相对两侧。
19.如权利要求17所述的层叠封装结构，其特征在于，所述绝缘基材内开设有一个收容通孔，所述收容通孔贯穿所述第一表面及第二表面，所述多个第一导电孔围绕所述收容通孔；所述第二半导体芯片和所述多个第二焊盘位于第二电路载板的同一侧，所述第二半导体芯片收容于所述收容通孔中，所述多个第二焊盘围绕所述第二半导体芯片。
20.如权利要求19所述的层叠封装结构，其特征在于，所述第二封装器件还包括覆盖所述第二半导体芯片的第二封装胶体，所述第二封装胶体的横截面积大于第二半导体芯片的横截面积，小于所述第二电路载板的横截面积，且小于或者等于所述收容通孔的横截面积。
21.—种层叠封装结构,其包括: 封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片和第三半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘及多个第三焊盘，所述多个第一焊盘及多个第三焊盘暴露于所述第一电路载板的同一侧，且多个第三焊盘围绕多个第一焊盘，所述多个第一焊盘 与所述第一半导体芯片电性相连，所述多个第三焊盘与所述第三半导体芯片电性相连，所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔和多个第二导电孔，所述绝缘基材具有相对的第一表面及第二表面，所述第一表面与第一电路载板的一侧表面粘结为一体，所述多个第二导电孔围绕多个第一导电孔，所述多个第一导电孔及多个第二导电孔中的每个导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成，每个第二导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第二通孔制成，多个第一导电孔与多个第一焊盘对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每个第一导电孔靠近该第二表面的端面上均形成有导电膏，多个第二导电孔与多个第三焊盘一一对应，且每个第二导电孔靠近该第一表面的一端均和相应的第三焊盘相接触且电连接，每个第二导电孔靠近该第二表面的端面上均形成有导电膏；以及 第二封装器件，所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片，所述第二电路载板具有暴露出的多个第二焊盘及多个第四焊盘，多个第二焊盘及多个第四焊盘暴露于所述第二电路载板的同一侧，所述多个第二焊盘与多个第一导电孔一一对应，且每个第二焊盘均通过相应的第一导电孔上的导电膏焊接在与其对应的一个第一导电孔靠近所述第二表面的一端，所述多个第四焊盘与多个第二导电孔一一对应，且每个第四焊盘均通过相应的第二导电孔上的导电膏焊接在与其对应的一个第二导电孔靠近所述第二表面的一端，从而使得第二封装器件焊接在连接基板的第二表面一侧。
22.如权利要求21所述的层叠封装结构，其特征在于，所述绝缘基材内开设有一个收容通孔，所述收容通孔贯穿所述第一表面及第二表面，所述多个第一导电孔围绕所述收容通孔；所述第二半导体芯片和所述多个第二焊盘位于第二电路载板的同一侧，所述第二半导体芯片收容于所述收容通孔中，所述多个第二焊盘围绕所述第二半导体芯片。
23.如权利要求22所述的层叠封装结构，其特征在于，所述第二封装器件还包括覆盖所述第二半导体芯片的第二封装胶体，所述第二封装胶体的横截面积大于第二半导体芯片的横截面积，小于所述第二电路载板的横截面积，且小于或者等于所述收容通孔的横截面积。
24.如权利要求21所述的层叠封装结构，其特征在于，所述第一封装器件还包括覆盖所述第一半导体芯片的第一封装胶体，所述第一封装胶体的横截面积与第一电路载板的横截面积相同，所述第一半导体芯片和所述多个第一焊盘位于第一电路载板的相对两侧。
【文档编号】H01L23/498GK103681359SQ201210348480
【公开日】2014年3月26日 申请日期:2012年9月19日 优先权日:2012年9月19日
【发明者】李泰求 申请人:宏启胜精密电子(秦皇岛)有限公司, 臻鼎科技股份有限公司
最新回复(0)