包括凹进轮廓的垂直晶体管的制作方法
专利名称：包括凹进轮廓的垂直晶体管的制作方法
技术领域：
本发明总体上涉及半导体器件，具体地，涉及晶体管器件。
背景技术：
在半导体处理技术中，借助结合了选择性蚀刻处理的光刻法来对相对于晶片表面是水平的平面衬底表面进行构图。在集成电路的处理中，在晶片或衬底表面上形成具有显著形貌的起伏。通常，这类起伏包括相对于衬底表面倾斜或垂直的表面。随着集成电路的尺寸不断缩小，越来越有必要形成垂直或倾斜的器件表面，以便在其垂直范围上从功能上区分这些器件，同时仍保持图案对准。这些类型的半导体器件的示例包括深沟式电容器、叠层电容器和垂直晶体管。当前，使用常规光刻技术，不可能将图案直接设置在相对于衬底表面垂直的壁上。 通常，使用适合的填料来完成这类垂直壁构图，所述填料在部分地填入沟槽中时用作壁的位于下面的部分的掩模，同时允许处理填料以上的壁。例如，当要在填料以下的垂直壁上仅沉积氧化物时，首先在起伏的整个表面上沉积或产生氧化物。最初用适合的填料完全填充起伏或沟槽。随后，使填料凹进回到正好覆盖预期的氧化物的深度。在去除氧化物的未覆盖区域之后，去除剩余的填料。可替换地，当要仅在垂直壁的上部区域中沉积或产生氧化物时，首先在整个起伏图案的整个表面上提供蚀刻停止层，例如，氮化物层。将易于受定向蚀刻影响的不同材料，例如多晶硅，用于填充起伏，并进行蚀刻，直至回到最终垂直氧化物的预期覆盖深度。在从壁的未填充区域去除蚀刻停止层后，在未覆盖的区域中使用热工艺沉积或产生氧化物。接下来，各向异性地蚀刻氧化物，这从水平方向去除沉积的氧化物。这之后是去除填料，随后去除蚀刻停止层。存在可以用于在衬底起伏的垂直或倾斜表面上沉积薄膜的沉积工艺。然而，其难以控制所沉积的层的厚度。通常，随着起伏深度的增大，例如，随着垂直或倾斜壁的长度增大，覆盖层的厚度减小。这样，在起伏的长度上，使用这些类型的沉积工艺沉积的层在深度上具有相对大的差别。这些类型的沉积工艺包括等离子体增强化学气相沉积法(PECVD)和使用四乙基原硅酸酯(TEOS )的氧化硅的限制扩散沉积工艺。由此，当前正需要提供包括被构图的垂直或倾斜器件表面的半导体器件架构。当前还需要提供能够在无需高分辨率对准容限的情况下，处理半导体器件的小器件特征的制造技术。
发明内容
根据本发明的一个方面，一种晶体管包括衬底、导电材料层和电绝缘材料层。衬底、导电材料层和电绝缘材料层中的一个或多个的至少一部分限定出凹进轮廓。根据本发明的另一个方面，电绝缘材料层是第一电绝缘材料层，并且所述晶体管包括与所述凹进轮廓相符的第二电绝缘材料层。在本发明的另一个方面中，半导体材料层与接触所述第二电绝缘材料层的凹进轮廓相符。根据本发明的另一个方面，电绝缘材料层和导电材料层限定出凹进轮廓。根据本发明的另一个方面，一种驱动半导体器件的方法，包括提供晶体管，该晶体管包括衬底、第一导电材料层和电绝缘材料层，所述电绝缘材料层包括与所述导电材料层相关的凹进轮廓；位于所述电绝缘材料层上的第二导电材料层；以及位于所述衬底上的第三导电材料层；在所述第二导电材料层与所述第三导电材料层之间施加电压；以及对所述第一导电材料层施加电压，以电连接所述第二导电材料层和所述第三导电材料层。
在以下的本发明的优选实施例的详细说明中，参照了附图，在其中图I是垂直晶体管的示意性截面
图2至8是与制造图I所示的垂直晶体管的方法的示例性实施例相关的处理步骤的示意性截面图；图9是示出图I所示的垂直晶体管的性能转移特性的曲线图；以及图10是示出图I所示的垂直晶体管的性能Id-Vd曲线特性的曲线图。
具体实施例方式本说明书将具体涉及构成根据本发明的器件的一部分的元件，或者与该器件更直接合作的元件。应理解，没有具体示出或说明的元件可以采取本领域技术人员公知的各种形式。参照图1，示出了垂直晶体管100的示意性截面图。晶体管100包括衬底110、(第一)导电材料层120和(第一)电绝缘材料层130。晶体管100还包括另一个(第二)电绝缘材料层150、半导体材料层160、(多个)电极700和电极800。导电层120位于衬底110与绝缘层130之间。导电层120的第一表面与衬底110的第一表面接触，而导电层120的第二表面与绝缘层130的第一表面接触。绝缘材料层130常常称为电介质材料层。衬底HO常常称为支撑，可以是刚性的或者柔性的。对绝缘层130、导电层120、衬底100或其组合适当地确定尺寸(大小)、定位，或者相对于至少一个其他层或衬底确定尺寸并定位，以在晶体管100中产生凹进轮廓170。这样，可以说，绝缘层130、导电层120、衬底100中的一个或多个的至少一部分限定出晶体管100的凹进轮廓170。凹进轮廓170遮挡至少一些导电层120以避开使用定向(或视线)沉积(或涂层)工艺沉积(或涂覆)的材料。凹进轮廓170允许至少一些导电层120对于使用共形(conformal)沉积(或涂层)工艺沉积的材料是可达到的。例如，电绝缘材料层130和导电材料层120可以限定出凹进轮廓170。如图I所示，由电绝缘材料层130和导电材料层120之一或二者的部分来限定出凹进轮廓170。对绝缘层130确定大小并定位，以延伸超过导电层120，以使得绝缘层130产生相对于导电层120的凹进轮廓170。可替换地表述，对导电层120确定大小并定位，以便在绝缘层130终止之前终止(如图I所示，在左右两个方向上)，以使得导电层120产生相对于绝缘层130的凹进轮廓170。绝缘材料层150与晶体管100的凹进轮廓170相符。绝缘材料层150包括第一和第二表面，第一表面与绝缘层130、导电层120和衬底110的部分表面接触。半导体材料层160与晶体管100的凹进轮廓170相符。半导体层160包括第一和第二表面，并且第一表面与绝缘层150的第二表面接触。半导体层160的第二表面的相异的(或单独的、不同的)部分与(多个)电极700和电极800接触。(多个)电极700包括另一个(第二)导电材料层710。电极800包括另一个(第三)导电材料层810。在晶体管100的不同位置处彼此间隔开地定位(多个)电极700和电极800。第二和第三导电材料层710、810可以是相同的材料层。当这完成时，(多个)电极700和电极800被包括在同一导电材料层的相异部分中，或者是材料层710或者是材料层810。可替换地，第二和第三导电材料层710、810可以是相异的(不同的)材料层。导电层120用作晶体管100的栅极。在晶体管100的一些示例性实施例中，(多个)电极700用作晶体管100的漏极，电极800用作晶体管100的源极。在晶体管100的其他示例性实施例中，(多个)电极700用作源极，而电极800用作漏极。
以如下方式驱动半导体器件。在提供晶体管100后，在第二导电材料层710与第三导电材料层810之间施加电压。还向第一导电材料层120施加电压，以电连接第二导电材料层710和第三导电材料层810。晶体管100的凹进轮廓170允许晶体管的半导体材料沟道的尺寸与导电层120的厚度相关联，导电层120用作晶体管100的栅极。有利地，本发明的该架构减小了在包括小沟道的晶体管制造过程中对高分辨率或极精确的对准特征的依赖。参照图2至8，示出了与制造晶体管100的方法的示例性实施例相关联的处理步骤的示意性截面图。—般说来，以以下方式制造晶体管100。提供衬底110，其依次包括导电材料层120和电绝缘材料层130。抗蚀剂材料层140在电绝缘材料层130之上。对抗蚀剂材料层140进行构图，以暴露一部分电绝缘材料层130。去除电绝缘材料层130的暴露部分，以暴露一部分导电材料层120。去除导电材料层120的暴露部分。继续去除导电材料层120，以生成凹进轮廓170。如图I所示，通过去除一些导电材料层120，同时保留一些电绝缘层130来生成凹进轮廓170。在此情况下，可以说相对于电绝缘材料层130，在导电材料层120中生成凹进轮廓170。如果有必要，在去除光致抗蚀剂层140后，使用第二电绝缘材料层150来共形地覆盖衬底110和剩余的暴露的材料层120、130。使用半导体材料层160来共形地覆盖第二电绝缘材料层150。将导电材料层710或者810或者二者定向沉积在半导体材料层160 上。可以在电绝缘材料层130上沉积抗蚀剂材料层140，并在相同的处理步骤中对其进行构图。可以使用液态蚀刻剂以去除电绝缘材料130的暴露部分，以暴露一部分导电材料层120。可以将用于去除电绝缘材料层130的暴露部分相同的液态蚀刻剂用于去除导电材料层120的暴露部分，以在导电材料层120中生成凹进轮廓170。在一些示例性实施例中，衬底110可以包括多于一个材料层。在一些示例中可以包括附加的材料层，以在制造过程期间改进或保持衬底110的结构完整性。当衬底110包括多于一个材料层时，例如，第一层和第二层，制造方法可以包括去除衬底110的第二层。返回参照图2，示出了在材料处理之前晶体管100材料层的示意性截面图。用于形成垂直晶体管器件的制造过程以衬底110开始，该衬底110整体上不导电或者与衬底的至少相邻于导电层120的部分有关的局部上不导电(如图2所示的衬底110的顶部)，以使得不发生晶体管100的电气短路。将导电层120施加或沉积在衬底110上。导电层200用作晶体管100的栅极，并由其厚度(如图2所示的纵向上)限定按其厚度的栅极的长度。将电介质不导电层130施加或涂覆到导电层120上。不导电层130是没有图案的均匀层。将抗蚀剂层140施加到电介质不导电层130。对抗蚀剂400进行构图。衬底110不与任何层或处理方法明显地相互作用。衬底110常常称为支撑，可以用于在制造、测试和/或使用期间支撑薄膜晶体管(也称为TFT)。本领域技术人员将意识至IJ，为商品化的实施例选择的支撑可以与为用于测试或筛选的实施例选择的不同。在一些实施例中，衬底110不为TFT提供任何必要的电气功能。本文中将此类衬底110称为“非参与型支撑”。有用的衬底材料包括有机或无机材料。例如，衬底110可以包括无机玻璃、陶瓷箔、聚合物材料、填充聚合物材料、镀膜金属箔、丙烯酸树脂、环氧树脂类、聚酰胺、聚碳酸酯、聚酰亚胺、聚酮、聚(氧-1、4-亚苯氧基-1、4-亚苯基羰基-1、4-亚苯基)(有时称为聚(醚醚酮)或PEEK)、聚降冰片烯、聚苯醚、聚(萘二羧酸乙二酯)(PEN)、聚(对苯二甲酸乙二酯)(PET)、聚(醚砜)(PES)、聚(苯硫醚)(PPS)和纤维强化塑料(FRP)。衬底110的厚度可 以改变，通常在约100 μ m到约1cm。在本发明的一些示例性实施例中可以使用柔性支撑或衬底110。使用柔性衬底110允许卷绕处理，其可以是连续的，相对于平坦或刚性的支撑，提供了规模和制造的经济性。所选的柔性支撑优选能够由单手用较小力量围绕直径小于约50cm的，更优选地直径25cm,以及最优选地直径IOcm的，圆柱形的圆周卷绕，而不会变形或者破裂。优选的柔性支撑可以自身卷绕。另外的柔性支撑的示例包括诸如不锈钢的薄金属箔，只要箔被绝缘层涂覆以电绝缘薄膜晶体管即可。如果不在意柔软性，那么衬底可以是由包括玻璃和硅的材料制成的晶片或者薄片。在一些示例性实施例中，衬底110可以包括临时支撑或支撑层，例如，当出于例如制造、运输、测试或者储存的暂时目的而期望有附加的结构支撑时。在这些示例性实施例中，可以将衬底110可分离地粘接或机械地贴附到临时支撑上。例如，在晶体管制造过程中，可以将柔性聚合物支撑临时粘接到刚性玻璃支撑上，以提供增加的结构刚性。在制造过程完成后，可以从柔性聚合物支撑去除玻璃支撑。导电层120通常称为导体，可以是允许导电层120用作栅极的任何适合的导电材料。本领域中已知的各种栅极材料也是适合的，包括金属、退化掺杂半导体、导电聚合物和可印刷的材料，如碳墨、银环氧树脂、或者可烧结金属纳米粒子悬浮液。例如，栅极电极可以包括掺杂硅或者金属、如铝、铬、金、银、镍、铜、钨、钯、钼、钽和钛。栅极电极材料还可以包括透明导体，如氧化铟锡(ITO)、ZnO, SnO2、或Ιη203。也可以使用导电聚合物，如聚苯胺、聚(3，4-乙烯二氧噻吩)/聚(苯乙烯磺酸盐)(PED0T:PSS)。另外，可以使用这些材料的合金、组合物和多个层。可以使用化学气相沉积、溅射、蒸发、掺杂或溶解处理，将栅极电极沉积在衬底110上。在本发明的一些实施例中，相同的材料可以提供栅极电极功能，也可以提供衬底Iio的支撑功能，只要衬底110还包括用以电绝缘晶体管100的绝缘层。例如，掺杂硅可以用作栅极电极并支撑TFT。栅极电极的厚度(如图2所示的纵向)可以变化，通常从约100到约lOOOOnm。由于厚度限定了栅极长度，厚度通常比共形涂覆的材料的厚度厚两倍，以便减小电气短路的可能性。如图2所示，将不导电层130均匀涂覆在导电层120上。适合用于不导电层130的示例性材料包括锶酸盐、钽酸盐、钛酸盐、锆酸盐、氧化铝、二氧化硅、氧化钽、氧化钛、氮化硅、钛酸钡、锡锶钛酸盐、锆钛酸钡、硒化锌、硫化锌。另外，可以将这些示例的合金、组合物和多个层用于不导电层130，通常称为栅极电介质。这些材料中，氧化铝、氮化硅和硒化锌是优选的。另外，可以使用诸如聚酰亚胺、聚乙烯醇、聚(4-乙烯基苯酚)、聚酰亚胺和聚(偏二氟乙烯)、聚苯乙烯及其替代衍生物材料、聚(乙烯基萘)及替代衍生物和聚(甲基丙烯酸甲酯)之类的聚合物。使用抗蚀剂400涂覆不导电层130。对抗蚀剂400进行构图。抗蚀剂400可以是本领域已知的常规光致抗蚀剂，诸如聚合物正性抗蚀剂或者负性抗蚀剂。通过以对于衬底110的低分辨率(>1_)对准的掩模对抗蚀剂400进行曝光，并显影以产生抗蚀剂的图案。 在另一个示例性实施例中，使用印刷工艺来完成抗蚀剂400的构图，诸如以构图方式直接印刷抗蚀剂而不使用掩模的苯胺印刷或喷墨印刷。返回参照图3到5，示出了在材料处理期间及之后的晶体管100材料层的示意性截面图。在图3中，通过构图的抗蚀剂400来蚀刻通常称为非导体的不导电层130。蚀刻剂可以是任何去除不导电材料而基本上不损害抗蚀剂400或底层的导电层120的有机或无机材料。随后使用适合的蚀刻剂去除导体120，该蚀刻剂去除导体120，但对衬底110或上覆的非导体130影响很小。这样，所选的蚀刻剂常常取决于衬底110、导体120或者非导体130。蚀刻剂与抗蚀剂400的相互作用和此时抗蚀剂400的损失通常无关紧要，因为非导体130现在用作掩模。如图3所示，使用的(多个)蚀刻过程蚀刻掉部分导体120和非导体130，以使得导体120和非导体130具有相同的图案。如图4所示,继续导体120的选择性蚀刻,直到形成图4所示的凹进轮廓170。当导体120的蚀刻完成时，非导体130突出于产生凹进轮廓170的导体120之上，凹进轮廓170足以遮蔽(导体120或者衬底110的)至少一些下层表面以避免被设置在衬底110上的定向(或视线)涂层源(如图4所示)涂覆。换句话说，导体120悬挂在非导体130之下。当完成半导体器件时，剩余的导体120用作栅极导体。此时，如果有必要，则去除抗蚀剂400。如果需要，可以对材料层叠置体执行温和的清洗，只要清洗处理不去除凹进轮廓170即可。图5示出已经生成凹进轮廓170之后和去除抗蚀剂之后的半导体器件的截面图。返回参照图6和7，示出了在通常称为绝缘体的电介质不导电材料和半导体材料的共形涂覆之后的半导体器件的示意性截面图。在图6中，随后使用共形涂层沉积工艺在衬底110和由材料层120及130构成的形貌特征上共形涂覆电介质不导电材料150。使用共形涂层工艺涂覆不导电材料150有助于保留凹进轮廓170。不导电材料150常常称为栅极电介质。适合的不导电材料包括锶酸盐、钽酸盐、钛酸盐、锆酸盐、氧化铝、二氧化硅、氧化钽、氧化钛、氮化硅、钛酸钡、锡锶钛酸盐、锆钛酸钡。由于电介质材料将栅极导体与要涂覆的半导体材料分隔开，至少在凹进轮廓170和栅极所在的区域中以一致或均匀的厚度提供共形涂覆的材料是重要的。用于完成共形涂层的优选工艺包括原子层沉积(ALD)或其衍生工艺之一，诸如空间ALD (S-ALD)或等离子体增强ALD (PEALD)，因为这些工艺可以在变化很大的形貌上产生厚度均匀的涂层。以下更详细地讨论ALD和S-ALD。在图7中，随后使用共形涂层沉积工艺涂覆半导体材料160，这有助于保留凹进轮廓170。这个共形涂层工艺可以是先前用于涂覆电介质材料的同一工艺。可替换地，该共形涂层工艺可以是不同的。由于当栅极120通电时半导体材料160用作电极700和800之间的沟道，至少在凹进轮廓170和栅极所在的区域中，更优选地，在包括凹进轮廓170和栅极所在的区域的电极700与电极800之间的区域中，以一致或均匀的厚度提供共形涂覆的材料是重要的。用于共形涂层的优选工艺包括原子层沉积(ALD)或其各种衍生工艺之一，诸如空间ALD (S-ALD)0该工艺在变化很大的形貌上产生厚度均匀的涂层。以下更详细地讨论 ALD 和 S-ALD。常常称为半导体的半导体材料层160可以是任何类型的半导体，只要可以使用诸如ALD之类的共形涂层工艺沉积或涂覆该半导体材料。适合的半导体材料的示例包括氧化 锌、硫族元素化锌、硫族元素化镉、磷族元素化镓、氮化招、或娃。可以任选地以其他材料掺杂半导体，以增大或减小导电性。在一些示例性实施例中，期望得到耗尽型器件，因此可以通过使用掺杂剂来增加载流子。当半导体是氧化锌时，例如使用铝掺杂剂增大了电子载流子密度。在这一配置中，栅极通常用于通过使其相对于漏极和源极为负来关断器件。补偿掺杂剂也可以用于耗尽本征载流子密度。当半导体是氧化锌时，已经发现使用氮来减小电子载流子密度，使其η-型程度降低。在这一配置中，可以使半导体以累加态操作，以便当施加正栅极电压时开启晶体管。常常在生长过程期间作为化合物来添加这些掺杂剂，但也可以在使用诸如离子注入和热扩散之类的工艺施加半导体层之后添加这些掺杂剂。返回参照图8，示出了在导电材料的定向涂覆期间半导体器件的示意性截面图。在已经沉积半导体层160以后,使用定向(或视线)沉积工艺沉积源极和漏极电极700和800,该沉积工艺不在凹进轮廓170中沉积或涂覆材料。适合的定向沉积工艺的示例包括热蒸发、电子束蒸发、溅射或激光剥蚀。通过不导电层130相对于导电材料层120的突出而投射的阴影部来保留电极700与电极800之间的有效沟道间隙。返回参照图I，示出了沉积电极700与电极800以后的晶体管100。可以从电极700和电极800中选择晶体管100的漏极和源极，该选择通常基于预期的器件的应用和特性。如图I所示，电极800在由非导体130和导体120形成的台面顶部，而电极700不在。这样，电极700和电极800位于不同的平面。可以使用常规技术，例如本领域中公知的层平整化和通孔连通来完成任何必需的互连。衬底110、导电层120、不导电层130、不导电层150、半导体层160或者其组合可以
包括一层或多层，只要层的功能方面保持不变。附加的层，例如平整化层、阻挡层、粘结层可以包含在半导体器件中，只要保持上述层的功能。原子层沉积(ALD)是用于产生具有被认为是一致的、均匀的乃至精确的厚度的涂层的工艺。ALD产生被认为是共形甚至是高度共形的材料层的涂层。一般说来，ALD工艺通过在真空室内在两种或多种通常称为前体的反应材料之间交替来完成衬底涂覆。涂覆第一种前体以与衬底进行反应。从真空室中去除多余的第一种前体。随后涂覆第二种前体以与衬底进行反应。从真空室中去除多余的第二种前体，并重复该过程。近来，已经开发出无需真空室的新的ALD工艺。该工艺通常称为S-ALD，在美国专利No. 7，413，982、美国专利No. 7，456，429、美国专利公开No. 2008/0166884和美国专利公开No. 2009/0130858中的至少一篇中描述了该工艺，其公开内容通过参考并入本文中。S-ALD产生具有被认为是一致的、均匀的甚至精确的厚度的涂层。S-ALD产生被认为是共形，甚至高度共形的材料层的涂层。当与其它涂层技术相比时，S-ALD适宜于低温涂覆环境，并提供使用较高流动性材料的能力。另外，S-ALD适宜于网式涂覆(web coating),使得其对于大规模生产操作具有吸引力。即使一些网式涂覆操作会遭受到对准的难题，例如，网络追踪或拉伸难题，但本发明的架构减小了对制造过程中高分辨率或者极精确的对准特征物的依赖。因此，S-ALD非常适合于制造本发明。实验结果经由在由热氧化层覆盖的62. 5mm2的硅衬底上溅射来沉积600nm的铬层。在其上，使用美国专利No. 7，413，982中描述的S-ALD工艺和美国专利No. 7，456，429中描述的 S-ALD器件，以有机金属前体三甲基铝和具有惰性载体气体氮的水，在200摄氏度下涂覆120nm的氧化铝层。通过在115摄氏度下在热板上以IOOOrpm旋涂Microposit S1805抗蚀剂(Rohmand Haas Electronic Materials LLC, Marlborough, MA)60秒，随后通过包含线路的玻璃/络接触掩模在 Cobilt 掩模对准器(Computervision Corporation, Sunnyvale, CA 的 Cobilt型CA-419)上暴露70秒，形成光致抗蚀剂的构图层，在此仅使用硅衬底的边缘作为低分辨率或粗略对准。随后将样品在Microposit MF-319显影剂(Rohm and Haas ElectronicMaterials LLC, Marlborough, MA)中显影60秒，并在DI水中冲洗5分钟。在60摄氏度下以浓缩磷酸对不导电的氧化招蚀刻6. 5分钟。使用包括具有8%乙酸的氯化铵铺(eerie ammonium chloride)的O. 6M溶液的铬蚀刻来蚀刻铬。在13. 3分钟内，可见地蚀刻穿透暴露的铬。经由2分钟的继续蚀刻来完成底切蚀刻。随后将衬底在DI水中冲洗5分钟，用丙酮冲洗以去除光致抗蚀剂，随后在HPLC级的异丙醇中冲洗，并给与干燥。随后按照上述的，使用S-ALD设备和工艺，以额外的120nm厚度的氧化铝共形涂覆衬底。随后使用前体二乙基锌和浓缩的氨溶液及作为载体气体的氮，以25nm的氧化锌层涂覆衬底。通过蒸发涂覆电极。通过包括垂直于衬底并与衬底上的每一条线完全交叉的方孔的阴影掩模来蒸发铝。铝具有70nm的厚度。通过使用探针台接触线顶部的铝、线一侧上的铝和用作栅极的铬栅极金属来完成晶体管的测试。参照图9，示出了示出晶体管的性能转移特性的曲线图。如在图9中所见的，在20伏的漏极电压时，漏极电流相对于栅极电压是恒定的。还示出了在所有栅极电压下，栅极电流都具有极小的泄漏。还可以见到，从在-2伏的栅极的约10_namp的小电流到10伏的栅极的约一毫安培范围内，漏极电流对栅极电压都具有极好的响应。参照图10，示出了示出晶体管的性能Id-Vd曲线特性的曲线图。如图10中所见的，漏极电流相对漏极电压对于栅极电压反应极为灵敏。器件的测试结果还表明对于20V的漏极电压和IOV的栅极电压，大于IO7的相当可观的导通/截止。
部件列表100:晶体管110:衬底120 :导体130 :非导体140 :抗蚀剂150 :栅极电介质160 :半导体170:凹进轮廓700 电极710:第二导电材料层 800:电极810:第三导电材料层
权利要求
1.一种晶体管，包括 衬底； 导电材料层；以及 电绝缘材料层，所述衬底、所述导电材料层和所述电绝缘材料层中的一个或多个的至少一部分限定出凹进轮廓。
2.根据权利要求I所述的晶体管，所述电绝缘材料层是第一电绝缘材料层，还包括 与所述凹进轮廓相符的第二电绝缘材料层。
3.根据权利要求2所述的晶体管，还包括 与接触所述第二电绝缘材料层的所述凹进轮廓相符的半导体材料层。
4.根据权利要求I所述的晶体管，还包括 与所述凹进轮廓相符的半导体材料层。
5.根据权利要求4所述的晶体管，还包括 与所述半导体材料层接触的导电材料层。
6.根据权利要求I所述的晶体管，其中，所述衬底是柔性的。
7.根据权利要求I所述的晶体管，其中，所述电绝缘材料层和所述导电材料层限定出所述凹进轮廓。
8.—种驱动半导体器件的方法，包括 提供晶体管，所述晶体管包括 衬底； 第一导电材料层； 电绝缘材料层，所述电绝缘材料层包括与所述导电材料层相关的凹进轮廓； 位于所述电绝缘材料层上的第二导电材料层；以及 位于所述衬底上的第三导电材料层； 在所述第二导电材料层与所述第三导电材料层之间施加电压；以及 对所述第一导电材料层施加电压，以电连接所述第二导电材料层和所述第三导电材料层。
全文摘要
一种晶体管包括衬底、导电材料层和电绝缘材料层。衬底、导电材料层和电绝缘材料层中的一个或多个的至少一部分限定出凹进轮廓。
文档编号H01L29/786GK102782821SQ201180010647
公开日2012年11月14日 申请日期2011年2月10日 优先权日2010年2月26日
发明者L·W·塔特, S·F·纳尔逊 申请人:伊斯曼柯达公司
技术领域：
本发明总体上涉及半导体器件，具体地，涉及晶体管器件。
背景技术：
在半导体处理技术中，借助结合了选择性蚀刻处理的光刻法来对相对于晶片表面是水平的平面衬底表面进行构图。在集成电路的处理中，在晶片或衬底表面上形成具有显著形貌的起伏。通常，这类起伏包括相对于衬底表面倾斜或垂直的表面。随着集成电路的尺寸不断缩小，越来越有必要形成垂直或倾斜的器件表面，以便在其垂直范围上从功能上区分这些器件，同时仍保持图案对准。这些类型的半导体器件的示例包括深沟式电容器、叠层电容器和垂直晶体管。当前，使用常规光刻技术，不可能将图案直接设置在相对于衬底表面垂直的壁上。 通常，使用适合的填料来完成这类垂直壁构图，所述填料在部分地填入沟槽中时用作壁的位于下面的部分的掩模，同时允许处理填料以上的壁。例如，当要在填料以下的垂直壁上仅沉积氧化物时，首先在起伏的整个表面上沉积或产生氧化物。最初用适合的填料完全填充起伏或沟槽。随后，使填料凹进回到正好覆盖预期的氧化物的深度。在去除氧化物的未覆盖区域之后，去除剩余的填料。可替换地，当要仅在垂直壁的上部区域中沉积或产生氧化物时，首先在整个起伏图案的整个表面上提供蚀刻停止层，例如，氮化物层。将易于受定向蚀刻影响的不同材料，例如多晶硅，用于填充起伏，并进行蚀刻，直至回到最终垂直氧化物的预期覆盖深度。在从壁的未填充区域去除蚀刻停止层后，在未覆盖的区域中使用热工艺沉积或产生氧化物。接下来，各向异性地蚀刻氧化物，这从水平方向去除沉积的氧化物。这之后是去除填料，随后去除蚀刻停止层。存在可以用于在衬底起伏的垂直或倾斜表面上沉积薄膜的沉积工艺。然而，其难以控制所沉积的层的厚度。通常，随着起伏深度的增大，例如，随着垂直或倾斜壁的长度增大，覆盖层的厚度减小。这样，在起伏的长度上，使用这些类型的沉积工艺沉积的层在深度上具有相对大的差别。这些类型的沉积工艺包括等离子体增强化学气相沉积法(PECVD)和使用四乙基原硅酸酯(TEOS )的氧化硅的限制扩散沉积工艺。由此，当前正需要提供包括被构图的垂直或倾斜器件表面的半导体器件架构。当前还需要提供能够在无需高分辨率对准容限的情况下，处理半导体器件的小器件特征的制造技术。
发明内容
根据本发明的一个方面，一种晶体管包括衬底、导电材料层和电绝缘材料层。衬底、导电材料层和电绝缘材料层中的一个或多个的至少一部分限定出凹进轮廓。根据本发明的另一个方面，电绝缘材料层是第一电绝缘材料层，并且所述晶体管包括与所述凹进轮廓相符的第二电绝缘材料层。在本发明的另一个方面中，半导体材料层与接触所述第二电绝缘材料层的凹进轮廓相符。根据本发明的另一个方面，电绝缘材料层和导电材料层限定出凹进轮廓。根据本发明的另一个方面，一种驱动半导体器件的方法，包括提供晶体管，该晶体管包括衬底、第一导电材料层和电绝缘材料层，所述电绝缘材料层包括与所述导电材料层相关的凹进轮廓；位于所述电绝缘材料层上的第二导电材料层；以及位于所述衬底上的第三导电材料层；在所述第二导电材料层与所述第三导电材料层之间施加电压；以及对所述第一导电材料层施加电压，以电连接所述第二导电材料层和所述第三导电材料层。
在以下的本发明的优选实施例的详细说明中，参照了附图，在其中图I是垂直晶体管的示意性截面
图2至8是与制造图I所示的垂直晶体管的方法的示例性实施例相关的处理步骤的示意性截面图；图9是示出图I所示的垂直晶体管的性能转移特性的曲线图；以及图10是示出图I所示的垂直晶体管的性能Id-Vd曲线特性的曲线图。
具体实施例方式本说明书将具体涉及构成根据本发明的器件的一部分的元件，或者与该器件更直接合作的元件。应理解，没有具体示出或说明的元件可以采取本领域技术人员公知的各种形式。参照图1，示出了垂直晶体管100的示意性截面图。晶体管100包括衬底110、(第一)导电材料层120和(第一)电绝缘材料层130。晶体管100还包括另一个(第二)电绝缘材料层150、半导体材料层160、(多个)电极700和电极800。导电层120位于衬底110与绝缘层130之间。导电层120的第一表面与衬底110的第一表面接触，而导电层120的第二表面与绝缘层130的第一表面接触。绝缘材料层130常常称为电介质材料层。衬底HO常常称为支撑，可以是刚性的或者柔性的。对绝缘层130、导电层120、衬底100或其组合适当地确定尺寸(大小)、定位，或者相对于至少一个其他层或衬底确定尺寸并定位，以在晶体管100中产生凹进轮廓170。这样，可以说，绝缘层130、导电层120、衬底100中的一个或多个的至少一部分限定出晶体管100的凹进轮廓170。凹进轮廓170遮挡至少一些导电层120以避开使用定向(或视线)沉积(或涂层)工艺沉积(或涂覆)的材料。凹进轮廓170允许至少一些导电层120对于使用共形(conformal)沉积(或涂层)工艺沉积的材料是可达到的。例如，电绝缘材料层130和导电材料层120可以限定出凹进轮廓170。如图I所示，由电绝缘材料层130和导电材料层120之一或二者的部分来限定出凹进轮廓170。对绝缘层130确定大小并定位，以延伸超过导电层120，以使得绝缘层130产生相对于导电层120的凹进轮廓170。可替换地表述，对导电层120确定大小并定位，以便在绝缘层130终止之前终止(如图I所示，在左右两个方向上)，以使得导电层120产生相对于绝缘层130的凹进轮廓170。绝缘材料层150与晶体管100的凹进轮廓170相符。绝缘材料层150包括第一和第二表面，第一表面与绝缘层130、导电层120和衬底110的部分表面接触。半导体材料层160与晶体管100的凹进轮廓170相符。半导体层160包括第一和第二表面，并且第一表面与绝缘层150的第二表面接触。半导体层160的第二表面的相异的(或单独的、不同的)部分与(多个)电极700和电极800接触。(多个)电极700包括另一个(第二)导电材料层710。电极800包括另一个(第三)导电材料层810。在晶体管100的不同位置处彼此间隔开地定位(多个)电极700和电极800。第二和第三导电材料层710、810可以是相同的材料层。当这完成时，(多个)电极700和电极800被包括在同一导电材料层的相异部分中，或者是材料层710或者是材料层810。可替换地，第二和第三导电材料层710、810可以是相异的(不同的)材料层。导电层120用作晶体管100的栅极。在晶体管100的一些示例性实施例中，(多个)电极700用作晶体管100的漏极，电极800用作晶体管100的源极。在晶体管100的其他示例性实施例中，(多个)电极700用作源极，而电极800用作漏极。
以如下方式驱动半导体器件。在提供晶体管100后，在第二导电材料层710与第三导电材料层810之间施加电压。还向第一导电材料层120施加电压，以电连接第二导电材料层710和第三导电材料层810。晶体管100的凹进轮廓170允许晶体管的半导体材料沟道的尺寸与导电层120的厚度相关联，导电层120用作晶体管100的栅极。有利地，本发明的该架构减小了在包括小沟道的晶体管制造过程中对高分辨率或极精确的对准特征的依赖。参照图2至8，示出了与制造晶体管100的方法的示例性实施例相关联的处理步骤的示意性截面图。—般说来，以以下方式制造晶体管100。提供衬底110，其依次包括导电材料层120和电绝缘材料层130。抗蚀剂材料层140在电绝缘材料层130之上。对抗蚀剂材料层140进行构图，以暴露一部分电绝缘材料层130。去除电绝缘材料层130的暴露部分，以暴露一部分导电材料层120。去除导电材料层120的暴露部分。继续去除导电材料层120，以生成凹进轮廓170。如图I所示，通过去除一些导电材料层120，同时保留一些电绝缘层130来生成凹进轮廓170。在此情况下，可以说相对于电绝缘材料层130，在导电材料层120中生成凹进轮廓170。如果有必要，在去除光致抗蚀剂层140后，使用第二电绝缘材料层150来共形地覆盖衬底110和剩余的暴露的材料层120、130。使用半导体材料层160来共形地覆盖第二电绝缘材料层150。将导电材料层710或者810或者二者定向沉积在半导体材料层160 上。可以在电绝缘材料层130上沉积抗蚀剂材料层140，并在相同的处理步骤中对其进行构图。可以使用液态蚀刻剂以去除电绝缘材料130的暴露部分，以暴露一部分导电材料层120。可以将用于去除电绝缘材料层130的暴露部分相同的液态蚀刻剂用于去除导电材料层120的暴露部分，以在导电材料层120中生成凹进轮廓170。在一些示例性实施例中，衬底110可以包括多于一个材料层。在一些示例中可以包括附加的材料层，以在制造过程期间改进或保持衬底110的结构完整性。当衬底110包括多于一个材料层时，例如，第一层和第二层，制造方法可以包括去除衬底110的第二层。返回参照图2，示出了在材料处理之前晶体管100材料层的示意性截面图。用于形成垂直晶体管器件的制造过程以衬底110开始，该衬底110整体上不导电或者与衬底的至少相邻于导电层120的部分有关的局部上不导电(如图2所示的衬底110的顶部)，以使得不发生晶体管100的电气短路。将导电层120施加或沉积在衬底110上。导电层200用作晶体管100的栅极，并由其厚度(如图2所示的纵向上)限定按其厚度的栅极的长度。将电介质不导电层130施加或涂覆到导电层120上。不导电层130是没有图案的均匀层。将抗蚀剂层140施加到电介质不导电层130。对抗蚀剂400进行构图。衬底110不与任何层或处理方法明显地相互作用。衬底110常常称为支撑，可以用于在制造、测试和/或使用期间支撑薄膜晶体管(也称为TFT)。本领域技术人员将意识至IJ，为商品化的实施例选择的支撑可以与为用于测试或筛选的实施例选择的不同。在一些实施例中，衬底110不为TFT提供任何必要的电气功能。本文中将此类衬底110称为“非参与型支撑”。有用的衬底材料包括有机或无机材料。例如，衬底110可以包括无机玻璃、陶瓷箔、聚合物材料、填充聚合物材料、镀膜金属箔、丙烯酸树脂、环氧树脂类、聚酰胺、聚碳酸酯、聚酰亚胺、聚酮、聚(氧-1、4-亚苯氧基-1、4-亚苯基羰基-1、4-亚苯基)(有时称为聚(醚醚酮)或PEEK)、聚降冰片烯、聚苯醚、聚(萘二羧酸乙二酯)(PEN)、聚(对苯二甲酸乙二酯)(PET)、聚(醚砜)(PES)、聚(苯硫醚)(PPS)和纤维强化塑料(FRP)。衬底110的厚度可 以改变，通常在约100 μ m到约1cm。在本发明的一些示例性实施例中可以使用柔性支撑或衬底110。使用柔性衬底110允许卷绕处理，其可以是连续的，相对于平坦或刚性的支撑，提供了规模和制造的经济性。所选的柔性支撑优选能够由单手用较小力量围绕直径小于约50cm的，更优选地直径25cm,以及最优选地直径IOcm的，圆柱形的圆周卷绕，而不会变形或者破裂。优选的柔性支撑可以自身卷绕。另外的柔性支撑的示例包括诸如不锈钢的薄金属箔，只要箔被绝缘层涂覆以电绝缘薄膜晶体管即可。如果不在意柔软性，那么衬底可以是由包括玻璃和硅的材料制成的晶片或者薄片。在一些示例性实施例中，衬底110可以包括临时支撑或支撑层，例如，当出于例如制造、运输、测试或者储存的暂时目的而期望有附加的结构支撑时。在这些示例性实施例中，可以将衬底110可分离地粘接或机械地贴附到临时支撑上。例如，在晶体管制造过程中，可以将柔性聚合物支撑临时粘接到刚性玻璃支撑上，以提供增加的结构刚性。在制造过程完成后，可以从柔性聚合物支撑去除玻璃支撑。导电层120通常称为导体，可以是允许导电层120用作栅极的任何适合的导电材料。本领域中已知的各种栅极材料也是适合的，包括金属、退化掺杂半导体、导电聚合物和可印刷的材料，如碳墨、银环氧树脂、或者可烧结金属纳米粒子悬浮液。例如，栅极电极可以包括掺杂硅或者金属、如铝、铬、金、银、镍、铜、钨、钯、钼、钽和钛。栅极电极材料还可以包括透明导体，如氧化铟锡(ITO)、ZnO, SnO2、或Ιη203。也可以使用导电聚合物，如聚苯胺、聚(3，4-乙烯二氧噻吩)/聚(苯乙烯磺酸盐)(PED0T:PSS)。另外，可以使用这些材料的合金、组合物和多个层。可以使用化学气相沉积、溅射、蒸发、掺杂或溶解处理，将栅极电极沉积在衬底110上。在本发明的一些实施例中，相同的材料可以提供栅极电极功能，也可以提供衬底Iio的支撑功能，只要衬底110还包括用以电绝缘晶体管100的绝缘层。例如，掺杂硅可以用作栅极电极并支撑TFT。栅极电极的厚度(如图2所示的纵向)可以变化，通常从约100到约lOOOOnm。由于厚度限定了栅极长度，厚度通常比共形涂覆的材料的厚度厚两倍，以便减小电气短路的可能性。如图2所示，将不导电层130均匀涂覆在导电层120上。适合用于不导电层130的示例性材料包括锶酸盐、钽酸盐、钛酸盐、锆酸盐、氧化铝、二氧化硅、氧化钽、氧化钛、氮化硅、钛酸钡、锡锶钛酸盐、锆钛酸钡、硒化锌、硫化锌。另外，可以将这些示例的合金、组合物和多个层用于不导电层130，通常称为栅极电介质。这些材料中，氧化铝、氮化硅和硒化锌是优选的。另外，可以使用诸如聚酰亚胺、聚乙烯醇、聚(4-乙烯基苯酚)、聚酰亚胺和聚(偏二氟乙烯)、聚苯乙烯及其替代衍生物材料、聚(乙烯基萘)及替代衍生物和聚(甲基丙烯酸甲酯)之类的聚合物。使用抗蚀剂400涂覆不导电层130。对抗蚀剂400进行构图。抗蚀剂400可以是本领域已知的常规光致抗蚀剂，诸如聚合物正性抗蚀剂或者负性抗蚀剂。通过以对于衬底110的低分辨率(>1_)对准的掩模对抗蚀剂400进行曝光，并显影以产生抗蚀剂的图案。 在另一个示例性实施例中，使用印刷工艺来完成抗蚀剂400的构图，诸如以构图方式直接印刷抗蚀剂而不使用掩模的苯胺印刷或喷墨印刷。返回参照图3到5，示出了在材料处理期间及之后的晶体管100材料层的示意性截面图。在图3中，通过构图的抗蚀剂400来蚀刻通常称为非导体的不导电层130。蚀刻剂可以是任何去除不导电材料而基本上不损害抗蚀剂400或底层的导电层120的有机或无机材料。随后使用适合的蚀刻剂去除导体120，该蚀刻剂去除导体120，但对衬底110或上覆的非导体130影响很小。这样，所选的蚀刻剂常常取决于衬底110、导体120或者非导体130。蚀刻剂与抗蚀剂400的相互作用和此时抗蚀剂400的损失通常无关紧要，因为非导体130现在用作掩模。如图3所示，使用的(多个)蚀刻过程蚀刻掉部分导体120和非导体130，以使得导体120和非导体130具有相同的图案。如图4所示,继续导体120的选择性蚀刻,直到形成图4所示的凹进轮廓170。当导体120的蚀刻完成时，非导体130突出于产生凹进轮廓170的导体120之上，凹进轮廓170足以遮蔽(导体120或者衬底110的)至少一些下层表面以避免被设置在衬底110上的定向(或视线)涂层源(如图4所示)涂覆。换句话说，导体120悬挂在非导体130之下。当完成半导体器件时，剩余的导体120用作栅极导体。此时，如果有必要，则去除抗蚀剂400。如果需要，可以对材料层叠置体执行温和的清洗，只要清洗处理不去除凹进轮廓170即可。图5示出已经生成凹进轮廓170之后和去除抗蚀剂之后的半导体器件的截面图。返回参照图6和7，示出了在通常称为绝缘体的电介质不导电材料和半导体材料的共形涂覆之后的半导体器件的示意性截面图。在图6中，随后使用共形涂层沉积工艺在衬底110和由材料层120及130构成的形貌特征上共形涂覆电介质不导电材料150。使用共形涂层工艺涂覆不导电材料150有助于保留凹进轮廓170。不导电材料150常常称为栅极电介质。适合的不导电材料包括锶酸盐、钽酸盐、钛酸盐、锆酸盐、氧化铝、二氧化硅、氧化钽、氧化钛、氮化硅、钛酸钡、锡锶钛酸盐、锆钛酸钡。由于电介质材料将栅极导体与要涂覆的半导体材料分隔开，至少在凹进轮廓170和栅极所在的区域中以一致或均匀的厚度提供共形涂覆的材料是重要的。用于完成共形涂层的优选工艺包括原子层沉积(ALD)或其衍生工艺之一，诸如空间ALD (S-ALD)或等离子体增强ALD (PEALD)，因为这些工艺可以在变化很大的形貌上产生厚度均匀的涂层。以下更详细地讨论ALD和S-ALD。在图7中，随后使用共形涂层沉积工艺涂覆半导体材料160，这有助于保留凹进轮廓170。这个共形涂层工艺可以是先前用于涂覆电介质材料的同一工艺。可替换地，该共形涂层工艺可以是不同的。由于当栅极120通电时半导体材料160用作电极700和800之间的沟道，至少在凹进轮廓170和栅极所在的区域中，更优选地，在包括凹进轮廓170和栅极所在的区域的电极700与电极800之间的区域中，以一致或均匀的厚度提供共形涂覆的材料是重要的。用于共形涂层的优选工艺包括原子层沉积(ALD)或其各种衍生工艺之一，诸如空间ALD (S-ALD)0该工艺在变化很大的形貌上产生厚度均匀的涂层。以下更详细地讨论 ALD 和 S-ALD。常常称为半导体的半导体材料层160可以是任何类型的半导体，只要可以使用诸如ALD之类的共形涂层工艺沉积或涂覆该半导体材料。适合的半导体材料的示例包括氧化 锌、硫族元素化锌、硫族元素化镉、磷族元素化镓、氮化招、或娃。可以任选地以其他材料掺杂半导体，以增大或减小导电性。在一些示例性实施例中，期望得到耗尽型器件，因此可以通过使用掺杂剂来增加载流子。当半导体是氧化锌时，例如使用铝掺杂剂增大了电子载流子密度。在这一配置中，栅极通常用于通过使其相对于漏极和源极为负来关断器件。补偿掺杂剂也可以用于耗尽本征载流子密度。当半导体是氧化锌时，已经发现使用氮来减小电子载流子密度，使其η-型程度降低。在这一配置中，可以使半导体以累加态操作，以便当施加正栅极电压时开启晶体管。常常在生长过程期间作为化合物来添加这些掺杂剂，但也可以在使用诸如离子注入和热扩散之类的工艺施加半导体层之后添加这些掺杂剂。返回参照图8，示出了在导电材料的定向涂覆期间半导体器件的示意性截面图。在已经沉积半导体层160以后,使用定向(或视线)沉积工艺沉积源极和漏极电极700和800,该沉积工艺不在凹进轮廓170中沉积或涂覆材料。适合的定向沉积工艺的示例包括热蒸发、电子束蒸发、溅射或激光剥蚀。通过不导电层130相对于导电材料层120的突出而投射的阴影部来保留电极700与电极800之间的有效沟道间隙。返回参照图I，示出了沉积电极700与电极800以后的晶体管100。可以从电极700和电极800中选择晶体管100的漏极和源极，该选择通常基于预期的器件的应用和特性。如图I所示，电极800在由非导体130和导体120形成的台面顶部，而电极700不在。这样，电极700和电极800位于不同的平面。可以使用常规技术，例如本领域中公知的层平整化和通孔连通来完成任何必需的互连。衬底110、导电层120、不导电层130、不导电层150、半导体层160或者其组合可以
包括一层或多层，只要层的功能方面保持不变。附加的层，例如平整化层、阻挡层、粘结层可以包含在半导体器件中，只要保持上述层的功能。原子层沉积(ALD)是用于产生具有被认为是一致的、均匀的乃至精确的厚度的涂层的工艺。ALD产生被认为是共形甚至是高度共形的材料层的涂层。一般说来，ALD工艺通过在真空室内在两种或多种通常称为前体的反应材料之间交替来完成衬底涂覆。涂覆第一种前体以与衬底进行反应。从真空室中去除多余的第一种前体。随后涂覆第二种前体以与衬底进行反应。从真空室中去除多余的第二种前体，并重复该过程。近来，已经开发出无需真空室的新的ALD工艺。该工艺通常称为S-ALD，在美国专利No. 7，413，982、美国专利No. 7，456，429、美国专利公开No. 2008/0166884和美国专利公开No. 2009/0130858中的至少一篇中描述了该工艺，其公开内容通过参考并入本文中。S-ALD产生具有被认为是一致的、均匀的甚至精确的厚度的涂层。S-ALD产生被认为是共形，甚至高度共形的材料层的涂层。当与其它涂层技术相比时，S-ALD适宜于低温涂覆环境，并提供使用较高流动性材料的能力。另外，S-ALD适宜于网式涂覆(web coating),使得其对于大规模生产操作具有吸引力。即使一些网式涂覆操作会遭受到对准的难题，例如，网络追踪或拉伸难题，但本发明的架构减小了对制造过程中高分辨率或者极精确的对准特征物的依赖。因此，S-ALD非常适合于制造本发明。实验结果经由在由热氧化层覆盖的62. 5mm2的硅衬底上溅射来沉积600nm的铬层。在其上，使用美国专利No. 7，413，982中描述的S-ALD工艺和美国专利No. 7，456，429中描述的 S-ALD器件，以有机金属前体三甲基铝和具有惰性载体气体氮的水，在200摄氏度下涂覆120nm的氧化铝层。通过在115摄氏度下在热板上以IOOOrpm旋涂Microposit S1805抗蚀剂(Rohmand Haas Electronic Materials LLC, Marlborough, MA)60秒，随后通过包含线路的玻璃/络接触掩模在 Cobilt 掩模对准器(Computervision Corporation, Sunnyvale, CA 的 Cobilt型CA-419)上暴露70秒，形成光致抗蚀剂的构图层，在此仅使用硅衬底的边缘作为低分辨率或粗略对准。随后将样品在Microposit MF-319显影剂(Rohm and Haas ElectronicMaterials LLC, Marlborough, MA)中显影60秒，并在DI水中冲洗5分钟。在60摄氏度下以浓缩磷酸对不导电的氧化招蚀刻6. 5分钟。使用包括具有8%乙酸的氯化铵铺(eerie ammonium chloride)的O. 6M溶液的铬蚀刻来蚀刻铬。在13. 3分钟内，可见地蚀刻穿透暴露的铬。经由2分钟的继续蚀刻来完成底切蚀刻。随后将衬底在DI水中冲洗5分钟，用丙酮冲洗以去除光致抗蚀剂，随后在HPLC级的异丙醇中冲洗，并给与干燥。随后按照上述的，使用S-ALD设备和工艺，以额外的120nm厚度的氧化铝共形涂覆衬底。随后使用前体二乙基锌和浓缩的氨溶液及作为载体气体的氮，以25nm的氧化锌层涂覆衬底。通过蒸发涂覆电极。通过包括垂直于衬底并与衬底上的每一条线完全交叉的方孔的阴影掩模来蒸发铝。铝具有70nm的厚度。通过使用探针台接触线顶部的铝、线一侧上的铝和用作栅极的铬栅极金属来完成晶体管的测试。参照图9，示出了示出晶体管的性能转移特性的曲线图。如在图9中所见的，在20伏的漏极电压时，漏极电流相对于栅极电压是恒定的。还示出了在所有栅极电压下，栅极电流都具有极小的泄漏。还可以见到，从在-2伏的栅极的约10_namp的小电流到10伏的栅极的约一毫安培范围内，漏极电流对栅极电压都具有极好的响应。参照图10，示出了示出晶体管的性能Id-Vd曲线特性的曲线图。如图10中所见的，漏极电流相对漏极电压对于栅极电压反应极为灵敏。器件的测试结果还表明对于20V的漏极电压和IOV的栅极电压，大于IO7的相当可观的导通/截止。
部件列表100:晶体管110:衬底120 :导体130 :非导体140 :抗蚀剂150 :栅极电介质160 :半导体170:凹进轮廓700 电极710:第二导电材料层 800:电极810:第三导电材料层
权利要求
1.一种晶体管，包括 衬底； 导电材料层；以及 电绝缘材料层，所述衬底、所述导电材料层和所述电绝缘材料层中的一个或多个的至少一部分限定出凹进轮廓。
2.根据权利要求I所述的晶体管，所述电绝缘材料层是第一电绝缘材料层，还包括 与所述凹进轮廓相符的第二电绝缘材料层。
3.根据权利要求2所述的晶体管，还包括 与接触所述第二电绝缘材料层的所述凹进轮廓相符的半导体材料层。
4.根据权利要求I所述的晶体管，还包括 与所述凹进轮廓相符的半导体材料层。
5.根据权利要求4所述的晶体管，还包括 与所述半导体材料层接触的导电材料层。
6.根据权利要求I所述的晶体管，其中，所述衬底是柔性的。
7.根据权利要求I所述的晶体管，其中，所述电绝缘材料层和所述导电材料层限定出所述凹进轮廓。
8.—种驱动半导体器件的方法，包括 提供晶体管，所述晶体管包括 衬底； 第一导电材料层； 电绝缘材料层，所述电绝缘材料层包括与所述导电材料层相关的凹进轮廓； 位于所述电绝缘材料层上的第二导电材料层；以及 位于所述衬底上的第三导电材料层； 在所述第二导电材料层与所述第三导电材料层之间施加电压；以及 对所述第一导电材料层施加电压，以电连接所述第二导电材料层和所述第三导电材料层。
全文摘要
一种晶体管包括衬底、导电材料层和电绝缘材料层。衬底、导电材料层和电绝缘材料层中的一个或多个的至少一部分限定出凹进轮廓。
文档编号H01L29/786GK102782821SQ201180010647
公开日2012年11月14日 申请日期2011年2月10日 优先权日2010年2月26日
发明者L·W·塔特, S·F·纳尔逊 申请人:伊斯曼柯达公司
最新回复(0)