边界扫描测试系统及测试方法
专利名称：边界扫描测试系统及测试方法
技术领域：
本发明涉及电子设备测试领域，特别涉及一种通过JTAG(Joint Test Action Group，联合测试行为组织)技术对印刷电路板进行测试的测试系统及测试方法。
背景技术：
目前在电子设备的集成电路测试领域，常常需要对印刷电路板的硬件进行测试， 以判断印刷电路板上的芯片是否合格、是否损坏或出现加工故障例如短路或虚焊等。边界 扫描测试是一种重要的集成电路测试手段，其一般采用JTAG技术对印刷电路板上的芯片 进行测试，基本原理是通过访问设置在印刷电路板上的JTAG接口对印刷电路板的内部节 点、器件等进行测试。但一般的边界扫描测试系统大都通过计算机的并行接口或PCI (Peripheral Component Interconnect，外设组件互连标准)接口等与印刷电路板相连以收发数据，从而 使得测试速度较慢。另一方面，目前的测试系统往往只有一路测试总线，一次只能连接单个 印刷电路板进行测试，不能同时进行多印刷电路板的测试，当对多印刷电路板测试时，就要 花费更多的测试时间或者需要购买更多的测试设备。
发明内容
鉴于以上内容，有必要提供一种可提高测试效率的边界扫描测试系统及测试方 法。一种边界扫描测试系统，包括一测试设备、一外设接口、一微处理器、一选通电路、 若干1/0驱动接口及若干用于连接器件的JTAG总线接口，所述测试设备通过所述外设接口 与所述微处理器相连，所述微处理器通过所述选通电路与所述若干1/0驱动接口相连，每 一 1/0驱动接口对应连接一 JTAG总线接口，所述微处理器还与所述若干1/0驱动接口相 连；所述测试设备设置并发送测试指令和测试数据并通过所述外设接口传送给所述微处理 器，所述微处理器对所述测试指令和测试数据进行解析并将所述测试指令和测试数据转换 为JTAG格式的测试指令和测试数据，并控制所述选通电路选通与所述器件相连的1/0驱动 接口处于有效状态，所述微处理器通过有效状态的1/0驱动接口、被所述1/0驱动接口驱动 的JTAG总线接口对器件进行边界扫描测试，测试完成后器件的测试结果指标通过相应的 JTAG总线接口、1/0驱动接口传送给所述微处理器，所述微处理器将测试结果指标通过外 设接口传送给所述测试设备。一种边界扫描测试方法，用于测试至少一被测器件是否合格，包括以下步骤一测试设备通过一外设接口发送测试指令和测试数据给一微处理器；所述微处理器对测试指令及测试数据进行解析，并将测试指令及测试数据转换为 JTAG格式的测试指令和测试数据，控制一选通电路选通与所测试器件相连的1/0驱动接口 处于有效状态，再通过有效状态的1/0驱动接口、被1/0驱动接口所驱动的JTAG总线接口 对被测器件进行边界扫描测试；
测试完成时，所述微处理器通过有效状态的I/O驱动接口、JTAG总线接口接收被 测器件的测试结果指标；所述微处理器将测试结果指标通过所述外设接口传送给所述测试设备；及所述测试设备将测试结果指标与所述被测器件的预设的正常指标进行比对，若测 试结果指标与被测器件的预设的正常指标相等，则判断为被测器件合格，反之则判断为被 测器件不合格。本发明边界扫描测试系统及测试方法通过所述测试设备发送测试指令和测试数 据给所述微处理器，所述微处理器根据所述测试指令和测试数据控制所述选通电路选通与 所述被测器件相连的I/O驱动接口并对被测器件进行边界扫描测试，测试完成后被测器件 的测试结果指标传送给所述微处理器再传送给所述测试设备，测试设备将测试结果指标与 所述被测器件的预设的正常指标进行比对以判断被测器件是否合格，从而实现同时进行多 印刷电路板的测试，提高了测试效率，节约了测试的时间。
图1为本发明边界扫描测试系统的较佳实施方式与若干被测器件相连的模块图。图2为本发明边界扫描测试方法的较佳实施方式的流程图。
具体实施例方式请参考图1，本发明边界扫描测试系统10用于测试若干被测器件112是否合格，其 较佳实施方式包括一测试设备例如计算机100、一外设接口例如USB接口 102、一微处理器 104、一选通电路106、若干I/O (Input/Output，输入/输出)驱动接口 108及若干JTAG总 线接口 110。所述被测器件112为支持JTAG技术的印刷电路板。所述选通电路106可包 括一个或多个选通芯片，以实现多路选通功能，具体数量可根据实际需要测试被测器件112 的数量设定。所述计算机100通过所述USB接口 102与所述微处理器104相连，所述微处理器 104还通过所述选通电路106与所述若干I/O驱动接口 108相连，所述微处理器104还与所 述若干I/O驱动接口 108相连，每一 I/O驱动接口 108对应连接一个JTAG总线接口 110，每 一 JTAG总线接口 110对应连接一个被测器件112。所述边界扫描测试系统10可同时测试 多个被测器件112，具体可根据测试要求而定。例如所述JTAG总线接口 110可连接一个或 多个被测器件112进行测试。所述计算机100用于设置测试指令(例如测试哪个被测器件112)和测试数据(例 如测试被测器件112的某个节点的电平、管脚的功能、芯片的型号等参数信息)，设置完成 后将所述测试指令和测试数据通过USB接口 102发送给所述微处理器104，还用于通过USB 接口 102从所述微处理器104接收被测器件112的测试结果指标，并存储及显示测试结果 指标，比较测试结果指标与被测器件112的预设的正常指标，若测试结果指标与被测器件 112的预设的正常指标相等，则判断为被测器件112合格，反之则判断为被测器件112不合 格。例如所测试的被测器件112的节点的电平为高电平时，测试结果指标可以以1表示。所述微处理器104用于对所述测试指令和测试数据进行解析并将其转换为JTAG 格式的测试指令和测试数据，还用于控制所述选通电路106选通与被测器件112相连的一路I/O驱动接口 108处于有效状态，还用于通过有效状态的I/O驱动接口 108、被有效状态 的I/O驱动接口 108所驱动的JTAG总线接口 110对被测器件112进行边界扫描测试，并在 测试完成后接收被测器件112通过JTAG总线接口 110、有效状态的I/O驱动接口 108传送 的测试结果指标，并将测试结果指标通过USB接口 102传送给所述计算机100。当边界扫描测试系统10测试若干被测器件112时，需将若干被测器件112分别插 接于不同的JTAG总线接口 110，所述计算机100设置并发送测试指令(例如测试若干被测 器件112)和测试数据(例如测试若干被测器件112的节点A、B的电平)通过所述USB接 口 102传送给所述微处理器104，所述微处理器104对所述测试指令和测试数据进行解析并 将其转换为JTAG格式的测试指令和测试数据，控制所述选通电路106选通与被测器件112 对应相连的所述I/O驱动接口 108处于有效状态，则微处理器104通过所述若干I/O驱动 接口 108、被所述I/O驱动接口 108驱动的若干JTAG总线接口 110对若干被测器件112进 行边界扫描测试，测试完成后若干被测器件112的测试结果指标(如节点A的电平为低电 平则测试结果指标以0表示，节点B的电平为高电平则测试结果指标以1表示)通过对应 的JTAG总线接口 110、1/0驱动接口 108传送给所述微处理器104，所述微处理器104将测 试结果指标通过所述USB接口 102传送给所述计算机100，计算机100存储测试结果指标并 将测试结果指标与所述每一被测器件112的预设的正常指标进行比对，以判断每一被测器 件112是否合格，即若测试结果指标与每一被测器件112的预设的正常指标相等，则判断为 此被测器件112合格，反之则判断为此被测器件112不合格。在其它实施方式中，计算机100中的测试结果指标还可以根据实际情况不需存储 及显示。如图2所示，本发明边界扫描测试方法，用于测试若干被测器件112是否合格，其 较佳实施方式包括以下步骤步骤S300，计算机100通过所述USB接口 102发送测试指令(例如测试某被测器 件112)和测试数据(例如测试被测器件112的某个节点的电平、管脚的功能、芯片的型号 等参数信息)给所述微处理器104 ；步骤S302，微处理器104对测试指令及测试数据进行解析，并将其转换为JTAG格 式的测试指令和测试数据，并控制所述选通电路106选通与被测器件112相连的I/O驱动 接口 108处于有效状态，再通过I/O驱动接口 108、被I/O驱动接口 108所驱动的JTAG总线 接口 110对被测器件112进行边界扫描测试；步骤S304，测试完成时，微处理器104通过有效状态的I/O驱动接口 108、所述 JTAG总线接口 110接收被测器件112的测试结果指标；步骤S306，微处理器104将测试结果指标通过USB接口 102传送给所述计算机 100，计算机100存储及显示测试结果指标；及步骤S308，计算机100将测试结果指标与所述被测器件112的预设的正常指标进 行比对，以判断被测器件112是否合格，若测试结果指标与被测器件112的预设的正常指标 相等，则判断为被测器件112合格，反之则判断为被测器件112不合格。在其它实施方式中，还可以根据需要省去步骤S306中的存储并显示测试结果指 标步骤。本发明边界扫描测试系统及测试方法，可同时进行多印刷电路板的测试，从而提高了测试效率，节约了测试的时间。
权利要求
一种边界扫描测试系统，包括一测试设备、一外设接口、一微处理器、一选通电路、若干I/O驱动接口及若干用于连接被测器件的JTAG总线接口，所述测试设备通过所述外设接口与所述微处理器相连，所述微处理器通过所述选通电路与所述若干I/O驱动接口相连，每一I/O驱动接口对应连接一JTAG总线接口，所述微处理器还与所述若干I/O驱动接口相连；所述测试设备设置并发送测试指令和测试数据并通过所述外设接口传送给所述微处理器，所述微处理器对所述测试指令和测试数据进行解析并将所述测试指令和测试数据转换为JTAG格式的测试指令和测试数据，并控制所述选通电路选通与所述被测器件相连的I/O驱动接口处于有效状态，所述微处理器通过有效状态的I/O驱动接口、被所述I/O驱动接口驱动的JTAG总线接口对被测器件进行边界扫描测试，测试完成后被测器件的测试结果指标通过相应的JTAG总线接口、I/O驱动接口传送给所述微处理器，所述微处理器将测试结果指标通过外设接口传送给所述测试设备。
2.如权利要求1所述的边界扫描测试系统，其特征在于所述被测器件为支持JTAG技 术的印刷电路板。
3.如权利要求1所述的边界扫描测试系统，其特征在于所述外设接口为一USB接口。
4.如权利要求1所述的边界扫描测试系统，其特征在于所述测试设备为一计算机。
5.如权利要求1所述的边界扫描测试系统，其特征在于所述选通电路包括若干选通 芯片，用于对所述若干I/O驱动接口进行选通操作。
6.如权利要求1所述的边界扫描测试系统，其特征在于所述测试设备还用于储存或 显示测试结果指标。
7.—种边界扫描测试方法，用于测试至少一被测器件是否合格，包括以下步骤一测试设备通过一外设接口发送测试指令和测试数据给一微处理器；所述微处理器对测试指令及测试数据进行解析，并将测试指令及测试数据转换为JTAG 格式的测试指令和测试数据，控制一选通电路选通与所测试被测器件相连的I/O驱动接口 处于有效状态，再通过有效状态的I/O驱动接口、被I/O驱动接口所驱动的JTAG总线接口 对被测器件进行边界扫描测试；测试完成时，所述微处理器通过有效状态的I/O驱动接口、JTAG总线接口接收被测器 件的测试结果指标；所述微处理器将测试结果指标通过所述外设接口传送给所述测试设备；及所述测试设备将测试结果指标与所述被测器件的预设的正常指标进行比对，若测试结 果指标与被测器件的预设的正常指标相等，则判断为被测器件合格，反之则判断为被测器 件不合格。
8.如权利要求7所述的边界扫描测试方法，其特征在于在所述微处理器将测试结果 指标通过所述外设接口传送给所述测试设备的步骤后及所述测试设备将测试结果指标与 所述被测器件的预设的正常指标进行比对的步骤前，还包括步骤所述测试设备储存并显 示测试结果指标。
9.如权利要求7所述的边界扫描测试方法，其特征在于所述外设接口为一USB接口。
10.如权利要求7所述的边界扫描测试方法，其特征在于所述测试设备为一计算机， 所述被测器件为支持JTAG技术的印刷电路板。
全文摘要
一种边界扫描测试系统，包括一测试设备、一外设接口、一微处理器、一选通电路、若干I/O驱动接口及若干用于连接被测器件的JTAG总线接口，所述测试设备通过所述外设接口与所述微处理器相连，所述微处理器通过所述选通电路与所述若干I/O驱动接口相连，每一I/O驱动接口对应连接一JTAG总线接口，所述微处理器还与所述若干I/O驱动接口相连。本发明还提供了一种边界扫描测试方法。本发明边界扫描测试系统及测试方法可同时对若干被测器件进行测试以提高测试效率。
文档编号G01R31/3185GK101865976SQ20091030152
公开日2010年10月20日 申请日期2009年4月14日 优先权日2009年4月14日
发明者朱鸿儒 申请人:鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司
技术领域：
本发明涉及电子设备测试领域，特别涉及一种通过JTAG(Joint Test Action Group，联合测试行为组织)技术对印刷电路板进行测试的测试系统及测试方法。
背景技术：
目前在电子设备的集成电路测试领域，常常需要对印刷电路板的硬件进行测试， 以判断印刷电路板上的芯片是否合格、是否损坏或出现加工故障例如短路或虚焊等。边界 扫描测试是一种重要的集成电路测试手段，其一般采用JTAG技术对印刷电路板上的芯片 进行测试，基本原理是通过访问设置在印刷电路板上的JTAG接口对印刷电路板的内部节 点、器件等进行测试。但一般的边界扫描测试系统大都通过计算机的并行接口或PCI (Peripheral Component Interconnect，外设组件互连标准)接口等与印刷电路板相连以收发数据，从而 使得测试速度较慢。另一方面，目前的测试系统往往只有一路测试总线，一次只能连接单个 印刷电路板进行测试，不能同时进行多印刷电路板的测试，当对多印刷电路板测试时，就要 花费更多的测试时间或者需要购买更多的测试设备。
发明内容
鉴于以上内容，有必要提供一种可提高测试效率的边界扫描测试系统及测试方 法。一种边界扫描测试系统，包括一测试设备、一外设接口、一微处理器、一选通电路、 若干1/0驱动接口及若干用于连接器件的JTAG总线接口，所述测试设备通过所述外设接口 与所述微处理器相连，所述微处理器通过所述选通电路与所述若干1/0驱动接口相连，每 一 1/0驱动接口对应连接一 JTAG总线接口，所述微处理器还与所述若干1/0驱动接口相 连；所述测试设备设置并发送测试指令和测试数据并通过所述外设接口传送给所述微处理 器，所述微处理器对所述测试指令和测试数据进行解析并将所述测试指令和测试数据转换 为JTAG格式的测试指令和测试数据，并控制所述选通电路选通与所述器件相连的1/0驱动 接口处于有效状态，所述微处理器通过有效状态的1/0驱动接口、被所述1/0驱动接口驱动 的JTAG总线接口对器件进行边界扫描测试，测试完成后器件的测试结果指标通过相应的 JTAG总线接口、1/0驱动接口传送给所述微处理器，所述微处理器将测试结果指标通过外 设接口传送给所述测试设备。一种边界扫描测试方法，用于测试至少一被测器件是否合格，包括以下步骤一测试设备通过一外设接口发送测试指令和测试数据给一微处理器；所述微处理器对测试指令及测试数据进行解析，并将测试指令及测试数据转换为 JTAG格式的测试指令和测试数据，控制一选通电路选通与所测试器件相连的1/0驱动接口 处于有效状态，再通过有效状态的1/0驱动接口、被1/0驱动接口所驱动的JTAG总线接口 对被测器件进行边界扫描测试；
测试完成时，所述微处理器通过有效状态的I/O驱动接口、JTAG总线接口接收被 测器件的测试结果指标；所述微处理器将测试结果指标通过所述外设接口传送给所述测试设备；及所述测试设备将测试结果指标与所述被测器件的预设的正常指标进行比对，若测 试结果指标与被测器件的预设的正常指标相等，则判断为被测器件合格，反之则判断为被 测器件不合格。本发明边界扫描测试系统及测试方法通过所述测试设备发送测试指令和测试数 据给所述微处理器，所述微处理器根据所述测试指令和测试数据控制所述选通电路选通与 所述被测器件相连的I/O驱动接口并对被测器件进行边界扫描测试，测试完成后被测器件 的测试结果指标传送给所述微处理器再传送给所述测试设备，测试设备将测试结果指标与 所述被测器件的预设的正常指标进行比对以判断被测器件是否合格，从而实现同时进行多 印刷电路板的测试，提高了测试效率，节约了测试的时间。
图1为本发明边界扫描测试系统的较佳实施方式与若干被测器件相连的模块图。图2为本发明边界扫描测试方法的较佳实施方式的流程图。
具体实施例方式请参考图1，本发明边界扫描测试系统10用于测试若干被测器件112是否合格，其 较佳实施方式包括一测试设备例如计算机100、一外设接口例如USB接口 102、一微处理器 104、一选通电路106、若干I/O (Input/Output，输入/输出)驱动接口 108及若干JTAG总 线接口 110。所述被测器件112为支持JTAG技术的印刷电路板。所述选通电路106可包 括一个或多个选通芯片，以实现多路选通功能，具体数量可根据实际需要测试被测器件112 的数量设定。所述计算机100通过所述USB接口 102与所述微处理器104相连，所述微处理器 104还通过所述选通电路106与所述若干I/O驱动接口 108相连，所述微处理器104还与所 述若干I/O驱动接口 108相连，每一 I/O驱动接口 108对应连接一个JTAG总线接口 110，每 一 JTAG总线接口 110对应连接一个被测器件112。所述边界扫描测试系统10可同时测试 多个被测器件112，具体可根据测试要求而定。例如所述JTAG总线接口 110可连接一个或 多个被测器件112进行测试。所述计算机100用于设置测试指令(例如测试哪个被测器件112)和测试数据(例 如测试被测器件112的某个节点的电平、管脚的功能、芯片的型号等参数信息)，设置完成 后将所述测试指令和测试数据通过USB接口 102发送给所述微处理器104，还用于通过USB 接口 102从所述微处理器104接收被测器件112的测试结果指标，并存储及显示测试结果 指标，比较测试结果指标与被测器件112的预设的正常指标，若测试结果指标与被测器件 112的预设的正常指标相等，则判断为被测器件112合格，反之则判断为被测器件112不合 格。例如所测试的被测器件112的节点的电平为高电平时，测试结果指标可以以1表示。所述微处理器104用于对所述测试指令和测试数据进行解析并将其转换为JTAG 格式的测试指令和测试数据，还用于控制所述选通电路106选通与被测器件112相连的一路I/O驱动接口 108处于有效状态，还用于通过有效状态的I/O驱动接口 108、被有效状态 的I/O驱动接口 108所驱动的JTAG总线接口 110对被测器件112进行边界扫描测试，并在 测试完成后接收被测器件112通过JTAG总线接口 110、有效状态的I/O驱动接口 108传送 的测试结果指标，并将测试结果指标通过USB接口 102传送给所述计算机100。当边界扫描测试系统10测试若干被测器件112时，需将若干被测器件112分别插 接于不同的JTAG总线接口 110，所述计算机100设置并发送测试指令(例如测试若干被测 器件112)和测试数据(例如测试若干被测器件112的节点A、B的电平)通过所述USB接 口 102传送给所述微处理器104，所述微处理器104对所述测试指令和测试数据进行解析并 将其转换为JTAG格式的测试指令和测试数据，控制所述选通电路106选通与被测器件112 对应相连的所述I/O驱动接口 108处于有效状态，则微处理器104通过所述若干I/O驱动 接口 108、被所述I/O驱动接口 108驱动的若干JTAG总线接口 110对若干被测器件112进 行边界扫描测试，测试完成后若干被测器件112的测试结果指标(如节点A的电平为低电 平则测试结果指标以0表示，节点B的电平为高电平则测试结果指标以1表示)通过对应 的JTAG总线接口 110、1/0驱动接口 108传送给所述微处理器104，所述微处理器104将测 试结果指标通过所述USB接口 102传送给所述计算机100，计算机100存储测试结果指标并 将测试结果指标与所述每一被测器件112的预设的正常指标进行比对，以判断每一被测器 件112是否合格，即若测试结果指标与每一被测器件112的预设的正常指标相等，则判断为 此被测器件112合格，反之则判断为此被测器件112不合格。在其它实施方式中，计算机100中的测试结果指标还可以根据实际情况不需存储 及显示。如图2所示，本发明边界扫描测试方法，用于测试若干被测器件112是否合格，其 较佳实施方式包括以下步骤步骤S300，计算机100通过所述USB接口 102发送测试指令(例如测试某被测器 件112)和测试数据(例如测试被测器件112的某个节点的电平、管脚的功能、芯片的型号 等参数信息)给所述微处理器104 ；步骤S302，微处理器104对测试指令及测试数据进行解析，并将其转换为JTAG格 式的测试指令和测试数据，并控制所述选通电路106选通与被测器件112相连的I/O驱动 接口 108处于有效状态，再通过I/O驱动接口 108、被I/O驱动接口 108所驱动的JTAG总线 接口 110对被测器件112进行边界扫描测试；步骤S304，测试完成时，微处理器104通过有效状态的I/O驱动接口 108、所述 JTAG总线接口 110接收被测器件112的测试结果指标；步骤S306，微处理器104将测试结果指标通过USB接口 102传送给所述计算机 100，计算机100存储及显示测试结果指标；及步骤S308，计算机100将测试结果指标与所述被测器件112的预设的正常指标进 行比对，以判断被测器件112是否合格，若测试结果指标与被测器件112的预设的正常指标 相等，则判断为被测器件112合格，反之则判断为被测器件112不合格。在其它实施方式中，还可以根据需要省去步骤S306中的存储并显示测试结果指 标步骤。本发明边界扫描测试系统及测试方法，可同时进行多印刷电路板的测试，从而提高了测试效率，节约了测试的时间。
权利要求
一种边界扫描测试系统，包括一测试设备、一外设接口、一微处理器、一选通电路、若干I/O驱动接口及若干用于连接被测器件的JTAG总线接口，所述测试设备通过所述外设接口与所述微处理器相连，所述微处理器通过所述选通电路与所述若干I/O驱动接口相连，每一I/O驱动接口对应连接一JTAG总线接口，所述微处理器还与所述若干I/O驱动接口相连；所述测试设备设置并发送测试指令和测试数据并通过所述外设接口传送给所述微处理器，所述微处理器对所述测试指令和测试数据进行解析并将所述测试指令和测试数据转换为JTAG格式的测试指令和测试数据，并控制所述选通电路选通与所述被测器件相连的I/O驱动接口处于有效状态，所述微处理器通过有效状态的I/O驱动接口、被所述I/O驱动接口驱动的JTAG总线接口对被测器件进行边界扫描测试，测试完成后被测器件的测试结果指标通过相应的JTAG总线接口、I/O驱动接口传送给所述微处理器，所述微处理器将测试结果指标通过外设接口传送给所述测试设备。
2.如权利要求1所述的边界扫描测试系统，其特征在于所述被测器件为支持JTAG技 术的印刷电路板。
3.如权利要求1所述的边界扫描测试系统，其特征在于所述外设接口为一USB接口。
4.如权利要求1所述的边界扫描测试系统，其特征在于所述测试设备为一计算机。
5.如权利要求1所述的边界扫描测试系统，其特征在于所述选通电路包括若干选通 芯片，用于对所述若干I/O驱动接口进行选通操作。
6.如权利要求1所述的边界扫描测试系统，其特征在于所述测试设备还用于储存或 显示测试结果指标。
7.—种边界扫描测试方法，用于测试至少一被测器件是否合格，包括以下步骤一测试设备通过一外设接口发送测试指令和测试数据给一微处理器；所述微处理器对测试指令及测试数据进行解析，并将测试指令及测试数据转换为JTAG 格式的测试指令和测试数据，控制一选通电路选通与所测试被测器件相连的I/O驱动接口 处于有效状态，再通过有效状态的I/O驱动接口、被I/O驱动接口所驱动的JTAG总线接口 对被测器件进行边界扫描测试；测试完成时，所述微处理器通过有效状态的I/O驱动接口、JTAG总线接口接收被测器 件的测试结果指标；所述微处理器将测试结果指标通过所述外设接口传送给所述测试设备；及所述测试设备将测试结果指标与所述被测器件的预设的正常指标进行比对，若测试结 果指标与被测器件的预设的正常指标相等，则判断为被测器件合格，反之则判断为被测器 件不合格。
8.如权利要求7所述的边界扫描测试方法，其特征在于在所述微处理器将测试结果 指标通过所述外设接口传送给所述测试设备的步骤后及所述测试设备将测试结果指标与 所述被测器件的预设的正常指标进行比对的步骤前，还包括步骤所述测试设备储存并显 示测试结果指标。
9.如权利要求7所述的边界扫描测试方法，其特征在于所述外设接口为一USB接口。
10.如权利要求7所述的边界扫描测试方法，其特征在于所述测试设备为一计算机， 所述被测器件为支持JTAG技术的印刷电路板。
全文摘要
一种边界扫描测试系统，包括一测试设备、一外设接口、一微处理器、一选通电路、若干I/O驱动接口及若干用于连接被测器件的JTAG总线接口，所述测试设备通过所述外设接口与所述微处理器相连，所述微处理器通过所述选通电路与所述若干I/O驱动接口相连，每一I/O驱动接口对应连接一JTAG总线接口，所述微处理器还与所述若干I/O驱动接口相连。本发明还提供了一种边界扫描测试方法。本发明边界扫描测试系统及测试方法可同时对若干被测器件进行测试以提高测试效率。
文档编号G01R31/3185GK101865976SQ20091030152
公开日2010年10月20日 申请日期2009年4月14日 优先权日2009年4月14日
发明者朱鸿儒 申请人:鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司
最新回复(0)