模拟扫描电路、模拟触发器和数据处理设备的制作方法
专利名称：模拟扫描电路、模拟触发器和数据处理设备的制作方法
技术领域：
本发明涉及数据处理设备。更具体而言，本发明涉及将电路中的模拟数据的瞬时 值作为模拟值保持或将所保持的模拟值作为电路中的模拟数据提供的模拟扫描电路，以及 执行模拟数据的同步的模拟触发器(analogflip-flop)。
背景技术：
在测试当前的数字LSI的方法方面已经做出了重大的技术创新，并且已经实现了 自动生成用于测试其芯片的测试电路或者测试式样(用于执行测试的信号序列)的能力。 即，数字LSI被配置为进行二进制信号“0”和“1”的处理，并且自动化是利用诸如扫描路径 测试之类的技术来执行的，因为数字LSI比模拟LSI更容易测试，并且通过将测试限制到单 一缩退故障(single stuck-at fault)，可以简化故障模型。这里，术语“扫描路径测试”是这样一种技术，其包括提供一个其中触发器串联连 接的路径(扫描路径)，并且通过扫描路径使得这些触发器保持任意值，或者通过扫描路径 读取触发器中保持的值，以检查电路的状态。在这种扫描路径测试中，通常使用的所有触发 器在测试模式中被串联连接，以使得可以从外界向所有触发器中设定任意数据(可控制性 的改善)。然后，接下来，模式被切换到正常模式，其中从外界设定的这些触发器的数据被添 加到LSI的内部组合门，然后一个时钟被添加，从而使得这些门的输出可以被相同的触发 器所捕捉。最后，再次在测试模式中执行扫描输出操作(可观测性的改善)，并且将内部门 的信号输出到LSI的外部，以便判定门输出是否正常。重复此操作，直到实现期望的故障覆 盖为止。这样，扫描路径测试被用于数字LSI的测试的示例是广为所知的(例如参见日本 专利 No. 2550521 (图 5))。与之不同，由于模拟LSI处理连续的模拟值，因此处理复杂度增大。即使在当前， 仍然没有充分的故障检测算法，并且自动化被延迟了。在模拟信号处理中，一般而言，不使 用触发器，而向LSI添加交流或直流模拟信号。例如，通过向LSI直接添加各种电平或频率 的信号，可以相对较容易地控制放大器、滤波器等等。即，在模拟LSI中的许多电路中，节点 的电势等等是明确确定的，并且在许多情况下可控制性较高。另一方面，例如，如果设想在 LSI内存在一滤波器，则由于以上述方式向滤波器的输入相对较容易地添加了期望的信号， 因此其输出被输入到后续的信号处理电路。在此情况下，必须提供一个特殊的内置测试电 路来观测滤波器的输出。即，一般来说模拟LSI具有较低的可观测性。因此，改善可观测性，以了解模拟LSI中的内部信号或电势，是很有用的。此外，使 测试效率化，以进一步提高可控制性，是很有用的。
发明内容
本发明是考虑到这种情形而做出的，其一个目的在于提高模拟LSI的测试中的可 观测性和可控制性，以及进一步实现整体同步。为了解决上述问题而做出了本发明，其第一方面提供了一种模拟扫描电路，其特征在于包括多个模拟值保持装置，每个用于保持一模拟值；输入装置，用于输入模拟值， 以使得多个模拟值保持装置中的至少一个保持模拟值；传送装置，用于在多个模拟值保持 装置之间传送在多个模拟值保持装置中保持的模拟值；以及输出装置，用于读取并输出在 多个模拟值保持装置中保持的模拟值中的至少一个。从而，提供了从模拟电路等等输入模 拟信号并且使得该模拟信号被输出到模拟电路等等的效果。此外，在此第一方面中，传送装置可根据移位同步信号来执行传送。例如，两相位 时钟信号可用作移位同步信号。此外，在此第一方面中，输入装置可根据移位同步信号来使得多个模拟值保持装 置中的至少一个保持模拟值。例如，来自LSI测试器的模拟信号可经由扫描输入端子被保持。此外，在此第一方面中，输出装置可根据移位同步信号来从多个模拟值保持装置 中读取模拟值。例如，模拟信号可经由扫描输出端子被输出到LSI测试器。此外，在此第一方面中，输入装置可根据共同的输入控制信号来使得多个模拟值 被同时保持在多个模拟值保持装置中的相应模拟值保持装置中。例如，来自模拟电路等等 的模拟信号可以按照加载时钟信号经由输入端子被保持。此外，在此第一方面中，输入装置可根据分别对应于多个模拟值之一的单独输入 控制信号来使得这多个模拟值被保持在多个模拟值保持装置中的相应模拟值保持装置中。 例如，来自模拟电路等等的模拟信号可以按照单独的加载控制信号经由输入端子被保持。此外，在此第一方面中，输出装置可根据共同的输出控制信号来同时从多个模拟 值保持装置读取模拟值。例如，模拟信号可按照写入时钟信号经由输出端子被输出到模拟 电路等等。此外，在此第一方面中，输出装置可根据分别对应于多个模拟值之一的单独输出 控制信号来从多个模拟值保持装置中读取模拟值。例如，模拟信号可以按照单独的写入控 制信号经由输出端子被输出到模拟电路等等。此外，在此第一方面中，多个模拟值保持装置可通过在形成于半导体衬底上的扩 散层区域中积累电荷来保持模拟值。例如，BBD(桶桥式器件)可用作电荷传送元件。此外，在此第一方面中，多个模拟值保持装置可通过在生成于半导体衬底上的耗 尽层区域中积累电荷来保持模拟值。例如，CCD(电荷耦合器件)可用作电荷传送元件。此外，本发明的第二方面提供了一种数据处理设备，其特征在于包括输出模拟数 据的输出电路和接收模拟数据的模拟扫描电路，该模拟扫描电路包括多个模拟值保持装 置，每个用于保持一模拟值；输入装置，用于输入模拟数据的瞬时值，以使得多个模拟值保 持装置中的至少一个将瞬时值作为模拟值保持；传送装置，用于在多个模拟值保持装置之 间传送在多个模拟值保持装置中保持的模拟值；以及输出装置，用于读取并输出在多个模 拟值保持装置中保持的模拟值中的至少一个。从而，提供了捕捉来自输出电路的模拟信号 以使得模拟信号进入可观测状态的效果。此外，本发明的第三方面提供了一种数据处理设备，其特征在于包括提供模拟数 据的模拟扫描电路和接收并输入模拟数据的输入电路，该模拟扫描电路包括多个模拟值 保持装置，每个用于保持一模拟值；输入装置，用于输入模拟值，以使得多个模拟值保持装 置中的至少一个保持模拟值；传送装置，用于在多个模拟值保持装置之间传送在多个模拟值保持装置中保持的模拟值；以及输出装置，用于读取在多个模拟值保持装置中保持的模 拟值中的至少一个并将所读取的模拟值中的至少一个作为模拟数据输出。从而，提供了在 输入电路中设定任意的模拟值以控制该模拟值的效果。此外，本发明的第四方面提供了一种数据处理设备，其特征在于包括输出第一模 拟数据的输出电路、接收第一模拟数据并提供第二模拟数据的模拟扫描电路以及接收并输 入第二模拟数据的输入电路，该模拟扫描电路包括多个模拟值保持装置，每个用于保持一 模拟值；输入装置，用于输入第一模拟数据的瞬时值，以使得多个模拟值保持装置中的至少 一个将瞬时值作为模拟值保持；传送装置，用于在多个模拟值保持装置之间传送在多个模 拟值保持装置中保持的模拟值；以及输出装置，用于读取在多个模拟值保持装置中保持的 模拟值中的至少一个并将所读取的模拟值中的至少一个作为第二模拟数据输出。从而，提 供了捕捉来自输出电路的模拟信号以使得该模拟信号可进入可观测状态并将此模拟信号 设定在输入电路中的效果。此外，本发明的第五方面提供了一种模拟触发器，包括输入模拟值保持装置，用 于保持输入模拟值；以及输出模拟值保持装置，用于基于传送触发信号来传送输入模拟值 保持装置中保持的输入模拟值，并且保持输入模拟值来作为输出模拟值。从而，通过控制传 送触发信号而使得各个模拟触发器中保持输出模拟值的定时同步。此外，在此第五方面中，输入模拟值可指示出包括η(其中η是大于或等于3的整 数)个离散值的m(其中m是大于或等于η的整数)个值之中的值。从而，在可以识别m个 离散值的精确度范围内，允许作为模拟数据的波形的变形、噪声的添加等等，并且允许波形 的整形、再现等等。此外，在此第五方面中，输入模拟值保持装置可包括用于基于输入触发信号而输 入所述输入模拟值的输入装置。从而，像主从型数字触发器一样，由两个触发信号(例如， 同一信号的正和负触发信号等等)来引起控制。此外，在此第五方面中，输入装置可包括第一输入装置，用于基于第一触发信号 而输入第一模拟值来作为输入模拟值；以及第二输入装置，用于基于第二触发信号而输入 第二模拟值来作为输入模拟值。从而，基于输入触发信号的施加的控制来选择性地输入和 保持输入模拟值。此外，在此第五方面中，第一触发信号和第二触发信号之一可以是用于指示扫描 操作的输入触发信号。从而，相邻的模拟触发器的输出模拟值被连接作为相应的(第一或 第二)输入模拟值，从而允许了实现具有能够利用另一输入触发信号来进行正常输入的扫 描功能的触发器。此外，在此第五方面中，模拟触发器还可包括输出装置，用于基于输出触发信号而 输出在输出模拟值保持装置中保持的输出模拟值。从而，基于输出触发信号的控制来控制 输出定时。此外，在此第五方面中，输入模拟值保持装置和输出模拟值保持装置中的至少一 个可通过在形成于半导体衬底上的扩散层区域中积累电荷来保持模拟值。例如，BBD(组桶 式器件/桶桥式器件)可用作电荷传送元件。此外，在此第五方面中，输入模拟值保持装置和输出模拟值保持装置中的至少一 个可通过在生成于半导体衬底上的耗尽层区域中积累电荷来保持模拟值。例如，CCD(电荷耦合器件)可用作电荷传送元件。此外，本发明的第六方面提供了一种数据处理设备，其包括各自能够接收、保持和 输出指示任意模拟值的任意模拟数据的多个模拟触发器和用于控制这多个模拟触发器的 操作定时的控制装置，这多个模拟触发器中的每一个包括输入模拟值保持装置，用于保持 输入模拟值；以及输出模拟值保持装置，用于基于传送触发信号而接收由输入模拟值保持 装置保持的输入模拟值，并且保持输入模拟值来作为输出模拟值，控制装置包括传送触发 信号提供装置，用于向这多个模拟触发器提供相同的传送触发信号。从而，控制传送触发信 号，以使得在多个单独的模拟触发器中保持输出模拟值的定时可以同步。根据本发明，可以实现能够提高模拟LSI的测试中的可观测性和可控制性并且还 实现了整体同步的出色优点。注意，在本发明中，假定模拟LSI被配置为包括数字/模拟混 合LSI，其中混合了模拟电路和数字电路。
图1是图示出本发明实施例中的模拟扫描电路100和要测试的电路之间的示例性 关系的示图。图2是图示出本发明实施例中的模拟扫描电路100的第一示例性实施例的概念图。图3是图示出本发明实施例中的模拟扫描电路100的第一示例性实施例的布局 图。图4是本发明实施例中的模拟扫描电路100的第一示例性实施例的定时图。图5是图示出本发明实施例中的BBD单元的分布和布置的示例的示图。图6是图示出本发明实施例中的模拟扫描电路100的第二示例性实施例的布局 图。图7是本发明实施例中的模拟扫描电路100的第二示例性实施例的定时图。图8是本发明实施例中的模拟扫描电路100的第二示例性实施例的详细定时图。图9是图示出本发明实施例中的模拟扫描电路100的第三示例性实施例的概念 图。图10是图示出本发明实施例中的模拟扫描电路100的第三示例性实施例的布局图。图11是本发明实施例中的模拟扫描电路100的第三示例性实施例的定时图。图12是本发明实施例中的模拟扫描电路100的第三示例性实施例的扫描输入端 子Sin的信号的示例。图13是图示出本发明实施例中的模拟扫描电路100的第四示例性实施例的布局 图。图14是本发明实施例中的模拟扫描电路100的第四示例性实施例的定时图。图15是本发明实施例中的模拟扫描电路100的第四示例性实施例的扫描输入端 子Sin的信号的示例。图16是图示出本发明实施例中的模拟扫描电路100的第五示例性实施例的概念图。
图17是图示出本发明实施例中的模拟扫描电路100的第五示例性实施例的布局 图。图18是本发明实施例中的模拟扫描电路100的第五示例性实施例的定时图。图19是图示出本发明实施例中的模拟扫描电路100的第六示例性实施例的布局 图。图20是图示出本发明实施例中的模拟扫描电路100的第七示例性实施例的布局图。图21是图示出本发明实施例中的模拟扫描电路100的第八示例性实施例的布局 图。图22是图示出使用本发明实施例中的模拟扫描电路的IIR滤波器的示例性配置 的示图。图23是图示出本发明实施例的模拟扫描电路被用于模拟电路的同步控制的情况 中的示例的示图。图24是本发明实施例的模拟扫描电路被用于模拟电路的同步控制的情况中的布局图。图25是本发明实施例中的模拟扫描电路被用于模拟电路的同步控制的情况中的 定时图。图26是图示出使用本发明实施例中的模拟扫描电路的LSI间传送的示例的示图。图27是图示出本发明实施例中的移位电路710的示例性配置的示图。图28是图示出本发明实施例中的触发器电路711的示例性配置的示图。图29是图示出本发明实施例中的触发器电路711的操作定时的示例的示图。图30是图示出本发明实施例中的模拟转换电路720的示例性配置的示图。图31是图示出本发明实施例中的数字转换电路730的示例性配置的示图。图32是图示出本发明实施例中的选择电路740的示例性配置的示图。图33是图示出使用本发明实施例中的模拟扫描电路的LSI间传送(图26)的示 例性定时图的示图。图34是图示出使用本发明实施例中的模拟扫描电路的LSI间传送的示例性修改 的示图。图35是图示出本发明实施例中的扫描路径D/A转换器的示例性实现方式的示图。图36是图示出本发明实施例中的扫描路径D/A转换器的示例性定时图的示图。图37是图示出本发明实施例中的扫描路径D/A转换器的另一示例性实现方式的 示图。图38是图示出本发明实施例中的扫描路径A/D转换器的示例性实现方式的示图。图39是图示出本发明实施例中的扫描路径A/D转换器的示例性定时图的示图。
具体实施例方式接下来，将参考附图详细说明本发明的实施例。图1是图示出本发明实施例中的模拟扫描电路100和要测试的电路之间的示例性 关系的示图。电路11至13是在测试之际要观测的电路。电路31至33是在测试之际要控制的电路。注意，这里为了说明方便，设想了存在三个要观测的电路和三个要控制的电路； 然而，这不应被理解为限制性的。模拟扫描电路100具有对被输入到输入端子mi至IN3的电路11至13的内部信 号电压采样以将所得到的信号电压以模拟值的形式保持的功能，并且还具有将模拟值从输 出端子VOUTl至V0UT3提供到电路31至33，以将这些模拟值设定作为各电路的内部信号电 压的功能。此外，模拟扫描电路100包括扫描输入端子Sin和扫描输出端子Sout，并且具有 把从测试器(未示出)输入到扫描输入端子Sin的测试数据以模拟值的形式保持以及将测 试数据从扫描输出端子Sout输出到测试器的功能。两组晶体管51至53和61至63分别连接到电路31至33的输入端子，并且一组晶 体管导通，使得电路21至23的输出端子或者模拟扫描电路100的输出端子VOUTl至V0UT3 的信号可被输入。使哪个晶体管导通是由测试端子TSl至TS3的信号来控制的。极性被反 相器41至43反转的信号被施加到两组晶体管51至53和61至63的栅极端子，并且两组 晶体管都被控制以进入不同状态。例如，在电路31被测试的情况下，测试端子TSl被设定到“ 1 ”，并且晶体管61进入 导通状态，而晶体管51进入截止状态。从而，模拟扫描电路100的VOUTl的信号被输入到 电路31。另一方面，在不测试电路31的正常操作的情况下，测试端子TSl被设定到“0”，并 且晶体管61进入截止状态，而晶体管51进入导通状态。从而，来自前一级中的电路21的 信号被输入到电路31。模拟扫描电路100包括多个保持模拟值的单元，并且被设计为能够将所保持的模 拟值从一个单元移位并传送到另一单元。为了控制此传送定时，模拟扫描电路100设有时 钟端子SAck和SBck，用于移位传送。此外，模拟扫描电路100设有用于将模拟值新保持(加 载或采样)在单元中的时钟端子Lck，以及用于输出(写入)所保持的模拟值的时钟端子 Wck0每个单元中保持的模拟值是模拟信号的脉冲幅度调制(PAM)信号。即，它在时间方向 上经历了量化(采样)，而幅度是基于模拟值的。此外，模拟扫描电路100设有加载控制端子LCNTl至LCNT3和写入控制端子WCNTl 至WCNT3。加载控制端子LCNTl至LCNT3对应于输入端子1附至IN3，并且是用于分别控制 它们的端子。此外，写入控制端子WCNTl至WCNT3对应于输出端子VOUTl至V0UT3，并且是 用于分别控制它们的端子。对其进行控制的具体内容将在下文中描述。图2是图示出本发明实施例中的模拟扫描电路100的第一示例性实施例的概念 图。此外，图3是图示出本发明实施例中的模拟扫描电路100的第一示例性实施例的布局 图。模拟扫描电路100例如形成在P型硅衬底101上。绝缘膜102利用氧化过程形成 在硅衬底101的表面上。在绝缘膜102下，形成了 N型扩散层区域221至226。此外，栅电 极211至216形成在绝缘膜102上与扩散层区域221至226的位置相对应的位置处。如图 中所示，栅电极211至216中的每一个在扩散层区域221至226中的相邻的一对上方延伸。电荷可分别被积累在栅电极211至216和扩散层区域221至226之间的电容之中。 时钟信号线121和122中的每一个连接到栅电极211至216中的每隔一个栅电极。时钟信 号SAck被提供到时钟信号线121，并且时钟信号SBck被提供到时钟信号线122。时钟信号 SAck和SBck被控制，从而使得积累的电荷可被从左向右传送。
此模拟扫描电路100被设计为基于BBD (Bucket Brigade Device (组桶式器件)/ Bucket Bridge Device (桶桥式器件))，并且可被划分成作为积累电荷的单位的单元201 至206。注意，在这里为了说明方便图示了六个单元201至206 ；然而，这不应当被理解为限 制性的。BBD的单元结构例如在日本已实审专利申请公布No. 47-27573中记载。来自其他电路的输出信号可被输入到扩散层区域221至226。在此第一示例性实 施例中，晶体管301连接到扩散层区域221，晶体管302连接到扩散层区域223，并且晶体 管303连接到扩散层区域225。输入端子IN1(311)连接到晶体管301的一端，输入端子 IN2(312)连接到晶体管302的一端，并且输入端子IN3(313)连接到晶体管303的一端。此外，加载控制信号线130连接到晶体管301至303的栅极。加载控制信号Lck 被提供到此时钟信号线130。从而，如果时钟信号Lck处于H(高)状态中，则晶体管301至 303进入导通状态，并且输入端子mi至IN3的模拟信号被提供到扩散层区域221、223和 225。这样提供的模拟信号使得电荷可以被充在栅电极211、213和215与扩散层区域221、 223和225之间的相应电容之中。然后，当时钟信号Lck进入L (低)状态时，晶体管301至 303进入截止状态，并且电荷的充入停止。在此第一示例性实施例中，电荷/电压转换放大器(QV放大器)401连接到扩散层 区域225，并且扫描输出信号Sout经由电荷/电压转换放大器401被输出到扫描输出端子。 此电荷/电压转换放大器401是将积累的电荷转换成电压的放大器。此外，均衡化初始电 压Veq被提供到扩散层区域226。时钟信号SAck和SBck都被设定到H状态，从而使得扩散 层区域221至226的电势匹配均衡化初始电压Veq，并且已被保持在栅电极211至216与扩 散层区域221至226之间的各个电容中的可移动电荷变得等于初始值(Qeq)。此均衡化是 被执行来避免精确度降低的过程，精确度降低可能由于以下情况而导致如果在数据移位 期间位于中途的单元中存在积累的电荷，则向从信号产生的电荷添加了积累的电荷。注意， 由于扫描操作自动执行均衡化，因此不必在第二次扫描之后再次执行均衡化。图4是本发明实施例中的模拟扫描电路100的第一示例性实施例的定时图。在时刻T1，时钟信号SAck和SBck都进入H状态。从而，扩散层区域221至226的 电势VC1至VC6与均衡化电势Veq匹配，并且可移动电荷变得等于初始值(Qeq)。因此，此 时的扫描输出信号Sout变得等于初始电压(Veq)。在时刻T2，时钟信号Lck进入H状态。从而，输入端子1附至IN3的模拟信号被提 供到扩散层区域221、223和225，并且电荷分别被积累作为VC1至VC3。此时的扫描输出信 号Sout等于与提供到输入端子IN3的电势相同的电势。在时刻T3，时钟信号SAck进入L状态，并且时钟信号SBck进入H状态。从而，已 被保持在栅电极211、213和215与扩散层区域221、223和225之间的相应电容中的电荷被 传送到栅电极212、214和216与扩散层区域222、224和226之间的相应电容。从而，栅电 极211、213和215与扩散层区域221、223和225之间的相应电容中的可移动电荷变得等于 初始值(Qeq)。在时刻T4，时钟信号SAck进入H状态，并且时钟信号SBck进入L状态。从而，已 被保持在栅电极212、214和216与扩散层区域222、224和226之间的相应电容中的电荷被 传送到栅电极211、213和215与扩散层区域221、223和225之间的相应电容。此时的扫描 输出信号Sout变成等于与在时刻T2提供到输入端子IN2的电势相同的电势。
类似地，在时刻T5，时钟信号SAck进入L状态，并且时钟信号SBck进入H状态。 然后，在时刻T6，时钟信号SAck进入H状态，并且时钟信号SBck进入L状态。从而，在时刻 T6的扫描输出信号Sout变成等于与在时刻T2提供到输入端子mi的电势相同的电势。在时刻T7之后，重复在时刻T2之后执行的操作。因此，当时钟信号SAck或SBck 的周期的一半由1T表示时，此第一示例性实施例中的采样(加载)周期变成等于5T。这样，在本发明实施例的第一示例性实施例中，时钟信号Lck被设定到H状态，从 而使得输入端子mi至IN3的模拟信号可以被捕捉。然后，时钟信号SAck和SBck被交替 设定到H状态，从而使得电荷可被传送并输出作为扫描输出信号Sout。注意，由于在实际LSI中要监视的信号是不规则地分布在LSI中的，所以BBD单 元在LSI的一部分中的集中布置要求从各个节点向BBD单元写入，从而导致了芯片面积 的增大。因此，优选地，BBD单元被划分成布置在各个节点附近的部分，而且提供一个单行 (unicursal)布置，以使得总布线最短。图5是图示出本发明实施例中的BBD单元的分布和 布置的示例的示图。在此示例中，一个BBD单元中的扩散层区域227和另一 BBD单元中的 扩散层区域228利用信号线251连接，从而即使在分布的BBD单元之间其也可被作为一条 连续的扫描路径来对待。图6是图示出本发明实施例中的模拟扫描电路100的第二示例性实施例的布局 图。在第一示例性实施例中，共同的加载时钟信号线130被连接到与输入端子mi至IN3 相连的晶体管的栅极301至303。然而，在此第二示例性实施例中，单独的控制信号线被连 接到与输入端子mi至IN3相连的晶体管的栅电极321至323。OR门331至333的输出连 接到这些单独的信号线。OR门331至333是生成控制信号LCNT1至LCNT3和加载控制信号Lck之间的相应 逻辑OR(或)的逻辑门。从而，即使在加载控制信号Lck不处于H状态中的情况下，控制信 号LCNT1至LCNT3也分别被设定在H状态，从而使得相应输入端子mi至IN3的模拟信号 可以被捕捉。图7是本发明实施例中的模拟扫描电路100的第二示例性实施例的定时图。在此 第二示例性实施例中，为了仅捕捉输入端子mi的模拟信号，假定稳定地设定了 LCNTl =H， LCNT2 = L, LCNT3 = L,并且 Lck = L。当控制信号LCNT1在时刻T1进入H状态时，输入端子mi的模拟值被提供到扩散 层区域221。此外，时钟信号SAck进入H状态，并且时钟信号SBck进入L状态。从而，已被 保持在栅电极212和214与扩散层区域222和224之间的相应电容中的电荷被传送到栅电 极213和215与扩散层区域223和225之间的相应电容。在时刻T2，时钟信号SAck进入L状态，并且时钟信号SBck进入H状态。从而，已 被保持在栅电极211、213和215与扩散层区域221、223和225之间的相应电容中的电荷被 传送到栅电极212、214和216与扩散层区域222、224和226之间的相应电容。即，从输入 端子mi提供到扩散层区域221的模拟信号也被提供到扩散层区域222，并且在时钟信号 SBck再次转变到L状态的定时之前，电荷被积累。在时刻T3，时钟信号SAck进入H状态，并且时钟信号SBck进入L状态。从而，已 被保持在栅电极212和214与扩散层区域222和224之间的相应电容中的电荷被传送到栅 电极213和215与扩散层区域223和225之间的相应电容。即，在时刻T2从输入端子1附积累在栅电极212与扩散层区域222之间的电荷被传送到栅电极213与扩散层区域223之 间。在时刻T4，时钟信号SAck进入L状态，并且时钟信号SBck进入H状态。从而，已 被保持在栅电极211、213和215与扩散层区域221、223和225之间的相应电容中的电荷被 传送到栅电极212、214和216与扩散层区域222、224和226之间的相应电容。即，从输入 端子mi提供到扩散层区域221的模拟信号也被提供到扩散层区域222，并且在时钟信号 SBck再次转变到L状态的定时之前，电荷被积累。此外，在时刻T2从输入端子mi积累在 栅电极212与扩散层区域222之间的电荷被传送到栅电极214与扩散层区域224之间。在时刻T5，时钟信号SAck进入H状态，并且时钟信号SBck进入L状态。从而，已被 保持在栅电极212和214与扩散层区域222和224之间的相应电容中的电荷被传送到栅电 极213和215与扩散层区域223和225之间的相应电容。即，在时刻T4积累在栅电极212 与扩散层区域222之间的电荷被传送到栅电极213与扩散层区域223之间，并且在时刻T2 积累在栅电极212与扩散层区域222之间的电荷被传送到栅电极215与扩散层区域225之 间。从而，时刻T5的扫描输出信号Sout变成等于与在时刻T2提供到输入端子mi的电势 相同的电势。在此第二示例性实施例中，在时刻T3之后，重复在时刻T1之后执行的操作。因 此，当时钟信号SAck或SBck的周期的一半由1T表示时，此第二示例性实施例中的采样周 期变成等于2T。即，在第一示例性实施例中，由于并行捕捉多个输入信号，因此采样周期较 长，而在第二示例性实施例中，分别提供与各个输入信号相对应的控制信号，从而使得采样 目标可被缩窄并且采样周期可以变短。图8是本发明实施例中的模拟扫描电路100的第二示例性实施例的详细定时图。 图示了将正弦波施加到输入端子mi的情况的具体示例。由于LCNT1始终处于H状态中，所以来自输入端子mi的模拟信号始终被提供到 扩散层区域221。此外，对于时钟信号SBck处于H状态的时段，来自输入端子mi的模拟 信号还被提供到扩散层区域222。从而，电荷被积累在栅电极212与扩散层区域222之间。 然后，时钟信号SAck和SBck被交替控制，从而使得积累的电荷可被从左向右传送。图9是图示出本发明实施例中的模拟扫描电路100的第三示例性实施例的概念 图。此外，图10是图示出本发明实施例中的模拟扫描电路100的第三示例性实施例的布局 图。在此第三示例性实施例中，来自扫描输入端子Sin的信号被提供到扩散层区域 220。从而，电荷被积累在栅电极211与扩散层区域221之间。然后，时钟信号SAck和SBck 被交替控制，从而使得积累的电荷可被从左向右传送。在此第三示例性实施例中，电荷/电压转换放大器411至413分别连接到扩散层 区域221、223和225。如上所述，电荷/电压转换放大器411至413是将积累的电荷转换成 电压的放大器。这些输出为电压的放大器不具有高阻抗。电荷/电压转换放大器411至413的输出被从扩散层区域451至453添加到晶体 管421至423。输出时钟信号Wck经由时钟信号线140被提供到晶体管421至423的栅极。 当此时钟信号Wck处于H状态时，晶体管421至423进入导通状态，并且由扩散层区域461 至463和电极471至473构成的电容器431至433被充电。此外，当时钟信号Wck处于L
13状态中时，晶体管421至423进入截止状态，并且所充入的电压值被保持。这样，晶体管421 至423和电容器431至433构成采样和保持电路。放大器441至443连接到这各个采样和 保持电路的输出，并且各个输出被提供到输出端子V0UT1至V0UT3。图11是本发明实施例中的模拟扫描电路100的第三示例性实施例的定时图。在时刻T1，时钟信号SAck和SBck都进入H状态。从而，扩散层区域221至226的 电势VC1至VC6匹配均衡化电势Veq，并且可移动电荷变得等于初始值(Qeq)。在时刻T2，时钟信号SAck进入H状态，并且时钟信号SBck进入L状态。从而，来 自扫描输入端子Sin的信号A1被提供到扩散层区域221，并且信号A1的电荷被积累在扩散 层区域221与栅电极211之间的电容中(VC1)。在时刻T3，时钟信号SAck进入L状态，并且时钟信号SBck进入H状态。从而，已 被保持在栅电极211、213和215与扩散层区域221、223和225之间的相应电容中的电荷被 传送到栅电极212、214和216与扩散层区域222、224和226之间的相应电容。即，在时刻 T3，在时刻T2积累在扩散层区域221与栅电极211之间的信号A1的电荷被传送到扩散层 区域222与栅电极212之间(VC2)。在时刻T4，时钟信号SAck进入H状态，并且时钟信号SBck进入L状态。从而，来 自扫描输入端子Sin的信号B1被提供到扩散层区域221，并且信号B1的电荷被积累在扩 散层区域221与栅电极211之间的电容中。此外，已被保持在栅电极212和214与扩散层 区域222和224之间的相应电容中的电荷被传送到栅电极213和215与扩散层区域223和 225之间的相应电容。即，在时刻T4，在时刻T2积累在扩散层区域221与栅电极211之间 的信号A1的电荷被传送到扩散层区域223与栅电极213之间(VC3)。在时刻T5，时钟信号SAck进入L状态，并且时钟信号SBck进入H状态。从而，已 被保持在栅电极211、213和215与扩散层区域221、223和225之间的相应电容中的电荷被 传送到栅电极212、214和216与扩散层区域222、224和226之间的相应电容。即，在时刻 T5，在时刻T2积累在扩散层区域221与栅电极211之间的信号A1的电荷被传送到扩散层 区域224与栅电极214之间(VC4)，并且同时，在时刻T4积累在扩散层区域221与栅电极 211之间的信号B1的电荷被传送到扩散层区域222与栅电极212之间(VC2)。在时刻T6，时钟信号SAck进入H状态，并且时钟信号SBck进入L状态。从而，来 自扫描输入端子Sin的信号C1被提供到扩散层区域221，并且信号C1的电荷被积累在扩 散层区域221与栅电极211之间的电容中。此外，已被保持在栅电极212和214与扩散层 区域222和224之间的相应电容中的电荷被传送到栅电极213和215与扩散层区域223和 225之间的相应电容。即，在时刻T6，在时刻T2积累在扩散层区域221与栅电极211之间 的信号A1的电荷被传送到扩散层区域225与栅电极215之间(VC5)，并且同时，在时刻T4 积累在扩散层区域221与栅电极211之间的信号B1的电荷被传送到扩散层区域223与栅 电极213之间(VC3)。此外，在时刻T6，写入控制信号Wck进入H状态。从而，模拟值CI、B1和A1分别 被提供到输出端子V0UT1至V0UT3。利用采样和保持电路，这些输出端子V0UT1至V0UT3的 值就在时钟信号Wck下次进入H状态的时刻T12之前被维持在相同的值。在时刻T7之后，操作以类似的方式重复。在此情况下，当时钟信号SAck或SBck 的周期的一半由1T表示时，此第三示例性实施例中的输出周期变成等于6T。
图12是本发明实施例中的模拟扫描电路100的第三示例性实施例的扫描输入端 子Sin的信号的示例。用于V0UT1的信号、用于V0UT2的信号和用于V0UT3的信号是分别要 从输出端子V0UT1至V0UT3输出的信号。用于V0UT1的信号成为按照采样顺序的诸如C1、 C2和C3之类的信号序列。用于V0UT2的信号成为按照采样顺序的诸如Bl、B2和B3之类 的信号序列。用于V0UT3的信号成为按照采样顺序的诸如Al、A2和A3之类的信号序列。扫描输入信号Sin是通过组合用于V0UT1的信号、用于V0UT2的信号和用于V0UT3 的信号配置而成的，并且被重新布置成诸如Al、Bl、CI、A2、B2、C2、A3、B3和C3之类的信号 序列。这样生成的扫描输入信号Sin成为了在同一图中的各个点变化的PAM信号。图13是图示出本发明实施例中的模拟扫描电路100的第四示例性实施例的布局 图。在第四示例性实施例中，共同的写入时钟信号线140连接到与输出端子V0UT1至V0UT3 相连的晶体管的栅极。然而，在此第四示例性实施例中，单独的控制信号线连接到与输出端 子V0UT1至V0UT3相连的晶体管的栅电极491至493。AND门481至483的输出连接到这 些单独的信号线。AND门481至483是生成写入控制信号WCNT1至WCNT3和写入时钟信号Wck之间 的相应逻辑AND(与)的逻辑门。从而，控制信号WCNT1至WCNT3分别被设定到H状态，从而 使得模拟信号在写入时钟信号Wck进入H状态的定时可以被输出到相应的输出端子V0UT1 至 V0UT3。图14是本发明实施例中的模拟扫描电路100的第四示例性实施例的定时图。在 此第四示例性实施例中，控制信号WCNT1至WCNT3分别被设定到H状态，从而使得模拟信号 可被输出到输出端子V0UT1至V0UT3。在此示例中，扫描输入信号Sin分别在时刻T1表现为模拟值B1、在时刻T3表现 为模拟值C1、在时刻T5表现为模拟值B3、在时刻T7表现为模拟值B4、在时刻T9表现为模 拟值A1、在时刻T11表现为模拟值B6并且在时刻T13表现为模拟值C2。此扫描输入信号 Sin在时钟信号SAck进入H状态的定时被提供在栅电极211与扩散层区域221之间，并且 电荷被充入。然后，时钟信号SAck和SBck被控制，从而使得积累的电荷可以被从左向右传 送。在时刻T4，在时钟信号Wck进入H状态之际，所有输出端子V0UT1至V0UT3都进入 H状态。从而，模拟值C1被输出到输出端子V0UT1，模拟值B1被输出到输出端子V0UT2，并 且模拟值“ 0，，被输出到输出端子V0UT3。在时刻T8，在时钟信号Wck进入H状态之际，只有输出端子V0UT2进入H状态。从 而，模拟值B3被输出到输出端子V0UT2，而其他输出端子V0UT1和V0UT3的输出不变。类似地，在时刻T10，在时钟信号Wck进入H状态之际，只有输出端子V0UT2进入H 状态。从而，模拟值B4被输出到输出端子V0UT2，而其他输出端子V0UT1和V0UT3的输出不变。此外，在时刻T14，在时钟信号Wck进入H状态之际，所有输出端子V0UT1至V0UT3 都进入H状态。从而，模拟值C2被输出到输出端子V0UT1，模拟值B6被输出到输出端子 V0UT2,并且模拟值A1被输出到输出端子V0UT3。在此情况下，当时钟信号SAck或SBck的 周期的一半由1T表示时，此第四示例性实施例中的输出周期变成等于2T。图15是本发明实施例中的模拟扫描电路100的第四示例性实施例的扫描输入端子Sin的信号的示例。扫描输入信号Sin包含要被输出到输出端子V0UT1至V0UT3的各个信号。这里， 要输出到输出端子V0UT1的信号是缓慢变化的三角波，要被输出到输出端子V0UT2的信号 是高频正弦波，并且要被输出到输出端子V0UT3的信号是略高频二进制信号。在设想这样的信号的情况下，可以通过对于高频信号减小输出周期的长度并且对 于低频信号增大输出周期的长度，来高效地利用每个单元。根据上述的第四示例性实施例， 由于可以单独控制输出端子，所以可以根据信号的性质来确定输出间隔。图16是图示出本发明实施例中的模拟扫描电路100的第五示例性实施例的概念 图。此外，图17是图示出本发明实施例中的模拟扫描电路100的第五示例性实施例的布局 图。在此第五示例性实施例中，晶体管301连接到扩散层区域221，电荷/电压转换放大器 412连接到扩散层区域223，并且晶体管303连接到扩散层区域225。此外，电荷/电压转换 放大器401连接到扩散层区域225，并且此电荷/电压转换放大器401的输出被提供到扫描 输出端子Sout。输入端子mi连接到晶体管301的一端，并且输入端子IN3连接到晶体管303的 一端。加载时钟信号线130连接到晶体管301和303的栅极。加载控制信号Lck被提供到 此时钟信号线130。从而，如果时钟信号Lck处于H状态中，则晶体管301和303进入导通 状态，并且输入端子mi和IN3的模拟信号被提供到扩散层区域221和225。这样提供的 模拟信号使得电荷可以被充在栅电极211和215与扩散层区域221和225之间的相应电容 中。然后，当时钟信号Lck进入L状态时，晶体管301和303进入截止状态，并且电荷的充 入停止。电荷/电压转换放大器412的输出被从扩散层区域452添加到晶体管422。输出 时钟信号Wck经由时钟信号线140被提供到晶体管422的栅极。当此时钟信号Wck处于H 状态中时，晶体管422进入导通状态，并且由扩散层区域462和电极472构成的电容器432 被充电。此外，当时钟信号Wck处于L状态中时，晶体管422进入截止状态，并且所充入的 电压值被保持。这样，晶体管422和电容器432构成采样和保持电路。放大器442连接到 此采样和保持电路的输出，并且其输出被提供到输出端子V0UT2。S卩，此第五示例性实施例被设计为同时实现图3所示的第一示例性实施例和图10 所示的第三示例性实施例。因此，其操作是二者的操作的组合。图18是本发明实施例中的模拟扫描电路100的第五示例性实施例的定时图。在 此第五示例性实施例中，在时钟信号Lck进入H状态的定时，模拟信号被从输入端子mi至 IN3提供，并且电荷被分别充在栅电极211和215与扩散层区域221和225之间。此外，在 时钟信号SAck进入H状态的定时，模拟信号被从扫描输入端子Sin提供，并且电荷被充在 栅电极211与扩散层区域221之间。然后，时钟信号SAck和SBck被控制，从而使得积累的 电荷可以被从左向右传送。此外，在时钟信号Wck进入H状态的定时，与已被充在栅电极213与扩散层区域 223之间的电荷相当的电势被输出到输出端子V0UT2。在此第五示例性实施例中，当时钟信号SAck或SBck的周期的一半由1T表示时， 采样周期和输出周期都变成等于5T。注意，由于本发明实施例中的BBD利用电荷传送来传送模拟信号，因此在一些情况下，电荷可能在中途泄漏并且电荷量可能衰减。此信号是经由扫描输入端子Sin从外界 输入的已知信号，并且电荷的变化量可以利用读取电压来校正。例如，由于在时刻T9扫描 输出端子Sout的信号B1和在时刻T14的信号B2都是已知的，因此电压调整可以通过基于 两个信号的校正来实现。此外，在模拟扫描电路100具有故障的情况下，也可使用此扫描输 出端子Sout的输出来测试模拟扫描电路100本身。图19是图示出本发明实施例中的模拟扫描电路100的第六示例性实施例的布局 图。在此第六示例性实施例中，晶体管301至303和电荷/电压转换放大器411至413分 别连接到扩散层区域221、223和225。S卩，此第六示例性实施例被设计为同时实现图6所示的第二示例性实施例和图 13n所示的第四示例性实施例。因此，其操作是二者的操作的组合。但是，在图6所示的第 二示例性实施例中，生成了时钟信号Lck与控制信号LCNT1至LCNT3之间的0R，而在此第 六示例性实施例中，利用AND门381至383生成了它们之间的AND。基本操作是类似的，例 如，为了只选择mi而不选择其他的IN2和IN3，时钟信号Lck和控制信号LCNT1可被设定 到H状态，并且控制信号LCNT2和LCNT3可被设定到L状态。注意，在此第六示例性实施例中，作为一般形式，输入和输出都连接到同一单元； 然而，在同一定时，在同一单元中只有其中的一个可操作。图20是图示出本发明实施例中的模拟扫描电路100的第七示例性实施例的布局 图。此第七示例性实施例与第六示例性实施例的不同之处在于D/A(数字到模拟)转换器 209被连接到扫描输入端子并且A/D (模拟到数字)转换器409被连接到扫描输出端子。从 而，可以经由D/A转换器209从LSI测试器输入数字信号，并且还可以经由A/D转换器409 向LSI测试器输出数字信号。在测试模拟LSI的情况下，一般施加基于来自LSI的模拟值的电压，并且读取该基 于模拟值的电压。然而，一般来说，LSI测试器迅速地生成模拟信号，而不是那么适合于测 试。另一方面，数字信号可以被LSI测试器迅速生成和测试。尤其地，在内部信号被从LSI 读取、重新布置并经历滤波或信号处理的情况下，在信号是以数字数据的形式捕捉的情况 下则更容易处理信号。因此，在此第七示例性实施例中，额外设置了 D/A转换器209和A/D 转换器409。D/A转换器209和A/D转换器409根据需要被适当使用，并且可被设置在LSI内部 或LSI外部。在它们被设置在LSI内部的情况下(这被称为BIST(内置式自测试))，在转 换速度或噪声抵抗方面存在优点，然而也有增大芯片面积的缺点。另一方面，在它们被设置 在LSI外部的情况下(这被称为B0ST(外置式自测试))，具有与BIST相反的优点和缺点。 本发明可被应用到任一种情况。D/A转换器209和A/D转换器409的设置使得可以以与数 字数据类似的方式来处理模拟信号。此外，这使得可以增大尤其是与数字/模拟混合LSI 的兼容性。注意，在前述示例性实施例中，说明了通过BBD来实现模拟值传送功能的示例；然 而，本发明并不限于此，也可以通过例如CCD(电荷耦合器件)来实现。图21是图示出本发明实施例中的模拟扫描电路100的第八示例性实施例的布局 图。此第八示例性实施例是通过CCD来实现模拟值传送功能的示例。CCD是通过在硅衬底 上的氧化膜上布置两层多晶硅电极来配置而成的。在此CCD中，通过向电极施加电压来耦合相邻的耗尽层，并且通过穿通(punch-through)来传送相邻电容的电荷。在此第八示例性实施例中，设想了基于三相位时钟的(XD，并且电极611至619中 的每一个连接到三条时钟信号线631至633之一。此外，与图3中的第一示例性实施例类 似，栅极连接到加载时钟信号线670的晶体管连接到电极611、614和617。输入端子1附至 IN3连接到晶体管的其他端。注意，晶体管是通过相当于源极和漏极的扩散层区域651至 653和661至663的配对以及相当于栅极的时钟信号线670形成的。此外，电荷/电压转换放大器680和晶体管640经由扩散层区域664连接到电极 619。利用电荷/电压转换放大器680，扫描输出信号Sout经由扩散层区域664被输出到扫 描输出端子。此外，均衡化端子Veq连接到晶体管640的另一端，并且均衡化驱动端子Teq 连接到栅极。均衡化驱动端子Teq被设定到H状态，从而允许了通过扩散层区域664执行 均衡化。当时钟信号线670进入H状态时，来自输入端子mi至IN3的模拟信号被提供到 部署在电极611、614和617下的电荷积累区域(耗尽层)，并且电荷被积累。然后，三相位 时钟信号SAck、SBck和SCck通过时钟信号线631至633被顺序设定到H状态，从而使得电 荷可以被从左向右传送。所传送的电荷被顺序输入到电荷/电压转换放大器680，被转换成 电压，并且被输出到扫描输出端子，作为扫描输出信号Sout。这样，(XD具有与BBD不同的电荷传送机制，但是其基本操作与BBD的类似。注 意，在第八示例性实施例中，设想了基于三相位时钟的CCD;然而，也可以应用除此之外的 基于多相位时钟(例如两相位或四相位)的CCD。对于基于两相位和四相位时钟的CCD 的结构，例如，可以参考 Kazuya Yonemoto, “ CCD/CMOS no imeji sensa no kiso to oyo (Basicsand Application of CCD/CMOS Image Sensors) “ ， (CQ Publishing Co., Ltd.)。接下来，将说明本发明的实施例的具体应用示例。图22是图示出使用本发明实施例中的模拟扫描电路的IIR滤波器的示例性配置 的示图。IIR(无限冲击响应)滤波器是在无限的一段时间上提供系统的连续冲击响应序列 的滤波器(无限冲击响应滤波器)。在许多情况下，IIR滤波器被实现为数字滤波器，并且 在此情况下每个元件是利用数字电路来配置的。与此不同，在本发明的实施例中，每个元件 是通过模拟电路来如下实现的。本发明实施例中的IIR滤波器包括模拟加法器810和850、模拟乘法器831至849 以及模拟同步电路821至829。模拟加法器810是将输入模拟信号X(t)与模拟乘法器831 至839的输出相加的加法器。模拟加法器850是将模拟乘法器840至849的输出相加的加 法器。模拟乘法器831至839是将模拟同步电路821至829的输出分别乘以常数 至 的乘法器。模拟乘法器840至849是将模拟加法器810和模拟同步电路821至829的输出 分别乘以常数k至by的乘法器。模拟同步电路821至829是分别将模拟加法器810的输 出延迟一个采样时间的延迟器件。这些模拟同步电路821至829可以利用本发明实施例中 的模拟扫描电路来实现。即，在本发明实施例中的IIR滤波器中，模拟同步电路821至829是利用模拟扫描 电路来实现的，从而使得可以在整个滤波器中处理模拟信号。从而，IIR滤波器可以具有比 传统的数字滤波器更少的构成元件，并且可以降低功耗和成本。此外，由于可以使用数字滤波器设计技术，因此与传统的模拟滤波器不同，不需要对滤波器频率特性进行调整，并且可 以不依赖于LCR组件地确定频率特性。注意，这里，已经说明了使用本发明实施例中的模拟扫描电路的IIR滤波器的示 例性配置；然而，本发明的模拟扫描电路也可以以类似的方式被应用到FIR(有限冲击响 应)滤波器。FIR滤波器是使得系统的冲击响应序列可以在有限的一段时间内收敛到0的 滤波器(有限冲击响应滤波器)。图23是图示出本发明实施例的模拟扫描电路被用于模拟电路的同步控制的情况 中的示例的示图。在此示例中，模拟扫描电路950被插入在LSI 900中的电路910和920 之间，并且模拟扫描电路960被插入在电路920和930之间。模拟扫描电路950和960可 分别包括多个1比特模拟触发器(AFF)951和多个1比特模拟触发器(AFF)961。从而，电路 910的输出在模拟扫描电路950中被临时同步，随后被输入到电路920。类似地，电路920 的输出在模拟扫描电路960中被临时同步，随后被输入到电路930。模拟扫描电路950和960利用扫描链959来连接，并且形成集成扫描路径。此外， D/A转换器940连接到模拟扫描电路950的扫描输入端子，并且A/D转换器970连接到模 拟扫描电路960的扫描输出端子。从而，形成了与基于数字信号的LSI测试器之间的接口。 即，可以在任意同步定时读取从电路910或920输出的模拟信号，并且还可以设定要被输入 到电路920或930的模拟信号。模拟扫描电路950和960中保持的值是模拟值，从而可以 实现模拟信号的扫描路径。注意，即使在LSI被并入作为设备之后，以及在单独调查LSI期间，都可以利用这 些扫描路径。在LSI被并入作为设备之后，扫描路径可以用于例如定期维护、为了故障分析 而进行的日志转储收集、这种情况下为了调查等等而进行的步骤执行和转储(在期望的位 置嵌入期望的值，并且在任意时钟之后收集各个部分的输出数据等等，或者转储日志)，或 者测试程序，等等。图24是本发明实施例的模拟扫描电路被用于模拟电路的同步控制的情况中的布 局图。这里，栅电极218和219和扩散层区域228和229被示为模拟触发器(AFF)之一(与 单个模拟信号相当的单位)。SAck利用时钟信号线121被提供到栅电极218，并且SBck利 用时钟信号线122被提供到栅电极219。此外，来自移位输入端子Sin的信号被提供到部署 在栅电极218之下的扩散层区域227。然后，移位输出信号经由移位输出端子Sout从扩散 层区域229输出。在此配置中，执行了与数字电路中具有扫描功能的1比特主从型触发器 的操作在概念上类似的操作。在此情况下，认为扩散层区域228的电势Vb(i)和扩散层区 域229的电势Vc(i)分别对应于主控侧锁存器的输出和从属侧锁存器的输出。注意，此模 拟触发器适当地构成了扫描路径的一部分。栅极连接到信号线130的晶体管309连接到扩散层区域228。输入端子IN(i)连 接到此晶体管309的另一端。电荷/电压转换放大器419连接到扩散层区域229。栅极连 接到信号线140的晶体管429连接到此电荷/电压转换放大器419。电容器439和放大器 449连接到此晶体管429的另一端。晶体管429和电容器439构成采样和保持电路。注意，栅电极218和扩散层区域228是权利要求中记载的输入模拟值保持装置的 示例。此外，栅电极219和扩散层区域229是权利要求中记载的输出模拟值保持装置的示 例。此外，晶体管309是权利要求中记载的输入装置或者第一或第二输入装置的示例。此外，栅电极218和扩散层区域227是权利要求中记载的输入装置或者第一或第二输入装置 的示例。此外，晶体管429是权利要求中记载的输出装置的示例。图25是本发明实施例中的模拟扫描电路被用于模拟电路的同步控制的情况中的 定时图。下标“(i) ”被添加到第i级中的模拟触发器，并且下标“(i+1) ”被添加到第i+1 级中的模拟触发器。在时刻T1，时钟信号SAck和SBck都进入H状态。从而，扩散层区域228和 229(Vb(i)、Vc(i)、Vb(i+l)、Vc(i+l))中的可移动的电荷变得等于初始值(Qeq)。在时刻T2，时钟信号Lck进入H状态。从而，输入到输入端子IN(i)的模拟信号 “a”被提供在栅电极218与扩散层区域228之间，并且电荷被积累(Vb(i))。在时刻T3，时钟信号SBck进入H状态。从而，保持在栅电极218与扩散层区域228 之间的电荷“a”被传送到栅电极219与扩散层区域229之间(Vc(i))。此外，此时，写入时 钟信号Wck进入H状态。从而，相当于传送到栅电极219和扩散层区域229之间的电荷“a” 的电势被输出到输出端子VOUT (i)。基于从第i级中的模拟触发器(例如图23中的模拟扫描电路950)的输出端子 VOUT(i)输出的信号电势，后级中的电路(例如图23中的电路920)操作。在图25中，向在 后级中的这个电路中生成的信号添加了撇号。例如，在时刻T3从输出端子VOUT(i)输出的 信号“a”被后级中的电路所处理，并且作为信号“a' ”被输入到第i+1级中的模拟触发器 的输入端子IN(i+l)。在时刻T4，时钟信号Lck进入H状态。从而，输入到第i级中的IN(i)的信号“b” 被提供到Vb(i)，并且电荷被积累。类似地，输入到第i+1级中的IN(i+l)的信号“a' ”被 提供到Vb (i+1)，并且电荷被积累。此外，在时刻T5，时钟信号SBck进入H状态。从而，积累在Vb(i)中的电荷“b”被 传送到Vc(i)，并且积累在Vb(i+1)中的电荷“a' ”被传送到Vc(i+1)。此外，此时，写入时 钟信号Wck进入H状态。从而，相当于被传送到Vc(i)的电荷“b”的电势被输出到输出端子 VOUT(i)，并且相当于被传送到Vc(i+1)的电荷“a' ”的电势被输出到输出端子V0UT(i+l)。在此之后，操作以类似的方式重复。在此情况下，当时钟信号SBck的周期的一半 由1T表示时，采样周期和输出周期都变成等于2T。S卩，时钟信号Lck和Wck被移位了半周 期并被施加，从而使得模拟扫描电路可以接收来自前级中的模拟电路的模拟信号，临时同 步它们，并且将该模拟信号提供到后级中的所得到的模拟电路。图26是图示出使用本发明实施例中的模拟扫描电路的LSI间传送的示例的示图。 这里，说明了模拟信号被从LSI-A 701传送到LSI-B 702的情况的示例性配置。LSI-A 701包括在接收到数字信号时执行移位操作的移位电路710-0至710-2，以 及从数字信号转换到模拟信号的模拟转换电路720-0至720-2。设想此LSI-A 701利用三 条模拟信号线709-0至709-2连接到LSI-B 702，并且每种电路有三个。然而，这不应当被 理解为限制性的。移位电路710-0至710-2中的每一个被称为移位电路710。此外，模拟转 换电路720-0至720-2中的每一个被称为模拟转换电路720。LSI-B 702包括将模拟信号转换成数字信号的数字转换电路730-0至730-2，以及 分别顺序选择多个数字信号之一的选择电路740-0至740-2。也设想此LSI-B 702利用三 条模拟信号线709-0至709-2连接到LSI-A701，并且每种电路有三个。然而，这不应当被理解为限制性的。数字转换电路730-0至730-2中的每一个被称为数字转换电路730。此 外，选择电路740-0至740-2中的每一个被称为选择电路740。图27是图示出本发明实施例中的移位电路710的示例性配置的示图。移位电路 710包括触发器电路711至713，并且具有这些触发器电路串联连接的配置。触发器电路 711至713是保持并输出所输入的数字信号的电路。移位电路710的数据输入端子Di连接到第一级中的触发器电路713的数据输入 端子Di。第一级中的触发器电路713的数据输出端子Dt连接到第二级中的触发器电路712 的数据输入端子Di。第二级中的触发器电路712的数据输出端子Dt连接到第三级中的触 发器电路711的数据输入端子Di。触发器电路711至713的数据输出端子Dt连接到移位 电路710的数据输出端子Dt (0)至Dt⑵。移位电路710的扫描输入端子DSi连接到第一级中的触发器电路713的扫描输入 端子Sin。第一级中的触发器电路713的扫描输出端子Sout连接到第二级中的触发器电 路712的扫描输入端子Sin。第二级中的触发器电路712的扫描输出端子Sout连接到第三 级中的触发器电路711的扫描输入端子Sin。第三级中的触发器电路711的扫描输出端子 Sout连接到移位电路710的扫描输出端子Dst。触发器电路711至713的数据时钟端子Dc连接到移位电路710的数据时钟端子 Dc。此外，触发器电路711至713的扫描时钟端子Sc连接到移位电路710的扫描时钟端子 Dsco图28是图示出本发明实施例中的触发器电路711的示例性配置的示图。这里，将 说明触发器电路711的示例性配置；然而，其他触发器电路712和713也具有类似的配置。 触发器电路711包括AND门511至514、521至524以及531至534。AND门511至514被设计为基于来自数据时钟端子Dc和扫描时钟端子Sc的输入 而生成时钟信号。如果扫描模式端子Sm处于H状态中，则数据时钟被提供到AND门521。 如果扫描模式端子Sm处于L状态中，则扫描时钟被提供到AND门522。此外，AND门514将 数据时钟或扫描时钟的反相信号SBck提供到AND门531。S卩，AND门514是权利要求中记 载的传送触发信号提供装置的示例。AND门521至524被设计为相当于触发器主控侧锁存器。如果数据时钟或扫描时 钟处于H状态中，则来自数据输入端子Di的数据或者来自扫描输入端子Sin的扫描数据被 捕捉。如果数据时钟或扫描时钟处于L状态，则AND门524的输出Bi被保持。AND门531至534被设计为相当于触发器从属侧锁存器。AND门531在来自AND门 514的时钟SBck处于H状态的时段期间捕捉AND门524的输出Bi。AND门532在来自AND 门514的时钟SBck的反相信号处于H状态的时段期间捕捉AND门534的输出Sout。AND 门533的输出连接到数据输出端子Dt。AND门534的输出连接到扫描输出端子Sout。但在 这里数据输出端子Dt和扫描输出端子Sout表现出相同的值。图29是图示出本发明实施例中的触发器电路711的操作定时的示例的示图。首先，设想从时刻T1至T6的时段是扫描模式端子Sm的值处于L状态的时段，即， 正常数据移位模式。此时，来自数据输入端子Di的输入信号根据数据时钟端子Dc的时钟 被输入。例如，在时刻T1输入的信号“a”在时间T1的前一半中被主控侧锁存器捕捉，而在 时间T1的后一半中被从属侧锁存器捕捉。
另一方面，设想从时刻T11至T16的时段是扫描模式端子Sm的值处于H状态的时 段，即，扫描模式。此时，来自扫描输入端子Sin的扫描输入信号根据扫描时钟端子Dsc的 时钟被输入。例如，在时刻T11输入的信号“a”在时间T11的前一半中被主控侧锁存器捕 捉，而在时间T11的后一半中被从属侧锁存器捕捉。这里，已经利用逻辑门表示来说明了在输入的每个状态(Sm、Sc、DSc)中输入端子 (Di、Sin)和输出端子(Dt、Sout)之间的关系，以帮助在逻辑电路的意义上理解它。但是， 实际电路可以利用执行所谓的触发器操作的逻辑上等效的电路(执行图29的操作的电路) 来实现，例如三态缓冲器型、TTL、M0S或其他晶体管组合电路。注意，在以下附图中，与图26 或27类似，也省略了对扫描模式端子Sm、数据时钟端子Dc、扫描时钟端子Sc等等的指示以 避免混淆。此外，扫描模式端子Sm、数据时钟端子Dc、扫描时钟端子Sc等等可能不一定是 以一个输入到一个块的方式分布在LSI内的，可以以类似的方式应用允许逻辑上等效的操 作的分布。图30是图示出本发明实施例中的模拟转换电路720的示例性配置的示图。此模 拟转换电路720包括触发器电路721至723、D/A(数字到模拟)转换电路724以及模拟触 发器725。触发器电路721至723是保持和输出所输入的数字信号的电路，并且被设计为包 括与参考图28说明的触发器电路711的配置类似的配置。模拟转换电路720的数据输入 端子Di(0)连接到触发器电路721的数据输入端子Di。模拟转换电路720的数据输入端子 Di(l)连接到触发器电路722的数据输入端子Di。模拟转换电路720的数据输入端子Di (2) 连接到触发器电路723的数据输入端子Di。注意，移位电路710的数据输出端子Dt(0)至 Dt(2)分别利用信号线D1S (00)至D1S(02)连接到模拟转换电路720的数据输入端子Di (0) 至 Di(2)。模拟转换电路720的扫描输入端子DSi连接到第一级中的触发器电路723的扫描 输入端子Sin。第一级中的触发器电路723的扫描输出端子Sout连接到第二级中的触发器 电路722的扫描输入端子Sin。第二级中的触发器电路722的扫描输出端子Sout连接到第 三级中的触发器电路721的扫描输入端子Sin。第三级中的触发器电路721的扫描输出端 子Sout连接到模拟转换电路720的扫描输出端子Dst。触发器电路721至723的数据时钟端子Dc连接到模拟转换电路720的数据时钟 端子Dc。此外，触发器电路721至723的扫描时钟端子Sc连接到模拟转换电路720的扫描 时钟端子Dsc。注意，来自触发器电路721至723的各个数据输出端子Dt的信号经由信号线 Dt(0)至Dt⑵被提供到D/A转换电路724。这些信号线Dt(0)至Dt⑵的数据在以下描 述的定时图中被称为D2(0)至D2(2)。D/A转换电路724被设计为将来自触发器电路721至723的数据输出端子Dt中 的每一个的总共三比特转换成8值模拟信号，并且将这些模拟信号以单条信号线的形式输 出。此D/A转换电路724的输出被提供到模拟触发器725，并且还经由放大器726被提供到 模拟信号观测端子Ait。模拟触发器725是保持从D/A转换电路724提供的模拟值的触发器。基本配置与 参考图24说明的类似。模拟触发器725的数据输入端子Ai连接到D/A转换电路724的输出端子。模拟触发器725的数据输出端子At连接到模拟转换电路720的数据输出端子At。 模拟触发器725的扫描输入端子ASin连接到模拟转换电路720的扫描输入端子ASi。模拟 触发器725的扫描输出端子ASout连接到模拟转换电路720的扫描输出端子ASt。模拟触发器725的数据时钟端子Ac连接到模拟转换电路720的模拟数据时钟端 子Ac。此外，模拟触发器725的扫描时钟端子Sc连接到模拟转换电路720的模拟扫描时钟 端子ASc。根据数据时钟端子Ac的时钟，模拟触发器725保持来自数据输入端子Ai的数据 信号并且将该数据信号输出到数据输出端子At。此外，根据扫描时钟端子Sc的时钟，模拟 触发器725保持来自扫描输入端子ASin的扫描数据信号，并且将该扫描数据信号输出到扫 描输出端子ASout。在模拟触发器725中，时钟SBck是利用与触发器电路711的AND门511至514的 配置类似的配置根据从模拟数据时钟端子Ac和模拟扫描时钟端子ASc输入的时钟来生成 的。写入时钟Wck可以采用与SBck相同的信号。此外，加载时钟Lck可以采用SBck的反
相信号。这样从模拟转换电路720输出的模拟信号被从LSI-A 701传送到LSI-B 702。图31是图示出本发明实施例中的数字转换电路730的示例性配置的示图。此数 字转换电路730包括模拟触发器731、A/D (模拟到数字)转换电路732以及触发器电路733 至 735。模拟触发器731是保持从LSI-A 701提供来的模拟值的触发器。基本配置类似于 模拟触发器725的配置。模拟触发器731的数据输入端子Ai连接到数字转换电路730的 数据输入端子Ai。模拟触发器731的数据输出端子At连接到A/D转换电路732的输入端 子。模拟触发器731的扫描输入端子ASin连接到数字转换电路730的扫描输入端子ASi。 模拟触发器731的扫描输出端子ASout连接到数字转换电路730的扫描输出端子ASt。模拟触发器731的数据时钟端子Ac连接到数字转换电路730的模拟数据时钟端 子Ac。此外，模拟触发器731的扫描时钟端子Sc连接到数字转换电路730的模拟扫描时钟 端子ASc。根据数据时钟端子Ac的时钟，模拟触发器731保持来自数据输入端子Ai的数据 信号，并且将该数据信号输出到数据输出端子At。从此模拟触发器731的数据输出端子输 出的数据在以下描述的定时图中被称为A3。此外，根据扫描时钟端子Sc的时钟，模拟触发 器731保持来自扫描输入端子ASin的扫描数据信号，并且将该扫描数据信号输出到扫描输 出端子ASout。A/D转换电路732被设计为对从模拟触发器731输出的模拟信号进行量化，以将结 果转换成3比特数字信号。此A/D转换电路732的输出端子Di(0)至Di (2)分别被逐一提 供到触发器电路733至735。触发器电路733至735是保持和输出所输入的数字信号的电路，并且被设计为包 括与参考图28说明的触发器电路711的配置类似的配置。A/D转换电路732的输出端子 Di(0)连接到触发器电路733的数据输入端子Di。A/D转换电路732的输出端子Di⑴连 接到触发器电路734的数据输入端子Di。A/D转换电路732的输出端子Di (2)连接到触发 器电路735的数据输入端子Di。触发器电路733至735的数据输出端子Dt分别连接到数 字转换电路730的数据输出端子Dt(0)至Dt(2)。数字转换电路730的扫描输入端子DSi连接到第一级中的触发器电路735的扫描输入端子Sin。第一级中的触发器电路735的扫描输出端子Sout连接到第二级中的触发器 电路734的扫描输入端子Sin。第二级中的触发器电路734的扫描输出端子Sout连接到第 三级中的触发器电路733的扫描输入端子Sin。第三级中的触发器电路733的扫描输出端 子Sout连接到数字转换电路730的扫描输出端子Dst。触发器电路733至735的数据时钟端子Dc连接到数字转换电路730的数据时钟 端子Dc。此外，触发器电路733至735的扫描时钟端子Sc连接到数字转换电路730的扫描 时钟端子Dsc。图32是图示出本发明实施例中的选择电路740的示例性配置的示图。此选择电 路740包括选择器741和触发器电路742。选择器741被设计为顺序地选择从选择电路740的数据输入端子Di (0)至Di⑵ 输入的信号。利用此选择器741，从数据输入端子Di(0)至Di(2)输入的信号被逐个时钟地 提供到触发器电路742。触发器电路742是保持并输出所输入的数字信号的电路，并且被设计为包括与参 考图28说明的触发器电路711的配置类似的配置。选择器741的输出端子连接到触发器电路742的数据输入端子Di。触发器电路 742的数据输出端子Dt连接到选择电路740的数据输出端子Dt。选择电路740的扫描输 入端子DSi连接到触发器电路742的扫描输入端子Sin。触发器电路742的扫描输出端子 Sout连接到选择电路740的扫描输出端子Dst。触发器电路742的数据时钟端子Dc连接 到选择电路740的数据时钟端子Dc。此外，触发器电路742的扫描时钟端子Sc连接到选择 电路740的扫描时钟端子Dsc。图33是图示出使用本发明实施例中的模拟扫描电路的LSI间传送(图26)的示 例性定时图的示图。在此示例中，例示了用于处理数字信号的内部时钟的速度与用于传送 模拟信号的时钟的速度的比率被设定为3 1的示例。即，用于传送模拟信号的时钟的速 度等于用于处理数字信号的时钟的速度的三分之一(周期是其三倍)。数据信号被以下述方式逐个数据时钟地输入到移位电路710-0的数据输入端子 D1(0)在时刻T1输入信号“a”，在时刻T2输入信号“b”，并且在时刻T3输入信号“C”。各 条数据被设置于移位电路710-0中的触发器电路711至713移位(参见图27)。例如，信号 “a”被顺序地在时刻T2输出到信号线D1S(02)、在时刻T3输出到信号线D1S(01)并且在时 刻T4输出到信号线D1S(00)。类似地，信号“b”和“c”中的每一个也以一个数据时钟的延 迟被顺序地输出。在模拟转换电路720-0中，模拟时钟被施加到触发器电路721至723的数据时钟 端子Dc，从而使得信号“a”至“c”可在时刻T5从触发器电路721至723输出(参见图30)。 注意，由于与模拟数据时钟端子Ac的信号相同的信号被分配到模拟转换电路720的数据时 钟端子Dc，所以这些信号可以被一个端子共享，并且来自同一输入端子的信号可以在其内 部分配。信号“a”至“c”(D2(00)至D2(02))被D/A转换电路724转换成模拟信号“A”，该 模拟信号“A”利用信号线709-0从时刻T8起输出。尽管信号线709-0是单条线路，但此信 号线709-0由于使用模拟值而具有使能多值表示的数据宽度。在此示例中，3比特信号“a” 至“c”是利用单条模拟信号线(A2(0))来传输的。在数字转换电路730-0中，模拟时钟被施加到模拟触发器731 (参见图31)，从而使
24得来自模拟转换电路720-0的模拟信号可被保持在模拟触发器731中并从时刻T11起输出 (A3 (0))。此模拟信号“A”被A/D转换电路732转换成数字信号“a”至“c”，这些数字信号 “a”至“c”被保持在触发器电路733至735中并从时刻T14起被输出(D3 (00)至D3(02))。 模拟时钟也被施加到这些触发器电路733至735。这里，由于与模拟数据时钟端子Ac的信 号相同的信号被分配到数据时钟端子Dc，所以在数字转换电路730中，与模拟转换电路720 类似，这些信号也可以被一个端子共享，并且来自同一输入端子的信号也可以在其内部分 配。在选择电路740-0中，数据时钟被施加到触发器电路742 (参见图32)，从而使得数 字信号可以逐个数据时钟地被输出(D4(0))。在此示例中，信号“a”在时刻T15被输出，信 号“b”在时刻T16被输出，并且信号“c”在时刻T17被输出。在此示例中，与模拟时钟同步的三个数字信号D2(00)至D2(02)是利用信号线 709-0作为也与模拟时钟同步的单个模拟信号A2(0)来传送的。即，根据本发明的实施例， 在相同的时钟速度下，可以减少数据传送所需的信号线的数目。此外，在此示例中，以等于LSI-A 701和LSI-B 702的内部数据(D1 (0)和D4(0)) 的时钟的速度的三分之一的速度在LSI-A 701与LSI-B702之间执行传送(A2 (0)和 A3(0))。这里，以1T的数字数据时钟作为基准，执行了吞吐量为3T并且周转(turnaround) 时间为3T的传送。即，根据本发明的实施例，可以按比原始时钟速度低的速度来执行数据 传送。从而，可以提高数据传送的可靠性。此外，由于在中途不需要触发器，因此可以提供 一种灵活的电路布置，并且还可以减小电路大小。注意，这里，说明了吞吐量为3T并且周转时间为3T的模拟值的简单传送的示例； 然而，在3T以内、并且可能进行处理的范围之内，在模拟转换电路720与数字转换电路730 之间可以设置另一模拟电路。例如，如图34(a)所示，在LSI-A 701与LSI-B 702之间可以 设置模拟电路751。此外，如图34(b)所示，在LSI-A 701内可以设置模拟电路752。此外， 如图34(c)所示，在LSI-B 702内可以设置模拟电路753。这些是由于上述的低速数据传送 而引起的中途不需要触发器所导致的次要效果。接下来，将说明使用本发明实施例中的模拟扫描电路的模拟和数字混合扫描路径 的实现方式的示例。图35是图示出本发明实施例中的扫描路径D/A转换器的示例性实现方式的示图。 这里，设想数字电路791的扫描输出端子Dst利用参考图30说明的模拟转换电路720连接 到模拟电路792的扫描输入端子ASi。数字电路791的扫描输出端子Dst经由信号线DAin连接到模拟转换电路720的 扫描输入端子DSi。模拟电路792的扫描输入端子ASi经由信号线DAout连接到模拟转换 电路720的扫描输出端子ASt。由于没有使用其他的数据输入/输出端子和扫描输入/输 出端子，所以各个输入被设定到“0”。此外，模拟转换电路720的数据时钟端子Dc被设定到“0”。内部数据数据时钟 Dsck被输入到模拟转换电路720的扫描时钟端子Dsc。模拟信号模拟时钟Asck被输入到 模拟转换电路720的模拟时钟端子Ac。模拟转换电路720的模拟扫描时钟端子ASc被设定 到 “0”。图36是图示出本发明实施例中的扫描路径D/A转换器的示例性定时图的示图。
在时刻T1经由信号线DAin从数字电路791输入的信号“a”与数据时钟Dsck同 步地被保持在模拟转换电路720的触发器电路723中。信号“a”在时刻T2被从触发器电 路723输出，并且被保持在触发器电路722中。然后，信号“a”在时刻T3被从触发器电路 722输出，被保持在触发器电路721中，并且在时刻T4被从触发器电路721输出。类似地， 信号“b”和“c”中的每一个也以一个数据时钟的延迟被顺序地输出。在时刻T4，信号“a”至“c”在D/A转换电路724中被转换成模拟信号“A”。然后， 在时刻T5，模拟信号“A”与模拟时钟Asck同步地被从模拟触发器725输出。这样，通过使用模拟转换电路720，可以将数字信号的扫描信号转换成模拟信号的 扫描信号。从而，可以在单条扫描路径中混合数字信号和模拟信号。注意，在此示例中，说明了模拟转换电路720的扫描输出端子ASt连接到模拟电路 792的扫描输入端子ASi的示例；然而，通过连接模拟转换电路720的数据输出端子At也 可获得类似的结果。此外，如下所示，通过将模拟转换电路720的模拟信号观测端子Ait连 接到模拟转换电路720的扫描输入端子ASi，也可获得类似的结果。图37是图示出本发明实施例中的扫描路径D/A转换器的另一示例性实现方式的 示图。在此示例中，与图35不同，模拟信号观测端子Ait连接到模拟转换电路720的扫描 输入端子ASi。此外，模拟转换电路720的模拟时钟端子Ac被设定到“0”，并且模拟信号模 拟时钟Asck被输入到模拟扫描时钟端子ASc。这样，模拟信号观测端子Ait的输出的反馈 使得能够直接输入到模拟转换电路720的模拟触发器725的扫描路径。图38是图示出本发明实施例中的扫描路径A/D转换器的示例性实现方式的示图。 这里，设想模拟电路793的扫描输出端子ASt利用参考图31说明的数字转换电路730和参 考图32说明的选择电路740连接到数字电路794的扫描输入端子DSi。模拟电路793的扫描输出端子ASt经由信号线ADin连接到数字转换电路730的 扫描输入端子DSi。数字电路794的扫描输入端子DSi经由信号线ADout连接到选择电路 740的扫描输出端子Dst。数字转换电路730的数据输出端子Dt(0)至Dt (2)连接到选择 电路740的数据输入端子Di (0)至Di (2)。由于没有使用其他数据输入/输出端子和扫描 输入/输出端子，所以各个输入被设定到“ 0 ”。此外，数字转换电路730的模拟时钟端子Ac和扫描时钟端子Dsc被设定到“0”。模 拟信号模拟时钟Asck被输入到数字转换电路730的模拟扫描时钟端子ASc和数据时钟端 子Dc。内部数据数据时钟Dsck被输入到选择电路740的数据时钟端子Dc。选择电路740 的扫描时钟端子Dsc被设定到“0”。图39是图示出本发明实施例中的扫描路径A/D转换器的示例性定时图的示图。在时刻T1经由信号线ADin从模拟电路793输入的模拟信号“A”与模拟时钟Asck 同步地被保持在数字转换电路730的模拟触发器731中。此模拟信号“A”表示由数字信号 “a”至“c”形成的信号的模拟值。模拟触发器731从时刻T5起输出模拟信号“A”。模拟信号“A”利用数字转换电路730的A/D转换电路732被转换成数字信号“a” 至“c”，这些数字信号“a”至“c”被保持在触发器电路733至735中。触发器电路733至 735与模拟时钟Asck同步地从时刻T8起分别输出数字信号“a”至“c”。选择电路740的触发器电路742与数据时钟Dsck同步地顺序保持信号“a”至“c”。 从而，信号“a”至“c”从时刻T9起被顺序地输出。
这样，通过使用数字转换电路730和选择电路740，可以将模拟信号的扫描信号转 换成数字信号的扫描信号。从而，可以在单条扫描路径中混合数字信号和模拟信号。注意，本发明的实施例例示了实现本发明的示例，并且如上所述，与权利要求中限 定的发明主题具有对应关系。但是，本发明并不限于这些实施例，并且在不脱离本发明范围 的情况下可以进行多种修改。此外，在本发明的实施例中说明的处理步骤也可被认为是具有上述一系列步骤的 方法，或者可被认为是用于使得计算机执行该系列步骤的程序或者存储该程序的记录介 质。例如，CD(压缩盘)、MD(袖珍盘)、DVD(数字多功能盘)、存储卡、蓝光光盘(Blu-ray Disc，注册商标)等等可被用作此记录介质。
权利要求
一种模拟扫描电路，其特征在于包括多个模拟值保持装置，每个用于保持一模拟值；输入装置，用于输入模拟值，以使得所述多个模拟值保持装置中的至少一个保持模拟值；传送装置，用于在所述多个模拟值保持装置之间传送在所述多个模拟值保持装置中保持的模拟值；以及输出装置，用于读取并输出在所述多个模拟值保持装置中保持的模拟值中的至少一个。
2.根据权利要求1所述的模拟扫描电路，其特征在于所述传送装置根据移位同步信号 来执行传送。
3.根据权利要求2所述的模拟扫描电路，其特征在于所述输入装置根据所述移位同步 信号来使得所述多个模拟值保持装置中的至少一个保持模拟值。
4.根据权利要求2所述的模拟扫描电路，其特征在于所述输出装置根据所述移位同步 信号来从所述多个模拟值保持装置中读取模拟值。
5.根据权利要求1所述的模拟扫描电路，其特征在于所述输入装置根据共同的输入控 制信号来使得多个模拟值被同时保持在所述多个模拟值保持装置中的相应模拟值保持装 置中。
6.根据权利要求1所述的模拟扫描电路，其特征在于所述输入装置根据分别对应于多 个模拟值之一的单独输入控制信号来使得所述多个模拟值被保持在所述多个模拟值保持 装置中的相应模拟值保持装置中。
7.根据权利要求1所述的模拟扫描电路，其特征在于所述输出装置根据共同的输出控 制信号来同时从所述多个模拟值保持装置读取模拟值。
8.根据权利要求1所述的模拟扫描电路，其特征在于所述输出装置根据分别对应于多 个模拟值之一的单独输出控制信号来从所述多个模拟值保持装置中读取模拟值。
9.根据权利要求1所述的模拟扫描电路，其特征在于所述多个模拟值保持装置通过在 形成于半导体衬底上的扩散层区域中积累电荷来保持模拟值。
10.根据权利要求1所述的模拟扫描电路，其特征在于所述多个模拟值保持装置通过 在生成于半导体衬底上的耗尽层区域中积累电荷来保持模拟值。
11.一种数据处理设备，其特征在于包括输出模拟数据的输出电路和接收所述模拟数 据的模拟扫描电路，所述模拟扫描电路包括 多个模拟值保持装置，每个用于保持一模拟值，输入装置，用于输入所述模拟数据的瞬时值，以使得所述多个模拟值保持装置中的至 少一个将所述瞬时值作为所述模拟值保持，传送装置，用于在所述多个模拟值保持装置之间传送在所述多个模拟值保持装置中保 持的模拟值，以及输出装置，用于读取并输出在所述多个模拟值保持装置中保持的模拟值中的至少一个。
12.—种数据处理设备，其特征在于包括提供模拟数据的模拟扫描电路和接收并输入所述模拟数据的输入电路， 所述模拟扫描电路包括 多个模拟值保持装置，每个用于保持一模拟值，输入装置，用于输入模拟值，以使得所述多个模拟值保持装置中的至少一个保持模拟值，传送装置，用于在所述多个模拟值保持装置之间传送在所述多个模拟值保持装置中保 持的模拟值，以及输出装置，用于读取在所述多个模拟值保持装置中保持的模拟值中的至少一个并将所 读取的模拟值中的至少一个作为所述模拟数据输出。
13.一种数据处理设备，其特征在于包括输出第一模拟数据的输出电路、接收所述第一 模拟数据并提供第二模拟数据的模拟扫描电路以及接收并输入所述第二模拟数据的输入 电路，所述模拟扫描电路包括 多个模拟值保持装置，每个用于保持一模拟值，输入装置，用于输入所述第一模拟数据的瞬时值，以使得所述多个模拟值保持装置中 的至少一个将所述瞬时值作为所述模拟值保持，传送装置，用于在所述多个模拟值保持装置之间传送在所述多个模拟值保持装置中保 持的模拟值，以及输出装置，用于读取在所述多个模拟值保持装置中保持的模拟值中的至少一个并将所 读取的模拟值中的至少一个作为所述第二模拟数据输出。
14.一种模拟触发器，包括输入模拟值保持装置，用于保持输入模拟值；以及输出模拟值保持装置，用于基于传送触发信号来传送所述输入模拟值保持装置中保持 的输入模拟值，并且保持所述输入模拟值来作为输出模拟值。
15.根据权利要求14所述的模拟触发器，其中，所述输入模拟值指示出包括η个离散值 的m个值之中的值，其中η是大于或等于3的整数，m是大于或等于η的整数。
16.根据权利要求14或15所述的模拟触发器，其中所述输入模拟值保持装置包括用于 基于输入触发信号而输入所述输入模拟值的输入装置。
17.根据权利要求16所述的模拟触发器，其中所述输入装置包括第一输入装置， 于基于第一触发信号而输入第一模拟值来作为所述输入模拟值，以及第二输入装置，用于基于第二触发信号而输入第二模拟值来作为所述输入模拟值。
18.根据权利要求17所述的模拟触发器，其中所述第一触发信号和第二触发信号之一 是用于指示扫描操作的输入触发信号。
19.根据权利要求14至18中任何一项所述的模拟触发器，还包括输出装置，用于基于 输出触发信号而输出在所述输出模拟值保持装置中保持的输出模拟值。
20.根据权利要求14至19中任何一项所述的模拟触发器，其中所述输入模拟值保持装 置和所述输出模拟值保持装置中的至少一个通过在形成于半导体衬底上的扩散层区域中 积累电荷来保持模拟值。
21.根据权利要求14至19中任何一项所述的模拟触发器，其中所述输入模拟值保持装 置和所述输出模拟值保持装置中的至少一个通过在生成于半导体衬底上的耗尽层区域中 积累电荷来保持模拟值。
22.—种数据处理设备，包括各自能够接收、保持和输出指示任意模拟值的任意模拟数 据的多个模拟触发器和用于控制所述多个模拟触发器的操作定时的控制装置，所述多个模拟触发器中的每一个包括 输入模拟值保持装置，用于保持输入模拟值，以及输出模拟值保持装置，用于基于传送触发信号而接收由所述输入模拟值保持装置保持 的输入模拟值，并且保持所述输入模拟值来作为输出模拟值， 所述控制装置包括传送触发信号提供装置，用于向所述多个模拟触发器提供相同的传送触发信号。
全文摘要
本发明公开了模拟扫描电路、模拟触发器和数据处理设备。可以改善模拟LSI测试的可观测性和可控制性。从输入端子(IN1至IN3)输入的模拟信号经由晶体管(301至303)被提供到扩散层区域(221、223、225)并作为电荷被积累。时钟信号被提供到交替连接到栅电极(211至216)的信号线(121、122)，以便向右传送所积累的电荷。扩散层区域(221、223、225)连接到电荷/电压转换放大器(411至413)。所积累的电荷被转换成电压并且作为模拟信号被输出到输出端子(VOUT1至VOUT3)。扩散层区域(220)连接到扫描输入端子Sin。扩散层区域(225)经由电荷/电压转换放大器(401)连接到扫描输出端子Sout。
文档编号G01R31/316GK101903784SQ20088012124
公开日2010年12月1日 申请日期2008年12月11日 优先权日2007年12月21日
发明者清水目和年, 石塚辉, 秦郁朗 申请人:索尼公司
技术领域：
本发明涉及数据处理设备。更具体而言，本发明涉及将电路中的模拟数据的瞬时 值作为模拟值保持或将所保持的模拟值作为电路中的模拟数据提供的模拟扫描电路，以及 执行模拟数据的同步的模拟触发器(analogflip-flop)。
背景技术：
在测试当前的数字LSI的方法方面已经做出了重大的技术创新，并且已经实现了 自动生成用于测试其芯片的测试电路或者测试式样(用于执行测试的信号序列)的能力。 即，数字LSI被配置为进行二进制信号“0”和“1”的处理，并且自动化是利用诸如扫描路径 测试之类的技术来执行的，因为数字LSI比模拟LSI更容易测试，并且通过将测试限制到单 一缩退故障(single stuck-at fault)，可以简化故障模型。这里，术语“扫描路径测试”是这样一种技术，其包括提供一个其中触发器串联连 接的路径(扫描路径)，并且通过扫描路径使得这些触发器保持任意值，或者通过扫描路径 读取触发器中保持的值，以检查电路的状态。在这种扫描路径测试中，通常使用的所有触发 器在测试模式中被串联连接，以使得可以从外界向所有触发器中设定任意数据(可控制性 的改善)。然后，接下来，模式被切换到正常模式，其中从外界设定的这些触发器的数据被添 加到LSI的内部组合门，然后一个时钟被添加，从而使得这些门的输出可以被相同的触发 器所捕捉。最后，再次在测试模式中执行扫描输出操作(可观测性的改善)，并且将内部门 的信号输出到LSI的外部，以便判定门输出是否正常。重复此操作，直到实现期望的故障覆 盖为止。这样，扫描路径测试被用于数字LSI的测试的示例是广为所知的(例如参见日本 专利 No. 2550521 (图 5))。与之不同，由于模拟LSI处理连续的模拟值，因此处理复杂度增大。即使在当前， 仍然没有充分的故障检测算法，并且自动化被延迟了。在模拟信号处理中，一般而言，不使 用触发器，而向LSI添加交流或直流模拟信号。例如，通过向LSI直接添加各种电平或频率 的信号，可以相对较容易地控制放大器、滤波器等等。即，在模拟LSI中的许多电路中，节点 的电势等等是明确确定的，并且在许多情况下可控制性较高。另一方面，例如，如果设想在 LSI内存在一滤波器，则由于以上述方式向滤波器的输入相对较容易地添加了期望的信号， 因此其输出被输入到后续的信号处理电路。在此情况下，必须提供一个特殊的内置测试电 路来观测滤波器的输出。即，一般来说模拟LSI具有较低的可观测性。因此，改善可观测性，以了解模拟LSI中的内部信号或电势，是很有用的。此外，使 测试效率化，以进一步提高可控制性，是很有用的。
发明内容
本发明是考虑到这种情形而做出的，其一个目的在于提高模拟LSI的测试中的可 观测性和可控制性，以及进一步实现整体同步。为了解决上述问题而做出了本发明，其第一方面提供了一种模拟扫描电路，其特征在于包括多个模拟值保持装置，每个用于保持一模拟值；输入装置，用于输入模拟值， 以使得多个模拟值保持装置中的至少一个保持模拟值；传送装置，用于在多个模拟值保持 装置之间传送在多个模拟值保持装置中保持的模拟值；以及输出装置，用于读取并输出在 多个模拟值保持装置中保持的模拟值中的至少一个。从而，提供了从模拟电路等等输入模 拟信号并且使得该模拟信号被输出到模拟电路等等的效果。此外，在此第一方面中，传送装置可根据移位同步信号来执行传送。例如，两相位 时钟信号可用作移位同步信号。此外，在此第一方面中，输入装置可根据移位同步信号来使得多个模拟值保持装 置中的至少一个保持模拟值。例如，来自LSI测试器的模拟信号可经由扫描输入端子被保持。此外，在此第一方面中，输出装置可根据移位同步信号来从多个模拟值保持装置 中读取模拟值。例如，模拟信号可经由扫描输出端子被输出到LSI测试器。此外，在此第一方面中，输入装置可根据共同的输入控制信号来使得多个模拟值 被同时保持在多个模拟值保持装置中的相应模拟值保持装置中。例如，来自模拟电路等等 的模拟信号可以按照加载时钟信号经由输入端子被保持。此外，在此第一方面中，输入装置可根据分别对应于多个模拟值之一的单独输入 控制信号来使得这多个模拟值被保持在多个模拟值保持装置中的相应模拟值保持装置中。 例如，来自模拟电路等等的模拟信号可以按照单独的加载控制信号经由输入端子被保持。此外，在此第一方面中，输出装置可根据共同的输出控制信号来同时从多个模拟 值保持装置读取模拟值。例如，模拟信号可按照写入时钟信号经由输出端子被输出到模拟 电路等等。此外，在此第一方面中，输出装置可根据分别对应于多个模拟值之一的单独输出 控制信号来从多个模拟值保持装置中读取模拟值。例如，模拟信号可以按照单独的写入控 制信号经由输出端子被输出到模拟电路等等。此外，在此第一方面中，多个模拟值保持装置可通过在形成于半导体衬底上的扩 散层区域中积累电荷来保持模拟值。例如，BBD(桶桥式器件)可用作电荷传送元件。此外，在此第一方面中，多个模拟值保持装置可通过在生成于半导体衬底上的耗 尽层区域中积累电荷来保持模拟值。例如，CCD(电荷耦合器件)可用作电荷传送元件。此外，本发明的第二方面提供了一种数据处理设备，其特征在于包括输出模拟数 据的输出电路和接收模拟数据的模拟扫描电路，该模拟扫描电路包括多个模拟值保持装 置，每个用于保持一模拟值；输入装置，用于输入模拟数据的瞬时值，以使得多个模拟值保 持装置中的至少一个将瞬时值作为模拟值保持；传送装置，用于在多个模拟值保持装置之 间传送在多个模拟值保持装置中保持的模拟值；以及输出装置，用于读取并输出在多个模 拟值保持装置中保持的模拟值中的至少一个。从而，提供了捕捉来自输出电路的模拟信号 以使得模拟信号进入可观测状态的效果。此外，本发明的第三方面提供了一种数据处理设备，其特征在于包括提供模拟数 据的模拟扫描电路和接收并输入模拟数据的输入电路，该模拟扫描电路包括多个模拟值 保持装置，每个用于保持一模拟值；输入装置，用于输入模拟值，以使得多个模拟值保持装 置中的至少一个保持模拟值；传送装置，用于在多个模拟值保持装置之间传送在多个模拟值保持装置中保持的模拟值；以及输出装置，用于读取在多个模拟值保持装置中保持的模 拟值中的至少一个并将所读取的模拟值中的至少一个作为模拟数据输出。从而，提供了在 输入电路中设定任意的模拟值以控制该模拟值的效果。此外，本发明的第四方面提供了一种数据处理设备，其特征在于包括输出第一模 拟数据的输出电路、接收第一模拟数据并提供第二模拟数据的模拟扫描电路以及接收并输 入第二模拟数据的输入电路，该模拟扫描电路包括多个模拟值保持装置，每个用于保持一 模拟值；输入装置，用于输入第一模拟数据的瞬时值，以使得多个模拟值保持装置中的至少 一个将瞬时值作为模拟值保持；传送装置，用于在多个模拟值保持装置之间传送在多个模 拟值保持装置中保持的模拟值；以及输出装置，用于读取在多个模拟值保持装置中保持的 模拟值中的至少一个并将所读取的模拟值中的至少一个作为第二模拟数据输出。从而，提 供了捕捉来自输出电路的模拟信号以使得该模拟信号可进入可观测状态并将此模拟信号 设定在输入电路中的效果。此外，本发明的第五方面提供了一种模拟触发器，包括输入模拟值保持装置，用 于保持输入模拟值；以及输出模拟值保持装置，用于基于传送触发信号来传送输入模拟值 保持装置中保持的输入模拟值，并且保持输入模拟值来作为输出模拟值。从而，通过控制传 送触发信号而使得各个模拟触发器中保持输出模拟值的定时同步。此外，在此第五方面中，输入模拟值可指示出包括η(其中η是大于或等于3的整 数)个离散值的m(其中m是大于或等于η的整数)个值之中的值。从而，在可以识别m个 离散值的精确度范围内，允许作为模拟数据的波形的变形、噪声的添加等等，并且允许波形 的整形、再现等等。此外，在此第五方面中，输入模拟值保持装置可包括用于基于输入触发信号而输 入所述输入模拟值的输入装置。从而，像主从型数字触发器一样，由两个触发信号(例如， 同一信号的正和负触发信号等等)来引起控制。此外，在此第五方面中，输入装置可包括第一输入装置，用于基于第一触发信号 而输入第一模拟值来作为输入模拟值；以及第二输入装置，用于基于第二触发信号而输入 第二模拟值来作为输入模拟值。从而，基于输入触发信号的施加的控制来选择性地输入和 保持输入模拟值。此外，在此第五方面中，第一触发信号和第二触发信号之一可以是用于指示扫描 操作的输入触发信号。从而，相邻的模拟触发器的输出模拟值被连接作为相应的(第一或 第二)输入模拟值，从而允许了实现具有能够利用另一输入触发信号来进行正常输入的扫 描功能的触发器。此外，在此第五方面中，模拟触发器还可包括输出装置，用于基于输出触发信号而 输出在输出模拟值保持装置中保持的输出模拟值。从而，基于输出触发信号的控制来控制 输出定时。此外，在此第五方面中，输入模拟值保持装置和输出模拟值保持装置中的至少一 个可通过在形成于半导体衬底上的扩散层区域中积累电荷来保持模拟值。例如，BBD(组桶 式器件/桶桥式器件)可用作电荷传送元件。此外，在此第五方面中，输入模拟值保持装置和输出模拟值保持装置中的至少一 个可通过在生成于半导体衬底上的耗尽层区域中积累电荷来保持模拟值。例如，CCD(电荷耦合器件)可用作电荷传送元件。此外，本发明的第六方面提供了一种数据处理设备，其包括各自能够接收、保持和 输出指示任意模拟值的任意模拟数据的多个模拟触发器和用于控制这多个模拟触发器的 操作定时的控制装置，这多个模拟触发器中的每一个包括输入模拟值保持装置，用于保持 输入模拟值；以及输出模拟值保持装置，用于基于传送触发信号而接收由输入模拟值保持 装置保持的输入模拟值，并且保持输入模拟值来作为输出模拟值，控制装置包括传送触发 信号提供装置，用于向这多个模拟触发器提供相同的传送触发信号。从而，控制传送触发信 号，以使得在多个单独的模拟触发器中保持输出模拟值的定时可以同步。根据本发明，可以实现能够提高模拟LSI的测试中的可观测性和可控制性并且还 实现了整体同步的出色优点。注意，在本发明中，假定模拟LSI被配置为包括数字/模拟混 合LSI，其中混合了模拟电路和数字电路。
图1是图示出本发明实施例中的模拟扫描电路100和要测试的电路之间的示例性 关系的示图。图2是图示出本发明实施例中的模拟扫描电路100的第一示例性实施例的概念图。图3是图示出本发明实施例中的模拟扫描电路100的第一示例性实施例的布局 图。图4是本发明实施例中的模拟扫描电路100的第一示例性实施例的定时图。图5是图示出本发明实施例中的BBD单元的分布和布置的示例的示图。图6是图示出本发明实施例中的模拟扫描电路100的第二示例性实施例的布局 图。图7是本发明实施例中的模拟扫描电路100的第二示例性实施例的定时图。图8是本发明实施例中的模拟扫描电路100的第二示例性实施例的详细定时图。图9是图示出本发明实施例中的模拟扫描电路100的第三示例性实施例的概念 图。图10是图示出本发明实施例中的模拟扫描电路100的第三示例性实施例的布局图。图11是本发明实施例中的模拟扫描电路100的第三示例性实施例的定时图。图12是本发明实施例中的模拟扫描电路100的第三示例性实施例的扫描输入端 子Sin的信号的示例。图13是图示出本发明实施例中的模拟扫描电路100的第四示例性实施例的布局 图。图14是本发明实施例中的模拟扫描电路100的第四示例性实施例的定时图。图15是本发明实施例中的模拟扫描电路100的第四示例性实施例的扫描输入端 子Sin的信号的示例。图16是图示出本发明实施例中的模拟扫描电路100的第五示例性实施例的概念图。
图17是图示出本发明实施例中的模拟扫描电路100的第五示例性实施例的布局 图。图18是本发明实施例中的模拟扫描电路100的第五示例性实施例的定时图。图19是图示出本发明实施例中的模拟扫描电路100的第六示例性实施例的布局 图。图20是图示出本发明实施例中的模拟扫描电路100的第七示例性实施例的布局图。图21是图示出本发明实施例中的模拟扫描电路100的第八示例性实施例的布局 图。图22是图示出使用本发明实施例中的模拟扫描电路的IIR滤波器的示例性配置 的示图。图23是图示出本发明实施例的模拟扫描电路被用于模拟电路的同步控制的情况 中的示例的示图。图24是本发明实施例的模拟扫描电路被用于模拟电路的同步控制的情况中的布局图。图25是本发明实施例中的模拟扫描电路被用于模拟电路的同步控制的情况中的 定时图。图26是图示出使用本发明实施例中的模拟扫描电路的LSI间传送的示例的示图。图27是图示出本发明实施例中的移位电路710的示例性配置的示图。图28是图示出本发明实施例中的触发器电路711的示例性配置的示图。图29是图示出本发明实施例中的触发器电路711的操作定时的示例的示图。图30是图示出本发明实施例中的模拟转换电路720的示例性配置的示图。图31是图示出本发明实施例中的数字转换电路730的示例性配置的示图。图32是图示出本发明实施例中的选择电路740的示例性配置的示图。图33是图示出使用本发明实施例中的模拟扫描电路的LSI间传送(图26)的示 例性定时图的示图。图34是图示出使用本发明实施例中的模拟扫描电路的LSI间传送的示例性修改 的示图。图35是图示出本发明实施例中的扫描路径D/A转换器的示例性实现方式的示图。图36是图示出本发明实施例中的扫描路径D/A转换器的示例性定时图的示图。图37是图示出本发明实施例中的扫描路径D/A转换器的另一示例性实现方式的 示图。图38是图示出本发明实施例中的扫描路径A/D转换器的示例性实现方式的示图。图39是图示出本发明实施例中的扫描路径A/D转换器的示例性定时图的示图。
具体实施例方式接下来，将参考附图详细说明本发明的实施例。图1是图示出本发明实施例中的模拟扫描电路100和要测试的电路之间的示例性 关系的示图。电路11至13是在测试之际要观测的电路。电路31至33是在测试之际要控制的电路。注意，这里为了说明方便，设想了存在三个要观测的电路和三个要控制的电路； 然而，这不应被理解为限制性的。模拟扫描电路100具有对被输入到输入端子mi至IN3的电路11至13的内部信 号电压采样以将所得到的信号电压以模拟值的形式保持的功能，并且还具有将模拟值从输 出端子VOUTl至V0UT3提供到电路31至33，以将这些模拟值设定作为各电路的内部信号电 压的功能。此外，模拟扫描电路100包括扫描输入端子Sin和扫描输出端子Sout，并且具有 把从测试器(未示出)输入到扫描输入端子Sin的测试数据以模拟值的形式保持以及将测 试数据从扫描输出端子Sout输出到测试器的功能。两组晶体管51至53和61至63分别连接到电路31至33的输入端子，并且一组晶 体管导通，使得电路21至23的输出端子或者模拟扫描电路100的输出端子VOUTl至V0UT3 的信号可被输入。使哪个晶体管导通是由测试端子TSl至TS3的信号来控制的。极性被反 相器41至43反转的信号被施加到两组晶体管51至53和61至63的栅极端子，并且两组 晶体管都被控制以进入不同状态。例如，在电路31被测试的情况下，测试端子TSl被设定到“ 1 ”，并且晶体管61进入 导通状态，而晶体管51进入截止状态。从而，模拟扫描电路100的VOUTl的信号被输入到 电路31。另一方面，在不测试电路31的正常操作的情况下，测试端子TSl被设定到“0”，并 且晶体管61进入截止状态，而晶体管51进入导通状态。从而，来自前一级中的电路21的 信号被输入到电路31。模拟扫描电路100包括多个保持模拟值的单元，并且被设计为能够将所保持的模 拟值从一个单元移位并传送到另一单元。为了控制此传送定时，模拟扫描电路100设有时 钟端子SAck和SBck，用于移位传送。此外，模拟扫描电路100设有用于将模拟值新保持(加 载或采样)在单元中的时钟端子Lck，以及用于输出(写入)所保持的模拟值的时钟端子 Wck0每个单元中保持的模拟值是模拟信号的脉冲幅度调制(PAM)信号。即，它在时间方向 上经历了量化(采样)，而幅度是基于模拟值的。此外，模拟扫描电路100设有加载控制端子LCNTl至LCNT3和写入控制端子WCNTl 至WCNT3。加载控制端子LCNTl至LCNT3对应于输入端子1附至IN3，并且是用于分别控制 它们的端子。此外，写入控制端子WCNTl至WCNT3对应于输出端子VOUTl至V0UT3，并且是 用于分别控制它们的端子。对其进行控制的具体内容将在下文中描述。图2是图示出本发明实施例中的模拟扫描电路100的第一示例性实施例的概念 图。此外，图3是图示出本发明实施例中的模拟扫描电路100的第一示例性实施例的布局 图。模拟扫描电路100例如形成在P型硅衬底101上。绝缘膜102利用氧化过程形成 在硅衬底101的表面上。在绝缘膜102下，形成了 N型扩散层区域221至226。此外，栅电 极211至216形成在绝缘膜102上与扩散层区域221至226的位置相对应的位置处。如图 中所示，栅电极211至216中的每一个在扩散层区域221至226中的相邻的一对上方延伸。电荷可分别被积累在栅电极211至216和扩散层区域221至226之间的电容之中。 时钟信号线121和122中的每一个连接到栅电极211至216中的每隔一个栅电极。时钟信 号SAck被提供到时钟信号线121，并且时钟信号SBck被提供到时钟信号线122。时钟信号 SAck和SBck被控制，从而使得积累的电荷可被从左向右传送。
此模拟扫描电路100被设计为基于BBD (Bucket Brigade Device (组桶式器件)/ Bucket Bridge Device (桶桥式器件))，并且可被划分成作为积累电荷的单位的单元201 至206。注意，在这里为了说明方便图示了六个单元201至206 ；然而，这不应当被理解为限 制性的。BBD的单元结构例如在日本已实审专利申请公布No. 47-27573中记载。来自其他电路的输出信号可被输入到扩散层区域221至226。在此第一示例性实 施例中，晶体管301连接到扩散层区域221，晶体管302连接到扩散层区域223，并且晶体 管303连接到扩散层区域225。输入端子IN1(311)连接到晶体管301的一端，输入端子 IN2(312)连接到晶体管302的一端，并且输入端子IN3(313)连接到晶体管303的一端。此外，加载控制信号线130连接到晶体管301至303的栅极。加载控制信号Lck 被提供到此时钟信号线130。从而，如果时钟信号Lck处于H(高)状态中，则晶体管301至 303进入导通状态，并且输入端子mi至IN3的模拟信号被提供到扩散层区域221、223和 225。这样提供的模拟信号使得电荷可以被充在栅电极211、213和215与扩散层区域221、 223和225之间的相应电容之中。然后，当时钟信号Lck进入L (低)状态时，晶体管301至 303进入截止状态，并且电荷的充入停止。在此第一示例性实施例中，电荷/电压转换放大器(QV放大器)401连接到扩散层 区域225，并且扫描输出信号Sout经由电荷/电压转换放大器401被输出到扫描输出端子。 此电荷/电压转换放大器401是将积累的电荷转换成电压的放大器。此外，均衡化初始电 压Veq被提供到扩散层区域226。时钟信号SAck和SBck都被设定到H状态，从而使得扩散 层区域221至226的电势匹配均衡化初始电压Veq，并且已被保持在栅电极211至216与扩 散层区域221至226之间的各个电容中的可移动电荷变得等于初始值(Qeq)。此均衡化是 被执行来避免精确度降低的过程，精确度降低可能由于以下情况而导致如果在数据移位 期间位于中途的单元中存在积累的电荷，则向从信号产生的电荷添加了积累的电荷。注意， 由于扫描操作自动执行均衡化，因此不必在第二次扫描之后再次执行均衡化。图4是本发明实施例中的模拟扫描电路100的第一示例性实施例的定时图。在时刻T1，时钟信号SAck和SBck都进入H状态。从而，扩散层区域221至226的 电势VC1至VC6与均衡化电势Veq匹配，并且可移动电荷变得等于初始值(Qeq)。因此，此 时的扫描输出信号Sout变得等于初始电压(Veq)。在时刻T2，时钟信号Lck进入H状态。从而，输入端子1附至IN3的模拟信号被提 供到扩散层区域221、223和225，并且电荷分别被积累作为VC1至VC3。此时的扫描输出信 号Sout等于与提供到输入端子IN3的电势相同的电势。在时刻T3，时钟信号SAck进入L状态，并且时钟信号SBck进入H状态。从而，已 被保持在栅电极211、213和215与扩散层区域221、223和225之间的相应电容中的电荷被 传送到栅电极212、214和216与扩散层区域222、224和226之间的相应电容。从而，栅电 极211、213和215与扩散层区域221、223和225之间的相应电容中的可移动电荷变得等于 初始值(Qeq)。在时刻T4，时钟信号SAck进入H状态，并且时钟信号SBck进入L状态。从而，已 被保持在栅电极212、214和216与扩散层区域222、224和226之间的相应电容中的电荷被 传送到栅电极211、213和215与扩散层区域221、223和225之间的相应电容。此时的扫描 输出信号Sout变成等于与在时刻T2提供到输入端子IN2的电势相同的电势。
类似地，在时刻T5，时钟信号SAck进入L状态，并且时钟信号SBck进入H状态。 然后，在时刻T6，时钟信号SAck进入H状态，并且时钟信号SBck进入L状态。从而，在时刻 T6的扫描输出信号Sout变成等于与在时刻T2提供到输入端子mi的电势相同的电势。在时刻T7之后，重复在时刻T2之后执行的操作。因此，当时钟信号SAck或SBck 的周期的一半由1T表示时，此第一示例性实施例中的采样(加载)周期变成等于5T。这样，在本发明实施例的第一示例性实施例中，时钟信号Lck被设定到H状态，从 而使得输入端子mi至IN3的模拟信号可以被捕捉。然后，时钟信号SAck和SBck被交替 设定到H状态，从而使得电荷可被传送并输出作为扫描输出信号Sout。注意，由于在实际LSI中要监视的信号是不规则地分布在LSI中的，所以BBD单 元在LSI的一部分中的集中布置要求从各个节点向BBD单元写入，从而导致了芯片面积 的增大。因此，优选地，BBD单元被划分成布置在各个节点附近的部分，而且提供一个单行 (unicursal)布置，以使得总布线最短。图5是图示出本发明实施例中的BBD单元的分布和 布置的示例的示图。在此示例中，一个BBD单元中的扩散层区域227和另一 BBD单元中的 扩散层区域228利用信号线251连接，从而即使在分布的BBD单元之间其也可被作为一条 连续的扫描路径来对待。图6是图示出本发明实施例中的模拟扫描电路100的第二示例性实施例的布局 图。在第一示例性实施例中，共同的加载时钟信号线130被连接到与输入端子mi至IN3 相连的晶体管的栅极301至303。然而，在此第二示例性实施例中，单独的控制信号线被连 接到与输入端子mi至IN3相连的晶体管的栅电极321至323。OR门331至333的输出连 接到这些单独的信号线。OR门331至333是生成控制信号LCNT1至LCNT3和加载控制信号Lck之间的相应 逻辑OR(或)的逻辑门。从而，即使在加载控制信号Lck不处于H状态中的情况下，控制信 号LCNT1至LCNT3也分别被设定在H状态，从而使得相应输入端子mi至IN3的模拟信号 可以被捕捉。图7是本发明实施例中的模拟扫描电路100的第二示例性实施例的定时图。在此 第二示例性实施例中，为了仅捕捉输入端子mi的模拟信号，假定稳定地设定了 LCNTl =H， LCNT2 = L, LCNT3 = L,并且 Lck = L。当控制信号LCNT1在时刻T1进入H状态时，输入端子mi的模拟值被提供到扩散 层区域221。此外，时钟信号SAck进入H状态，并且时钟信号SBck进入L状态。从而，已被 保持在栅电极212和214与扩散层区域222和224之间的相应电容中的电荷被传送到栅电 极213和215与扩散层区域223和225之间的相应电容。在时刻T2，时钟信号SAck进入L状态，并且时钟信号SBck进入H状态。从而，已 被保持在栅电极211、213和215与扩散层区域221、223和225之间的相应电容中的电荷被 传送到栅电极212、214和216与扩散层区域222、224和226之间的相应电容。即，从输入 端子mi提供到扩散层区域221的模拟信号也被提供到扩散层区域222，并且在时钟信号 SBck再次转变到L状态的定时之前，电荷被积累。在时刻T3，时钟信号SAck进入H状态，并且时钟信号SBck进入L状态。从而，已 被保持在栅电极212和214与扩散层区域222和224之间的相应电容中的电荷被传送到栅 电极213和215与扩散层区域223和225之间的相应电容。即，在时刻T2从输入端子1附积累在栅电极212与扩散层区域222之间的电荷被传送到栅电极213与扩散层区域223之 间。在时刻T4，时钟信号SAck进入L状态，并且时钟信号SBck进入H状态。从而，已 被保持在栅电极211、213和215与扩散层区域221、223和225之间的相应电容中的电荷被 传送到栅电极212、214和216与扩散层区域222、224和226之间的相应电容。即，从输入 端子mi提供到扩散层区域221的模拟信号也被提供到扩散层区域222，并且在时钟信号 SBck再次转变到L状态的定时之前，电荷被积累。此外，在时刻T2从输入端子mi积累在 栅电极212与扩散层区域222之间的电荷被传送到栅电极214与扩散层区域224之间。在时刻T5，时钟信号SAck进入H状态，并且时钟信号SBck进入L状态。从而，已被 保持在栅电极212和214与扩散层区域222和224之间的相应电容中的电荷被传送到栅电 极213和215与扩散层区域223和225之间的相应电容。即，在时刻T4积累在栅电极212 与扩散层区域222之间的电荷被传送到栅电极213与扩散层区域223之间，并且在时刻T2 积累在栅电极212与扩散层区域222之间的电荷被传送到栅电极215与扩散层区域225之 间。从而，时刻T5的扫描输出信号Sout变成等于与在时刻T2提供到输入端子mi的电势 相同的电势。在此第二示例性实施例中，在时刻T3之后，重复在时刻T1之后执行的操作。因 此，当时钟信号SAck或SBck的周期的一半由1T表示时，此第二示例性实施例中的采样周 期变成等于2T。即，在第一示例性实施例中，由于并行捕捉多个输入信号，因此采样周期较 长，而在第二示例性实施例中，分别提供与各个输入信号相对应的控制信号，从而使得采样 目标可被缩窄并且采样周期可以变短。图8是本发明实施例中的模拟扫描电路100的第二示例性实施例的详细定时图。 图示了将正弦波施加到输入端子mi的情况的具体示例。由于LCNT1始终处于H状态中，所以来自输入端子mi的模拟信号始终被提供到 扩散层区域221。此外，对于时钟信号SBck处于H状态的时段，来自输入端子mi的模拟 信号还被提供到扩散层区域222。从而，电荷被积累在栅电极212与扩散层区域222之间。 然后，时钟信号SAck和SBck被交替控制，从而使得积累的电荷可被从左向右传送。图9是图示出本发明实施例中的模拟扫描电路100的第三示例性实施例的概念 图。此外，图10是图示出本发明实施例中的模拟扫描电路100的第三示例性实施例的布局 图。在此第三示例性实施例中，来自扫描输入端子Sin的信号被提供到扩散层区域 220。从而，电荷被积累在栅电极211与扩散层区域221之间。然后，时钟信号SAck和SBck 被交替控制，从而使得积累的电荷可被从左向右传送。在此第三示例性实施例中，电荷/电压转换放大器411至413分别连接到扩散层 区域221、223和225。如上所述，电荷/电压转换放大器411至413是将积累的电荷转换成 电压的放大器。这些输出为电压的放大器不具有高阻抗。电荷/电压转换放大器411至413的输出被从扩散层区域451至453添加到晶体 管421至423。输出时钟信号Wck经由时钟信号线140被提供到晶体管421至423的栅极。 当此时钟信号Wck处于H状态时，晶体管421至423进入导通状态，并且由扩散层区域461 至463和电极471至473构成的电容器431至433被充电。此外，当时钟信号Wck处于L
13状态中时，晶体管421至423进入截止状态，并且所充入的电压值被保持。这样，晶体管421 至423和电容器431至433构成采样和保持电路。放大器441至443连接到这各个采样和 保持电路的输出，并且各个输出被提供到输出端子V0UT1至V0UT3。图11是本发明实施例中的模拟扫描电路100的第三示例性实施例的定时图。在时刻T1，时钟信号SAck和SBck都进入H状态。从而，扩散层区域221至226的 电势VC1至VC6匹配均衡化电势Veq，并且可移动电荷变得等于初始值(Qeq)。在时刻T2，时钟信号SAck进入H状态，并且时钟信号SBck进入L状态。从而，来 自扫描输入端子Sin的信号A1被提供到扩散层区域221，并且信号A1的电荷被积累在扩散 层区域221与栅电极211之间的电容中(VC1)。在时刻T3，时钟信号SAck进入L状态，并且时钟信号SBck进入H状态。从而，已 被保持在栅电极211、213和215与扩散层区域221、223和225之间的相应电容中的电荷被 传送到栅电极212、214和216与扩散层区域222、224和226之间的相应电容。即，在时刻 T3，在时刻T2积累在扩散层区域221与栅电极211之间的信号A1的电荷被传送到扩散层 区域222与栅电极212之间(VC2)。在时刻T4，时钟信号SAck进入H状态，并且时钟信号SBck进入L状态。从而，来 自扫描输入端子Sin的信号B1被提供到扩散层区域221，并且信号B1的电荷被积累在扩 散层区域221与栅电极211之间的电容中。此外，已被保持在栅电极212和214与扩散层 区域222和224之间的相应电容中的电荷被传送到栅电极213和215与扩散层区域223和 225之间的相应电容。即，在时刻T4，在时刻T2积累在扩散层区域221与栅电极211之间 的信号A1的电荷被传送到扩散层区域223与栅电极213之间(VC3)。在时刻T5，时钟信号SAck进入L状态，并且时钟信号SBck进入H状态。从而，已 被保持在栅电极211、213和215与扩散层区域221、223和225之间的相应电容中的电荷被 传送到栅电极212、214和216与扩散层区域222、224和226之间的相应电容。即，在时刻 T5，在时刻T2积累在扩散层区域221与栅电极211之间的信号A1的电荷被传送到扩散层 区域224与栅电极214之间(VC4)，并且同时，在时刻T4积累在扩散层区域221与栅电极 211之间的信号B1的电荷被传送到扩散层区域222与栅电极212之间(VC2)。在时刻T6，时钟信号SAck进入H状态，并且时钟信号SBck进入L状态。从而，来 自扫描输入端子Sin的信号C1被提供到扩散层区域221，并且信号C1的电荷被积累在扩 散层区域221与栅电极211之间的电容中。此外，已被保持在栅电极212和214与扩散层 区域222和224之间的相应电容中的电荷被传送到栅电极213和215与扩散层区域223和 225之间的相应电容。即，在时刻T6，在时刻T2积累在扩散层区域221与栅电极211之间 的信号A1的电荷被传送到扩散层区域225与栅电极215之间(VC5)，并且同时，在时刻T4 积累在扩散层区域221与栅电极211之间的信号B1的电荷被传送到扩散层区域223与栅 电极213之间(VC3)。此外，在时刻T6，写入控制信号Wck进入H状态。从而，模拟值CI、B1和A1分别 被提供到输出端子V0UT1至V0UT3。利用采样和保持电路，这些输出端子V0UT1至V0UT3的 值就在时钟信号Wck下次进入H状态的时刻T12之前被维持在相同的值。在时刻T7之后，操作以类似的方式重复。在此情况下，当时钟信号SAck或SBck 的周期的一半由1T表示时，此第三示例性实施例中的输出周期变成等于6T。
图12是本发明实施例中的模拟扫描电路100的第三示例性实施例的扫描输入端 子Sin的信号的示例。用于V0UT1的信号、用于V0UT2的信号和用于V0UT3的信号是分别要 从输出端子V0UT1至V0UT3输出的信号。用于V0UT1的信号成为按照采样顺序的诸如C1、 C2和C3之类的信号序列。用于V0UT2的信号成为按照采样顺序的诸如Bl、B2和B3之类 的信号序列。用于V0UT3的信号成为按照采样顺序的诸如Al、A2和A3之类的信号序列。扫描输入信号Sin是通过组合用于V0UT1的信号、用于V0UT2的信号和用于V0UT3 的信号配置而成的，并且被重新布置成诸如Al、Bl、CI、A2、B2、C2、A3、B3和C3之类的信号 序列。这样生成的扫描输入信号Sin成为了在同一图中的各个点变化的PAM信号。图13是图示出本发明实施例中的模拟扫描电路100的第四示例性实施例的布局 图。在第四示例性实施例中，共同的写入时钟信号线140连接到与输出端子V0UT1至V0UT3 相连的晶体管的栅极。然而，在此第四示例性实施例中，单独的控制信号线连接到与输出端 子V0UT1至V0UT3相连的晶体管的栅电极491至493。AND门481至483的输出连接到这 些单独的信号线。AND门481至483是生成写入控制信号WCNT1至WCNT3和写入时钟信号Wck之间 的相应逻辑AND(与)的逻辑门。从而，控制信号WCNT1至WCNT3分别被设定到H状态，从而 使得模拟信号在写入时钟信号Wck进入H状态的定时可以被输出到相应的输出端子V0UT1 至 V0UT3。图14是本发明实施例中的模拟扫描电路100的第四示例性实施例的定时图。在 此第四示例性实施例中，控制信号WCNT1至WCNT3分别被设定到H状态，从而使得模拟信号 可被输出到输出端子V0UT1至V0UT3。在此示例中，扫描输入信号Sin分别在时刻T1表现为模拟值B1、在时刻T3表现 为模拟值C1、在时刻T5表现为模拟值B3、在时刻T7表现为模拟值B4、在时刻T9表现为模 拟值A1、在时刻T11表现为模拟值B6并且在时刻T13表现为模拟值C2。此扫描输入信号 Sin在时钟信号SAck进入H状态的定时被提供在栅电极211与扩散层区域221之间，并且 电荷被充入。然后，时钟信号SAck和SBck被控制，从而使得积累的电荷可以被从左向右传 送。在时刻T4，在时钟信号Wck进入H状态之际，所有输出端子V0UT1至V0UT3都进入 H状态。从而，模拟值C1被输出到输出端子V0UT1，模拟值B1被输出到输出端子V0UT2，并 且模拟值“ 0，，被输出到输出端子V0UT3。在时刻T8，在时钟信号Wck进入H状态之际，只有输出端子V0UT2进入H状态。从 而，模拟值B3被输出到输出端子V0UT2，而其他输出端子V0UT1和V0UT3的输出不变。类似地，在时刻T10，在时钟信号Wck进入H状态之际，只有输出端子V0UT2进入H 状态。从而，模拟值B4被输出到输出端子V0UT2，而其他输出端子V0UT1和V0UT3的输出不变。此外，在时刻T14，在时钟信号Wck进入H状态之际，所有输出端子V0UT1至V0UT3 都进入H状态。从而，模拟值C2被输出到输出端子V0UT1，模拟值B6被输出到输出端子 V0UT2,并且模拟值A1被输出到输出端子V0UT3。在此情况下，当时钟信号SAck或SBck的 周期的一半由1T表示时，此第四示例性实施例中的输出周期变成等于2T。图15是本发明实施例中的模拟扫描电路100的第四示例性实施例的扫描输入端子Sin的信号的示例。扫描输入信号Sin包含要被输出到输出端子V0UT1至V0UT3的各个信号。这里， 要输出到输出端子V0UT1的信号是缓慢变化的三角波，要被输出到输出端子V0UT2的信号 是高频正弦波，并且要被输出到输出端子V0UT3的信号是略高频二进制信号。在设想这样的信号的情况下，可以通过对于高频信号减小输出周期的长度并且对 于低频信号增大输出周期的长度，来高效地利用每个单元。根据上述的第四示例性实施例， 由于可以单独控制输出端子，所以可以根据信号的性质来确定输出间隔。图16是图示出本发明实施例中的模拟扫描电路100的第五示例性实施例的概念 图。此外，图17是图示出本发明实施例中的模拟扫描电路100的第五示例性实施例的布局 图。在此第五示例性实施例中，晶体管301连接到扩散层区域221，电荷/电压转换放大器 412连接到扩散层区域223，并且晶体管303连接到扩散层区域225。此外，电荷/电压转换 放大器401连接到扩散层区域225，并且此电荷/电压转换放大器401的输出被提供到扫描 输出端子Sout。输入端子mi连接到晶体管301的一端，并且输入端子IN3连接到晶体管303的 一端。加载时钟信号线130连接到晶体管301和303的栅极。加载控制信号Lck被提供到 此时钟信号线130。从而，如果时钟信号Lck处于H状态中，则晶体管301和303进入导通 状态，并且输入端子mi和IN3的模拟信号被提供到扩散层区域221和225。这样提供的 模拟信号使得电荷可以被充在栅电极211和215与扩散层区域221和225之间的相应电容 中。然后，当时钟信号Lck进入L状态时，晶体管301和303进入截止状态，并且电荷的充 入停止。电荷/电压转换放大器412的输出被从扩散层区域452添加到晶体管422。输出 时钟信号Wck经由时钟信号线140被提供到晶体管422的栅极。当此时钟信号Wck处于H 状态中时，晶体管422进入导通状态，并且由扩散层区域462和电极472构成的电容器432 被充电。此外，当时钟信号Wck处于L状态中时，晶体管422进入截止状态，并且所充入的 电压值被保持。这样，晶体管422和电容器432构成采样和保持电路。放大器442连接到 此采样和保持电路的输出，并且其输出被提供到输出端子V0UT2。S卩，此第五示例性实施例被设计为同时实现图3所示的第一示例性实施例和图10 所示的第三示例性实施例。因此，其操作是二者的操作的组合。图18是本发明实施例中的模拟扫描电路100的第五示例性实施例的定时图。在 此第五示例性实施例中，在时钟信号Lck进入H状态的定时，模拟信号被从输入端子mi至 IN3提供，并且电荷被分别充在栅电极211和215与扩散层区域221和225之间。此外，在 时钟信号SAck进入H状态的定时，模拟信号被从扫描输入端子Sin提供，并且电荷被充在 栅电极211与扩散层区域221之间。然后，时钟信号SAck和SBck被控制，从而使得积累的 电荷可以被从左向右传送。此外，在时钟信号Wck进入H状态的定时，与已被充在栅电极213与扩散层区域 223之间的电荷相当的电势被输出到输出端子V0UT2。在此第五示例性实施例中，当时钟信号SAck或SBck的周期的一半由1T表示时， 采样周期和输出周期都变成等于5T。注意，由于本发明实施例中的BBD利用电荷传送来传送模拟信号，因此在一些情况下，电荷可能在中途泄漏并且电荷量可能衰减。此信号是经由扫描输入端子Sin从外界 输入的已知信号，并且电荷的变化量可以利用读取电压来校正。例如，由于在时刻T9扫描 输出端子Sout的信号B1和在时刻T14的信号B2都是已知的，因此电压调整可以通过基于 两个信号的校正来实现。此外，在模拟扫描电路100具有故障的情况下，也可使用此扫描输 出端子Sout的输出来测试模拟扫描电路100本身。图19是图示出本发明实施例中的模拟扫描电路100的第六示例性实施例的布局 图。在此第六示例性实施例中，晶体管301至303和电荷/电压转换放大器411至413分 别连接到扩散层区域221、223和225。S卩，此第六示例性实施例被设计为同时实现图6所示的第二示例性实施例和图 13n所示的第四示例性实施例。因此，其操作是二者的操作的组合。但是，在图6所示的第 二示例性实施例中，生成了时钟信号Lck与控制信号LCNT1至LCNT3之间的0R，而在此第 六示例性实施例中，利用AND门381至383生成了它们之间的AND。基本操作是类似的，例 如，为了只选择mi而不选择其他的IN2和IN3，时钟信号Lck和控制信号LCNT1可被设定 到H状态，并且控制信号LCNT2和LCNT3可被设定到L状态。注意，在此第六示例性实施例中，作为一般形式，输入和输出都连接到同一单元； 然而，在同一定时，在同一单元中只有其中的一个可操作。图20是图示出本发明实施例中的模拟扫描电路100的第七示例性实施例的布局 图。此第七示例性实施例与第六示例性实施例的不同之处在于D/A(数字到模拟)转换器 209被连接到扫描输入端子并且A/D (模拟到数字)转换器409被连接到扫描输出端子。从 而，可以经由D/A转换器209从LSI测试器输入数字信号，并且还可以经由A/D转换器409 向LSI测试器输出数字信号。在测试模拟LSI的情况下，一般施加基于来自LSI的模拟值的电压，并且读取该基 于模拟值的电压。然而，一般来说，LSI测试器迅速地生成模拟信号，而不是那么适合于测 试。另一方面，数字信号可以被LSI测试器迅速生成和测试。尤其地，在内部信号被从LSI 读取、重新布置并经历滤波或信号处理的情况下，在信号是以数字数据的形式捕捉的情况 下则更容易处理信号。因此，在此第七示例性实施例中，额外设置了 D/A转换器209和A/D 转换器409。D/A转换器209和A/D转换器409根据需要被适当使用，并且可被设置在LSI内部 或LSI外部。在它们被设置在LSI内部的情况下(这被称为BIST(内置式自测试))，在转 换速度或噪声抵抗方面存在优点，然而也有增大芯片面积的缺点。另一方面，在它们被设置 在LSI外部的情况下(这被称为B0ST(外置式自测试))，具有与BIST相反的优点和缺点。 本发明可被应用到任一种情况。D/A转换器209和A/D转换器409的设置使得可以以与数 字数据类似的方式来处理模拟信号。此外，这使得可以增大尤其是与数字/模拟混合LSI 的兼容性。注意，在前述示例性实施例中，说明了通过BBD来实现模拟值传送功能的示例；然 而，本发明并不限于此，也可以通过例如CCD(电荷耦合器件)来实现。图21是图示出本发明实施例中的模拟扫描电路100的第八示例性实施例的布局 图。此第八示例性实施例是通过CCD来实现模拟值传送功能的示例。CCD是通过在硅衬底 上的氧化膜上布置两层多晶硅电极来配置而成的。在此CCD中，通过向电极施加电压来耦合相邻的耗尽层，并且通过穿通(punch-through)来传送相邻电容的电荷。在此第八示例性实施例中，设想了基于三相位时钟的(XD，并且电极611至619中 的每一个连接到三条时钟信号线631至633之一。此外，与图3中的第一示例性实施例类 似，栅极连接到加载时钟信号线670的晶体管连接到电极611、614和617。输入端子1附至 IN3连接到晶体管的其他端。注意，晶体管是通过相当于源极和漏极的扩散层区域651至 653和661至663的配对以及相当于栅极的时钟信号线670形成的。此外，电荷/电压转换放大器680和晶体管640经由扩散层区域664连接到电极 619。利用电荷/电压转换放大器680，扫描输出信号Sout经由扩散层区域664被输出到扫 描输出端子。此外，均衡化端子Veq连接到晶体管640的另一端，并且均衡化驱动端子Teq 连接到栅极。均衡化驱动端子Teq被设定到H状态，从而允许了通过扩散层区域664执行 均衡化。当时钟信号线670进入H状态时，来自输入端子mi至IN3的模拟信号被提供到 部署在电极611、614和617下的电荷积累区域(耗尽层)，并且电荷被积累。然后，三相位 时钟信号SAck、SBck和SCck通过时钟信号线631至633被顺序设定到H状态，从而使得电 荷可以被从左向右传送。所传送的电荷被顺序输入到电荷/电压转换放大器680，被转换成 电压，并且被输出到扫描输出端子，作为扫描输出信号Sout。这样，(XD具有与BBD不同的电荷传送机制，但是其基本操作与BBD的类似。注 意，在第八示例性实施例中，设想了基于三相位时钟的CCD;然而，也可以应用除此之外的 基于多相位时钟(例如两相位或四相位)的CCD。对于基于两相位和四相位时钟的CCD 的结构，例如，可以参考 Kazuya Yonemoto, “ CCD/CMOS no imeji sensa no kiso to oyo (Basicsand Application of CCD/CMOS Image Sensors) “ ， (CQ Publishing Co., Ltd.)。接下来，将说明本发明的实施例的具体应用示例。图22是图示出使用本发明实施例中的模拟扫描电路的IIR滤波器的示例性配置 的示图。IIR(无限冲击响应)滤波器是在无限的一段时间上提供系统的连续冲击响应序列 的滤波器(无限冲击响应滤波器)。在许多情况下，IIR滤波器被实现为数字滤波器，并且 在此情况下每个元件是利用数字电路来配置的。与此不同，在本发明的实施例中，每个元件 是通过模拟电路来如下实现的。本发明实施例中的IIR滤波器包括模拟加法器810和850、模拟乘法器831至849 以及模拟同步电路821至829。模拟加法器810是将输入模拟信号X(t)与模拟乘法器831 至839的输出相加的加法器。模拟加法器850是将模拟乘法器840至849的输出相加的加 法器。模拟乘法器831至839是将模拟同步电路821至829的输出分别乘以常数 至 的乘法器。模拟乘法器840至849是将模拟加法器810和模拟同步电路821至829的输出 分别乘以常数k至by的乘法器。模拟同步电路821至829是分别将模拟加法器810的输 出延迟一个采样时间的延迟器件。这些模拟同步电路821至829可以利用本发明实施例中 的模拟扫描电路来实现。即，在本发明实施例中的IIR滤波器中，模拟同步电路821至829是利用模拟扫描 电路来实现的，从而使得可以在整个滤波器中处理模拟信号。从而，IIR滤波器可以具有比 传统的数字滤波器更少的构成元件，并且可以降低功耗和成本。此外，由于可以使用数字滤波器设计技术，因此与传统的模拟滤波器不同，不需要对滤波器频率特性进行调整，并且可 以不依赖于LCR组件地确定频率特性。注意，这里，已经说明了使用本发明实施例中的模拟扫描电路的IIR滤波器的示 例性配置；然而，本发明的模拟扫描电路也可以以类似的方式被应用到FIR(有限冲击响 应)滤波器。FIR滤波器是使得系统的冲击响应序列可以在有限的一段时间内收敛到0的 滤波器(有限冲击响应滤波器)。图23是图示出本发明实施例的模拟扫描电路被用于模拟电路的同步控制的情况 中的示例的示图。在此示例中，模拟扫描电路950被插入在LSI 900中的电路910和920 之间，并且模拟扫描电路960被插入在电路920和930之间。模拟扫描电路950和960可 分别包括多个1比特模拟触发器(AFF)951和多个1比特模拟触发器(AFF)961。从而，电路 910的输出在模拟扫描电路950中被临时同步，随后被输入到电路920。类似地，电路920 的输出在模拟扫描电路960中被临时同步，随后被输入到电路930。模拟扫描电路950和960利用扫描链959来连接，并且形成集成扫描路径。此外， D/A转换器940连接到模拟扫描电路950的扫描输入端子，并且A/D转换器970连接到模 拟扫描电路960的扫描输出端子。从而，形成了与基于数字信号的LSI测试器之间的接口。 即，可以在任意同步定时读取从电路910或920输出的模拟信号，并且还可以设定要被输入 到电路920或930的模拟信号。模拟扫描电路950和960中保持的值是模拟值，从而可以 实现模拟信号的扫描路径。注意，即使在LSI被并入作为设备之后，以及在单独调查LSI期间，都可以利用这 些扫描路径。在LSI被并入作为设备之后，扫描路径可以用于例如定期维护、为了故障分析 而进行的日志转储收集、这种情况下为了调查等等而进行的步骤执行和转储(在期望的位 置嵌入期望的值，并且在任意时钟之后收集各个部分的输出数据等等，或者转储日志)，或 者测试程序，等等。图24是本发明实施例的模拟扫描电路被用于模拟电路的同步控制的情况中的布 局图。这里，栅电极218和219和扩散层区域228和229被示为模拟触发器(AFF)之一(与 单个模拟信号相当的单位)。SAck利用时钟信号线121被提供到栅电极218，并且SBck利 用时钟信号线122被提供到栅电极219。此外，来自移位输入端子Sin的信号被提供到部署 在栅电极218之下的扩散层区域227。然后，移位输出信号经由移位输出端子Sout从扩散 层区域229输出。在此配置中，执行了与数字电路中具有扫描功能的1比特主从型触发器 的操作在概念上类似的操作。在此情况下，认为扩散层区域228的电势Vb(i)和扩散层区 域229的电势Vc(i)分别对应于主控侧锁存器的输出和从属侧锁存器的输出。注意，此模 拟触发器适当地构成了扫描路径的一部分。栅极连接到信号线130的晶体管309连接到扩散层区域228。输入端子IN(i)连 接到此晶体管309的另一端。电荷/电压转换放大器419连接到扩散层区域229。栅极连 接到信号线140的晶体管429连接到此电荷/电压转换放大器419。电容器439和放大器 449连接到此晶体管429的另一端。晶体管429和电容器439构成采样和保持电路。注意，栅电极218和扩散层区域228是权利要求中记载的输入模拟值保持装置的 示例。此外，栅电极219和扩散层区域229是权利要求中记载的输出模拟值保持装置的示 例。此外，晶体管309是权利要求中记载的输入装置或者第一或第二输入装置的示例。此外，栅电极218和扩散层区域227是权利要求中记载的输入装置或者第一或第二输入装置 的示例。此外，晶体管429是权利要求中记载的输出装置的示例。图25是本发明实施例中的模拟扫描电路被用于模拟电路的同步控制的情况中的 定时图。下标“(i) ”被添加到第i级中的模拟触发器，并且下标“(i+1) ”被添加到第i+1 级中的模拟触发器。在时刻T1，时钟信号SAck和SBck都进入H状态。从而，扩散层区域228和 229(Vb(i)、Vc(i)、Vb(i+l)、Vc(i+l))中的可移动的电荷变得等于初始值(Qeq)。在时刻T2，时钟信号Lck进入H状态。从而，输入到输入端子IN(i)的模拟信号 “a”被提供在栅电极218与扩散层区域228之间，并且电荷被积累(Vb(i))。在时刻T3，时钟信号SBck进入H状态。从而，保持在栅电极218与扩散层区域228 之间的电荷“a”被传送到栅电极219与扩散层区域229之间(Vc(i))。此外，此时，写入时 钟信号Wck进入H状态。从而，相当于传送到栅电极219和扩散层区域229之间的电荷“a” 的电势被输出到输出端子VOUT (i)。基于从第i级中的模拟触发器(例如图23中的模拟扫描电路950)的输出端子 VOUT(i)输出的信号电势，后级中的电路(例如图23中的电路920)操作。在图25中，向在 后级中的这个电路中生成的信号添加了撇号。例如，在时刻T3从输出端子VOUT(i)输出的 信号“a”被后级中的电路所处理，并且作为信号“a' ”被输入到第i+1级中的模拟触发器 的输入端子IN(i+l)。在时刻T4，时钟信号Lck进入H状态。从而，输入到第i级中的IN(i)的信号“b” 被提供到Vb(i)，并且电荷被积累。类似地，输入到第i+1级中的IN(i+l)的信号“a' ”被 提供到Vb (i+1)，并且电荷被积累。此外，在时刻T5，时钟信号SBck进入H状态。从而，积累在Vb(i)中的电荷“b”被 传送到Vc(i)，并且积累在Vb(i+1)中的电荷“a' ”被传送到Vc(i+1)。此外，此时，写入时 钟信号Wck进入H状态。从而，相当于被传送到Vc(i)的电荷“b”的电势被输出到输出端子 VOUT(i)，并且相当于被传送到Vc(i+1)的电荷“a' ”的电势被输出到输出端子V0UT(i+l)。在此之后，操作以类似的方式重复。在此情况下，当时钟信号SBck的周期的一半 由1T表示时，采样周期和输出周期都变成等于2T。S卩，时钟信号Lck和Wck被移位了半周 期并被施加，从而使得模拟扫描电路可以接收来自前级中的模拟电路的模拟信号，临时同 步它们，并且将该模拟信号提供到后级中的所得到的模拟电路。图26是图示出使用本发明实施例中的模拟扫描电路的LSI间传送的示例的示图。 这里，说明了模拟信号被从LSI-A 701传送到LSI-B 702的情况的示例性配置。LSI-A 701包括在接收到数字信号时执行移位操作的移位电路710-0至710-2，以 及从数字信号转换到模拟信号的模拟转换电路720-0至720-2。设想此LSI-A 701利用三 条模拟信号线709-0至709-2连接到LSI-B 702，并且每种电路有三个。然而，这不应当被 理解为限制性的。移位电路710-0至710-2中的每一个被称为移位电路710。此外，模拟转 换电路720-0至720-2中的每一个被称为模拟转换电路720。LSI-B 702包括将模拟信号转换成数字信号的数字转换电路730-0至730-2，以及 分别顺序选择多个数字信号之一的选择电路740-0至740-2。也设想此LSI-B 702利用三 条模拟信号线709-0至709-2连接到LSI-A701，并且每种电路有三个。然而，这不应当被理解为限制性的。数字转换电路730-0至730-2中的每一个被称为数字转换电路730。此 外，选择电路740-0至740-2中的每一个被称为选择电路740。图27是图示出本发明实施例中的移位电路710的示例性配置的示图。移位电路 710包括触发器电路711至713，并且具有这些触发器电路串联连接的配置。触发器电路 711至713是保持并输出所输入的数字信号的电路。移位电路710的数据输入端子Di连接到第一级中的触发器电路713的数据输入 端子Di。第一级中的触发器电路713的数据输出端子Dt连接到第二级中的触发器电路712 的数据输入端子Di。第二级中的触发器电路712的数据输出端子Dt连接到第三级中的触 发器电路711的数据输入端子Di。触发器电路711至713的数据输出端子Dt连接到移位 电路710的数据输出端子Dt (0)至Dt⑵。移位电路710的扫描输入端子DSi连接到第一级中的触发器电路713的扫描输入 端子Sin。第一级中的触发器电路713的扫描输出端子Sout连接到第二级中的触发器电 路712的扫描输入端子Sin。第二级中的触发器电路712的扫描输出端子Sout连接到第三 级中的触发器电路711的扫描输入端子Sin。第三级中的触发器电路711的扫描输出端子 Sout连接到移位电路710的扫描输出端子Dst。触发器电路711至713的数据时钟端子Dc连接到移位电路710的数据时钟端子 Dc。此外，触发器电路711至713的扫描时钟端子Sc连接到移位电路710的扫描时钟端子 Dsco图28是图示出本发明实施例中的触发器电路711的示例性配置的示图。这里，将 说明触发器电路711的示例性配置；然而，其他触发器电路712和713也具有类似的配置。 触发器电路711包括AND门511至514、521至524以及531至534。AND门511至514被设计为基于来自数据时钟端子Dc和扫描时钟端子Sc的输入 而生成时钟信号。如果扫描模式端子Sm处于H状态中，则数据时钟被提供到AND门521。 如果扫描模式端子Sm处于L状态中，则扫描时钟被提供到AND门522。此外，AND门514将 数据时钟或扫描时钟的反相信号SBck提供到AND门531。S卩，AND门514是权利要求中记 载的传送触发信号提供装置的示例。AND门521至524被设计为相当于触发器主控侧锁存器。如果数据时钟或扫描时 钟处于H状态中，则来自数据输入端子Di的数据或者来自扫描输入端子Sin的扫描数据被 捕捉。如果数据时钟或扫描时钟处于L状态，则AND门524的输出Bi被保持。AND门531至534被设计为相当于触发器从属侧锁存器。AND门531在来自AND门 514的时钟SBck处于H状态的时段期间捕捉AND门524的输出Bi。AND门532在来自AND 门514的时钟SBck的反相信号处于H状态的时段期间捕捉AND门534的输出Sout。AND 门533的输出连接到数据输出端子Dt。AND门534的输出连接到扫描输出端子Sout。但在 这里数据输出端子Dt和扫描输出端子Sout表现出相同的值。图29是图示出本发明实施例中的触发器电路711的操作定时的示例的示图。首先，设想从时刻T1至T6的时段是扫描模式端子Sm的值处于L状态的时段，即， 正常数据移位模式。此时，来自数据输入端子Di的输入信号根据数据时钟端子Dc的时钟 被输入。例如，在时刻T1输入的信号“a”在时间T1的前一半中被主控侧锁存器捕捉，而在 时间T1的后一半中被从属侧锁存器捕捉。
另一方面，设想从时刻T11至T16的时段是扫描模式端子Sm的值处于H状态的时 段，即，扫描模式。此时，来自扫描输入端子Sin的扫描输入信号根据扫描时钟端子Dsc的 时钟被输入。例如，在时刻T11输入的信号“a”在时间T11的前一半中被主控侧锁存器捕 捉，而在时间T11的后一半中被从属侧锁存器捕捉。这里，已经利用逻辑门表示来说明了在输入的每个状态(Sm、Sc、DSc)中输入端子 (Di、Sin)和输出端子(Dt、Sout)之间的关系，以帮助在逻辑电路的意义上理解它。但是， 实际电路可以利用执行所谓的触发器操作的逻辑上等效的电路(执行图29的操作的电路) 来实现，例如三态缓冲器型、TTL、M0S或其他晶体管组合电路。注意，在以下附图中，与图26 或27类似，也省略了对扫描模式端子Sm、数据时钟端子Dc、扫描时钟端子Sc等等的指示以 避免混淆。此外，扫描模式端子Sm、数据时钟端子Dc、扫描时钟端子Sc等等可能不一定是 以一个输入到一个块的方式分布在LSI内的，可以以类似的方式应用允许逻辑上等效的操 作的分布。图30是图示出本发明实施例中的模拟转换电路720的示例性配置的示图。此模 拟转换电路720包括触发器电路721至723、D/A(数字到模拟)转换电路724以及模拟触 发器725。触发器电路721至723是保持和输出所输入的数字信号的电路，并且被设计为包 括与参考图28说明的触发器电路711的配置类似的配置。模拟转换电路720的数据输入 端子Di(0)连接到触发器电路721的数据输入端子Di。模拟转换电路720的数据输入端子 Di(l)连接到触发器电路722的数据输入端子Di。模拟转换电路720的数据输入端子Di (2) 连接到触发器电路723的数据输入端子Di。注意，移位电路710的数据输出端子Dt(0)至 Dt(2)分别利用信号线D1S (00)至D1S(02)连接到模拟转换电路720的数据输入端子Di (0) 至 Di(2)。模拟转换电路720的扫描输入端子DSi连接到第一级中的触发器电路723的扫描 输入端子Sin。第一级中的触发器电路723的扫描输出端子Sout连接到第二级中的触发器 电路722的扫描输入端子Sin。第二级中的触发器电路722的扫描输出端子Sout连接到第 三级中的触发器电路721的扫描输入端子Sin。第三级中的触发器电路721的扫描输出端 子Sout连接到模拟转换电路720的扫描输出端子Dst。触发器电路721至723的数据时钟端子Dc连接到模拟转换电路720的数据时钟 端子Dc。此外，触发器电路721至723的扫描时钟端子Sc连接到模拟转换电路720的扫描 时钟端子Dsc。注意，来自触发器电路721至723的各个数据输出端子Dt的信号经由信号线 Dt(0)至Dt⑵被提供到D/A转换电路724。这些信号线Dt(0)至Dt⑵的数据在以下描 述的定时图中被称为D2(0)至D2(2)。D/A转换电路724被设计为将来自触发器电路721至723的数据输出端子Dt中 的每一个的总共三比特转换成8值模拟信号，并且将这些模拟信号以单条信号线的形式输 出。此D/A转换电路724的输出被提供到模拟触发器725，并且还经由放大器726被提供到 模拟信号观测端子Ait。模拟触发器725是保持从D/A转换电路724提供的模拟值的触发器。基本配置与 参考图24说明的类似。模拟触发器725的数据输入端子Ai连接到D/A转换电路724的输出端子。模拟触发器725的数据输出端子At连接到模拟转换电路720的数据输出端子At。 模拟触发器725的扫描输入端子ASin连接到模拟转换电路720的扫描输入端子ASi。模拟 触发器725的扫描输出端子ASout连接到模拟转换电路720的扫描输出端子ASt。模拟触发器725的数据时钟端子Ac连接到模拟转换电路720的模拟数据时钟端 子Ac。此外，模拟触发器725的扫描时钟端子Sc连接到模拟转换电路720的模拟扫描时钟 端子ASc。根据数据时钟端子Ac的时钟，模拟触发器725保持来自数据输入端子Ai的数据 信号并且将该数据信号输出到数据输出端子At。此外，根据扫描时钟端子Sc的时钟，模拟 触发器725保持来自扫描输入端子ASin的扫描数据信号，并且将该扫描数据信号输出到扫 描输出端子ASout。在模拟触发器725中，时钟SBck是利用与触发器电路711的AND门511至514的 配置类似的配置根据从模拟数据时钟端子Ac和模拟扫描时钟端子ASc输入的时钟来生成 的。写入时钟Wck可以采用与SBck相同的信号。此外，加载时钟Lck可以采用SBck的反
相信号。这样从模拟转换电路720输出的模拟信号被从LSI-A 701传送到LSI-B 702。图31是图示出本发明实施例中的数字转换电路730的示例性配置的示图。此数 字转换电路730包括模拟触发器731、A/D (模拟到数字)转换电路732以及触发器电路733 至 735。模拟触发器731是保持从LSI-A 701提供来的模拟值的触发器。基本配置类似于 模拟触发器725的配置。模拟触发器731的数据输入端子Ai连接到数字转换电路730的 数据输入端子Ai。模拟触发器731的数据输出端子At连接到A/D转换电路732的输入端 子。模拟触发器731的扫描输入端子ASin连接到数字转换电路730的扫描输入端子ASi。 模拟触发器731的扫描输出端子ASout连接到数字转换电路730的扫描输出端子ASt。模拟触发器731的数据时钟端子Ac连接到数字转换电路730的模拟数据时钟端 子Ac。此外，模拟触发器731的扫描时钟端子Sc连接到数字转换电路730的模拟扫描时钟 端子ASc。根据数据时钟端子Ac的时钟，模拟触发器731保持来自数据输入端子Ai的数据 信号，并且将该数据信号输出到数据输出端子At。从此模拟触发器731的数据输出端子输 出的数据在以下描述的定时图中被称为A3。此外，根据扫描时钟端子Sc的时钟，模拟触发 器731保持来自扫描输入端子ASin的扫描数据信号，并且将该扫描数据信号输出到扫描输 出端子ASout。A/D转换电路732被设计为对从模拟触发器731输出的模拟信号进行量化，以将结 果转换成3比特数字信号。此A/D转换电路732的输出端子Di(0)至Di (2)分别被逐一提 供到触发器电路733至735。触发器电路733至735是保持和输出所输入的数字信号的电路，并且被设计为包 括与参考图28说明的触发器电路711的配置类似的配置。A/D转换电路732的输出端子 Di(0)连接到触发器电路733的数据输入端子Di。A/D转换电路732的输出端子Di⑴连 接到触发器电路734的数据输入端子Di。A/D转换电路732的输出端子Di (2)连接到触发 器电路735的数据输入端子Di。触发器电路733至735的数据输出端子Dt分别连接到数 字转换电路730的数据输出端子Dt(0)至Dt(2)。数字转换电路730的扫描输入端子DSi连接到第一级中的触发器电路735的扫描输入端子Sin。第一级中的触发器电路735的扫描输出端子Sout连接到第二级中的触发器 电路734的扫描输入端子Sin。第二级中的触发器电路734的扫描输出端子Sout连接到第 三级中的触发器电路733的扫描输入端子Sin。第三级中的触发器电路733的扫描输出端 子Sout连接到数字转换电路730的扫描输出端子Dst。触发器电路733至735的数据时钟端子Dc连接到数字转换电路730的数据时钟 端子Dc。此外，触发器电路733至735的扫描时钟端子Sc连接到数字转换电路730的扫描 时钟端子Dsc。图32是图示出本发明实施例中的选择电路740的示例性配置的示图。此选择电 路740包括选择器741和触发器电路742。选择器741被设计为顺序地选择从选择电路740的数据输入端子Di (0)至Di⑵ 输入的信号。利用此选择器741，从数据输入端子Di(0)至Di(2)输入的信号被逐个时钟地 提供到触发器电路742。触发器电路742是保持并输出所输入的数字信号的电路，并且被设计为包括与参 考图28说明的触发器电路711的配置类似的配置。选择器741的输出端子连接到触发器电路742的数据输入端子Di。触发器电路 742的数据输出端子Dt连接到选择电路740的数据输出端子Dt。选择电路740的扫描输 入端子DSi连接到触发器电路742的扫描输入端子Sin。触发器电路742的扫描输出端子 Sout连接到选择电路740的扫描输出端子Dst。触发器电路742的数据时钟端子Dc连接 到选择电路740的数据时钟端子Dc。此外，触发器电路742的扫描时钟端子Sc连接到选择 电路740的扫描时钟端子Dsc。图33是图示出使用本发明实施例中的模拟扫描电路的LSI间传送(图26)的示 例性定时图的示图。在此示例中，例示了用于处理数字信号的内部时钟的速度与用于传送 模拟信号的时钟的速度的比率被设定为3 1的示例。即，用于传送模拟信号的时钟的速 度等于用于处理数字信号的时钟的速度的三分之一(周期是其三倍)。数据信号被以下述方式逐个数据时钟地输入到移位电路710-0的数据输入端子 D1(0)在时刻T1输入信号“a”，在时刻T2输入信号“b”，并且在时刻T3输入信号“C”。各 条数据被设置于移位电路710-0中的触发器电路711至713移位(参见图27)。例如，信号 “a”被顺序地在时刻T2输出到信号线D1S(02)、在时刻T3输出到信号线D1S(01)并且在时 刻T4输出到信号线D1S(00)。类似地，信号“b”和“c”中的每一个也以一个数据时钟的延 迟被顺序地输出。在模拟转换电路720-0中，模拟时钟被施加到触发器电路721至723的数据时钟 端子Dc，从而使得信号“a”至“c”可在时刻T5从触发器电路721至723输出(参见图30)。 注意，由于与模拟数据时钟端子Ac的信号相同的信号被分配到模拟转换电路720的数据时 钟端子Dc，所以这些信号可以被一个端子共享，并且来自同一输入端子的信号可以在其内 部分配。信号“a”至“c”(D2(00)至D2(02))被D/A转换电路724转换成模拟信号“A”，该 模拟信号“A”利用信号线709-0从时刻T8起输出。尽管信号线709-0是单条线路，但此信 号线709-0由于使用模拟值而具有使能多值表示的数据宽度。在此示例中，3比特信号“a” 至“c”是利用单条模拟信号线(A2(0))来传输的。在数字转换电路730-0中，模拟时钟被施加到模拟触发器731 (参见图31)，从而使
24得来自模拟转换电路720-0的模拟信号可被保持在模拟触发器731中并从时刻T11起输出 (A3 (0))。此模拟信号“A”被A/D转换电路732转换成数字信号“a”至“c”，这些数字信号 “a”至“c”被保持在触发器电路733至735中并从时刻T14起被输出(D3 (00)至D3(02))。 模拟时钟也被施加到这些触发器电路733至735。这里，由于与模拟数据时钟端子Ac的信 号相同的信号被分配到数据时钟端子Dc，所以在数字转换电路730中，与模拟转换电路720 类似，这些信号也可以被一个端子共享，并且来自同一输入端子的信号也可以在其内部分 配。在选择电路740-0中，数据时钟被施加到触发器电路742 (参见图32)，从而使得数 字信号可以逐个数据时钟地被输出(D4(0))。在此示例中，信号“a”在时刻T15被输出，信 号“b”在时刻T16被输出，并且信号“c”在时刻T17被输出。在此示例中，与模拟时钟同步的三个数字信号D2(00)至D2(02)是利用信号线 709-0作为也与模拟时钟同步的单个模拟信号A2(0)来传送的。即，根据本发明的实施例， 在相同的时钟速度下，可以减少数据传送所需的信号线的数目。此外，在此示例中，以等于LSI-A 701和LSI-B 702的内部数据(D1 (0)和D4(0)) 的时钟的速度的三分之一的速度在LSI-A 701与LSI-B702之间执行传送(A2 (0)和 A3(0))。这里，以1T的数字数据时钟作为基准，执行了吞吐量为3T并且周转(turnaround) 时间为3T的传送。即，根据本发明的实施例，可以按比原始时钟速度低的速度来执行数据 传送。从而，可以提高数据传送的可靠性。此外，由于在中途不需要触发器，因此可以提供 一种灵活的电路布置，并且还可以减小电路大小。注意，这里，说明了吞吐量为3T并且周转时间为3T的模拟值的简单传送的示例； 然而，在3T以内、并且可能进行处理的范围之内，在模拟转换电路720与数字转换电路730 之间可以设置另一模拟电路。例如，如图34(a)所示，在LSI-A 701与LSI-B 702之间可以 设置模拟电路751。此外，如图34(b)所示，在LSI-A 701内可以设置模拟电路752。此外， 如图34(c)所示，在LSI-B 702内可以设置模拟电路753。这些是由于上述的低速数据传送 而引起的中途不需要触发器所导致的次要效果。接下来，将说明使用本发明实施例中的模拟扫描电路的模拟和数字混合扫描路径 的实现方式的示例。图35是图示出本发明实施例中的扫描路径D/A转换器的示例性实现方式的示图。 这里，设想数字电路791的扫描输出端子Dst利用参考图30说明的模拟转换电路720连接 到模拟电路792的扫描输入端子ASi。数字电路791的扫描输出端子Dst经由信号线DAin连接到模拟转换电路720的 扫描输入端子DSi。模拟电路792的扫描输入端子ASi经由信号线DAout连接到模拟转换 电路720的扫描输出端子ASt。由于没有使用其他的数据输入/输出端子和扫描输入/输 出端子，所以各个输入被设定到“0”。此外，模拟转换电路720的数据时钟端子Dc被设定到“0”。内部数据数据时钟 Dsck被输入到模拟转换电路720的扫描时钟端子Dsc。模拟信号模拟时钟Asck被输入到 模拟转换电路720的模拟时钟端子Ac。模拟转换电路720的模拟扫描时钟端子ASc被设定 到 “0”。图36是图示出本发明实施例中的扫描路径D/A转换器的示例性定时图的示图。
在时刻T1经由信号线DAin从数字电路791输入的信号“a”与数据时钟Dsck同 步地被保持在模拟转换电路720的触发器电路723中。信号“a”在时刻T2被从触发器电 路723输出，并且被保持在触发器电路722中。然后，信号“a”在时刻T3被从触发器电路 722输出，被保持在触发器电路721中，并且在时刻T4被从触发器电路721输出。类似地， 信号“b”和“c”中的每一个也以一个数据时钟的延迟被顺序地输出。在时刻T4，信号“a”至“c”在D/A转换电路724中被转换成模拟信号“A”。然后， 在时刻T5，模拟信号“A”与模拟时钟Asck同步地被从模拟触发器725输出。这样，通过使用模拟转换电路720，可以将数字信号的扫描信号转换成模拟信号的 扫描信号。从而，可以在单条扫描路径中混合数字信号和模拟信号。注意，在此示例中，说明了模拟转换电路720的扫描输出端子ASt连接到模拟电路 792的扫描输入端子ASi的示例；然而，通过连接模拟转换电路720的数据输出端子At也 可获得类似的结果。此外，如下所示，通过将模拟转换电路720的模拟信号观测端子Ait连 接到模拟转换电路720的扫描输入端子ASi，也可获得类似的结果。图37是图示出本发明实施例中的扫描路径D/A转换器的另一示例性实现方式的 示图。在此示例中，与图35不同，模拟信号观测端子Ait连接到模拟转换电路720的扫描 输入端子ASi。此外，模拟转换电路720的模拟时钟端子Ac被设定到“0”，并且模拟信号模 拟时钟Asck被输入到模拟扫描时钟端子ASc。这样，模拟信号观测端子Ait的输出的反馈 使得能够直接输入到模拟转换电路720的模拟触发器725的扫描路径。图38是图示出本发明实施例中的扫描路径A/D转换器的示例性实现方式的示图。 这里，设想模拟电路793的扫描输出端子ASt利用参考图31说明的数字转换电路730和参 考图32说明的选择电路740连接到数字电路794的扫描输入端子DSi。模拟电路793的扫描输出端子ASt经由信号线ADin连接到数字转换电路730的 扫描输入端子DSi。数字电路794的扫描输入端子DSi经由信号线ADout连接到选择电路 740的扫描输出端子Dst。数字转换电路730的数据输出端子Dt(0)至Dt (2)连接到选择 电路740的数据输入端子Di (0)至Di (2)。由于没有使用其他数据输入/输出端子和扫描 输入/输出端子，所以各个输入被设定到“ 0 ”。此外，数字转换电路730的模拟时钟端子Ac和扫描时钟端子Dsc被设定到“0”。模 拟信号模拟时钟Asck被输入到数字转换电路730的模拟扫描时钟端子ASc和数据时钟端 子Dc。内部数据数据时钟Dsck被输入到选择电路740的数据时钟端子Dc。选择电路740 的扫描时钟端子Dsc被设定到“0”。图39是图示出本发明实施例中的扫描路径A/D转换器的示例性定时图的示图。在时刻T1经由信号线ADin从模拟电路793输入的模拟信号“A”与模拟时钟Asck 同步地被保持在数字转换电路730的模拟触发器731中。此模拟信号“A”表示由数字信号 “a”至“c”形成的信号的模拟值。模拟触发器731从时刻T5起输出模拟信号“A”。模拟信号“A”利用数字转换电路730的A/D转换电路732被转换成数字信号“a” 至“c”，这些数字信号“a”至“c”被保持在触发器电路733至735中。触发器电路733至 735与模拟时钟Asck同步地从时刻T8起分别输出数字信号“a”至“c”。选择电路740的触发器电路742与数据时钟Dsck同步地顺序保持信号“a”至“c”。 从而，信号“a”至“c”从时刻T9起被顺序地输出。
这样，通过使用数字转换电路730和选择电路740，可以将模拟信号的扫描信号转 换成数字信号的扫描信号。从而，可以在单条扫描路径中混合数字信号和模拟信号。注意，本发明的实施例例示了实现本发明的示例，并且如上所述，与权利要求中限 定的发明主题具有对应关系。但是，本发明并不限于这些实施例，并且在不脱离本发明范围 的情况下可以进行多种修改。此外，在本发明的实施例中说明的处理步骤也可被认为是具有上述一系列步骤的 方法，或者可被认为是用于使得计算机执行该系列步骤的程序或者存储该程序的记录介 质。例如，CD(压缩盘)、MD(袖珍盘)、DVD(数字多功能盘)、存储卡、蓝光光盘(Blu-ray Disc，注册商标)等等可被用作此记录介质。
权利要求
一种模拟扫描电路，其特征在于包括多个模拟值保持装置，每个用于保持一模拟值；输入装置，用于输入模拟值，以使得所述多个模拟值保持装置中的至少一个保持模拟值；传送装置，用于在所述多个模拟值保持装置之间传送在所述多个模拟值保持装置中保持的模拟值；以及输出装置，用于读取并输出在所述多个模拟值保持装置中保持的模拟值中的至少一个。
2.根据权利要求1所述的模拟扫描电路，其特征在于所述传送装置根据移位同步信号 来执行传送。
3.根据权利要求2所述的模拟扫描电路，其特征在于所述输入装置根据所述移位同步 信号来使得所述多个模拟值保持装置中的至少一个保持模拟值。
4.根据权利要求2所述的模拟扫描电路，其特征在于所述输出装置根据所述移位同步 信号来从所述多个模拟值保持装置中读取模拟值。
5.根据权利要求1所述的模拟扫描电路，其特征在于所述输入装置根据共同的输入控 制信号来使得多个模拟值被同时保持在所述多个模拟值保持装置中的相应模拟值保持装 置中。
6.根据权利要求1所述的模拟扫描电路，其特征在于所述输入装置根据分别对应于多 个模拟值之一的单独输入控制信号来使得所述多个模拟值被保持在所述多个模拟值保持 装置中的相应模拟值保持装置中。
7.根据权利要求1所述的模拟扫描电路，其特征在于所述输出装置根据共同的输出控 制信号来同时从所述多个模拟值保持装置读取模拟值。
8.根据权利要求1所述的模拟扫描电路，其特征在于所述输出装置根据分别对应于多 个模拟值之一的单独输出控制信号来从所述多个模拟值保持装置中读取模拟值。
9.根据权利要求1所述的模拟扫描电路，其特征在于所述多个模拟值保持装置通过在 形成于半导体衬底上的扩散层区域中积累电荷来保持模拟值。
10.根据权利要求1所述的模拟扫描电路，其特征在于所述多个模拟值保持装置通过 在生成于半导体衬底上的耗尽层区域中积累电荷来保持模拟值。
11.一种数据处理设备，其特征在于包括输出模拟数据的输出电路和接收所述模拟数 据的模拟扫描电路，所述模拟扫描电路包括 多个模拟值保持装置，每个用于保持一模拟值，输入装置，用于输入所述模拟数据的瞬时值，以使得所述多个模拟值保持装置中的至 少一个将所述瞬时值作为所述模拟值保持，传送装置，用于在所述多个模拟值保持装置之间传送在所述多个模拟值保持装置中保 持的模拟值，以及输出装置，用于读取并输出在所述多个模拟值保持装置中保持的模拟值中的至少一个。
12.—种数据处理设备，其特征在于包括提供模拟数据的模拟扫描电路和接收并输入所述模拟数据的输入电路， 所述模拟扫描电路包括 多个模拟值保持装置，每个用于保持一模拟值，输入装置，用于输入模拟值，以使得所述多个模拟值保持装置中的至少一个保持模拟值，传送装置，用于在所述多个模拟值保持装置之间传送在所述多个模拟值保持装置中保 持的模拟值，以及输出装置，用于读取在所述多个模拟值保持装置中保持的模拟值中的至少一个并将所 读取的模拟值中的至少一个作为所述模拟数据输出。
13.一种数据处理设备，其特征在于包括输出第一模拟数据的输出电路、接收所述第一 模拟数据并提供第二模拟数据的模拟扫描电路以及接收并输入所述第二模拟数据的输入 电路，所述模拟扫描电路包括 多个模拟值保持装置，每个用于保持一模拟值，输入装置，用于输入所述第一模拟数据的瞬时值，以使得所述多个模拟值保持装置中 的至少一个将所述瞬时值作为所述模拟值保持，传送装置，用于在所述多个模拟值保持装置之间传送在所述多个模拟值保持装置中保 持的模拟值，以及输出装置，用于读取在所述多个模拟值保持装置中保持的模拟值中的至少一个并将所 读取的模拟值中的至少一个作为所述第二模拟数据输出。
14.一种模拟触发器，包括输入模拟值保持装置，用于保持输入模拟值；以及输出模拟值保持装置，用于基于传送触发信号来传送所述输入模拟值保持装置中保持 的输入模拟值，并且保持所述输入模拟值来作为输出模拟值。
15.根据权利要求14所述的模拟触发器，其中，所述输入模拟值指示出包括η个离散值 的m个值之中的值，其中η是大于或等于3的整数，m是大于或等于η的整数。
16.根据权利要求14或15所述的模拟触发器，其中所述输入模拟值保持装置包括用于 基于输入触发信号而输入所述输入模拟值的输入装置。
17.根据权利要求16所述的模拟触发器，其中所述输入装置包括第一输入装置， 于基于第一触发信号而输入第一模拟值来作为所述输入模拟值，以及第二输入装置，用于基于第二触发信号而输入第二模拟值来作为所述输入模拟值。
18.根据权利要求17所述的模拟触发器，其中所述第一触发信号和第二触发信号之一 是用于指示扫描操作的输入触发信号。
19.根据权利要求14至18中任何一项所述的模拟触发器，还包括输出装置，用于基于 输出触发信号而输出在所述输出模拟值保持装置中保持的输出模拟值。
20.根据权利要求14至19中任何一项所述的模拟触发器，其中所述输入模拟值保持装 置和所述输出模拟值保持装置中的至少一个通过在形成于半导体衬底上的扩散层区域中 积累电荷来保持模拟值。
21.根据权利要求14至19中任何一项所述的模拟触发器，其中所述输入模拟值保持装 置和所述输出模拟值保持装置中的至少一个通过在生成于半导体衬底上的耗尽层区域中 积累电荷来保持模拟值。
22.—种数据处理设备，包括各自能够接收、保持和输出指示任意模拟值的任意模拟数 据的多个模拟触发器和用于控制所述多个模拟触发器的操作定时的控制装置，所述多个模拟触发器中的每一个包括 输入模拟值保持装置，用于保持输入模拟值，以及输出模拟值保持装置，用于基于传送触发信号而接收由所述输入模拟值保持装置保持 的输入模拟值，并且保持所述输入模拟值来作为输出模拟值， 所述控制装置包括传送触发信号提供装置，用于向所述多个模拟触发器提供相同的传送触发信号。
全文摘要
本发明公开了模拟扫描电路、模拟触发器和数据处理设备。可以改善模拟LSI测试的可观测性和可控制性。从输入端子(IN1至IN3)输入的模拟信号经由晶体管(301至303)被提供到扩散层区域(221、223、225)并作为电荷被积累。时钟信号被提供到交替连接到栅电极(211至216)的信号线(121、122)，以便向右传送所积累的电荷。扩散层区域(221、223、225)连接到电荷/电压转换放大器(411至413)。所积累的电荷被转换成电压并且作为模拟信号被输出到输出端子(VOUT1至VOUT3)。扩散层区域(220)连接到扫描输入端子Sin。扩散层区域(225)经由电荷/电压转换放大器(401)连接到扫描输出端子Sout。
文档编号G01R31/316GK101903784SQ20088012124
公开日2010年12月1日 申请日期2008年12月11日 优先权日2007年12月21日
发明者清水目和年, 石塚辉, 秦郁朗 申请人:索尼公司
最新回复(0)