电流模带隙基准电流源的制作方法
电流模带隙基准电流源的制作方法
【专利摘要】本发明提供了一种电流模带隙基准电流源，包括：启动电路，用于在上电过程中产生启动信号；带隙核心电路，用于根据该启动信号，产生与绝对温度成正比的第一电流和与所述绝对温度成反比的第二电流；基准电流产生电路，用于将所述第一电流和所述第二电流，利用预先设定的比例相加，产生与所述绝对温度无关的基准参考电流；所述启动电路包括第一启动单元和第二启动单元；当所述基准电流产生电路产生与所述绝对温度无关的基准参考电流后，所述第一启动单元关闭。本发明所述的电流模带隙基准电流源产生的基准电流与绝对温度无关，且减小功耗。
【专利说明】电流模带隙基准电流源
【技术领域】
[0001 ] 本发明涉及一种基准电流源，尤其涉及一种电流模带隙基准电流源。
【背景技术】
[0002]基准电流源是指在模拟集成电路中用来作为其他电路的电流基准的高精度、低温度系数的电流源。如图1所示，基准电流源包括由第一 PMOS管Ml和第二 PMOS管M2构成的一对电流镜、第一 NMOS管M3、第二 NMOS管M4、第三PMOS管M5和输出电压V的电压源，VDD是是电源电压高电平，GND是电源电压低电平，Ikef是基准电压源输出的基准电压，Itot是电流镜的输出电流。Ml和M2的宽长比为(W/L)p，M3的宽长比为(W/L)n，M4的宽长比为K(ff/L)n0
[0003]基准电流源的一个基本要求就是输出基准电流不随电源电压VDD的变化而变化。
[0004]在图1中，因为Ml与M2具有相同的尺寸，所以，
[0005]Iref — 1ut ;
[0006]在图1中，因为电压V的作用，M3的栅源电压Ves3和M4的栅源电压Ves4不相等；
[0007]Vgs3 = VGS4+V ；
_8]即+ = U;/4, + ‘ + F'
[0009]其中，μ ?为电子迁移率，Cox为单位面积的栅氧化层电容。
[0010]如果忽略体效应的影响，可得:
[0011]Vth3 — Vth4 ；
[0012]其中，Vth3为M3的阈值电压，Vth4为Μ4的阈值电压；
j V1Mr0M1I),
[0013]因此( I Y ,
2 1 JW
K VA y
[0014]其中，K为晶体管M4与晶体管M3的宽长比。
[0015]正如所希望的，电流与VDD无关，但仍旧是工艺和温度的函数。
[0016]基准电流源作为模拟集成电路的关键电路单元，广泛应用于运算放大器、A/D (模/数)转换器、D/A (数/模)转换器中。偏置电流源的设计是基于一个已经存在的标准参考电流源的复制，然后输出给系统的其他模块。因此，电流源的性能会直接影响电路的功耗、电源抑制比、开环增益以及温度等特性，同时电流源的精度会直接影响整个系统的精度和稳定性。
【发明内容】
[0017]本发明的主要目的在于提供一种电流模带隙基准电流源，其产生的基准电流与绝对温度无关，且减小功耗。
[0018]为了达到上述目的，本发明提供了一种电流模带隙基准电流源，包括:
[0019]启动电路，用于在上电过程中产生启动信号；
[0020]带隙核心电路，用于根据该启动信号，产生与绝对温度成正比的第一电流和与所述绝对温度成反比的第二电流；
[0021]基准电流产生电路，用于将所述第一电流和所述第二电流，利用预先设定的比例相加，产生与所述绝对温度无关的基准参考电流；
[0022]所述启动电路包括第一启动单元和第二启动单元；
[0023]当所述基准电流产生电路产生与所述绝对温度无关的基准参考电流后，所述第一启动单元关闭。
[0024]实施时，所述带隙核心电路包括:
[0025]电流镜，输入端接入电源电压，输出端输出基准电流；
[0026]第一电流产生单元，用于将所述基准电流转换为第一电流；
[0027]第二电流产生单元，用于将所述基准电流转换为第二电流。
[0028]实施时，所述电流镜为自偏置共源共栅电流镜，包括第一 NMOS晶体管、第二 NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第一PMOS晶体管、第二 PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管和第六PMOS晶体管，其中，
[0029]所述第二 NMOS晶体管的栅极、所述第四NMOS晶体管的栅极、所述第六NMOS晶体管的栅极和所述第三NMOS晶体管的漏极连接，产生第一自偏置电压；
[0030]所述第一 PMOS晶体管的栅极、所述第三PMOS晶体管的栅极和所述第二 PMOS晶体管的漏极连接，产生第二自偏置电压；
[0031]所述第五PMOS晶体管的栅极和所述第六PMOS晶体管的漏极连接，产生第三自偏置电压；
[0032]所述第一 NMOS晶体管的栅极、所述第三NMOS晶体管的栅极和所述第五NMOS晶体管的栅极连接，外部偏置电路输出的第四偏置电压接入所述第一 NMOS晶体管的栅极；
[0033]所述第二 PMOS晶体管的栅极和所述第四PMOS晶体管的栅极连接，外部偏置电路输出的第五偏置电压接入所述第二 PMOS晶体管的栅极；
[0034]外部偏置电路输出的第六偏置电压接入所述第六PMOS晶体管的栅极。
[0035]实施时，所述第一电流产生单元包括第一无源电阻、第一 PNP三极管和第二 PNP三极管，所述第二电流产生单元包括第二无源电阻，其中，
[0036]所述第一无源电阻连接于所述第二 NMOS晶体管的源极和所述第一 PNP三极管的发射极之间；
[0037]所述第二无源电阻连接于所述第六NMOS晶体管的源极和地端之间；
[0038]所述第一 PNP三极管的基极和集电极连接于地端；
[0039]所述第二 PNP三极管的基极和集电极连接于地端；
[0040]所述第一 PNP三极管的基极与发射极之间的电压差具有正温度系数，且其与所述第一 PNP三极管的集电极电流无关；
[0041]所述第二 PNP三极管的基极与发射极之间的电压差具有正温度系数，且其与所述第二 PNP三极管的集电极电流无关；
[0042]所述第二无源电阻的温度系数为负。
[0043]实施时，本发明所述的电流模带隙基准电流源，还包括第一 PMOS电容和第二 PMOS电容，其中，
[0044]第一 PMOS电容，第一端与所述第一 PMOS晶体管的栅极连接，第二端接入电源电压；
[0045]第二 PMOS电容，第一端与所述第五PMOS晶体管的栅极连接，第二端接入电源电压。
[0046]实施时，本发明所述的电流模带隙基准电流源，还包括PMOS控制开关和NMOS控制开关;
[0047]所述PMOS控制开关，用于控制所述第一 PMOS晶体管的栅极是否接入电源电压；
[0048]所述NMOS控制开关，用于控制所述第二 NMOS晶体管的栅极是否接地。
[0049]实施时，所述基准电流产生电路包括:
[0050]第一电流镜像单元，用于按预先设定的第一比例镜像所述第一电流，产生正温度系数的电流；
[0051]第二电流镜像单元，用于按预先设定的第二比例镜像所述第二电流，产生负温度系数的电流；
[0052]基准电流产生单元，用于合并所述正温度系数的电流和所述负温度系数的电流，以产生零温度系数的基准电流。
[0053]实施时，所述第一电流镜像单元包括第七PMOS晶体管和第八PMOS晶体管；
[0054]所述第二电流镜像单元包括第九PMOS晶体管和第十PMOS晶体管；
[0055]所述基准电流产生单元包括第七NMOS晶体管和第八NMOS晶体管；
[0056]所述第七PMOS晶体管的栅极、第八PMOS晶体管的栅极分别与所述第一 PMOS晶体管的栅极、所述第二 PMOS晶体管的栅极连接；
[0057]第九PMOS晶体管的栅极和第十PMOS晶体管的栅极分别连接到第五PMOS晶体管的栅极和第六PMOS晶体管的栅极；
[0058]所述第七NMOS晶体管的栅极和漏极连接；
[0059]所述第八NMOS晶体管的栅极和漏极连接；
[0060]所述第七NMOS晶体管的源极与所述第八NMOS晶体管的漏极连接；
[0061]所述第八NMOS晶体管的源极接地。
[0062]实施时，所述启动电路包括自偏置电流源、反相器、第十一 PMOS晶体管、第十二PMOS晶体管、第九NMOS晶体管、第十NMOS晶体管、第i^一 NMOS晶体管、第一 NMOS开关、第二NMOS开关、第三NMOS开关和第三无源电阻，其中，
[0063]所述自偏置电流源包括第十三PMOS晶体管、第十四PMOS晶体管、第十二 NMOS晶体管和第十三NMOS晶体管；
[0064]所述反相器包括第十四NMOS晶体管和第十五PMOS晶体管；
[0065]所述第十一 PMOS晶体管的栅极通过所述第三无源电阻接地，所述第十一 PMOS晶体管为倒比管；
[0066]所述第十二 PMOS晶体管的栅极、所述第二 NMOS开关的漏极和所述第一 PMOS晶体管的栅极连接；
[0067]所述第十一 PMOS晶体管的源极和所述第十二 PMOS晶体管的源极接入电源电压；
[0068]所述第十三PMOS晶体管的栅极、所述第十三PMOS晶体管的漏极、所述第十四PMOS晶体管的栅极、第一 NMOS开关的漏极和所述第二 PMOS晶体管的栅极连接；
[0069]所述第九NMOS晶体管的栅极、所述第十二 NMOS晶体管的栅极、所述第十三NMOS晶体管的栅极和所述第十三NMOS晶体管的漏极连接，所述第九NMOS晶体管的栅极通过所述第三NMOS开关接地；
[0070]所述第十二 NMOS晶体管的源极和所述第十三NMOS晶体管的源极接地；
[0071]所述第十NMOS晶体管的栅极、所述第i^一 NMOS晶体管的栅极、所述第九NMOS晶体管的漏极和所述第十一 PMOS晶体管的漏极连接；
[0072]所述第十五PMOS晶体管的栅极和所述第十四NMOS晶体管的栅极连接，所述第十五PMOS晶体管的漏极和所述第十四NMOS晶体管的漏极连接,所述第十五PMOS晶体管的源极接入电源电压；
[0073]所述第十五PMOS晶体管的栅极输入第一控制信号，所述第十五PMOS晶体管的漏极输出第二控制信号，所述第一控制信号的相位和所述第二控制信号的相位相反；
[0074]所述第一控制信号接入所述第三NMOS开关的栅极；
[0075]所述第二控制信号接入所述第一 NMOS开关的栅极和所述第二 NMOS开关的栅极。
[0076]与现有技术相比，本发明所述的电流模带隙基准电流源，低噪声、高电源抑制、受工艺和温度影响小，可以极大程度地降低本征噪声及电压噪声对输出电压的影响，提高基准电压的精度，同时兼顾芯片面积和功耗，减少电路设计复杂性。
【专利附图】
【附图说明】
[0077]图1是现有的基准电流源的电路图；
[0078]图2是本发明实施例所述的电流模带隙基准电流源的结构框图；
[0079]图3是本发明所述的电流模带隙基准电流源包括的带隙核心电路的实施例的电路图；
[0080]图4是本发明所述的电流模带隙基准电流源包括的基准电流产生电路的实施例的电路图；
[0081]图5A、图5B是本发明所述的电流模带隙基准电流源包括的启动电路的实施例的电路图。
【具体实施方式】
[0082]为使得本发明的目的、技术方案和优点表达得更加清楚明白，下面结合附图及具体实施例对本发明再做进一步详细的说明。
[0083]本发明的具体实施的方式不仅限于下面的描述，现结合附图加以进一步的说明。
[0084]本发明实施例提供一种应用于高速高精度流水线A/D (模/数)转换器的电流模带隙CMOS (Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)基准电流源，在高速度的情况下，可以实现高电源抑制比和低温漂系数的电流基准。
[0085]如图2所示，本发明实施例所述的电流模带隙基准电流源，包括:
[0086]启动电路21,用于在上电过程中产生启动信号；
[0087]带隙核心电路22，用于根据该启动信号，产生与绝对温度成正比的第一电流和与所述绝对温度成反比的第二电流；
[0088]基准电流产生电路23，用于将所述第一电流和所述第二电流，利用预先设定的比例相加，产生与所述绝对温度无关的基准参考电流；
[0089]所述启动电路21包括第一启动单元和第二启动单元；
[0090]当所述基准电流产生电路23产生与所述绝对温度无关的基准参考电流后，所述第一启动单元关闭，从而减小了电流消耗，达到降低功耗的目的。
[0091]本发明实施例所述的电流模带隙基准电流源，可以在产生与绝对温度无关的基准参考电流的同时，减小电流消耗，降低功耗。
[0092]根据一种【具体实施方式】，所述带隙核心电路包括:
[0093]电流镜，输入端接入电源电压，输出端输出基准电流；
[0094]第一电流产生单元，用于将所述基准电流转换为第一电流；
[0095]第二电流产生单元，用于将所述基准电流转换为第二电流。
[0096]优选的，如图3所示，所述电流镜为自偏置共源共栅电流镜，包括第一 NMOS晶体管MNl、第二 NMOS晶体管MN2、第三NMOS晶体管MN3、第四NMOS晶体管MN4、第五NMOS晶体管MN5、第六NMOS晶体管MN6、第一 PMOS晶体管MPl、第二 PMOS晶体管MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4、第五PMOS晶体管MP5和第六PMOS晶体管MP6，其中，
[0097]所述第二 NMOS晶体管MN2的栅极、所述第四NMOS晶体管MN4的栅极、所述第六NMOS晶体管MN6的栅极和所述第三NMOS晶体管MN3的漏极连接，产生第一自偏置电压Vbl ；
[0098]所述第一 PMOS晶体管MPl的栅极、所述第三PMOS晶体管MP3的栅极和所述第二PMOS晶体管MP2的漏极连接，产生第二自偏置电压Vb2 ；
[0099]所述第五PMOS晶体管MP5的栅极和所述第六PMOS晶体管MP6的漏极连接，产生第三自偏置电压Vb3 ；
[0100]所述第一 NMOS晶体管丽I的栅极、所述第三NMOS晶体管丽3的栅极和所述第五NMOS晶体管MN5的栅极连接，外部偏置电路输出的第四偏置电压Vb4接入所述第一 NMOS晶体管丽I的栅极；
[0101]所述第二 PMOS晶体管MP2的栅极和所述第四PMOS晶体管MP4的栅极连接，外部偏置电路输出的第五偏置电压Vb5接入所述第二 PMOS晶体管MP2的栅极；
[0102]外部偏置电路输出的第六偏置电压Vb6接入所述第六PMOS晶体管MP6的栅极
[0103]所述电流镜为宽摆幅自偏置共源共栅电流镜。采用共源共栅结构可以有效地减小沟道调制效应，这也就减小了输出基准电流随电源电压变化量，提高了电源抑制比；采样宽摆幅电流镜可以有效地减小由CMOS工艺波动、非理性特性、BJT (BipolarJunct1n Transistor,双极结型晶体管)和 MOS 管(Metal-Oxide-SemiconductorField-Effect-Transistor,金属-氧化物-半导体型场效应管)之间的失配所引入的误差电流，提闻基准电流的精度；
[0104]在共源共栅管的作用下，所述第二 NMOS晶体管丽2的源极电压和所述第四NMOS晶体管MN4的源极电压近似相等，这样，就减小了沟道长度调制效应的影响，也就是减小了输出基准电流随电源电压VDD变化的量，即提高了输出基准电流的电源抑制比。
[0105]优选的，如图3所示，所述第一电流产生单元包括第一无源电阻R1、第一 PNP三极管Ql和第二 PNP三极管Q2，所述第二电流产生单元包括第二无源电阻R2，其中，
[0106]所述第一无源电阻R2连接于所述第二 NMOS晶体管丽2的源极和所述第一 PNP三极管Ql的发射极之间；
[0107]所述第二无源电阻R2连接于所述第六NMOS晶体管MN6的源极和地端GND之间；
[0108]所述第一 PNP三极管Ql的基极和集电极连接于地端GND ；
[0109]所述第二 PNP三极管Q2的基极和集电极连接于地端；
[0110]所述第一 PNP三极管Ql的基极与发射极之间的电压差具有正温度系数，且其与所述第一 PNP三极管Ql的集电极电流无关；
[0111]所述第二 PNP三极管Q2的基极与发射极之间的电压差具有正温度系数，且其与所述第二 PNP三极管Q2的集电极电流无关；
[0112]所述第二无源电阻R2的温度系数为负。
[0113]优选的，如图3所示，本发明实施例所述的电流模带隙基准电流源，还包括第一PMOS电容MCl和第二 PMOS电容MC2，其中，
[0114]第一 PMOS电容MC1，第一端与所述第一 PMOS晶体管MPl的栅极连接，第二端接入电源电压VDD ；
[0115]第二 PMOS电容MC2，第一端与所述第五PMOS晶体管MP5的栅极连接，第二端接入电源电压VDD。
[0116]优选的，如图3所示，所述的电流模带隙基准电流源，还包括PMOS控制开关SWP和NMOS控制开关SWN ；
[0117]SffP的栅极接入第二控制信号PWUP ；SWN的栅极接入第一控制信号PWD ；
[0118]所述PMOS控制开关SWP，用于控制所述第一 PMOS晶体管MPl的栅极是否接入电源电压VDD ;所述NMOS控制开关SWN，用于控制所述第二 NMOS晶体管MN2的栅极是否与地端GND连接。
[0119]所述第一 PNP三极管Ql、所述第二 PNP三极管Q2与所述自偏置共源共栅电流镜组成反馈环路，Ql和Q2的基极和发射极之间的电压差迫使在第一电阻所在的支路产生与绝对温度成正比的电流；同时，因为第二无源电阻R2具有正温度系数，所以在R2所在支路产生与绝对温度成反比的电流；所述NMOS控制开关SWN和所述PMOS控制开关SWP可以控制带隙核心电路是否工作，当所述NMOS控制开关SWN和所述PMOS控制开关SWP导通时，带隙核心电路不工作，当所述NMOS控制开关SWN和所述PMOS控制开关SWP断开时，由启动电路从带隙核心电路抽取电流，直到带隙核心电路正常工作；第一 PMOS电容MCl和第二 PMOS电容MC2，可以把电源电压VDD的波动耦合到电容上，这样可以进一步抑制电源的扰动,进一步提闻电源抑制比。
[0120]第一 PNP三极管Ql和第二 PNP三极管Q2的基极和发射极电压差表现出正温度系数，并且这个正温度系数与集电极电流无关。该电压差为第一无源电阻R2上的压降，所以，第一无源电阻R2流过与绝对温度成正比的电流；
[0121]第二无源电阻R2表现出负温度系数，所以流过与绝对温度成反比的电流；
[0122]所述第一 PMOS电容MCl和所述第二 PMOS电容MC2抑制电源上的噪声对电路的影响，进一步提供整体电路的电源抑制比；
[0123]所述NMOS控制开关SWN和所述PMOS控制开关SWP共同控制所述带隙核心电路的工作状态，当所述NMOS控制开关SWN和所述PMOS控制开关SWP都关断时，所述带隙核心电路正常工作；当所述NMOS控制开关SWN和所述PMOS控制开关SWP都闭合时，所述带隙核心电路无电流流过，不工作。这样，所述带隙核心电路并不是在所有时刻都工作，所以降低了功耗。
[0124]根据一种【具体实施方式】，所述基准电流产生电路包括:
[0125]第一电流镜像单元，用于按预先设定的第一比例镜像所述第一电流，产生正温度系数的电流；
[0126]第二电流镜像单元，用于按预先设定的第二比例镜像所述第二电流，产生负温度系数的电流；
[0127]基准电流产生单元，用于合并所述正温度系数的电流和所述负温度系数的电流，以产生零温度系数的基准电流。
[0128]优选的，如图4所示，所述第一电流镜像单元包括第七PMOS晶体管MP7和第八PMOS晶体管MP8 ；
[0129]所述第二电流镜像单元包括第九PMOS晶体管MP9和第十PMOS晶体管MPlO ；
[0130]所述基准电流产生单元包括第七NMOS晶体管MN7和第八NMOS晶体管MN8 ；
[0131]所述第七PMOS晶体管MP7的栅极、第八PMOS晶体管MP8的栅极分别与所述第一PMOS晶体管MPl的栅极、所述第二 PMOS晶体管MP2的栅极连接；
[0132]第九PMOS晶体管MP9的栅极和第十PMOS晶体管MPlO的栅极分别连接到第五PMOS晶体管MP5的栅极和第六PMOS晶体管MP6的栅极；
[0133]所述第七NMOS晶体管丽7的栅极和漏极连接；
[0134]所述第八NMOS晶体管MN8的栅极和漏极连接；
[0135]所述第七NMOS晶体管MN7的源极与所述第八NMOS晶体管MN8的漏极连接；
[0136]所述第八NMOS晶体管MN8的源极接地。
[0137]所述第七PMOS管MP7和所述第八PMOS管MP8组成的支路镜像所述与绝对温度成正比的电流；
[0138]所述第九PMOS管MP9和所述第十PMOS管MPlO组成的支路镜像所述与绝对温度成反比的电流；
[0139]所述与绝对温度成正比的电流和所述与绝对温度成反比的电流以合适的比例相力口，然后流过由所述第七NMOS管MN7和所述第八NMOS管MN8组成的负载电路，通过该负载通路复制给A/D转换器的其他电路使用；
[0140]所述第七NMOS管MN7和所述第八NMOS管MN8以二极管形式连接，同时需要注意二极管形式连接的MOS管相当于电阻，但是温度系数比电阻的温度系数小得多。
[0141]在图4中，所述第七PMOS晶体管MP7的栅极、所述第八PMOS晶体管MP8的栅极分别连接到所述第一 PMOS晶体管MPl的栅极、所述第二 PMOS晶体管MP2的栅端，这样的连接方式可以实现按比例复制所述与绝对温度成正比的电流，产生正温度系数的电流IPTC，Iptc的表达式如下:
rVr X Ini//)
[0142]I =K1X--^
… 1 R,
[0143]其中，Vt为热电压，η为第一 PNP三极管Ql和第二 PNP三极管Q2的面积比，K1为所述第七PMOS晶体管ΜΡ7和所述第一 PMOS晶体管MPl的尺寸比；
[0144]所述第九PMOS晶体管ΜΡ9的栅极、所述第十PMOS晶体管MPlO的栅极分别连接到所述第五PMOS晶体管ΜΡ5的栅极、所述第六PMOS晶体管ΜΡ6的栅极，这样的连接方式可以实现按比例复制与绝对温度成反比的电流，产生负温度系数的电流INTC，其表达式如下:
Y,,
[0145]Imc =
[0146]其中，Vb为第六NMOS晶体管MN6的源极的电压，K2为第九PMOS晶体管MP9和第五PMOS晶体管MP5的尺寸比；
[0147]第七NMOS晶体管丽7和第八NMOS晶体管MN8都以二极管形式连接，相当于有源电阻，并且它们的温度系数很小，这样，第七PMOS晶体管MP7、第八PMOS晶体管MP8、第九PMOS晶体管MP9、第十PMOS晶体管MPlO复制的电流求和后，可以流过第七NMOS晶体管丽7和第八NMOS晶体管MN8，实现正温度系数的电流和负温度系数的电流，得到所需要的零温度系数的电流Ikef，其表达式如下:
τFrXln η ? Vn
[0148]Iref =K1X---+ ^2 χ~
Al Κ2
[0149]如果电流Ikef的温度系数为零，那么参考电流就是与绝对温度无关的恒定值了，
[0150]=Q
Cl'
[0151]为了实现高精度的参考电流，本发明实施例使用了自偏置共源共栅电流镜；另外，第七NMOS晶体管MN7的栅极和第八NMOS晶体管MN8的栅极会连接到整个A/D转换器的其他电路中。
[0152]具体实施时，所述的带隙核心电路和所述基准电流产生电路一起组成了完整的共源共栅宽摆幅电流镜，使得最终复制的两个支路具有良好的匹配性能。
[0153]优选的，如图5A、图5B所示，所述启动电路包括自偏置电流源、反相器、第^--
PMOS晶体管MPl1、第十二 PMOS晶体管MP12、第九NMOS晶体管MN9、第十NMOS晶体管MN10、第^^一 NMOS晶体管MN11、第一 NMOS开关SWN1、第二 NMOS开关SWN2、第三NMOS开关SWN3和第三无源电阻R3，其中，
[0154]所述自偏置电流源包括第十三PMOS晶体管MP13、第十四PMOS晶体管MP14、第十二 NMOS晶体管丽12和第十三NMOS晶体管丽13 ；
[0155]所述反相器包括第十四NMOS晶体管丽14和第十五PMOS晶体管MP15 ；
[0156]所述第十一 PMOS晶体管MPl I的栅极通过所述第三无源电阻R3接地，所述第十一PMOS晶体管MPll为倒比管；
[0157]所述第十二 PMOS晶体管MP12的栅极、所述第二 NMOS开关SWN2的漏极和所述第一 PMOS晶体管MPl的栅极连接；
[0158]所述第i^一 PMOS晶体管MPl I的源极和所述第十二 PMOS晶体管MP12的源极接入电源电压；
[0159]所述第十三PMOS晶体管MP13的栅极、所述第十三PMOS晶体管MP13的漏极、所述第十四PMOS晶体管MP14的栅极、第一 NMOS开关丽I的漏极和所述第二 PMOS晶体管MP2的栅极连接；
[0160]所述第九NMOS晶体管MN9的栅极、所述第十二 NMOS晶体管丽12的栅极、所述第十三NMOS晶体管丽13的栅极和所述第十三NMOS晶体管丽13的漏极连接，所述第九NMOS晶体管MN9的栅极通过所述第三NMOS开关SWN3接地；
[0161]所述第十二 NMOS晶体管丽12的源极和所述第十三NMOS晶体管丽13的源极接地；
[0162]所述第十NMOS晶体管丽10的栅极、所述第i^一 NMOS晶体管丽11的栅极、所述第九NMOS晶体管MN9的漏极和所述第i^一 PMOS晶体管MNll的漏极连接；
[0163]所述第十五PMOS晶体管MP15的栅极和所述第十四NMOS晶体管丽14的栅极连接，所述第十五PMOS晶体管MP15的漏极和所述第十四NMOS晶体管丽14的漏极连接，所述第十五PMOS晶体管MP15的源极接入电源电压；
[0164]所述第十五PMOS晶体管MP15的栅极输入第一控制信号PWD，所述第十五PMOS晶体管MP15的漏极输出第二控制信号PWUP，所述第一控制信号PWD的相位和所述第二控制信号PWUP的相位相反；
[0165]所述第一控制信号PWD接入所述第三NMOS开关SWN3的栅极；
[0166]所述第二控制信号PWUP接入所述第一 NMOS开关SWNl的栅极和所述第二 NMOS开关SWN2的栅极。
[0167]当所述第一控制信号PWD为高电平时，所述启动电路不工作；
[0168]当所述第一控制信号PWD为低电平时，所述启动电路工作；
[0169]所述第三无源电阻R3相当于一个下拉电阻；
[0170]所述第i^一 PMOS晶体管MPll的栅极电压通过所述第三无源电阻R3下拉到地电平，所以该第i^一 PMOS晶体管MPl导通。同时，所述第i^一 PMOS晶体管MPll的L (长)远远大于W (宽)，称为倒比管。由于所述第十一 PMOS晶体管MPll的L远远大于W，所以所述第H^一 PMOS晶体管MPll的面积会很大，但是所述第i^一 PMOS晶体管MPlI的电阻非常大，流过所述第十一 PMOS晶体管MPl I的电流非常小，从而实现低功耗。并且在上电时，第十一PMOS晶体管MPll的漏极电压接近电源电压VDD ；
[0171]所述第十五PMOS晶体管MP15和所述第十四NMOS晶体管丽14构成一个反相器，产生相位相反的第一控制信号和第二控制信号，分别控制第一NMOS开关SWN1、第二NMOS开关SWN2和第三NMOS开关SWN3 ；
[0172]当所述第三NMOS开关SWN3导通时，所述第一 NMOS开关SWNl和所述第二 NMOS开关SWN2断开，所述第九NMOS晶体管MN9断开，并且所述第二偏置电压Vb2被上拉到电源电压，所述第十二 PMOS晶体管MP12、所述第十三PMOS晶体管MP13、所述第十四PMOS晶体管MP14、所述第十三NMOS晶体管丽13和第十四NMOS晶体管丽14都截止，所述第十NMOS晶体管丽10的栅极电压和所述第十一NMOS晶体管丽11的栅极电压接近电源电压VDD，这样，所述第十NMOS晶体管丽10和所述第i^一 NMOS晶体管丽11的栅极电压为VDD，但是启动电流为零；
[0173]当所述第三NMOS开关SWN3断开时，所述第一 NMOS开关SWNl和所述第二 NMOS开关SWN2导通，所述第十NMOS晶体管丽10和所述第i^一 NMOS晶体管丽11导通，这样所述第二偏置电压Vb2开始放电，当所述第二偏置电压Vb2小于电源电压VDD与所述第十二 PMOS晶体管MP12的阈值电压之差时，所述第十二 PMOS晶体管MP12导通，所述第十三PMOS晶体管MP13、所述第十四PMOS晶体管MP14、所述第十三NMOS晶体管MN13和所述第十四NMOS晶体管MN14导通，所述第九NMOS晶体管MN9的栅极电压开始上升，所述第九NMOS晶体管MN9的漏极电压开始下降，当所述第九NMOS晶体管MN9的漏极电压下降到小于所述第十NMOS晶体管丽10的阈值电压和第i^一 NMOS晶体管丽11的阈值电压时，所述第十NMOS晶体管丽10和所述第i^一 NMOS晶体管丽11关闭，实现启动电路部分关断，节省了功耗；
[0174]实施时，所需要的启动时间取决于所述第十NMOS晶体管MNlO和所述第i^一 NMOS晶体管丽11的尺寸。
[0175]实施时，当Vb2开始放电时，第一 PMOS晶体管MP1、第二 PMOS晶体管MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4开始有电流流过，实现启动。直到带隙核心电路建立到所要求的正常工作状态后，启动电路部分关断。
[0176]在启动过程中，第十NMOS晶体管丽10和第i^一 NMOS晶体管丽11控制启动电路何时部分关断，也就是说，第十NMOS晶体管MNlO的大小和第i^一 NMOS晶体管MNll的大小决定了启动电路所需的启动时间；
[0177]第十五PMOS晶体管MP15的栅极和第十四NMOS晶体管丽14的栅极连接在一起，第十五PMOS晶体管MP15的漏极和第十四NMOS晶体管丽14的漏极连接在一起，这样，第十五PMOS晶体管MP15和第十四NMOS晶体管MN14构成了一个数字反相器。该数字反相器的输入信号为数字电路给的控制信号，并且输入控制第三NMOS开关SWN3，该数字反相器的输出信号控制第一 NMOS开关SWNl和第二 NMOS开关SWN2。当数字电路给的控制信号为高电平时，启动电路不工作；当数字电路给的控制信号为低电平时，启动电路工作。
[0178]以上说明对本发明而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离所附权利要求所限定的精神和范围的情况下，可做出许多修改、变化或等效，但都将落入本发明的保护范围内。
【权利要求】
1.一种电流模带隙基准电流源，其特征在于，包括: 启动电路，用于在上电过程中产生启动信号； 带隙核心电路，用于根据该启动信号，产生与绝对温度成正比的第一电流和与所述绝对温度成反比的第二电流； 基准电流产生电路，用于将所述第一电流和所述第二电流，利用预先设定的比例相加，产生与所述绝对温度无关的基准参考电流； 所述启动电路包括第一启动单元和第二启动单元； 当所述基准电流产生电路产生与所述绝对温度无关的基准参考电流后，所述第一启动单元关闭。
2.如权利要求1所述的电流模带隙基准电流源，其特征在于，所述带隙核心电路包括: 电流镜，输入端接入电源电压，输出端输出基准电流； 第一电流产生单元，用于将所述基准电流转换为第一电流； 第二电流产生单元，用于将所述基准电流转换为第二电流。
3.如权利要求2所述的电流模带隙基准电流源，其特征在于，所述电流镜为自偏置共源共栅电流镜，包括第一 NMOS晶体管、第二 NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第一 PMOS晶体管、第二 PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管和第六PMOS晶体管，其中， 所述第二 NMOS晶体管的栅极、所述第四NMOS晶体管的栅极、所述第六NMOS晶体管的栅极和所述第三NMOS晶体管的漏极连接，产生第一自偏置电压； 所述第一 PMOS晶体管的栅极、所述第三PMOS晶体管的栅极和所述第二 PMOS晶体管的漏极连接，产生第二自偏置电压； 所述第五PMOS晶体管的栅极和所述第六PMOS晶体管的漏极连接，产生第三自偏置电压； 所述第一 NMOS晶体管的栅极、所述第三NMOS晶体管的栅极和所述第五NMOS晶体管的栅极连接，外部偏置电路输出的第四偏置电压接入所述第一 NMOS晶体管的栅极； 所述第二 PMOS晶体管的栅极和所述第四PMOS晶体管的栅极连接，外部偏置电路输出的第五偏置电压接入所述第二 PMOS晶体管的栅极； 外部偏置电路输出的第六偏置电压接入所述第六PMOS晶体管的栅极。
4.如权利要求3所述的电流模带隙基准电流源，其特征在于，所述第一电流产生单元包括第一无源电阻、第一 PNP三极管和第二 PNP三极管，所述第二电流产生单元包括第二无源电阻，其中， 所述第一无源电阻连接于所述第二 NMOS晶体管的源极和所述第一 PNP三极管的发射极之间； 所述第二无源电阻连接于所述第六NMOS晶体管的源极和地端之间； 所述第一 PNP三极管的基极和集电极连接于地端； 所述第二 PNP三极管的基极和集电极连接于地端； 所述第一 PNP三极管的基极与发射极之间的电压差具有正温度系数，且其与所述第一PNP三极管的集电极电流无关； 所述第二 PNP三极管的基极与发射极之间的电压差具有正温度系数，且其与所述第二PNP三极管的集电极电流无关； 所述第二无源电阻的温度系数为负。
5.如权利要求4所述的电流模带隙基准电流源，其特征在于，还包括第一PMOS电容和第二 PMOS电容，其中， 第一 PMOS电容，第一端与所述第一 PMOS晶体管的栅极连接，第二端接入电源电压； 第二 PMOS电容，第一端与所述第五PMOS晶体管的栅极连接，第二端接入电源电压。
6.如权利要求5所述的电流模带隙基准电流源，其特征在于，还包括PMOS控制开关和NMOS控制开关； 所述PMOS控制开关，用于控制所述第一 PMOS晶体管的栅极是否接入电源电压； 所述NMOS控制开关，用于控制所述第二 NMOS晶体管的栅极是否接地。
7.如权利要求3至6中任一权利要求所述的电流模带隙基准电流源，其特征在于，所述基准电流产生电路包括: 第一电流镜像单元，用于按预先设定的第一比例镜像所述第一电流，产生正温度系数的电流； 第二电流镜像单元，用于按预先设定的第二比例镜像所述第二电流，产生负温度系数的电流； 基准电流产生单元，用于合并所述正温度系数的电流和所述负温度系数的电流，以产生零温度系数的基准电流。
8.如权利要求7所述的电流模带隙基准电流源，其特征在于， 所述第一电流镜像单元包括第七PMOS晶体管和第八PMOS晶体管； 所述第二电流镜像单元包括第九PMOS晶体管和第十PMOS晶体管； 所述基准电流产生单元包括第七NMOS晶体管和第八NMOS晶体管； 所述第七PMOS晶体管的栅极、第八PMOS晶体管的栅极分别与所述第一 PMOS晶体管的栅极、所述第二 PMOS晶体管的栅极连接； 第九PMOS晶体管的栅极和第十PMOS晶体管的栅极分别连接到第五PMOS晶体管的栅极和第六PMOS晶体管的栅极； 所述第七NMOS晶体管的栅极和漏极连接； 所述第八NMOS晶体管的栅极和漏极连接； 所述第七NMOS晶体管的源极与所述第八NMOS晶体管的漏极连接； 所述第八NMOS晶体管的源极接地。
9.如权利要求8所述的电流模带隙基准电流源，其特征在于， 所述启动电路包括自偏置电流源、反相器、第十一 PMOS晶体管、第十二 PMOS晶体管、第九NMOS晶体管、第十NMOS晶体管、第i^一 NMOS晶体管、第一 NMOS开关、第二 NMOS开关、第三NMOS开关和第三无源电阻，其中， 所述自偏置电流源包括第十三PMOS晶体管、第十四PMOS晶体管、第十二 NMOS晶体管和第十三NMOS晶体管； 所述反相器包括第十四NMOS晶体管和第十五PMOS晶体管； 所述第十一 PMOS晶体管的栅极通过所述第三无源电阻接地，所述第十一 PMOS晶体管为倒比管； 所述第十二 PMOS晶体管的栅极、所述第二 NMOS开关的漏极和所述第一 PMOS晶体管的栅极连接； 所述第十一 PMOS晶体管的源极和所述第十二 PMOS晶体管的源极接入电源电压； 所述第十三PMOS晶体管的栅极、所述第十三PMOS晶体管的漏极、所述第十四PMOS晶体管的栅极、第一 NMOS开关的漏极和所述第二 PMOS晶体管的栅极连接； 所述第九NMOS晶体管的栅极、所述第十二 NMOS晶体管的栅极、所述第十三NMOS晶体管的栅极和所述第十三NMOS晶体管的漏极连接，所述第九NMOS晶体管的栅极通过所述第三NMOS开关接地； 所述第十二 NMOS晶体管的源极和所述第十三NMOS晶体管的源极接地； 所述第十NMOS晶体管的栅极、所述第十一 NMOS晶体管的栅极、所述第九NMOS晶体管的漏极和所述第i^一 PMOS晶体管的漏极连接； 所述第十五PMOS晶体管的栅极和所述第十四NMOS晶体管的栅极连接，所述第十五PMOS晶体管的漏极和所述第十四NMOS晶体管的漏极连接,所述第十五PMOS晶体管的源极接入电源电压； 所述第十五PMOS晶体管的栅极输入第一控制信号，所述第十五PMOS晶体管的漏极输出第二控制信号，所述第一控制信号的相位和所述第二控制信号的相位相反； 所述第一控制信号接入所述第三NMOS开关的栅极； 所述第二控制信号接入所述第一 NMOS开关的栅极和所述第二 NMOS开关的栅极。
【文档编号】G05F1/56GK104238611SQ201310295990
【公开日】2014年12月24日 申请日期:2013年7月15日 优先权日:2013年7月15日
【发明者】朱樟明, 薛婷, 陈雨, 丁瑞雪, 杨银堂 申请人:西安电子科技大学
【专利摘要】本发明提供了一种电流模带隙基准电流源，包括：启动电路，用于在上电过程中产生启动信号；带隙核心电路，用于根据该启动信号，产生与绝对温度成正比的第一电流和与所述绝对温度成反比的第二电流；基准电流产生电路，用于将所述第一电流和所述第二电流，利用预先设定的比例相加，产生与所述绝对温度无关的基准参考电流；所述启动电路包括第一启动单元和第二启动单元；当所述基准电流产生电路产生与所述绝对温度无关的基准参考电流后，所述第一启动单元关闭。本发明所述的电流模带隙基准电流源产生的基准电流与绝对温度无关，且减小功耗。
【专利说明】电流模带隙基准电流源
【技术领域】
[0001 ] 本发明涉及一种基准电流源，尤其涉及一种电流模带隙基准电流源。
【背景技术】
[0002]基准电流源是指在模拟集成电路中用来作为其他电路的电流基准的高精度、低温度系数的电流源。如图1所示，基准电流源包括由第一 PMOS管Ml和第二 PMOS管M2构成的一对电流镜、第一 NMOS管M3、第二 NMOS管M4、第三PMOS管M5和输出电压V的电压源，VDD是是电源电压高电平，GND是电源电压低电平，Ikef是基准电压源输出的基准电压，Itot是电流镜的输出电流。Ml和M2的宽长比为(W/L)p，M3的宽长比为(W/L)n，M4的宽长比为K(ff/L)n0
[0003]基准电流源的一个基本要求就是输出基准电流不随电源电压VDD的变化而变化。
[0004]在图1中，因为Ml与M2具有相同的尺寸，所以，
[0005]Iref — 1ut ;
[0006]在图1中，因为电压V的作用，M3的栅源电压Ves3和M4的栅源电压Ves4不相等；
[0007]Vgs3 = VGS4+V ；
_8]即+ = U;/4, + ‘ + F'
[0009]其中，μ ?为电子迁移率，Cox为单位面积的栅氧化层电容。
[0010]如果忽略体效应的影响，可得:
[0011]Vth3 — Vth4 ；
[0012]其中，Vth3为M3的阈值电压，Vth4为Μ4的阈值电压；
j V1Mr0M1I),
[0013]因此( I Y ,
2 1 JW
K VA y
[0014]其中，K为晶体管M4与晶体管M3的宽长比。
[0015]正如所希望的，电流与VDD无关，但仍旧是工艺和温度的函数。
[0016]基准电流源作为模拟集成电路的关键电路单元，广泛应用于运算放大器、A/D (模/数)转换器、D/A (数/模)转换器中。偏置电流源的设计是基于一个已经存在的标准参考电流源的复制，然后输出给系统的其他模块。因此，电流源的性能会直接影响电路的功耗、电源抑制比、开环增益以及温度等特性，同时电流源的精度会直接影响整个系统的精度和稳定性。
【发明内容】
[0017]本发明的主要目的在于提供一种电流模带隙基准电流源，其产生的基准电流与绝对温度无关，且减小功耗。
[0018]为了达到上述目的，本发明提供了一种电流模带隙基准电流源，包括:
[0019]启动电路，用于在上电过程中产生启动信号；
[0020]带隙核心电路，用于根据该启动信号，产生与绝对温度成正比的第一电流和与所述绝对温度成反比的第二电流；
[0021]基准电流产生电路，用于将所述第一电流和所述第二电流，利用预先设定的比例相加，产生与所述绝对温度无关的基准参考电流；
[0022]所述启动电路包括第一启动单元和第二启动单元；
[0023]当所述基准电流产生电路产生与所述绝对温度无关的基准参考电流后，所述第一启动单元关闭。
[0024]实施时，所述带隙核心电路包括:
[0025]电流镜，输入端接入电源电压，输出端输出基准电流；
[0026]第一电流产生单元，用于将所述基准电流转换为第一电流；
[0027]第二电流产生单元，用于将所述基准电流转换为第二电流。
[0028]实施时，所述电流镜为自偏置共源共栅电流镜，包括第一 NMOS晶体管、第二 NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第一PMOS晶体管、第二 PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管和第六PMOS晶体管，其中，
[0029]所述第二 NMOS晶体管的栅极、所述第四NMOS晶体管的栅极、所述第六NMOS晶体管的栅极和所述第三NMOS晶体管的漏极连接，产生第一自偏置电压；
[0030]所述第一 PMOS晶体管的栅极、所述第三PMOS晶体管的栅极和所述第二 PMOS晶体管的漏极连接，产生第二自偏置电压；
[0031]所述第五PMOS晶体管的栅极和所述第六PMOS晶体管的漏极连接，产生第三自偏置电压；
[0032]所述第一 NMOS晶体管的栅极、所述第三NMOS晶体管的栅极和所述第五NMOS晶体管的栅极连接，外部偏置电路输出的第四偏置电压接入所述第一 NMOS晶体管的栅极；
[0033]所述第二 PMOS晶体管的栅极和所述第四PMOS晶体管的栅极连接，外部偏置电路输出的第五偏置电压接入所述第二 PMOS晶体管的栅极；
[0034]外部偏置电路输出的第六偏置电压接入所述第六PMOS晶体管的栅极。
[0035]实施时，所述第一电流产生单元包括第一无源电阻、第一 PNP三极管和第二 PNP三极管，所述第二电流产生单元包括第二无源电阻，其中，
[0036]所述第一无源电阻连接于所述第二 NMOS晶体管的源极和所述第一 PNP三极管的发射极之间；
[0037]所述第二无源电阻连接于所述第六NMOS晶体管的源极和地端之间；
[0038]所述第一 PNP三极管的基极和集电极连接于地端；
[0039]所述第二 PNP三极管的基极和集电极连接于地端；
[0040]所述第一 PNP三极管的基极与发射极之间的电压差具有正温度系数，且其与所述第一 PNP三极管的集电极电流无关；
[0041]所述第二 PNP三极管的基极与发射极之间的电压差具有正温度系数，且其与所述第二 PNP三极管的集电极电流无关；
[0042]所述第二无源电阻的温度系数为负。
[0043]实施时，本发明所述的电流模带隙基准电流源，还包括第一 PMOS电容和第二 PMOS电容，其中，
[0044]第一 PMOS电容，第一端与所述第一 PMOS晶体管的栅极连接，第二端接入电源电压；
[0045]第二 PMOS电容，第一端与所述第五PMOS晶体管的栅极连接，第二端接入电源电压。
[0046]实施时，本发明所述的电流模带隙基准电流源，还包括PMOS控制开关和NMOS控制开关;
[0047]所述PMOS控制开关，用于控制所述第一 PMOS晶体管的栅极是否接入电源电压；
[0048]所述NMOS控制开关，用于控制所述第二 NMOS晶体管的栅极是否接地。
[0049]实施时，所述基准电流产生电路包括:
[0050]第一电流镜像单元，用于按预先设定的第一比例镜像所述第一电流，产生正温度系数的电流；
[0051]第二电流镜像单元，用于按预先设定的第二比例镜像所述第二电流，产生负温度系数的电流；
[0052]基准电流产生单元，用于合并所述正温度系数的电流和所述负温度系数的电流，以产生零温度系数的基准电流。
[0053]实施时，所述第一电流镜像单元包括第七PMOS晶体管和第八PMOS晶体管；
[0054]所述第二电流镜像单元包括第九PMOS晶体管和第十PMOS晶体管；
[0055]所述基准电流产生单元包括第七NMOS晶体管和第八NMOS晶体管；
[0056]所述第七PMOS晶体管的栅极、第八PMOS晶体管的栅极分别与所述第一 PMOS晶体管的栅极、所述第二 PMOS晶体管的栅极连接；
[0057]第九PMOS晶体管的栅极和第十PMOS晶体管的栅极分别连接到第五PMOS晶体管的栅极和第六PMOS晶体管的栅极；
[0058]所述第七NMOS晶体管的栅极和漏极连接；
[0059]所述第八NMOS晶体管的栅极和漏极连接；
[0060]所述第七NMOS晶体管的源极与所述第八NMOS晶体管的漏极连接；
[0061]所述第八NMOS晶体管的源极接地。
[0062]实施时，所述启动电路包括自偏置电流源、反相器、第十一 PMOS晶体管、第十二PMOS晶体管、第九NMOS晶体管、第十NMOS晶体管、第i^一 NMOS晶体管、第一 NMOS开关、第二NMOS开关、第三NMOS开关和第三无源电阻，其中，
[0063]所述自偏置电流源包括第十三PMOS晶体管、第十四PMOS晶体管、第十二 NMOS晶体管和第十三NMOS晶体管；
[0064]所述反相器包括第十四NMOS晶体管和第十五PMOS晶体管；
[0065]所述第十一 PMOS晶体管的栅极通过所述第三无源电阻接地，所述第十一 PMOS晶体管为倒比管；
[0066]所述第十二 PMOS晶体管的栅极、所述第二 NMOS开关的漏极和所述第一 PMOS晶体管的栅极连接；
[0067]所述第十一 PMOS晶体管的源极和所述第十二 PMOS晶体管的源极接入电源电压；
[0068]所述第十三PMOS晶体管的栅极、所述第十三PMOS晶体管的漏极、所述第十四PMOS晶体管的栅极、第一 NMOS开关的漏极和所述第二 PMOS晶体管的栅极连接；
[0069]所述第九NMOS晶体管的栅极、所述第十二 NMOS晶体管的栅极、所述第十三NMOS晶体管的栅极和所述第十三NMOS晶体管的漏极连接，所述第九NMOS晶体管的栅极通过所述第三NMOS开关接地；
[0070]所述第十二 NMOS晶体管的源极和所述第十三NMOS晶体管的源极接地；
[0071]所述第十NMOS晶体管的栅极、所述第i^一 NMOS晶体管的栅极、所述第九NMOS晶体管的漏极和所述第十一 PMOS晶体管的漏极连接；
[0072]所述第十五PMOS晶体管的栅极和所述第十四NMOS晶体管的栅极连接，所述第十五PMOS晶体管的漏极和所述第十四NMOS晶体管的漏极连接,所述第十五PMOS晶体管的源极接入电源电压；
[0073]所述第十五PMOS晶体管的栅极输入第一控制信号，所述第十五PMOS晶体管的漏极输出第二控制信号，所述第一控制信号的相位和所述第二控制信号的相位相反；
[0074]所述第一控制信号接入所述第三NMOS开关的栅极；
[0075]所述第二控制信号接入所述第一 NMOS开关的栅极和所述第二 NMOS开关的栅极。
[0076]与现有技术相比，本发明所述的电流模带隙基准电流源，低噪声、高电源抑制、受工艺和温度影响小，可以极大程度地降低本征噪声及电压噪声对输出电压的影响，提高基准电压的精度，同时兼顾芯片面积和功耗，减少电路设计复杂性。
【专利附图】
【附图说明】
[0077]图1是现有的基准电流源的电路图；
[0078]图2是本发明实施例所述的电流模带隙基准电流源的结构框图；
[0079]图3是本发明所述的电流模带隙基准电流源包括的带隙核心电路的实施例的电路图；
[0080]图4是本发明所述的电流模带隙基准电流源包括的基准电流产生电路的实施例的电路图；
[0081]图5A、图5B是本发明所述的电流模带隙基准电流源包括的启动电路的实施例的电路图。
【具体实施方式】
[0082]为使得本发明的目的、技术方案和优点表达得更加清楚明白，下面结合附图及具体实施例对本发明再做进一步详细的说明。
[0083]本发明的具体实施的方式不仅限于下面的描述，现结合附图加以进一步的说明。
[0084]本发明实施例提供一种应用于高速高精度流水线A/D (模/数)转换器的电流模带隙CMOS (Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)基准电流源，在高速度的情况下，可以实现高电源抑制比和低温漂系数的电流基准。
[0085]如图2所示，本发明实施例所述的电流模带隙基准电流源，包括:
[0086]启动电路21,用于在上电过程中产生启动信号；
[0087]带隙核心电路22，用于根据该启动信号，产生与绝对温度成正比的第一电流和与所述绝对温度成反比的第二电流；
[0088]基准电流产生电路23，用于将所述第一电流和所述第二电流，利用预先设定的比例相加，产生与所述绝对温度无关的基准参考电流；
[0089]所述启动电路21包括第一启动单元和第二启动单元；
[0090]当所述基准电流产生电路23产生与所述绝对温度无关的基准参考电流后，所述第一启动单元关闭，从而减小了电流消耗，达到降低功耗的目的。
[0091]本发明实施例所述的电流模带隙基准电流源，可以在产生与绝对温度无关的基准参考电流的同时，减小电流消耗，降低功耗。
[0092]根据一种【具体实施方式】，所述带隙核心电路包括:
[0093]电流镜，输入端接入电源电压，输出端输出基准电流；
[0094]第一电流产生单元，用于将所述基准电流转换为第一电流；
[0095]第二电流产生单元，用于将所述基准电流转换为第二电流。
[0096]优选的，如图3所示，所述电流镜为自偏置共源共栅电流镜，包括第一 NMOS晶体管MNl、第二 NMOS晶体管MN2、第三NMOS晶体管MN3、第四NMOS晶体管MN4、第五NMOS晶体管MN5、第六NMOS晶体管MN6、第一 PMOS晶体管MPl、第二 PMOS晶体管MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4、第五PMOS晶体管MP5和第六PMOS晶体管MP6，其中，
[0097]所述第二 NMOS晶体管MN2的栅极、所述第四NMOS晶体管MN4的栅极、所述第六NMOS晶体管MN6的栅极和所述第三NMOS晶体管MN3的漏极连接，产生第一自偏置电压Vbl ；
[0098]所述第一 PMOS晶体管MPl的栅极、所述第三PMOS晶体管MP3的栅极和所述第二PMOS晶体管MP2的漏极连接，产生第二自偏置电压Vb2 ；
[0099]所述第五PMOS晶体管MP5的栅极和所述第六PMOS晶体管MP6的漏极连接，产生第三自偏置电压Vb3 ；
[0100]所述第一 NMOS晶体管丽I的栅极、所述第三NMOS晶体管丽3的栅极和所述第五NMOS晶体管MN5的栅极连接，外部偏置电路输出的第四偏置电压Vb4接入所述第一 NMOS晶体管丽I的栅极；
[0101]所述第二 PMOS晶体管MP2的栅极和所述第四PMOS晶体管MP4的栅极连接，外部偏置电路输出的第五偏置电压Vb5接入所述第二 PMOS晶体管MP2的栅极；
[0102]外部偏置电路输出的第六偏置电压Vb6接入所述第六PMOS晶体管MP6的栅极
[0103]所述电流镜为宽摆幅自偏置共源共栅电流镜。采用共源共栅结构可以有效地减小沟道调制效应，这也就减小了输出基准电流随电源电压变化量，提高了电源抑制比；采样宽摆幅电流镜可以有效地减小由CMOS工艺波动、非理性特性、BJT (BipolarJunct1n Transistor,双极结型晶体管)和 MOS 管(Metal-Oxide-SemiconductorField-Effect-Transistor,金属-氧化物-半导体型场效应管)之间的失配所引入的误差电流，提闻基准电流的精度；
[0104]在共源共栅管的作用下，所述第二 NMOS晶体管丽2的源极电压和所述第四NMOS晶体管MN4的源极电压近似相等，这样，就减小了沟道长度调制效应的影响，也就是减小了输出基准电流随电源电压VDD变化的量，即提高了输出基准电流的电源抑制比。
[0105]优选的，如图3所示，所述第一电流产生单元包括第一无源电阻R1、第一 PNP三极管Ql和第二 PNP三极管Q2，所述第二电流产生单元包括第二无源电阻R2，其中，
[0106]所述第一无源电阻R2连接于所述第二 NMOS晶体管丽2的源极和所述第一 PNP三极管Ql的发射极之间；
[0107]所述第二无源电阻R2连接于所述第六NMOS晶体管MN6的源极和地端GND之间；
[0108]所述第一 PNP三极管Ql的基极和集电极连接于地端GND ；
[0109]所述第二 PNP三极管Q2的基极和集电极连接于地端；
[0110]所述第一 PNP三极管Ql的基极与发射极之间的电压差具有正温度系数，且其与所述第一 PNP三极管Ql的集电极电流无关；
[0111]所述第二 PNP三极管Q2的基极与发射极之间的电压差具有正温度系数，且其与所述第二 PNP三极管Q2的集电极电流无关；
[0112]所述第二无源电阻R2的温度系数为负。
[0113]优选的，如图3所示，本发明实施例所述的电流模带隙基准电流源，还包括第一PMOS电容MCl和第二 PMOS电容MC2，其中，
[0114]第一 PMOS电容MC1，第一端与所述第一 PMOS晶体管MPl的栅极连接，第二端接入电源电压VDD ；
[0115]第二 PMOS电容MC2，第一端与所述第五PMOS晶体管MP5的栅极连接，第二端接入电源电压VDD。
[0116]优选的，如图3所示，所述的电流模带隙基准电流源，还包括PMOS控制开关SWP和NMOS控制开关SWN ；
[0117]SffP的栅极接入第二控制信号PWUP ；SWN的栅极接入第一控制信号PWD ；
[0118]所述PMOS控制开关SWP，用于控制所述第一 PMOS晶体管MPl的栅极是否接入电源电压VDD ;所述NMOS控制开关SWN，用于控制所述第二 NMOS晶体管MN2的栅极是否与地端GND连接。
[0119]所述第一 PNP三极管Ql、所述第二 PNP三极管Q2与所述自偏置共源共栅电流镜组成反馈环路，Ql和Q2的基极和发射极之间的电压差迫使在第一电阻所在的支路产生与绝对温度成正比的电流；同时，因为第二无源电阻R2具有正温度系数，所以在R2所在支路产生与绝对温度成反比的电流；所述NMOS控制开关SWN和所述PMOS控制开关SWP可以控制带隙核心电路是否工作，当所述NMOS控制开关SWN和所述PMOS控制开关SWP导通时，带隙核心电路不工作，当所述NMOS控制开关SWN和所述PMOS控制开关SWP断开时，由启动电路从带隙核心电路抽取电流，直到带隙核心电路正常工作；第一 PMOS电容MCl和第二 PMOS电容MC2，可以把电源电压VDD的波动耦合到电容上，这样可以进一步抑制电源的扰动,进一步提闻电源抑制比。
[0120]第一 PNP三极管Ql和第二 PNP三极管Q2的基极和发射极电压差表现出正温度系数，并且这个正温度系数与集电极电流无关。该电压差为第一无源电阻R2上的压降，所以，第一无源电阻R2流过与绝对温度成正比的电流；
[0121]第二无源电阻R2表现出负温度系数，所以流过与绝对温度成反比的电流；
[0122]所述第一 PMOS电容MCl和所述第二 PMOS电容MC2抑制电源上的噪声对电路的影响，进一步提供整体电路的电源抑制比；
[0123]所述NMOS控制开关SWN和所述PMOS控制开关SWP共同控制所述带隙核心电路的工作状态，当所述NMOS控制开关SWN和所述PMOS控制开关SWP都关断时，所述带隙核心电路正常工作；当所述NMOS控制开关SWN和所述PMOS控制开关SWP都闭合时，所述带隙核心电路无电流流过，不工作。这样，所述带隙核心电路并不是在所有时刻都工作，所以降低了功耗。
[0124]根据一种【具体实施方式】，所述基准电流产生电路包括:
[0125]第一电流镜像单元，用于按预先设定的第一比例镜像所述第一电流，产生正温度系数的电流；
[0126]第二电流镜像单元，用于按预先设定的第二比例镜像所述第二电流，产生负温度系数的电流；
[0127]基准电流产生单元，用于合并所述正温度系数的电流和所述负温度系数的电流，以产生零温度系数的基准电流。
[0128]优选的，如图4所示，所述第一电流镜像单元包括第七PMOS晶体管MP7和第八PMOS晶体管MP8 ；
[0129]所述第二电流镜像单元包括第九PMOS晶体管MP9和第十PMOS晶体管MPlO ；
[0130]所述基准电流产生单元包括第七NMOS晶体管MN7和第八NMOS晶体管MN8 ；
[0131]所述第七PMOS晶体管MP7的栅极、第八PMOS晶体管MP8的栅极分别与所述第一PMOS晶体管MPl的栅极、所述第二 PMOS晶体管MP2的栅极连接；
[0132]第九PMOS晶体管MP9的栅极和第十PMOS晶体管MPlO的栅极分别连接到第五PMOS晶体管MP5的栅极和第六PMOS晶体管MP6的栅极；
[0133]所述第七NMOS晶体管丽7的栅极和漏极连接；
[0134]所述第八NMOS晶体管MN8的栅极和漏极连接；
[0135]所述第七NMOS晶体管MN7的源极与所述第八NMOS晶体管MN8的漏极连接；
[0136]所述第八NMOS晶体管MN8的源极接地。
[0137]所述第七PMOS管MP7和所述第八PMOS管MP8组成的支路镜像所述与绝对温度成正比的电流；
[0138]所述第九PMOS管MP9和所述第十PMOS管MPlO组成的支路镜像所述与绝对温度成反比的电流；
[0139]所述与绝对温度成正比的电流和所述与绝对温度成反比的电流以合适的比例相力口，然后流过由所述第七NMOS管MN7和所述第八NMOS管MN8组成的负载电路，通过该负载通路复制给A/D转换器的其他电路使用；
[0140]所述第七NMOS管MN7和所述第八NMOS管MN8以二极管形式连接，同时需要注意二极管形式连接的MOS管相当于电阻，但是温度系数比电阻的温度系数小得多。
[0141]在图4中，所述第七PMOS晶体管MP7的栅极、所述第八PMOS晶体管MP8的栅极分别连接到所述第一 PMOS晶体管MPl的栅极、所述第二 PMOS晶体管MP2的栅端，这样的连接方式可以实现按比例复制所述与绝对温度成正比的电流，产生正温度系数的电流IPTC，Iptc的表达式如下:
rVr X Ini//)
[0142]I =K1X--^
… 1 R,
[0143]其中，Vt为热电压，η为第一 PNP三极管Ql和第二 PNP三极管Q2的面积比，K1为所述第七PMOS晶体管ΜΡ7和所述第一 PMOS晶体管MPl的尺寸比；
[0144]所述第九PMOS晶体管ΜΡ9的栅极、所述第十PMOS晶体管MPlO的栅极分别连接到所述第五PMOS晶体管ΜΡ5的栅极、所述第六PMOS晶体管ΜΡ6的栅极，这样的连接方式可以实现按比例复制与绝对温度成反比的电流，产生负温度系数的电流INTC，其表达式如下:
Y,,
[0145]Imc =
[0146]其中，Vb为第六NMOS晶体管MN6的源极的电压，K2为第九PMOS晶体管MP9和第五PMOS晶体管MP5的尺寸比；
[0147]第七NMOS晶体管丽7和第八NMOS晶体管MN8都以二极管形式连接，相当于有源电阻，并且它们的温度系数很小，这样，第七PMOS晶体管MP7、第八PMOS晶体管MP8、第九PMOS晶体管MP9、第十PMOS晶体管MPlO复制的电流求和后，可以流过第七NMOS晶体管丽7和第八NMOS晶体管MN8，实现正温度系数的电流和负温度系数的电流，得到所需要的零温度系数的电流Ikef，其表达式如下:
τFrXln η ? Vn
[0148]Iref =K1X---+ ^2 χ~
Al Κ2
[0149]如果电流Ikef的温度系数为零，那么参考电流就是与绝对温度无关的恒定值了，
[0150]=Q
Cl'
[0151]为了实现高精度的参考电流，本发明实施例使用了自偏置共源共栅电流镜；另外，第七NMOS晶体管MN7的栅极和第八NMOS晶体管MN8的栅极会连接到整个A/D转换器的其他电路中。
[0152]具体实施时，所述的带隙核心电路和所述基准电流产生电路一起组成了完整的共源共栅宽摆幅电流镜，使得最终复制的两个支路具有良好的匹配性能。
[0153]优选的，如图5A、图5B所示，所述启动电路包括自偏置电流源、反相器、第^--
PMOS晶体管MPl1、第十二 PMOS晶体管MP12、第九NMOS晶体管MN9、第十NMOS晶体管MN10、第^^一 NMOS晶体管MN11、第一 NMOS开关SWN1、第二 NMOS开关SWN2、第三NMOS开关SWN3和第三无源电阻R3，其中，
[0154]所述自偏置电流源包括第十三PMOS晶体管MP13、第十四PMOS晶体管MP14、第十二 NMOS晶体管丽12和第十三NMOS晶体管丽13 ；
[0155]所述反相器包括第十四NMOS晶体管丽14和第十五PMOS晶体管MP15 ；
[0156]所述第十一 PMOS晶体管MPl I的栅极通过所述第三无源电阻R3接地，所述第十一PMOS晶体管MPll为倒比管；
[0157]所述第十二 PMOS晶体管MP12的栅极、所述第二 NMOS开关SWN2的漏极和所述第一 PMOS晶体管MPl的栅极连接；
[0158]所述第i^一 PMOS晶体管MPl I的源极和所述第十二 PMOS晶体管MP12的源极接入电源电压；
[0159]所述第十三PMOS晶体管MP13的栅极、所述第十三PMOS晶体管MP13的漏极、所述第十四PMOS晶体管MP14的栅极、第一 NMOS开关丽I的漏极和所述第二 PMOS晶体管MP2的栅极连接；
[0160]所述第九NMOS晶体管MN9的栅极、所述第十二 NMOS晶体管丽12的栅极、所述第十三NMOS晶体管丽13的栅极和所述第十三NMOS晶体管丽13的漏极连接，所述第九NMOS晶体管MN9的栅极通过所述第三NMOS开关SWN3接地；
[0161]所述第十二 NMOS晶体管丽12的源极和所述第十三NMOS晶体管丽13的源极接地；
[0162]所述第十NMOS晶体管丽10的栅极、所述第i^一 NMOS晶体管丽11的栅极、所述第九NMOS晶体管MN9的漏极和所述第i^一 PMOS晶体管MNll的漏极连接；
[0163]所述第十五PMOS晶体管MP15的栅极和所述第十四NMOS晶体管丽14的栅极连接，所述第十五PMOS晶体管MP15的漏极和所述第十四NMOS晶体管丽14的漏极连接，所述第十五PMOS晶体管MP15的源极接入电源电压；
[0164]所述第十五PMOS晶体管MP15的栅极输入第一控制信号PWD，所述第十五PMOS晶体管MP15的漏极输出第二控制信号PWUP，所述第一控制信号PWD的相位和所述第二控制信号PWUP的相位相反；
[0165]所述第一控制信号PWD接入所述第三NMOS开关SWN3的栅极；
[0166]所述第二控制信号PWUP接入所述第一 NMOS开关SWNl的栅极和所述第二 NMOS开关SWN2的栅极。
[0167]当所述第一控制信号PWD为高电平时，所述启动电路不工作；
[0168]当所述第一控制信号PWD为低电平时，所述启动电路工作；
[0169]所述第三无源电阻R3相当于一个下拉电阻；
[0170]所述第i^一 PMOS晶体管MPll的栅极电压通过所述第三无源电阻R3下拉到地电平，所以该第i^一 PMOS晶体管MPl导通。同时，所述第i^一 PMOS晶体管MPll的L (长)远远大于W (宽)，称为倒比管。由于所述第十一 PMOS晶体管MPll的L远远大于W，所以所述第H^一 PMOS晶体管MPll的面积会很大，但是所述第i^一 PMOS晶体管MPlI的电阻非常大，流过所述第十一 PMOS晶体管MPl I的电流非常小，从而实现低功耗。并且在上电时，第十一PMOS晶体管MPll的漏极电压接近电源电压VDD ；
[0171]所述第十五PMOS晶体管MP15和所述第十四NMOS晶体管丽14构成一个反相器，产生相位相反的第一控制信号和第二控制信号，分别控制第一NMOS开关SWN1、第二NMOS开关SWN2和第三NMOS开关SWN3 ；
[0172]当所述第三NMOS开关SWN3导通时，所述第一 NMOS开关SWNl和所述第二 NMOS开关SWN2断开，所述第九NMOS晶体管MN9断开，并且所述第二偏置电压Vb2被上拉到电源电压，所述第十二 PMOS晶体管MP12、所述第十三PMOS晶体管MP13、所述第十四PMOS晶体管MP14、所述第十三NMOS晶体管丽13和第十四NMOS晶体管丽14都截止，所述第十NMOS晶体管丽10的栅极电压和所述第十一NMOS晶体管丽11的栅极电压接近电源电压VDD，这样，所述第十NMOS晶体管丽10和所述第i^一 NMOS晶体管丽11的栅极电压为VDD，但是启动电流为零；
[0173]当所述第三NMOS开关SWN3断开时，所述第一 NMOS开关SWNl和所述第二 NMOS开关SWN2导通，所述第十NMOS晶体管丽10和所述第i^一 NMOS晶体管丽11导通，这样所述第二偏置电压Vb2开始放电，当所述第二偏置电压Vb2小于电源电压VDD与所述第十二 PMOS晶体管MP12的阈值电压之差时，所述第十二 PMOS晶体管MP12导通，所述第十三PMOS晶体管MP13、所述第十四PMOS晶体管MP14、所述第十三NMOS晶体管MN13和所述第十四NMOS晶体管MN14导通，所述第九NMOS晶体管MN9的栅极电压开始上升，所述第九NMOS晶体管MN9的漏极电压开始下降，当所述第九NMOS晶体管MN9的漏极电压下降到小于所述第十NMOS晶体管丽10的阈值电压和第i^一 NMOS晶体管丽11的阈值电压时，所述第十NMOS晶体管丽10和所述第i^一 NMOS晶体管丽11关闭，实现启动电路部分关断，节省了功耗；
[0174]实施时，所需要的启动时间取决于所述第十NMOS晶体管MNlO和所述第i^一 NMOS晶体管丽11的尺寸。
[0175]实施时，当Vb2开始放电时，第一 PMOS晶体管MP1、第二 PMOS晶体管MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4开始有电流流过，实现启动。直到带隙核心电路建立到所要求的正常工作状态后，启动电路部分关断。
[0176]在启动过程中，第十NMOS晶体管丽10和第i^一 NMOS晶体管丽11控制启动电路何时部分关断，也就是说，第十NMOS晶体管MNlO的大小和第i^一 NMOS晶体管MNll的大小决定了启动电路所需的启动时间；
[0177]第十五PMOS晶体管MP15的栅极和第十四NMOS晶体管丽14的栅极连接在一起，第十五PMOS晶体管MP15的漏极和第十四NMOS晶体管丽14的漏极连接在一起，这样，第十五PMOS晶体管MP15和第十四NMOS晶体管MN14构成了一个数字反相器。该数字反相器的输入信号为数字电路给的控制信号，并且输入控制第三NMOS开关SWN3，该数字反相器的输出信号控制第一 NMOS开关SWNl和第二 NMOS开关SWN2。当数字电路给的控制信号为高电平时，启动电路不工作；当数字电路给的控制信号为低电平时，启动电路工作。
[0178]以上说明对本发明而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离所附权利要求所限定的精神和范围的情况下，可做出许多修改、变化或等效，但都将落入本发明的保护范围内。
【权利要求】
1.一种电流模带隙基准电流源，其特征在于，包括: 启动电路，用于在上电过程中产生启动信号； 带隙核心电路，用于根据该启动信号，产生与绝对温度成正比的第一电流和与所述绝对温度成反比的第二电流； 基准电流产生电路，用于将所述第一电流和所述第二电流，利用预先设定的比例相加，产生与所述绝对温度无关的基准参考电流； 所述启动电路包括第一启动单元和第二启动单元； 当所述基准电流产生电路产生与所述绝对温度无关的基准参考电流后，所述第一启动单元关闭。
2.如权利要求1所述的电流模带隙基准电流源，其特征在于，所述带隙核心电路包括: 电流镜，输入端接入电源电压，输出端输出基准电流； 第一电流产生单元，用于将所述基准电流转换为第一电流； 第二电流产生单元，用于将所述基准电流转换为第二电流。
3.如权利要求2所述的电流模带隙基准电流源，其特征在于，所述电流镜为自偏置共源共栅电流镜，包括第一 NMOS晶体管、第二 NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第一 PMOS晶体管、第二 PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管和第六PMOS晶体管，其中， 所述第二 NMOS晶体管的栅极、所述第四NMOS晶体管的栅极、所述第六NMOS晶体管的栅极和所述第三NMOS晶体管的漏极连接，产生第一自偏置电压； 所述第一 PMOS晶体管的栅极、所述第三PMOS晶体管的栅极和所述第二 PMOS晶体管的漏极连接，产生第二自偏置电压； 所述第五PMOS晶体管的栅极和所述第六PMOS晶体管的漏极连接，产生第三自偏置电压； 所述第一 NMOS晶体管的栅极、所述第三NMOS晶体管的栅极和所述第五NMOS晶体管的栅极连接，外部偏置电路输出的第四偏置电压接入所述第一 NMOS晶体管的栅极； 所述第二 PMOS晶体管的栅极和所述第四PMOS晶体管的栅极连接，外部偏置电路输出的第五偏置电压接入所述第二 PMOS晶体管的栅极； 外部偏置电路输出的第六偏置电压接入所述第六PMOS晶体管的栅极。
4.如权利要求3所述的电流模带隙基准电流源，其特征在于，所述第一电流产生单元包括第一无源电阻、第一 PNP三极管和第二 PNP三极管，所述第二电流产生单元包括第二无源电阻，其中， 所述第一无源电阻连接于所述第二 NMOS晶体管的源极和所述第一 PNP三极管的发射极之间； 所述第二无源电阻连接于所述第六NMOS晶体管的源极和地端之间； 所述第一 PNP三极管的基极和集电极连接于地端； 所述第二 PNP三极管的基极和集电极连接于地端； 所述第一 PNP三极管的基极与发射极之间的电压差具有正温度系数，且其与所述第一PNP三极管的集电极电流无关； 所述第二 PNP三极管的基极与发射极之间的电压差具有正温度系数，且其与所述第二PNP三极管的集电极电流无关； 所述第二无源电阻的温度系数为负。
5.如权利要求4所述的电流模带隙基准电流源，其特征在于，还包括第一PMOS电容和第二 PMOS电容，其中， 第一 PMOS电容，第一端与所述第一 PMOS晶体管的栅极连接，第二端接入电源电压； 第二 PMOS电容，第一端与所述第五PMOS晶体管的栅极连接，第二端接入电源电压。
6.如权利要求5所述的电流模带隙基准电流源，其特征在于，还包括PMOS控制开关和NMOS控制开关； 所述PMOS控制开关，用于控制所述第一 PMOS晶体管的栅极是否接入电源电压； 所述NMOS控制开关，用于控制所述第二 NMOS晶体管的栅极是否接地。
7.如权利要求3至6中任一权利要求所述的电流模带隙基准电流源，其特征在于，所述基准电流产生电路包括: 第一电流镜像单元，用于按预先设定的第一比例镜像所述第一电流，产生正温度系数的电流； 第二电流镜像单元，用于按预先设定的第二比例镜像所述第二电流，产生负温度系数的电流； 基准电流产生单元，用于合并所述正温度系数的电流和所述负温度系数的电流，以产生零温度系数的基准电流。
8.如权利要求7所述的电流模带隙基准电流源，其特征在于， 所述第一电流镜像单元包括第七PMOS晶体管和第八PMOS晶体管； 所述第二电流镜像单元包括第九PMOS晶体管和第十PMOS晶体管； 所述基准电流产生单元包括第七NMOS晶体管和第八NMOS晶体管； 所述第七PMOS晶体管的栅极、第八PMOS晶体管的栅极分别与所述第一 PMOS晶体管的栅极、所述第二 PMOS晶体管的栅极连接； 第九PMOS晶体管的栅极和第十PMOS晶体管的栅极分别连接到第五PMOS晶体管的栅极和第六PMOS晶体管的栅极； 所述第七NMOS晶体管的栅极和漏极连接； 所述第八NMOS晶体管的栅极和漏极连接； 所述第七NMOS晶体管的源极与所述第八NMOS晶体管的漏极连接； 所述第八NMOS晶体管的源极接地。
9.如权利要求8所述的电流模带隙基准电流源，其特征在于， 所述启动电路包括自偏置电流源、反相器、第十一 PMOS晶体管、第十二 PMOS晶体管、第九NMOS晶体管、第十NMOS晶体管、第i^一 NMOS晶体管、第一 NMOS开关、第二 NMOS开关、第三NMOS开关和第三无源电阻，其中， 所述自偏置电流源包括第十三PMOS晶体管、第十四PMOS晶体管、第十二 NMOS晶体管和第十三NMOS晶体管； 所述反相器包括第十四NMOS晶体管和第十五PMOS晶体管； 所述第十一 PMOS晶体管的栅极通过所述第三无源电阻接地，所述第十一 PMOS晶体管为倒比管； 所述第十二 PMOS晶体管的栅极、所述第二 NMOS开关的漏极和所述第一 PMOS晶体管的栅极连接； 所述第十一 PMOS晶体管的源极和所述第十二 PMOS晶体管的源极接入电源电压； 所述第十三PMOS晶体管的栅极、所述第十三PMOS晶体管的漏极、所述第十四PMOS晶体管的栅极、第一 NMOS开关的漏极和所述第二 PMOS晶体管的栅极连接； 所述第九NMOS晶体管的栅极、所述第十二 NMOS晶体管的栅极、所述第十三NMOS晶体管的栅极和所述第十三NMOS晶体管的漏极连接，所述第九NMOS晶体管的栅极通过所述第三NMOS开关接地； 所述第十二 NMOS晶体管的源极和所述第十三NMOS晶体管的源极接地； 所述第十NMOS晶体管的栅极、所述第十一 NMOS晶体管的栅极、所述第九NMOS晶体管的漏极和所述第i^一 PMOS晶体管的漏极连接； 所述第十五PMOS晶体管的栅极和所述第十四NMOS晶体管的栅极连接，所述第十五PMOS晶体管的漏极和所述第十四NMOS晶体管的漏极连接,所述第十五PMOS晶体管的源极接入电源电压； 所述第十五PMOS晶体管的栅极输入第一控制信号，所述第十五PMOS晶体管的漏极输出第二控制信号，所述第一控制信号的相位和所述第二控制信号的相位相反； 所述第一控制信号接入所述第三NMOS开关的栅极； 所述第二控制信号接入所述第一 NMOS开关的栅极和所述第二 NMOS开关的栅极。
【文档编号】G05F1/56GK104238611SQ201310295990
【公开日】2014年12月24日 申请日期:2013年7月15日 优先权日:2013年7月15日
【发明者】朱樟明, 薛婷, 陈雨, 丁瑞雪, 杨银堂 申请人:西安电子科技大学
最新回复(0)