嵌入式系统的智能型双工控制板的制作方法
专利名称：嵌入式系统的智能型双工控制板的制作方法
技术领域：
嵌入式系统的智能型双工控制板技术领域[0001]本实用新型涉及一种嵌入式系统的智能型双工控制板。
技术背景[0002]嵌入式系统发展朝着小体积，低功耗，高性能的趋势发展。MCU，DSP和 FPGA三种处理器在嵌入式系统中扮演的角色呈现三分天下的局面，它们各自具有独特的 优势而在某方面又略显不足。因此MCU，DSP和FPGA的结合将是未来嵌入式发展的 趋势即 SOPC = MCU+DSP+FPGAo实用新型内容[0003]所要解决的技术问题[0004]针对以上问题本实用新型提供了一种可提高固态发射机前级双工控制板的集成 度和可靠性的嵌入式系统的智能型双工控制板。[0005]技术方案[0006]一种嵌入式系统的智能型双工控制板，其特征在于包括采用可编程芯 片EP3C40F484，NIOS II处理器、接口 IP核；NIOS II处理器以及接口 IP核搭建在 EP3C40F484芯片上，接口 IP核包括串口 IP核、网络IP核、用户自定义IP核，NIOSII 处理器和接口 IP核通过总线与外围进行连接。[0007]有益效果[0008]本实用新型由于所选的芯片相比之前用的CPLD容量大，可以做更加复杂的逻 辑关系，用户接口 IP可裁减，可增加，可定制，用户使用也更灵活方便。
[0009]图1为本实用新型的结构框图。
具体实施方式
[0010]
以下结合附图和具体实施方式
对本实用新型作进一步详细地说明。[0011]如图1所示，嵌入式系统的智能型双工控制板包括采用可编程芯片为 EP3C40F484 (ALTERA 公司生产)，NIOSII 处理器、接口 IP 核。[0012]NIOS II处理器以及接口 IP核搭建在EP3C40F484芯片上，接口 IP核包括串口IP核、网络IP核、用户自定义IP核，NIOS II处理器和接口 IP核通过总线与外围进行连接。[0013]虽然本实用新型已以较佳实施例公开如上，但它们并不是用来限定本实用新 型，任何熟悉此技艺者，在不脱离本实用新型之精神和范围内，自当可作各种变化或润 饰，因此本实用新型的保护范围应当以本申请的权利要求保护范围所界定的为准。
权利要求1. 一种嵌入式系统的智能型双工控制板，其特征在于包括采用可编程芯片 EP3C40F484, NIOS II处理器、接口 IP核；NIOS II处理器以及接口 IP核搭建在 EP3C40F484芯片上，接口 IP核包括串口 IP核、网络IP核、用户自定义IP核，NIOSII处理器和接口 IP核通过总线与外围进行连接。
专利摘要本实用新型涉及一种嵌入式系统的智能型双工控制板，其特征在于包括采用可编程芯片EP3C40F484，NIOS II处理器、接口IP核；NIOS II处理器以及接口IP核搭建在EP3C40F484芯片上，接口IP核包括串口IP核、网络IP核、用户自定义IP核，NIOS II处理器和接口IP核通过总线与外围进行连接。本实用新型由于所选的芯片相比之前用的CPLD容量大，可以做更加复杂的逻辑关系，用户接口IP可裁减，可增加，可定制，用户使用也更灵活方便。
文档编号G06F15/08GK201804330SQ201020522499
公开日2011年4月20日 申请日期2010年9月7日 优先权日2010年9月7日
发明者杜娟 申请人:中国电子科技集团公司第十四研究所
技术领域：
嵌入式系统的智能型双工控制板技术领域[0001]本实用新型涉及一种嵌入式系统的智能型双工控制板。
技术背景[0002]嵌入式系统发展朝着小体积，低功耗，高性能的趋势发展。MCU，DSP和 FPGA三种处理器在嵌入式系统中扮演的角色呈现三分天下的局面，它们各自具有独特的 优势而在某方面又略显不足。因此MCU，DSP和FPGA的结合将是未来嵌入式发展的 趋势即 SOPC = MCU+DSP+FPGAo实用新型内容[0003]所要解决的技术问题[0004]针对以上问题本实用新型提供了一种可提高固态发射机前级双工控制板的集成 度和可靠性的嵌入式系统的智能型双工控制板。[0005]技术方案[0006]一种嵌入式系统的智能型双工控制板，其特征在于包括采用可编程芯 片EP3C40F484，NIOS II处理器、接口 IP核；NIOS II处理器以及接口 IP核搭建在 EP3C40F484芯片上，接口 IP核包括串口 IP核、网络IP核、用户自定义IP核，NIOSII 处理器和接口 IP核通过总线与外围进行连接。[0007]有益效果[0008]本实用新型由于所选的芯片相比之前用的CPLD容量大，可以做更加复杂的逻 辑关系，用户接口 IP可裁减，可增加，可定制，用户使用也更灵活方便。
[0009]图1为本实用新型的结构框图。
具体实施方式
[0010]
以下结合附图和具体实施方式
对本实用新型作进一步详细地说明。[0011]如图1所示，嵌入式系统的智能型双工控制板包括采用可编程芯片为 EP3C40F484 (ALTERA 公司生产)，NIOSII 处理器、接口 IP 核。[0012]NIOS II处理器以及接口 IP核搭建在EP3C40F484芯片上，接口 IP核包括串口IP核、网络IP核、用户自定义IP核，NIOS II处理器和接口 IP核通过总线与外围进行连接。[0013]虽然本实用新型已以较佳实施例公开如上，但它们并不是用来限定本实用新 型，任何熟悉此技艺者，在不脱离本实用新型之精神和范围内，自当可作各种变化或润 饰，因此本实用新型的保护范围应当以本申请的权利要求保护范围所界定的为准。
权利要求1. 一种嵌入式系统的智能型双工控制板，其特征在于包括采用可编程芯片 EP3C40F484, NIOS II处理器、接口 IP核；NIOS II处理器以及接口 IP核搭建在 EP3C40F484芯片上，接口 IP核包括串口 IP核、网络IP核、用户自定义IP核，NIOSII处理器和接口 IP核通过总线与外围进行连接。
专利摘要本实用新型涉及一种嵌入式系统的智能型双工控制板，其特征在于包括采用可编程芯片EP3C40F484，NIOS II处理器、接口IP核；NIOS II处理器以及接口IP核搭建在EP3C40F484芯片上，接口IP核包括串口IP核、网络IP核、用户自定义IP核，NIOS II处理器和接口IP核通过总线与外围进行连接。本实用新型由于所选的芯片相比之前用的CPLD容量大，可以做更加复杂的逻辑关系，用户接口IP可裁减，可增加，可定制，用户使用也更灵活方便。
文档编号G06F15/08GK201804330SQ201020522499
公开日2011年4月20日 申请日期2010年9月7日 优先权日2010年9月7日
发明者杜娟 申请人:中国电子科技集团公司第十四研究所
最新回复(0)